2019-011837

ア　引用文献１

（ア）原査定の拒絶の理由で引用された、特開２００６－４９６１１号公報（以下、「引用文献１」という。）には、図面とともに、次の記載がある。

「【技術分野】

【０００１】

本発明は、例えばデジタルカメラ等の固体撮像装置に好適なＣＭＯＳイメージセンサに関する。」

「【発明が解決しようとする課題】

【００１１】

本発明は上記問題点を解決するためになされたもので、水平方向の高集積化を図ったＣＭＯＳイメージセンサを提供することを目的とする。

【課題を解決するための手段】

続きを表示（全26行）

【００１２】

本発明に係わる一実施形態のＣＭＯＳイメージセンサは、複数の行および列からなる格子状に配列された複数の光電変換素子と、これらの光電変換素子のうち、隣接する２行に配列され、かつ、列方向に隣接する複数対の光電変換素子にそれらの出力信号が転送されるように接続され、前記２行に配列された光電変換素子の行間に配列された複数個のフローティングジャンクションと、これらの複数個のフローティングジャンクションのうち、列方向に隣接する複数のフローティングジャンクションに接続され、これらの前記光電変換素子の出力信号を共通に読み出す出力回路と、この出力回路の出力が供給されるように、前記各列毎に配線された出力線と、を備え、前記出力回路は、前記列方向に隣接する光電変換素子対の間に位置的に配置されていることを特徴とする。

【発明の効果】

【００１３】

本発明に係わるＣＭＯＳイメージセンサにより、２次元格子状に配列された画素の水平（行）方向の集積度を向上させることを可能とし、特にデジタルカメラ等の固体撮像装置として有効である。

【発明を実施するための最良の形態】

【００１４】

以下に本発明に係わる実施形態を図を参照して説明するが、本発明では出力回路ＯＵＴ１１～ＯＵＴ２４が複数の画素から構成される画素対の垂直（列）方向の画素対間隙部に形成されていることが特徴である。図１は本発明に係わる一実施形態を示した図であるが、図１において１セルの構成を詳細に説明すると、出力回路ＯＵＴ１１にはフォトダイオード群ＰＤ１１、ＰＤ２１、ＰＤ３１、ＰＤ４１が対応している。ＰＤ１１、ＰＤ２１にてフォトダイオード画素対を形成し、同様にしてＰＤ３１、ＰＤ４１にてフォトダイオード画素対が形成されている。それぞれのフォトダイオードに隣接して読み出しゲートＴＧ１１、ＴＧ２１、ＴＧ３１、ＴＧ４１が形成されており、それぞれフローティングジャンクションＦＪ１１、ＦＪ１１´に信号電荷を転送する。フローティングジャンクションＦＪ１１、ＦＪ１１´は互いに電気的に結合され、出力回路ＯＵＴ１１の駆動トランジスタゲートＤ１１とリセットトランジスタＲＳ１１のソースに連結されている。また、出力回路ＯＵＴ１１にはアドレストランジスタＡＤ１１が配置されている。

【００１５】

このように垂直方向に配列されているＰＤ１１、ＰＤ２１からなる画素対と、ＰＤ３１、ＰＤ４１からなるフォトダイオード画素対間の領域に共通の出力回路を配置したことによって水平方向の高集積化を図ることを可能とした。

【００１６】

このような構成の図１に示したＣＭＯＳイメージセンサの動作を説明するが、転送に先立ちフローティングジャンクションＦＪ１１～ＦＪ１４はＲＳドレイン電圧にリセットされる。すなわち、ＲＳトランジスタＲＳ１１～ＲＳ１４にリセット配線ＲＳ１を介してＲＳパルスを印加してオンすることにより、フローティングジャンクションＦＪ１１～ＦＪ１４はドレイン電圧配線ＲＤに接続され、ＲＳドレイン電圧にリセットされる。次に信号電荷をＦＪ１１～ＦＪ１４に転送する前には、ＲＳトランジスタＲＳ１１～ＲＳ１４をオフし、ＦＪ１１～ＦＪ１４をフローティング状態にしておく必要がある。信号電荷はＦＪ１１の電位を変化させ、それぞれが連結されている駆動トランジスタゲートＤ１１、Ｄ１２、Ｄ１３、Ｄ１４の電位を変調する。出力回路ＯＵＴ１１、ＯＵＴ１２、ＯＵＴ１３、ＯＵＴ１４を働かせるため、アドレス配線ＡＤＤ１にアドレスパルスを印加しアドレストランジスタＡＤ１１、ＡＤ１２、ＡＤ１３、ＡＤ１４をオンする。信号は信号線ＳＩＧ１、ＳＩＧ２、ＳＩＧ３、ＳＩＧ４から出力される。

【００１７】

次に本発明の他の実施形態を図２を参照して説明する。図１と同一構成要素は同一の符号にて示してある。図２において、一出力回路（例えばＯＵＴ１１）に属する垂直方向に配置されている４画素（ＰＤ１１、ＰＤ２１、ＰＤ３１、ＰＤ４１）のフォトダイオードＰＤ１１、ＰＤ２１間並びにＰＤ３１、ＰＤ４１間には、それぞれのフォトダイオードに隣接した読み出しゲートＴＧ１１、ＴＧ２１及びＴＧ３１、ＴＧ４１が配置されている。更に、読み出しゲート間にはそれぞれに対応してフローティングジャンクションＦＪ１１、ＦＪ１１´が配置されている。この実施形態の特徴は、出力回路ＯＵＴ１１の駆動トランジスタゲートＤ１１及びアドレストランジスタＡＤ１１が、フォトダイオードＰＤ２１、ＰＤ３１間にあり、ＲＳトランジスタＲＳ１１がフォトダイオードＰＤ４１、ＰＤ５１間に分かれて配置されていることである。なお、この動作原理は図１と同様でありその説明は省略する。

【００１８】

図２に示した回路構成の位置的な配置レイアウト例を図３を参照して説明する。図３において図２と対応する部分は同一符号にて示してある。アドレストランジスタゲート（例えばＡＤ１１）及びリセットトランジスタゲート（例えばＲＳ１１）は、図２に示すように配線から直接ゲートが出ている構成でよい。この構成により、フォトダイオード画素間隙部は２本の読み出しゲートと一つのフローティングジャンクションで構成される読み出し部分か、もしくはアドレストランジスタと駆動トランジスタで構成されるアンプ部分か、もしくはリセットトランジスタで構成されるリセット部分かのいずれかによって構成される。

【００１９】

これらの幅はほぼ同程度にでき、かつその長さはフォトダイオード画素の水平方向サイズと水平方向の素子分離幅より小さくすることができる。また、水平方向のフォトダイオード間の素子分離領域は、イオン注入で形成した不純物領域でよく、垂直方向のフォトダイオード間隙部の出力回路周りの素子分離は、従来広く用いられている厚い酸化膜での素子分離ではなく、イオン注入で形成した不純物領域で形成してもよい。ＲＤ電源配線は光遮蔽膜によって兼ねてもよい。

【００２０】

なお、上述した説明は４画素１セル構造の実施形態であったが、本発明は２画素１セル、そのほか６画素１セル、８画素１セルでも同様に実施可能である。例として８画素１セル構造の実施形態を図４、図５に示す。これらの構成、動作については図１、図２と同様であって詳細な説明は省略する。

【００２１】

図２、図５の構成例で、リセットドレインは各画素列毎に形成しているが、水平方向に隣接するリセットドレイン（例えば図２の出力回路ＯＵＴ１１、ＯＵＴ１２のリセットトランジスタＲＳ１１、ＲＳ１２のドレイン）は共有化してもよい。同様に、例えば図２の出力回路ＯＵＴ１１、ＯＵＴ１２のアドレストランジスタＡＤ１１、ＡＤ１２のドレインも共有化してもよい。その際には、例えば図２の出力回路ＯＵＴ１１、ＯＵＴ１２のアドレストランジスタＡＤ１１、ＡＤ１２、駆動トランジスタＤ１１、Ｄ１２は互いに共有化したドレインに対し、ミラー反転の位置に配置される（図示せず）。これらの構成、動作については図１、図２と同様であって詳細な説明は省略する。」

【図２】

【図３】

上記段落【００１４】及び【００１７】並びに【図２】及び【図３】の記載から、引用文献１には、

「フォトダイオード群ＰＤ１２、ＰＤ２２、ＰＤ３２、ＰＤ４２と、

ＰＤ１２、ＰＤ２２にてフォトダイオード画素対を形成し、同様にしてＰＤ３２、ＰＤ４２にてフォトダイオード画素対が形成され、

それぞれのフォトダイオードに隣接して読み出しゲートＴＧ１２、ＴＧ２２、ＴＧ３２、ＴＧ４２が形成され、それぞれフローティングジャンクションＦＪ１２、ＦＪ１２´に信号電荷を転送し、

フローティングジャンクションＦＪ１２、ＦＪ１２´は互いに電気的に結合され、出力回路ＯＵＴ１２の駆動トランジスタゲートＤ１２とリセットトランジスタＲＳ１２のソースに連結され、

出力回路ＯＵＴ１２にはアドレストランジスタＡＤ１２が配置され、

出力回路ＯＵＴ１２の駆動トランジスタゲートＤ１２及びアドレストランジスタＡＤ１２が、フォトダイオードＰＤ２２、ＰＤ３２間にあり、ＲＳトランジスタＲＳ１２がフォトダイオードＰＤ４２、ＰＤ５２間に分かれて配置され」

た構成が記載されている。

また、【図２】及び【図３】の記載から、引用文献１には、

「駆動トランジスタゲートＤ１１とアドレストランジスタＡＤ１１は直列に接続され、駆動トランジスタゲートＤ１２とアドレストランジスタＡＤ１２は直列に接続され、これらの直列に接続された回路は同一の行に配置され、ＲＳトランジスタＲＳ１１及びＲＳトランジスタＲＳ１２は、同一の行に配置され」

た構成が記載されている。

加えて、【図３】の記載から、引用文献１には、

「フローティングジャンクションＦＪ１１、ＦＪ１１´は互いに電気的に結合され、出力回路ＯＵＴ１１の駆動トランジスタゲートＤ１１とリセットトランジスタＲＳ１１のソースに連結される配線」

及び

「フローティングジャンクションＦＪ１２、ＦＪ１２´は互いに電気的に結合され、出力回路ＯＵＴ１２の駆動トランジスタゲートＤ１２とリセットトランジスタＲＳ１２のソースに連結される配線」

が記載されている。

（イ）上記（ア）から、引用文献１には、次の発明（以下、「引用発明」という。）が記載されていると認められる。

「フォトダイオード群ＰＤ１１、ＰＤ２１、ＰＤ３１、ＰＤ４１と、

ＰＤ１１、ＰＤ２１にてフォトダイオード画素対を形成し、同様にしてＰＤ３１、ＰＤ４１にてフォトダイオード画素対が形成され、

それぞれのフォトダイオードに隣接して読み出しゲートＴＧ１１、ＴＧ２１、ＴＧ３１、ＴＧ４１が形成され、それぞれフローティングジャンクションＦＪ１１、ＦＪ１１´に信号電荷を転送し、

フローティングジャンクションＦＪ１１、ＦＪ１１´は互いに電気的に結合され、出力回路ＯＵＴ１１の駆動トランジスタゲートＤ１１とリセットトランジスタＲＳ１１のソースに連結され、

続きを表示（全16行）

出力回路ＯＵＴ１１にはアドレストランジスタＡＤ１１が配置され、

出力回路ＯＵＴ１１の駆動トランジスタゲートＤ１１及びアドレストランジスタＡＤ１１が、フォトダイオードＰＤ２１、ＰＤ３１間にあり、ＲＳトランジスタＲＳ１１がフォトダイオードＰＤ４１、ＰＤ５１間に分かれて配置され、

フォトダイオード群ＰＤ１２、ＰＤ２２、ＰＤ３２、ＰＤ４２と、

ＰＤ１２、ＰＤ２２にてフォトダイオード画素対を形成し、同様にしてＰＤ３２、ＰＤ４２にてフォトダイオード画素対が形成され、

それぞれのフォトダイオードに隣接して読み出しゲートＴＧ１２、ＴＧ２２、ＴＧ３２、ＴＧ４２が形成され、それぞれフローティングジャンクションＦＪ１２、ＦＪ１２´に信号電荷を転送し、

フローティングジャンクションＦＪ１２、ＦＪ１２´は互いに電気的に結合され、出力回路ＯＵＴ１２の駆動トランジスタゲートＤ１２とリセットトランジスタＲＳ１２のソースに連結され、

出力回路ＯＵＴ１２にはアドレストランジスタＡＤ１２が配置され、

出力回路ＯＵＴ１２の駆動トランジスタゲートＤ１２及びアドレストランジスタＡＤ１２が、フォトダイオードＰＤ２２、ＰＤ３２間にあり、ＲＳトランジスタＲＳ１２がフォトダイオードＰＤ４２、ＰＤ５２間に分かれて配置され、

駆動トランジスタゲートＤ１１とアドレストランジスタＡＤ１１は直列に接続され、駆動トランジスタゲートＤ１２とアドレストランジスタＡＤ１２は直列に接続され、これらの直列に接続された回路は同一の行に配置され、

ＲＳトランジスタＲＳ１１及びＲＳトランジスタＲＳ１２は、駆動トランジスタゲートＤ１１が配置される行と異なる、同一の行に同じ向きに配置され、

フローティングジャンクションＦＪ１１、ＦＪ１１´は互いに電気的に結合され、出力回路ＯＵＴ１１の駆動トランジスタゲートＤ１１とリセットトランジスタＲＳ１１のソースに連結される配線及びフローティングジャンクションＦＪ１２、ＦＪ１２´は互いに電気的に結合され、出力回路ＯＵＴ１２の駆動トランジスタゲートＤ１２とリセットトランジスタＲＳ１２のソースに連結される配線を備える、

ＣＭＯＳイメージセンサ。」

（ウ）また、上記（ア）の段落【００２１】の記載から、引用文献１には、次の事項が記載されていると認められる。

「出力回路ＯＵＴ１１、ＯＵＴ１２のアドレストランジスタＡＤ１１、ＡＤ１２のドレインを共有化し、出力回路ＯＵＴ１１、ＯＵＴ１２のアドレストランジスタＡＤ１１、ＡＤ１２、駆動トランジスタＤ１１、Ｄ１２は互いに共有化したドレインに対し、ミラー反転の位置に配置すること。」

イ　引用文献２

（ア）原査定の拒絶の理由で引用された、特開２００７－２４３０９３号公報（以下、「引用文献２」という。）には、図面とともに、次の記載がある。

「【技術分野】

【０００１】

本発明は、ディジタルカメラ等に使用されるＭＯＳ型の固体撮像装置および信号処理方法に関するものである。」

「【００９６】

（第８の実施形態）

図１４は、本発明の第８の実施形態に係る固体撮像装置のセルを示す回路図である。本実施形態では、いわゆる多画素１セル型固体撮像装置の例として１つのセルに２画素（すなわち、２つのフォトダイオード）が含まれた固体撮像装置について説明する。

【００９７】

続きを表示（全25行）

図１４に示すように、本実施形態の固体撮像装置においてセルには、受けた光の強度に応じた量の電荷を蓄積する第１のフォトダイオード１００２ａおよび第２のフォトダイオード１００２ｂと、第１のフォトダイオード１００２ａ、第２のフォトダイオード１００２ｂによって蓄積された電荷がそれぞれ転送される第１のＦＤ１００３ａ、第２のＦＤ１００３ｂと、第１の転送ゲート配線１００４ａ（図１５参照）により制御され、第１のフォトダイオード１００２ａから第１のＦＤ１００３ａへの電荷の転送を制御する第１の転送トランジスタ１０１１ａと、第２の転送ゲート配線１００４ｂ（図１５参照）により制御され、第２のフォトダイオード１００２ｂから第２のＦＤ１００３ｂへの電荷の転送を制御する第２の転送トランジスタ１０１１ｂと、リセットゲート配線１００５（図１５参照により制御され、第１のＦＤ１００３ａおよび第２のＦＤ１００３ｂの電位を初期化するリセットトランジスタ１０１２と、ゲート電極が第１のＦＤ１００３ａおよび第２のＦＤ１００３ｂ、ドレインが電源線１００６に、ソースが垂直信号線１００７にそれぞれ接続され、ソースフォロワを構成する増幅トランジスタ１００８と、増幅トランジスタ１００８のソースと垂直信号線１００７との間に設けられ、増幅トランジスタ１００８からの出力信号を垂直信号線１００７に伝達させる選択トランジスタ１０２０と、基板上に形成されたｐ型不純物を含む基板コンタクト領域に接続された基板コンタクト用配線１１００（図１５参照）が設けられている。基板コンタクト領域はセルにつき少なくとも１つ形成されている。

【００９８】

本実施形態の固体撮像装置では、１つのセルにフォトダイオードとこれと対になった転送トランジスタとが２対形成されている。なお、フォトダイオードとこれに接続された転送トランジスタとが３対以上形成される場合もある。また、１つのセル内には第１のＦＤ１００３ａと第２のＦＤ１００３ｂとが設けられているが、１つのＦＤをセル内の複数のフォトダイオードで共用してもよい。また、リセットトランジスタ１０１２、増幅トランジスタ１００８、選択トランジスタ１０２０なども複数のフォトダイオードで共用することができる。なお、本実施形態の画素アレイでは、複数のセルが行列状に配置されるとともに複数のフォトダイオードも行列状に配置されている。

【００９９】

図１５（ａ）～（ｃ）は、第８の実施形態に係る固体撮像装置の有効画素領域のレイアウトを示す平面図である。図１５（ａ）は、有効画素領域においてポリシリコン配線層と、半導体基板に形成された拡散層またはポリシリコン配線と第１の配線層とを接続するコンタクト（下層コンタクト）とを示しており、（ｂ）は、第１の配線層までに形成された配線と、拡散層等と第１の配線層とを接続するコンタクトと、第１の配線層と第２の配線層とを接続するコンタクトとを示しており、（ｃ）は、第２の配線層に形成された配線をさらに示している。なお、図１５（ａ）～（ｃ）中の破線はセルの区切りを示している。図１５は画素アレイの一部のみを示しているが、実際には行方向、列方向ともに図１５に示された構成と同様の構成が繰り返されている。

【０１００】

本実施形態の固体撮像装置では、１つのセル内に２つのフォトダイオード（第１のフォトダイオード１００２ａ、第２のフォトダイオード１００２ｂ）が設けられているので、撮像領域（画素アレイ）の単位面積のうちフォトダイオードが占める面積の割合を大きくすることができる。このため、フォトダイオードの感度および飽和特性を向上させることができる。

【０１０１】

本実施形態の固体撮像装置では、画素アレイの上方において、ＦＤ配線１１２０および電源線１００６が第１の配線層に配置されている。そして、垂直信号線１００７は、第１の配線層の上方に形成された第２の配線層に配置されている。そのため、第１の実施形態の固体撮像装置と同様に画素アレイの中心線からの距離に応じて垂直信号線１００７の位置をシフトさせる場合であってもセルに生じる寄生容量のバラツキを抑え、シェーディングの発生を抑えることが可能となる。

【０１０２】

また、本実施形態の固体撮像装置では、１つのフォトダイオードに注目した場合、第１の配線層または第２の配線層に配置された金属配線のうち当該フォトダイオードの行方向（図１５での左右方向）の両側に隣接する部分がフォトダイオードから見て左右対称となっている。図１５に示す例では、垂直信号線１００７のうち平面的に見てフォトダイオードの両隣に隣接する部分同士は当該フォトダイオードを挟んで線対称になっており、電源線１００６、基板コンタクト用配線１１００およびＦＤ配線１１２０についても同様である。この構成により、各フォトダイオードにおいて左側から入射する光と右側から入射する光とが均等になるので、フォトダイオードの面内での感度のバラツキが抑えられ、シェーディングの発生を効果的に抑えることが可能となる。なお、リセットトランジスタ１０１２のゲート配線は図１５（ａ）に示すようにセルごとに同一の形状であってもよいが、フォトダイオードの行方向に隣接するゲート配線は同士がフォトダイオードから見て行方向に対称に配置されていてもよい。

【０１０３】

また、第１の配線層に配置された電源線１００７は、２本が１組となって梯子状となり、１つの列に配置されたフォトダイオードのそれぞれの上方を囲む。第１の配線層に配置された基板コンタクト用配線１１００は電源線１００７と同様に２本が１組となって梯子状となり、１つの列に配置されたフォトダイオードのそれぞれの上方を囲む。一方、第２の配線層に配置された垂直信号線１００７はそれぞれフォトダイオード（またはセル）の列ごとに設けられ、直線上に延びている。この構成により、マイクロレンズによって集光された光のうち、本来フォトダイオードに到達させるべき光が最上層の配線層（ここでは第２の配線層）に配置された配線に遮られにくくなっているので、最上層の配線層に配置された垂直信号線１００７がフォトダイオードの上方を囲む場合に比べ、フォトダイオードの感度および飽和特性を向上させることができる。なお、本実施形態の固体撮像装置では、電源線１００７に囲まれたフォトダイオードの列と基板コンタクト用配線１１００に囲まれたフォトダイオードの列とは交互に配置されている。

【０１０４】

また、本実施形態の固体撮像装置では、画素アレイが設けられた基板上にセルごとに基板コンタクト領域が形成されている。このため、画素アレイ内に形成されたトランジスタの動作を安定化させ、信号の読み出し速度を向上させることができる。

【０１０５】

また、パルス状の電源電圧を供給する電源線１００６がリセットトランジスタ１０１２のドレインに接続されてリセット電源としても機能することにより、配線レイアウトが簡潔になり、フォトダイオードの開口面積の拡大を図ることが可能となる。

【０１０６】

また、本実施形態の固体撮像装置では、図１５（ｃ）に示すように、電源線１００６と垂直信号線１００７とが互いに層間絶縁膜を挟んでほぼ平行な位置に配置されている。さらに、平面的に見て電源線１００６と垂直信号線１００７とはできるだけ重複しないように配置されている。この構成により、垂直信号線１００７を伝搬する信号が電源線１００６からのノイズの影響を受けにくくなっている。

【０１０７】

また、ＦＤと増幅トランジスタ１００８のゲート電極とを接続するＦＤ配線１１２０は、電源線１００６に対してほぼ平行な位置に配置されている。この構成により、ＦＤ配線１１２０に蓄積される電荷が電源線１００６からのノイズの影響を受けにくくなっている。」

【図１５】

【図１５】の記載から、引用文献２には、

「フォトダイオードを挟んで線対称になったＦＤ配線１１２０の長さは同じである。」

構成が記載されている。

（イ）上記（ア）から、引用文献２には、次の発明（以下、「引用文献２記載事項」という。）が記載されていると認められる。

「各フォトダイオードの面内での感度のバラツキを抑え、シェーディングの発生を効果的に抑えるために、ＦＤと増幅トランジスタ１００８のゲート電極とを接続するＦＤ配線１１２０は、平面的に見てフォトダイオードの両隣に隣接する部分同士は当該フォトダイオードを挟んで線対称であり、フォトダイオードを挟んで線対称になったＦＤ配線１１２０の長さは同じであること。」

ウ　周知技術

（ア）引用文献３

原出願の出願前に頒布された又は電気通信回線を通じて公衆に利用可能となった引用文献である、特開２００９－１０３５８号公報（平成２１年５月１４日出願公開。以下、「引用文献３」という。）には、図面とともに、次の記載がある。

「【技術分野】

【０００１】

本発明は、焦点検出用信号を生成する焦点検出用画素を有する固体撮像素子及びこれを用いた電子カメラに関するものである。」

「【００４９】

図９、図１０を用いて、本固体撮像素子３のＡＦ画素２０Ｂについて詳細に説明する。まず、図９及び図１０（ａ）から理解されるように、ｐ型のシリコン基板４０上にｎ型不純物拡散領域６１、６２、６３、６４、６５、及び、光電変換部である４２が設けられ、さらにポリシリコンによるゲートのための電極層が設けられて各トランジスタが構成されている。

【００５０】

すなわち、ｎ型不純物拡散領域６１、６２をソース又はドレインとし、ポリシリコンによる電極層を選択ゲート電極６６とする選択トランジスタ５４が設けられる。なお、ここではｐ型のシリコン基板４０上に各ｎ型不純物拡散領域が設けられているが、周知のようにｐ型のウエルを設け、その中にｎ型不純物拡散領域が配置されても良い。ｎ型不純物拡散領域６１（ソース）は、垂直出力線２５とコンタクト部を介して接続されている。選択ゲート電極６６は、二層目の金属層で設けられる駆動用配線２３のうち、φＳＥＬの信号が印加される配線と接続されている。また、ｎ型不純物拡散領域６２、６３をソース又はドレインとし、ポリシリコンによるゲート電極層を画素アンプゲート電極６７とする画素アンプトランジスタ５３が設けられる。ｎ型不純物拡散領域６３（ドレイン）は、図１０（ｄ）に示したように三層目の金属層による駆動用配線７５と接続されてＶｄｄが印加される。画素アンプゲート電極６７は、一層目の金属層による画素の内部配線７１を介してｎ型不純物拡散領域であるＦＤ６４と電気的に接続されている。なお、これらの図において、画素の内部配線７１はＵ字状に示されている。これは、図面が煩雑になるために故意に示したものであって、本来は画素アンプゲート電極６７とＦＤ６４との間を直線状に配置されている。」

（イ）引用文献４

原出願の出願前に頒布された又は電気通信回線を通じて公衆に利用可能となった引用文献である、特開２００９－３３３１６号公報（平成２１年２月１２日出願公開。以下、「引用文献４」という。）には、図面とともに、次の記載がある。

「【技術分野】

【０００１】

本発明は、固体撮像素子及びこれを用いた電子カメラに関するものである。」

「【００４５】

選択トランジスタ６０は、拡散領域７９をソース、拡散領域８０をドレインとするＭＯＳトランジスタである。選択トランジスタ６０は、オン状態にされることで、画素アンプ５８の出力を垂直信号線２５に出力する。すなわち、画素アンプ５８と選択トランジスタ６０によって、ソースフォロワによる読み出しが可能となっている。」

（ウ）周知技術

上記（ア）及び（イ）の記載から、次の技術は当該技術分野における周知技術（以下、単に「周知技術」という。）であると認められる。

「固体撮像素子の選択トランジスタのソース及びドレンを拡散領域で構成すること。」