2020-001704

特願２０１７－１２６６９２「固体撮像装置及び電子機器」拒絶査定不服審判事件〔平成２９年１０月１９日出願公開、特開２０１７－１９１９５０、請求項の数（１８）〕について、次のとおり審決する。

【結　論】 原査定を取り消す。 本願の発明は、特許すべきものとする。

【理　由】 第１　手続の経緯 本願は、平成２４年２月１４日（優先権主張：平成２３年３月２日、平成２４年１月２３日）に出願した特願２０１２－２９４３１号（以下「原出願」という。）の一部を平成２９年６月２８日に新たな特許出願としたものであって、その手続の経緯は、概略、以下のとおりである。 平成２９年　７月１４日　　：上申書、手続補正書の提出 平成３０年　９月２６日付け：拒絶理由通知書（起案日） 平成３０年１１月２８日　　：意見書、手続補正書の提出 平成３１年　４月１５日付け：拒絶理由通知書（起案日） 令和　元年　６月１９日　　：意見書、手続補正書の提出 令和　元年１１月１４日付け：拒絶査定（起案日）（以下、「原査定」という。） 令和　２年　２月　７日　　：審判請求書、手続補正書の提出 令和　２年　８月２６日付け：最後の拒絶理由通知書（起案日） 令和　２年１０月２７日　　：意見書、手続補正書の提出 第２　本願発明 本願請求項１－１８に係る発明（以下、それぞれ「本願発明１」－「本願発明１８」という。）は、令和　２年１０月２７日付けの手続補正で補正された特許請求の範囲の請求項１－１８に記載された事項により特定される発明であり、本願発明１は以下のとおりの発明である。 「【請求項１】 基板と、 前記基板に設けられた第１の光電変換部と、 前記第１の光電変換部と隣接し、前記基板に設けられた第２の光電変換部と、 前記第１の光電変換部と前記第２の光電変換部との間の前記基板の光入射面に設けられた第１の溝部と、 前記第１の溝部の内壁面及び前記第１の光電変換部と前記第２の光電変換部の光入射面側を被覆するように形成された固定電荷を有する第１の絶縁膜と、 前記第１の絶縁膜を被覆し、前記第１の絶縁膜よりも光入射面側に設けられた酸化シリコン又は酸窒化シリコンを含んで形成された第２の絶縁膜と、 断面視において、前記第１の溝部の周囲に接する領域、及び、前記第１の光電変換部の電荷蓄積領域と前記第２の光電変換部の電荷蓄積領域の光入射面側に第１導電型からなる半導体領域が形成され、 前記第１の光電変換部及び前記第２の光電変換部の電荷蓄積領域は、第２導電型からなる半導体領域で形成され、 前記基板の光入射面と反対の面に画素トランジスタが設けられた 固体撮像装置。」 なお、本願発明２－１８の概要は以下のとおりである。 本願発明２－１８は、本願発明１を減縮した発明である。 第３　引用文献、引用発明等 １　引用文献５について （１）引用文献５の記載事項 原査定の拒絶の理由に引用された引用文献５（特開２０１０－１２３８４１号公報）には、図面とともに次の事項が記載されている。（下線は、当審で付した。以下同じ。） 「【背景技術】 【０００２】 近年の微細化された半導体集積回路では、素子分離にＳＴＩ（＝Shallow Trench Isolation）を用いることが一般的である。ところが、ＳＴＩは半導体基板に溝を深く掘り込んで形成されるので、素子分離となる溝内に埋め込んだ絶縁膜と半導体基板との界面には、結晶欠陥や界面準位が生じて、それがノイズ発生源となる。そのため、ＣＭＯＳイメージセンサーでは、周辺回路と同時に画素部の素子分離方法としてＳＴＩを採用した場合には、掘り込んだ半導体基板と埋め込んだ絶縁膜との界面からのノイズ発生という特性劣化が生ずる。そこで固体撮像素子のノイズ悪化を抑制する手法として、画素領域の素子分離領域の半導体基板の掘り込み量を減らし、素子分離端からのノイズ発生を抑制する方法が提案されている（例えば、特許文献１、２参照。）。」 「【００２２】 ＜１．第１の実施の形態＞ ［固体撮像装置の構成の一例］ 本発明の第１の実施の形態に係る固体撮像装置の構成の一例を、図１の概略構成断面図および図２（１）の平面レイアウト図、図２（２）の回路図によって説明する。図１は、図２中のＡ－Ｂ－Ｃ線断面を模式的に表している図面である。 【００２３】 図２（１）、（２）に示すように、本発明の固体撮像装置１は、半導体基板１１に、複数の画素１３（図面では代表して一つの画素を示す）が配列されてなる画素部１２と、この画素部１２の周辺に形成された周辺回路部（図示せず）とを有する。また上記画素部１２には、各画素１３を分離する素子分離領域１４を有する。また、上記画素部１２と周辺回路部との分離は、上記素子分離領域１４とは別の素子分離領域（図示せず）により分離されている。 上記画素１３には、光電変換部１５と画素トランジスタ部１６が形成されている。 上記光電変換部１５は、入射光を光電変換して信号電荷を得るもので、例えばフォトダイオードで構成されている。 上記画素トランジスタ部１６は、上記光電変換部１５から読み出した信号電荷を電圧に変換するものである。例えば、上記光電変換部１５側より、転送トランジスタ（読み出しトランジスタともいう）１６Ｔ、リセットトランジスタ１６Ｒ、増幅トランジスタ１６Ａ、選択トランジスタ１６Ｓが順に配列されている。また、上記転送トランジスタ１６Ｔと上記リセットトランジスタ１６Ｒの共通の拡散層がフローティングディフュージョンＦＤとなっている。フローティングディフュージョンＦＤは増幅トランジスタ１６Ａのゲート電極１６ＡＧに接続されている（図２（１）には図示せず）。 また上記周辺回路部は、画素用垂直走査回路、水平走査回路、駆動回路、タイミング発生回路等を有する。 【００２４】 次に図１によって、上記画素１３の詳細を説明する。なお図面では、画素トランジスタ部１６は代表して増幅トランジスタ１６Ａを示した。 図１に示すように、半導体基板１１には、素子分離領域１４によって分離された光電変換部１５と画素トランジスタ部１６（増幅トランジスタ１６Ａ、図示はしていないリセットトランジスタおよび選択トランジスタ等）が形成されている。 【００２５】 上記光電変換部１５の表面には、ノイズを抑制するためにＰ型拡散層２１が形成されている。 また上記光電変換部１５の周囲には、光電変換部１５を周囲と分離するためのＰ型拡散層２２が形成されている。このＰ型拡散層２２上には、Ｐ型拡散層２２の電位を一定値に固定するための電極部２３が形成されている。 上記増幅トランジスタ１６Ａは、半導体基板１１上にゲート絶縁膜２４を介してゲート電極１６ＡＧが形成され、このゲート電極１６ＡＧの両側（チャネル長方向：図面前後方向）にはソース・ドレイン領域（図示せず）が形成されている。図示はしていないが、リセットトランジスタ、選択トランジスタ、転送トランジスタも同様な構成をとっている。ただし転送トランジスタは、ソース・ドレイン領域の一方が光電変換部のＮ型領域で兼ねられており、他方がフローティングディフュージョンＦＤ（前記図２参照）で兼ねられている。 【００２６】 上記素子分離領域１４は、半導体基板１１に形成された溝３１を埋め込むようにこの溝３１上に形成されている。すなわち、上記溝３１の内面には、酸化シリコン膜３２が形成され、その酸化シリコン膜３２の表面には負の固定電荷を有する絶縁膜３３が形成されている。そして、溝３１には、上記酸化シリコン膜３２、負の固定電荷を有する絶縁膜３３を介して埋め込み絶縁膜３４が半導体基板１１表面より高く形成されている。 【００２７】 上記負の固定電荷を有する絶縁膜３３は、例えば、酸化ハフニウム（ＨｆＯ2）膜、酸化ジルコニウム（ＺｒＯ2）膜、酸化アルミニウム（Ａｌ2Ｏ3）膜、酸化タンタル（Ｔａ2Ｏ5）膜、酸化チタン（ＴｉＯ2）膜、もしくは酸化イットリウム（Ｙ2Ｏ3）で形成されている。 上記負の固定電荷を有する絶縁膜３３は、化学気相成長法、スパッタリング法、原子層蒸着（ＡＬＤ：Atomic Layer Deposition）法等で成膜されてものを用いることができるが、下地との良好な界面を有する原子層蒸着法により成膜されたものが好適である。 また、原子層蒸着法を用いれば、成膜中に界面準位を低減する酸化シリコン（ＳｉＯ2）層を同時に１ｎｍ程度形成することができるので好適である。この場合、上記酸化シリコン膜３２の形成を省略してもよい。 【００２８】 また、上記以外の材料としては、酸化ランタン（Ｌａ2Ｏ3）、酸化セリウム（ＣｅＯ2）、酸化プラセオジム（Ｐｒ2Ｏ3）、酸化ネオジム（Ｎｄ2Ｏ3）、酸化プロメチウム（Ｐｍ2Ｏ3）、酸化サマリウム（Ｓｍ2Ｏ3）酸化ユウロピウム（Ｅｕ2Ｏ3）、酸化ガドリニウム（Ｇｄ2Ｏ3）、酸化テルビウム（Ｔｂ2Ｏ3）、酸化ジスプロシウム（Ｄｙ2Ｏ3）、酸化ホルミウム（Ｈｏ2Ｏ3）、酸化エルビウム（Ｅｒ2Ｏ3）、酸化ツリウム（Ｔｍ2Ｏ3）、酸化イッテルビウム（Ｙｂ2Ｏ3）、酸化ルテチウム（Ｌｕ2Ｏ3）等のランタノイド酸化物があげられる。さらに、上記負の固定電荷を有する絶縁膜３３は、窒化ハフニウム膜、窒化アルミニウム膜、酸窒化ハフニウム膜または酸窒化アルミニウム膜で形成することも可能である。 【００２９】 上記負の固定電荷を有する絶縁膜３３は、絶縁性を損なわない範囲で、膜中にシリコン（Ｓｉ）や窒素（Ｎ）が添加されていてもよい。その濃度は、膜の絶縁性が損なわれない範囲で適宜決定される。このように、シリコン（Ｓｉ）や窒素（Ｎ）が添加されることによって、膜の耐熱性やプロセスの中でのイオン注入の阻止能力を上げることが可能になる。 【００３０】 上記溝３１の底部の上記半導体基板１１にはＰ型不純物領域３５が形成されている。このＰ型不純物領域３５は半導体基板１１に例えばホウ素、二フッ化ホウ素等のＰ型不純物がドーピングされてなる。このＰ型不純物領域３５は従来の素子分離領域下の半導体基板に形成されていたＰ型不純物領域よりも不純物濃度を低くすることができる。 なお、上記負の固定電荷を有する絶縁膜３３の負の固定電荷によって、上記素子分離領域１４下の半導体基板１１にホールの誘起が十分にできるならば、上記Ｐ型不純物領域３５を形成しなくともよい。 【００３１】 また、上記Ｐ型不純物領域３５は、上記Ｐ型拡散層２２に接続されている。したがって、上記Ｐ型不純物領域３５は、上記Ｐ型拡散層２２を介して電位が固定されている。 【００３２】 上記固体撮像装置１では、画素部１２の素子分離領域１４が負の固定電荷を有する絶縁膜３３を有することから、負の固定電荷を有する絶縁膜３３中の負の固定電荷に起因して発生されるホール蓄積層が素子分離領域１４直下の半導体基板１１に生じる。このホール蓄積層により、素子分離領域１４と半導体基板１１との界面の欠陥によるノイズ発生が抑制される。 【００３３】 また負の固定電荷によってホール蓄積層が形成されているために、従来のように素子分離領域直下の半導体基板に形成されたＰ型不純物領域を無くすことができる。 もしくはＰ型不純物領域３５を形成した場合には、その濃度を低減することができる。つまり、上記Ｐ型不純物領域３５を形成することによって、上記負の固定電荷を有する絶縁膜３３の負の固定電荷により発生されるホール蓄積層に加えて、ホール蓄積効果が高められる。 したがって、Ｐ型不純物領域３５の濃度を低くしても、その分を補う上記負の固定電荷を有する絶縁膜３３の負の固定電荷によって誘起されるホールによって、上記負の固定電荷を有する絶縁膜３３が無くＰ型不純物領域が形成された従来の固体撮像装置と同等のホール濃度が得られる。よって、従来の固体撮像装置の素子分離領域下に形成されるＰ型不純物領域よりも上記Ｐ型不純物領域３５の濃度を低くすることができる。 【００３４】 このように、Ｐ型不純物領域３５の不純物濃度を従来よりも低くすることができる、もしくはＰ型不純物領域３５をなくすことができるので、トランジスタのチャネル領域へのＰ型不純物の拡散が低減される。このため、トランジスタの実効チャネル幅を従来の固体撮像装置よりも広くすることが可能になる。 すなわち、トランジスタの微細化に伴い顕著になるＰ型不純物の拡散による狭チャネル効果を抑制できる。特に、増幅トランジスタ１６Ａの実効チャネル幅の縮小が抑制されるので、１／ｆノイズが低減される。また、狭チャネル効果が抑制できることから、トランジスタのしきい値電圧の上昇が抑制され、しきい値電圧のバラツキが低減されるという効果も得られる。 言い換えれば、画素トランジスタ部１６のトランジスタの実効チャネル幅を確保して１／ｆノイズを低減しつつ、Ｐ型不純物領域３５によるＰ型不純物の拡散が抑制される分、画素サイズの縮小化が可能になる。 よって、ノイズ抑制と微細化の両立させることが可能になる。 またノイズの低減より、撮像画質の向上が図れる。また微細化により画素数を増大させることができる。これにより撮像画質の高精細化が図れる。このような利点がある。 【００３５】 また上記Ｐ型不純物領域３５のＰ型不純物が光電変換部１５側に拡散すると、飽和電荷量の低下や、残像の悪化などの悪影響が起こる。しかしながら、上記固体撮像装置１では、上記Ｐ型不純物領域３５をなくせる、もしくは上記Ｐ型不純物領域３５の濃度を減らせることができるので、飽和電荷量の低下や、残像の悪化を抑制できる。 【００３６】 また、固体撮像装置には、光電変換部と転送トランジスタが形成される領域と、リセットトランジスタ、増幅トランジスタおよび選択トランジスタが形成される画素トランジスタ部とが素子分離領域によって完全に分離された構成がある。このような構成の固体撮像装置においても、その素子分離領域に負の固定電荷を有する絶縁膜を適用した本発明の固体撮像装置１と同様な構成をとることができる。」 「【００４９】 次に、図４（８）に示すように、上記第１溝５１と上記第２溝５２を埋め込むように上記窒化シリコン膜７２上に埋め込み絶縁膜５８を形成する。この埋め込み絶縁膜５８は、例えば化学気相成長（ＣＶＤ）法によって、酸化シリコン膜で形成される。 その後、上記窒化シリコン膜７２上の余剰な埋め込み絶縁膜５８、負の固定電荷を有する絶縁膜５５を除去して平坦化する。この平坦化には、例えば化学的機械研磨（ＣＭＰ）法を用いる。その結果、上記第１溝５１の内部に第１素子分離領域６１を形成され、上記第２溝５２の内部に第２素子分離領域６２を形成される。 したがって、上記第１素子分離領域６１は、上記埋め込み絶縁膜５８の下に上記負の固定電荷を有する絶縁膜５５を有し、さらに、酸化シリコン膜５３を有する。また、上記第２素子分離領域６２は、上記埋め込み絶縁膜５８の下に酸化シリコン膜５４を有する。」 【図１】は、以下のとおりのものである。 「【図１】 」 通常、光電変換部が形成される面が光入射面であるところ、【図１】から、半導体基板１１の表面側に光電変換部１５、画素トランジスタ部１６、溝３１を有し、半導体基板１１の表面側の光入射面に設けられた画素トランジスタ部１６が、見てとれる。 （２）引用発明 ア　引用文献５の段落【００４９】の記載から、埋め込み絶縁膜は、酸化シリコン膜で形成されるものであり、埋め込み絶縁膜３４は、酸化シリコン膜で形成されるものと理解できる。 イ　上記（１）の記載及び上記アによれば、上記引用文献５には次の発明（以下、「引用発明」という。）が記載されていると認められる。 「半導体基板１１に、複数の画素１３が配列されてなる画素部１２とを有する固体撮像装置１であって、 画素部１２には、各画素１３を分離する素子分離領域１４を有し、 画素１３には、光電変換部１５と画素トランジスタ部１６が形成され、 光電変換部１５は、入射光を光電変換して信号電荷を得るもので、例えばフォトダイオードで構成され、 素子分離領域１４は、半導体基板１１に形成された溝３１を埋め込むようにこの溝３１上に形成され、溝３１の内面には、酸化シリコン膜３２が形成され、その酸化シリコン膜３２の表面には負の固定電荷を有する絶縁膜３３が形成され、酸化シリコン膜３２、負の固定電荷を有する絶縁膜３３を介して埋め込み絶縁膜３４が半導体基板１１表面より高く形成され、 埋め込み絶縁膜３４は、酸化シリコン膜で形成され、 光電変換部１５の表面には、ノイズを抑制するためにＰ型拡散層２１が形成され、 溝３１の底部の上記半導体基板１１にはＰ型不純物領域３５が形成され、 半導体基板１１の表面側に光電変換部１５、画素トランジスタ部１６、溝３１を有し、半導体基板１１の表面側の光入射面に設けられた画素トランジスタ部１６は、光電変換部１５側より、転送トランジスタ（読み出しトランジスタともいう）１６Ｔ、リセットトランジスタ１６Ｒ、増幅トランジスタ１６Ａ、選択トランジスタ１６Ｓが順に配列され、 転送トランジスタは、ソース・ドレイン領域の一方が光電変換部のＮ型領域で兼ねられた 固体撮像装置１。」 ２　引用文献１について また、原査定の拒絶の理由に引用された引用文献１（特開２０１１－３８６０号公報）には、図面とともに次の事項が記載されている。 「【０００５】 ところで、近年、基板上の配線層が形成される側とは反対側から光を照射する、裏面照射型の固体撮像装置が提案されている（下記特許文献２参照）。裏面照射型の固体撮像装置では、光照射側に配線層や回路素子等が構成されないため、基板に形成された受光部の開口率を高くできる他、入射光が配線層等に反射されることなく受光部に入射されるので、感度の向上が図られる。」 「【００２４】 ［１－２　要部の構成］ 図２に、本実施形態例の固体撮像装置１の画素部３における断面構成図を示す。本実施形態例の固体撮像装置１は、裏面照射型のＣＭＯＳ型固体撮像装置を例としたものである。 【００２５】 図２に示すように、本実施形態例の固体撮像装置１は、基板１３と、基板１３の表面側に形成された配線層２６、及び支持基板１４と、基板１３の裏面側に形成されたカラーフィルタ層１５、及びオンチップレンズ１６とから構成されている。 【００２６】 基板１３は、シリコンからなる半導体基板で構成され、例えば第１導電型（本実施形態例ではｎ型とする）の半導体基板により構成されている。基板１３は、３μｍ～５μｍの厚みを有し、基板１３の画素形成領域１２には受光部ＰＤと、画素回路部を構成する複数の画素トランジスタＴｒとから構成される画素２が、複数個、二次元マトリクス状に形成されている。また、図２では図示を省略するが、基板１３に形成された画素２の周辺領域には、周辺回路部が構成されている。 【００２７】 受光部ＰＤは、画素形成領域１２に形成される暗電流抑制領域２２，２３と、その暗電流抑制領域２２，２３の間の領域に形成される電荷蓄積領域２１により構成されている。暗電流抑制領域２３は基板１３（画素形成領域１２）の表面側に形成され、第２導電型（本実施形態例ではｐ型）の高濃度不純物領域により構成されている。また、暗電流抑制領域２２は基板１３（画素形成領域１２）の裏面側に形成され、ｐ型の不純物領域により構成されている。電荷蓄積領域２１は、ｎ型の不純物領域により構成されている。この受光部ＰＤでは、主に暗電流抑制領域２２，２３を構成するｐ型の不純物領域と、電荷蓄積領域２１を構成するｎ型の不純物領域との間に形成されるｐｎ接合によりフォトダイオードが構成されている。 受光部ＰＤでは、入射した光の光量に応じた信号電荷が生成され、蓄積される。また、基板の界面で発生する暗電流の原因となる電子は暗電流抑制領域２２，２３の多数キャリアである正孔に吸収されることにより、暗電流が抑制される。 【００２８】 画素トランジスタＴｒは、基板１３の表面側に形成された図示しないソース・ドレイン領域と、基板１３の表面上にゲート絶縁膜２９を介して形成されたゲート電極２８とから構成されている。画素トランジスタＴｒは、前述したように、転送トランジスタ、リセットトランジスタ、増幅トランジスタを含む３つの画素トランジスタＴｒを有する構成でもよく、また、選択トランジスタを含む４つの画素トランジスタＴｒを有する構成であってもよい。ソース・ドレイン領域は、図示を省略するが、基板１３表面側に形成されたｎ型の高濃度不純物領域により形成され、本実施形態例の画素トランジスタＴｒはｎチャネルＭＯＳトランジスタとして機能する。 【００２９】 また、隣接する画素２と画素２との間には、基板１３の表面から裏面に架けてｐ型の高濃度不純物領域からなる素子分離領域２４が形成されており、この素子分離領域２４により各画素２は電気的に分離されている。さらに、素子分離領域２４には、基板１３の裏面側から所望の深さに形成された遮光部１７が形成されている。遮光部１７は、平面でみると、各画素２を囲むように例えば格子状に形成されるものである。この遮光部１７は、基板１３の裏面側に形成された所望の深さのトレンチ部１９と、トレンチ部１９の側壁及び底面に形成された高誘電率材料膜１８と、高誘電率材料膜１８を介してトレンチ部１９に埋め込まれた遮光膜２０とから構成されている。このとき、トレンチ部１９に埋め込まれた遮光膜２０の最表面は、基板１３の裏面と面一に構成されている。高誘電率材料膜１８の材料としては、例えば、酸化ハフニウム（ＨｆＯ２）、五酸化タンタル（Ｔａ２Ｏ５）、二酸化ジルコニウム（ＺｒＯ２）を用いることができる。また、遮光膜２０の材料としては、例えば、タングステン（Ｗ）、アルミニウム（Ａｌ）を用いることができる。 【００３０】 配線層２６は、基板１３の表面側に形成されており、層間絶縁膜２７を介して複数層（本実施形態例では３層）に積層された配線２５を有して構成されている。配線層２６に形成される配線２５を介して、画素２を構成する画素トランジスタＴｒが駆動される。 【００３１】 支持基板１４は、配線層２６の基板１３に面する側とは反対側の面に形成されている。この支持基板１４は、製造段階で基板１３の強度を確保するために構成されているものであり、例えばシリコン基板により構成されている。 【００３２】 カラーフィルタ層１５は、基板１３の裏面側に形成されており、画素毎に例えば、Ｒ（赤色）、Ｇ（緑色）、Ｂ（青色）のカラーフィルタ層が形成されている。カラーフィルタ層１５では、所望の波長の光が透過され、透過した光が基板１３内の受光部ＰＤに入射する。 【００３３】 オンチップレンズ１６は、カラーフィルタ層１５の基板１３に面する側とは反対側の面に形成されている。オンチップレンズ１６では照射された光が集光され、集光された光はカラーフィルタ層１５を介して各受光部ＰＤに効率良く入射する。 【００３４】 以上の構成を有する固体撮像装置１では、基板１３の裏面側から光が照射され、オンチップレンズ１６及びカラーフィルタ層１５を透過した光が受光部ＰＤにて光電変換することにより、信号電荷が生成される。そして受光部ＰＤにて生成された信号電荷は、基板１３の表面側に形成された画素トランジスタＴｒを介して、配線層２６の所望の配線２５で形成された垂直信号線により画素信号として出力される。 【００３５】 本実施形態例の固体撮像装置１では、素子分離領域２４により、隣接する画素２と画素２との間では素子分離領域２４のポテンシャルによって形成された障壁により電子の移動がなされない。すなわち、基板１３内に形成される不純物領域の濃度勾配により画素間の電気的分離がなされる。 さらに、素子分離領域２４に埋め込まれて形成された遮光部１７により、光入射面側において斜めに入射してくる光が隣接する画素２に入射することを防ぐ。すなわち、遮光部１７によって画素間の光学的分離がなされる。 【００３６】 また、素子分離領域２４にトレンチ部１９を形成する場合、トレンチ部１９の側壁及び底面に物理的ダメージやイオン照射による不純物活性化によりトレンチ部１９の周辺部でピニングはずれが発生する可能性がある。この問題点に対し、本実施形態例では、トレンチ部１９の側壁及び底面に固定電荷を多く持つ高誘電率材料膜１８を形成することによりピニング外れが防止される。 【００３７】 本実施形態例の固体撮像装置１によれば、隣接する画素間には、素子分離領域２４に埋め込まれた遮光部１７が構成されているので、受光面に入射してくる斜め光が受光部ＰＤに入射するのを防ぐことができる。これにより、オンチップレンズで集光しきれずに隣接する画素２に向って入射する光が遮光され、隣接する画素間で起こる光学的な混色が低減される。また、受光面とオンチップレンズ１６との間で発生する回折光や反射光のうち、隣接する画素２に向って入射する角度の大きい光が遮光されるので、フレアの発生が低減される。 【００３８】 さらに、本実施形態例の固体撮像装置１によれば、遮光部１７は、素子分離領域２４に埋め込まれた構成とされているので、基板１３裏面の受光面が平坦になり、基板１３の裏面側に形成されるカラーフィルタ層１５及びオンチップレンズ１６が受光面に近づく。これにより、光が入射するオンチップレンズ１６の表面と、基板１３の受光面との距離が近づくため集光特性が向上し、混色の低減が図られる。」 【図２】は、以下のとおりのものである。 「【図２】 」 【図２】から、受光部ＰＤの光入射面側を被覆するように形成された高誘電率材料膜１８が見てとれる。 したがって、引用文献１には、次の技術的事項が記載されていると認められる。 「感度の向上が図られる裏面照射型の固体撮像装置１であって、 固体撮像装置１は、基板１３と、基板１３の表面側に形成された配線層２６、及び支持基板１４と、基板１３の裏面側に形成されたカラーフィルタ層１５、及びオンチップレンズ１６とから構成され、 基板１３の画素形成領域１２には受光部ＰＤと、画素回路部を構成する複数の画素トランジスタＴｒとから構成される画素２が、複数個、二次元マトリクス状に形成され、 画素トランジスタＴｒは、基板１３の表面側に形成され、 隣接する画素２と画素２との間には、基板１３の表面から裏面に架けてｐ型の高濃度不純物領域からなる素子分離領域２４が形成され、 素子分離領域２４には、基板１３の裏面側から所望の深さに形成された遮光部１７が形成され、 遮光部１７は、平面でみると、各画素２を囲むように例えば格子状に形成されるものであり、基板１３の裏面側に形成された所望の深さのトレンチ部１９と、トレンチ部１９の側壁及び底面に形成された固定電荷を多く持つ高誘電率材料膜１８と、高誘電率材料膜１８を介してトレンチ部１９に埋め込まれた遮光膜２０とから構成され、 高誘電率材料膜１８は、受光部ＰＤの光入射面側を被覆するように形成され、 遮光膜２０の材料としては、例えば、タングステン（Ｗ）、アルミニウム（Ａｌ）を用いること。」 ３　引用文献３について また、原査定の拒絶の理由に引用された引用文献３（特開２０１０－２３９１１７号公報）には、図面とともに次の事項が記載されている。 「【００２７】 （第２の実施形態） 本実施形態はカラーの光電変換装置に関する。本実施形態では、第１の実施形態の構成に加えて、更に、入射光の波長に応じてＰ型半導体領域の深さを調節することが特徴である。具体的に図４を用いて説明する。図４は図１と対応した光電変換装置の断面模式図であり、同様な機能を有する構成については同一の符号を付し説明を省略する。 【００２８】 本実施形態の光電変換装置はカラーフィルタを有する。図４においては、カラーフィルタがベイヤー配列である場合について説明を行う。例えば、光電変換素子２００ａの上部には赤のカラーフィルタ（Ｒ）が設けられ、その他の光電変換素子２００ｂ、２００ｃ、２００ｄ、２００ｅの上部には緑のカラーフィルタ（Ｇ）が設けられている。以下、２００ａ（Ｒ）、２００ｂ（Ｇ）等と記す。ここで、光電変換素子２００ａ（Ｒ）に入射する光は、波長が長いため半導体基板の深部にまで到達し、半導体基板の深部において電荷を発生させる。また、光電変換素子２００ｂ（Ｇ）に入射する光は、光電変換素子２００ａ（Ｒ）に入射する光に比べて波長が短く、半導体基板の浅い部分において電荷を発生させる。そこで、本実施形態においては、図４（Ａ）に示したように、幅Ｗ２のＰ型半導体領域は、深さＤ２のＰ型半導体領域４１３と、深さＤ２よりも深い深さＤ３のＰ型半導体領域４１５とを有している。そして、深さＤ３のＰ型半導体領域４１５は光電変換素子２００ａ（Ｒ）に近接して設けられている。深さＤ２のＰ型半導体領域４１３は、光電変換素子２００ａ（Ｒ）に比べて光電変換素子２００ｂ（Ｇ）に近接して設けられている。幅Ｗ１のＰ型半導体領域４１４については、第１の実施形態のＰ型半導体領域２１４と同様である。このような構成によって、入射光の波長が異なる場合においても、信号電荷が隣接する光電変換素子へ混入する量を均一とすることが可能となる。 【００２９】 本実施形態においては、信号電荷に対して障壁となりうるＰ型半導体領域の深さの関係を、深さＤ３＞深さＤ２＞深さＤ１とした。ここで、Ｐ型半導体領域４１３の深さを第１の実施形態と同様に深さＤ２としたが、深いＰ型半導体領域４１５の深さをＤ２としＰ型半導体領域４１３の深さをＤ２とＤ１との間の深さにしてもよい。また、図４（Ｂ）に示す幅Ｗ１のＰ型半導体領域４１４についても、深さＤ１のみではなく、入射光の波長に応じて深さＤ１よりも深いＰ型半導体領域や、深さＤ２よりも浅く深さＤ１よりも深いＰ型半導体領域を形成してもよい。また、信号電荷に対して障壁となりうるＰ型半導体領域は、第１の実施形態の変形例（図６）のように複数の半導体領域によって構成されていてもよい。」 したがって、引用文献３には、次の技術的事項が記載されていると認められる。 「信号電荷に対して障壁となりうるＰ型半導体領域であって、入射光の波長に応じてＰ型半導体領域の深さを調節すること。」 ４　引用文献４について また、原査定の拒絶の理由に引用された引用文献４（特開２００９－２０６３５６号公報）には、図面とともに次の事項が記載されている。 「【０１０２】 ＜断面構成例（１）＞ 図２３に示す断面構成は、素子分離絶縁膜４０８が、信号走査回路部が形成される半導体基板４０４の表面上（表面側）から所定の距離（ｄ１）を持って半導体基板４０４中にオフセットされて設けられる点で、上記第１の実施形態と相違している。 【０１０３】 換言すると、図示する構成は、隣接する単位画素１の間の素子分離絶縁膜４０８が、信号走査回路の形成される表面側のシリコン（Ｓｉ）基板４０４上には形成されていない点で、上記第１の実施形態と相違している。 【０１０４】 さらに、図示すように、素子分離絶縁膜４０８は、単位画素１の素子分離境界領域に設けられるところ、信号走査回路の形成される表面側のシリコン（Ｓｉ）基板４０４の表面上にまで及んで素子分離絶縁膜４０８を設けると、シリコン基板４０４の表面側に設けられたMOS-FET等の能動素子が占めることのできる面積が著しく小さくなってしまう。従って、微細画素において、多数のMOS-FET等の能動素子を形成させることができなくなってしまう。 【０１０５】 ここで、図２４に拡大して示すように、破線で囲って示す能動素子（MOS-FET）は、層間絶縁膜中４０９中に設けられるゲート電極gate、ゲート絶縁膜、ゲート電極gateを挟むようにシリコン基板４０４中に隔離して設けられるソースまたはドレインＳ／Ｄ（ｎ型拡散層）により構成される。また、能動素子（MOS-FET）の間には素子分離絶縁膜ＳＴＩが設けられる。さらに、素子分離絶縁膜４０８の下方における半導体基板４０４中に、ドレインＳ／Ｄ（ｎ型拡散層）および素子分離絶縁膜ＳＴＩを囲むように、Ｐウェル（ＰWell）４４２が設けられる。 【０１０６】 しかし、図示するように、本例では、素子分離絶縁膜４０８が、信号走査回路部が形成される半導体基板４０４の表面上（表面側）から所定の距離（ｄ１）を持って半導体基板４０４中にオフセットされて設けられている。 【０１０７】 そのため、単位画素１に形成するMOS-FET等の能動素子のレイアウトには何の制約も無く、従って微細画素を制約無く形成することができる。本例の場合、オフセットさせる距離ｄ１は、例えば、１５０ｎｎ程度から１μｍ程度であることが望ましい。」 したがって、引用文献４には、次の技術的事項が記載されていると認められる。 「素子分離絶縁膜４０８であって、単位画素１に形成するMOS-FET等の能動素子のレイアウトには何の制約も無く、従って微細画素を制約無く形成することができ、素子分離絶縁膜４０８の下方における半導体基板４０４中に、ドレインＳ／Ｄ（ｎ型拡散層）および素子分離絶縁膜ＳＴＩを囲むように、Ｐウェル（ＰWell）４４２が設けられること。」 第４　対比・判断 １　本願発明１について （１）対比 本願発明１と引用発明とを対比すると、次のことがいえる。 ア　引用発明の「半導体基板１１」は、本願発明１の「基板」に相当する。 イ　引用発明の「光電変換部１５」は、「半導体基板１１に、複数の画素１３が配列されてなる画素部１２」の各「画素１３」に形成されるものである。つまり、引用発明において、ある「画素１３」の「光電変換部１５」と、ある「画素１３」に隣接する「画素１３」の「光電変換部１５」とを有し、本願発明１と引用発明とは、「前記基板に設けられた第１の光電変換部と、前記第１の光電変換部と隣接し、前記基板に設けられた第２の光電変換部と」を有する点で一致する。 ウ　引用発明では、「画素部１２には、各画素１３を分離する素子分離領域１４を有し、」「素子分離領域１４は、半導体基板１１に形成された溝３１を埋め込むようにこの溝３１上に形成され」るものであり、上記イから、引用発明において、ある「画素１３」の「光電変換部１５」と、ある「画素１３」に隣接する「画素１３」の「光電変換部１５」との間に「溝３１」を有するものと認められる。 そうすると、引用発明の上記「溝３１」は、本願発明１の「前記第１の光電変換部と前記第２の光電変換部との間の前記基板の光入射面に設けられた第１の溝部」に相当する。 エ　引用発明では、「溝３１の内面には、酸化シリコン膜３２が形成され、その酸化シリコン膜３２の表面には負の固定電荷を有する絶縁膜３３が形成され」るものであり、引用発明の「絶縁膜３３」は、本願発明１の「第１絶縁膜」に対応し、本願発明１と引用発明とは、「前記第１の溝部の内壁面」「を被覆するように形成された固定電荷を有する第１の絶縁膜」を有する点で共通する。 オ　引用発明では、「酸化シリコン膜３２、負の固定電荷を有する絶縁膜３３を介して埋め込み絶縁膜３４が半導体基板１１表面より高く形成され、埋め込み絶縁膜３４は、酸化シリコン膜で形成され」るものであり、「半導体基板１１の表面側」が「光入射面」であるから、引用発明の「埋め込み絶縁膜３４」は、本願発明１の「前記第１の絶縁膜を被覆し、前記第１の絶縁膜よりも光入射面側に設けられた酸化シリコンを含んで形成された第２の絶縁膜」に相当する。 カ　引用発明の「光電変換部１５」は、「入射光を光電変換して信号電荷を得るもので、例えばフォトダイオードで構成され」るものであり、電荷蓄積領域からなるもの認められる。そして、引用発明では、「光電変換部１５の表面には、ノイズを抑制するためにＰ型拡散層２１が形成され、溝３１の底部の上記半導体基板１１にはＰ型不純物領域３５が形成され」るものであり、「溝３１」に接する領域及び「光電変換部１５」の電荷蓄積領域の光入射面側に、Ｐ型からなる半導体領域が形成されるものと認められ、引用発明の「Ｐ型」は、本願発明１の「第１導電型」に相当し、上記イから、本願発明１と引用発明とは、「断面視において、前記第１の溝部の周囲に接する領域、及び、前記第１の光電変換部の電荷蓄積領域と前記第２の光電変換部の電荷蓄積領域の光入射面側に第１導電型からなる半導体領域が形成され」る点で一致する。 キ　引用発明の「光電変換部１５」は、「光電変換部のＮ型領域」であり、引用発明の「Ｎ型」は、本願発明１の「第２導電型」に相当し、上記イ、カから、本願発明１の「光電変換部」と引用発明の「光電変換部１５」は、「前記第１の光電変換部及び前記第２の光電変換部の電荷蓄積領域は、第２導電型からなる半導体領域で形成され」る点で一致する。 ク　引用発明では、「半導体基板１１の表面側に光電変換部１５、画素トランジスタ１６、溝３１を有し、半導体基板１１の表面側の光入射面に設けられた画素トランジスタ部１６は、光電変換部１５側より、転送トランジスタ（読み出しトランジスタともいう）１６Ｔ、リセットトランジスタ１６Ｒ、増幅トランジスタ１６Ａ、選択トランジスタ１６Ｓが順に配列され」るものであり、本願発明１と引用発明とは、「前記基板」「に画素トランジスタが設けられ」る点で一致する。 ケ　引用発明の「固体撮像装置１」は、本願発明１の「固体撮像装置」に相当する。 コ　したがって、本願発明１と引用発明との間には、次の一致点、相違点があるといえる。 （一致点） 「基板と、 前記基板に設けられた第１の光電変換部と、 前記第１の光電変換部と隣接し、前記基板に設けられた第２の光電変換部と、 前記第１の光電変換部と前記第２の光電変換部との間の前記基板の光入射面に設けられた第１の溝部と、 前記第１の溝部の内壁面を被覆するように形成された固定電荷を有する第１の絶縁膜と、 前記第１の絶縁膜を被覆し、前記第１の絶縁膜よりも光入射面側に設けられた酸化シリコンを含んで形成された第２の絶縁膜と、 断面視において、前記第１の溝部の周囲に接する領域、及び、前記第１の光電変換部の電荷蓄積領域と前記第２の光電変換部の電荷蓄積領域の光入射面側に第１導電型からなる半導体領域が形成され、 前記第１の光電変換部及び前記第２の光電変換部の電荷蓄積領域は、第２導電型からなる半導体領域で形成され、 前記基板に画素トランジスタが設けられた 固体撮像装置。」 （相違点） （相違点１）本願発明１の「第１の絶縁膜」は、「前記第１の光電変換部と前記第２の光電変換部の光入射面側」を被覆するように形成されたものであるのに対し、引用発明の「絶縁膜３３」では、そのような特定はなされていない点。 （相違点２）「画素トランジスタ」について、本願発明１では、「前記基板の光入射面と反対の面」に設けられたものであるのに対し、引用発明では、「半導体基板１１」の光入射面の面に設けられる点。 （２）相違点についての判断 事案に鑑みて、上記相違点１、２についてまとめて検討する。 引用発明の「溝３１」、「負の固定電荷を有する絶縁膜３３」、「埋め込み絶縁膜３４」からなる「素子分離領域１４」は、引用文献５の【図１】に示されるように、各画素の「光電変換部１５」を分離するだけでなく、「画素トランジスタ部１６」を分離するために用いられるものである。また、同【図１】から、「負の固定電荷を有する絶縁膜３３」は、「溝３１」内のみに形成された構造を有し、「埋め込み絶縁膜３４」は、基板の面から突起した構造を有するものであり、引用文献５の段落【０００２】の記載から「素子分離領域１４」は、ＳＴＩに関するものといえる。 そうすると、引用発明において、引用文献１の技術的事項に基づき、裏面照射型の構成とすることで、相違点２に係る本願発明１の構成を採用したとしても、光照射面と反対の面である「画素トランジスタ部１６」が設けられる基板の表面側に、「溝３１」、「負の固定電荷を有する絶縁膜３３」、「埋め込み絶縁膜３４」からなる「素子分離領域１４」を設ける必要がある。しかしながら、引用文献１、３、４には、基板の両面にＳＴＩからなる素子分離領域を形成することは記載されておらず、基板の表面側に加えて、基板の裏面側にＳＴＩからなる「素子分離領域１４」を設けることは当業者において容易に想到し得たこととはいえない。そうすると、引用発明において、光照射面に「溝３１」、「負の固定電荷を有する絶縁膜３３」、「埋め込み絶縁膜３４」からなる「素子分離領域１４」を形成し、本願発明１の「第１の溝部」、「固定電荷を有する第１の絶縁膜」、「第２の絶縁膜」に対応する構成を有するようにすることが容易であるとはいえない。 また、引用発明において、引用文献１の技術的事項に基づき、裏面照射型の構成、特にトレンチ部１９の側壁及び底面と受光部ＰＤの光入射面側を被覆するように形成された固定電荷を多く持つ高誘電率材料膜１８とすることで、相違点１、２に係る本願発明１の構成を採用したとしても、引用文献１には、高誘電率材料膜１８を被覆し、高誘電率材料膜１８よりも光入射面側に設けられた酸化シリコン又は酸窒化シリコンを含んで形成された絶縁膜が記載されていないから、本願発明１の「第２の絶縁膜」に対応する構成を有することはできない。さらに、引用発明の「埋め込み絶縁膜３４」が、基板の裏面側に必要であることは、引用文献５に記載も示唆もされていないため、引用発明において、引用文献１の技術的事項を採用した上で、基板の裏面側に「埋め込み絶縁膜３４」を用いる動機付けは無いといえる。なお、本願発明１の「前記基板の光入射面と反対の面に画素トランジスタが設けられ」、かつ「前記第１の絶縁膜を被覆し、前記第１の絶縁膜よりも光入射面側に設けられた酸化シリコン又は酸窒化シリコンを含んで形成された第２の絶縁膜」を形成することは、上記引用文献３、４にも記載されていない したがって、本願発明１は、当業者であっても引用発明、引用文献１、３、４に記載された技術的事項に基づいて容易に発明できたものであるとはいえない。 ２　本願発明２－１８について 本願発明２－１８は、本願発明１の上記相違点１、２に係る構成と同一の構成を備えるものであるから、本願発明１と同じ理由により、当業者であっても、引用発明、引用文献１、３、４に記載された技術的事項に基づいて容易に発明できたものとはいえない。 第５　原査定の概要及び原査定についての判断 原査定は、請求項１－１１、１３－１８について上記引用文献１、３－５に基づいて、当業者が容易に発明できたものであるから、特許法第２９条第２項の規定により特許を受けることができないというものである。しかしながら、令和　２年１０月２７日付け手続補正により補正された請求項１－１８は、上記相違点１、２に係る構成を有するものとなっており、上記のとおり、本願発明１－１８は、上記引用文献５に記載された発明及び上記引用文献１、３、４に記載された技術的事項に基づいて、当業者が容易に発明できたものではない。したがって、原査定を維持することはできない。 第６　当審拒絶理由について １　特許法第３６条第６項第２号について （１）当審では、請求項１の「前記第１の絶縁膜をよりも光入射面側に設けられた酸化シリコン又は酸窒化シリコンを含んで形成された第２の絶縁膜」の「をよりも」という記載は、日本語として不明確であるとの拒絶の理由を通知しているが、令和　２年１０月２７日付けの補正において、「前記第１の絶縁膜を被覆し、前記第１の絶縁膜よりも光入射面側に設けられた酸化シリコン又は酸窒化シリコンを含んで形成された第２の絶縁膜」と補正された結果、この拒絶の理由は解消した。 （２）当審では、請求項１の「前記複数の光電変換部」という記載の意味が不明確であるとの拒絶の理由を通知しているが、令和　２年１０月２７日付けの補正において、「前記第１の光電変換部及び前記第２の光電変換部」と補正された結果、この拒絶の理由は解消した。 第７　むすび 以上のとおり、本願発明１－１８は、当業者が引用発明及び引用文献１、３、４に記載された技術的事項に基づいて容易に発明をすることができたものではない。 したがって、原査定の理由によっては、本願を拒絶することはできない。 また、他に本願を拒絶すべき理由を発見しない。 よって、結論のとおり審決する。