2017-002543

特願２０１４－１４１１０９「混成フレーム・パネルを含む相互接続構造」拒絶査定不服審判事件〔平成２６年１０月　２日出願公開、特開２０１４－１８７４０６〕について、次のとおり審決する。

【結　論】 本件審判の請求は、成り立たない。

【理　由】 １．手続の経緯 本願は、平成２１年４月９日（パリ条約に基づく優先権主張　平成２０年４月１４日　米国（ＵＳ））に出願した特願２００９－９４６６８号の一部を平成２６年７月９日に新たな出願としたものであって、平成２７年７月２７日付け拒絶理由通知に対する応答時、平成２８年２月１日付けで手続補正がなされ、同年５月２５日付け最後の拒絶理由通知に対する応答時、同年８月１７日付けで手続補正がなされたが、当該手続補正について、同年１０月１７日付けで補正の却下の決定がなされるとともに、同日付けで拒絶査定がなされ、これに対して、平成２９年２月２２日付けで拒絶査定不服審判の請求及び手続補正がなされたものである。 ２．平成２９年２月２２日付けの手続補正についての補正却下の決定 ［補正却下の決定の結論］ 平成２９年２月２２日付けの手続補正を却下する。 ［理　由］ （１）補正後の本願発明 平成２９年２月２２日付けの手続補正（以下、「本件補正」という。）により、特許請求の範囲の請求項１については、 「【請求項１】 電子部品（１０）を製造する方法であって、 接着剤を用いて少なくとも１つの電子装置（１８）の第１の表面（２０）と、フレーム・パネル（２６）の第１の表面を基体絶縁層（１２）の第２の表面（１６）に固着するステップであって、前記フレーム・パネル（２６）の開口（４２）内には前記電子装置（１８）が配置されている、前記ステップと、 前記基体絶縁層（１２）の第１の表面（１４）から前記少なくとも１つの電子装置（１８）の前記第１の表面（２０）に配置された少なくとも１つのＩ／Ｏコンタクト（２４）まで延びる第１のバイア（４６）を形成するステップと、 前記第１のバイア（４６）内に配置され、前記Ｉ／Ｏコンタクト（２４）に接続した第１の電気導体（４４）を形成するステップと、 を含み、 前記フレーム・パネルは、前記基体絶縁層（１２）に固定されている第１の領域と、前記基体絶縁層に対して前記第１の領域よりも低い親和力又は粘着力を持ち、且つ前記第１の領域よりも比較的高い寸法安定性、或いは応力、温度又は湿度に対する抵抗性を持つ第２の領域とを含み、 前記フレーム・パネル（２６）は前記第１のバイア（４６）の形成及び／又は前記第１の電気導体（４４）の形成中に前記基体絶縁層（１２）を安定化する、 方法。」 とあったものが、 「【請求項１】 電子部品（１０）を製造する方法であって、 接着剤を用いて少なくとも１つの電子装置（１８）の第１の表面（２０）と、フレーム・パネル（２６）の第１の表面を基体絶縁層（１２）の第２の表面（１６）に固着するステップであって、前記フレーム・パネル（２６）の開口（４２）内には前記電子装置（１８）が配置されている、前記ステップと、 前記基体絶縁層（１２）の第１の表面（１４）から前記少なくとも１つの電子装置（１８）の前記第１の表面（２０）に配置された少なくとも１つのＩ／Ｏコンタクト（２４）まで延びる第１のバイア（４６）を形成するステップと、 前記第１のバイア（４６）内に配置され、前記Ｉ／Ｏコンタクト（２４）に接続した第１の電気導体（４４）を形成するステップと、 を含み、 前記フレーム・パネルは、前記基体絶縁層（１２）の前記第２の表面（１６）に沿って配置される前記接着剤により前記基体絶縁層（１２）に固定されている第１の領域と、前記基体絶縁層に対して前記第１の領域よりも低い粘着力を持ち、且つ前記第１の領域よりも比較的高い寸法安定性を持つ第２の領域とを含み、 前記フレーム・パネル（２６）は前記第１のバイア（４６）の形成及び／又は前記第１の電気導体（４４）の形成中に前記基体絶縁層（１２）を安定化する、 方法。」 と補正された（なお、下線の一部については当審で付与した。）。 上記補正は、 ア．請求項１に記載された発明を特定するために必要な事項であるフレーム・パネルにおける「第１の領域」について、「前記基体絶縁層（１２）の前記第２の表面（１６）に沿って配置される前記接着剤により」前記基体絶縁層（１２）に固定されることの限定を付加し、 イ．同じく請求項１に記載された発明を特定するために必要な事項であるフレーム・パネルにおける「第２の領域」について、第１の領域よりも低い「親和力又は粘着力」を持つとあったものを「粘着力」のみとする限定を付加するとともに、第１の領域よりも比較的高い「寸法安定性、或いは応力、温度又は湿度に対する抵抗性」を持つとあったものを「寸法安定性」のみとする限定を付加するものである。 よって、本件補正は、特許法第１７条の２第５項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。 そこで、本件補正後の上記請求項１に記載された発明（以下、「本願補正発明」という。）が特許出願の際独立して特許を受けることができるものであるか（特許法第１７条の２第６項において準用する同法第１２６条第７項に規定する要件を満たすか）否かについて以下に検討する。 （２）引用例 （２－１）引用例１ 原査定の拒絶の理由に引用された米国特許出願公開第２００５／０２５３２４４号明細書（以下、「引用例１」という。）には、「CHIP EMBEDDED PACKAGE STRUCTURE」について、図面とともに以下の各記載がある（なお、当審による翻訳文を付記する。また、下線は当審で付与した。）。 ア．「［0003］ The present invention relates to a chip package structure. More particularly, the present invention relates to a chip embedded package structure.」 （［0003］　本発明は、チップパッケージ構造に関するものである。より詳細には、本発明は、チップ埋め込みパッケージ構造に関するものである。） イ．「［0022］ FIGS.2A through 2G are schematic cross-sectional views showing the steps of fabricating a chip embedded package structure according to one embodiment of the present invention. First, as shown in FIG.2A , a tape 210 is provided. The tape 210 is a polyimide(PI) tape, for example. ・・・」 （［0022］　図２Ａ～図２Ｇは、本発明の一実施形態によるチップ埋め込みパッケージ構造の製造工程を示す概略断面図である。まず、図２Ａに示すように、テープ２１０が用意される。テープ２１０は、例えばポリイミド（ＰＩ）テープである。・・・） ウ．「［0024］ As shown in FIG.2B , a stiffener 220 having at least a chip opening 222 is attached to the tape 210. The stiffener 220 needs to have sufficient mechanical strength and heat-dissipating capability for protecting the subsequently formed chip 240. The stiffener 220 and the tape 210 are bonded together using an adhesive layer 230, for example. Meanwhile, the circuit layer 216 is located on the surface of the tape 210 away from the stiffener 220. ［0025］ As shown in FIG.2C , a chip 240 is attached to the tape 210 inside the chip opening 222 of the stiffener 220. The chip 240 comprises an active surface 242 with a plurality of bonding pads 244 formed thereon. The active surface 242 of the chip 240 is attached to the tape 210. The chip 240 is bonded to the tape 210 through the adhesive layer 230, for example.・・・」 （［0024］　図２Ｂに示すように、少なくともチップ開口部２２２を有するスティフナー２２０が、テープ２１０に取り付けられる。スティフナー２２０は、後に形成されるチップ２４０を保護するための十分な機械的強度および放熱性を有する必要がある。スティフナー２２０とテープ２１０は、例えば接着剤層２３０を用いて接合される。一方、回路層２１６が、スティフナー２２０から離れたテープ２１０の表面上に配置される。 ［0025］　図２Ｃに示すように、チップ２４０は、スティフナー２２０のチップ開口部２２２内のテープ２１０に取り付けられる。チップ２４０は、上面に形成された複数のボンディングパッド２４４を有する能動面２４２を備えている。チップ２４０の能動面２４２は、テープ２１０に取り付けられる。チップ２４０は、例えば接着剤層２３０を介してテープ２１０に接合される。・・・） エ．「［0026］ As shown in FIG.2D , a plurality of through holes O1 are formed in the tape 210 by laser drilling, for example. The through holes O1 pass through the tape 210 and the adhesive layer 230 to expose the bonding pads 244, respectively.・・・」 （［0026］　図２Ｄに示すように、複数の貫通孔O1が、例えばレーザドリルによってテープ２１０に形成される。それぞれ、貫通孔O1は、テープ２１０および接着剤層２３０を貫通してボンディングパッド２４４を露出させる。・・・） オ．「［0027］ As shown in FIG.2E , a conductive material is deposited into the through holes O1 to form a plurality of conductive vias 260. Each conductive via 260 connects with a bonding pad 244. ・・・」 （［0027］　図２Ｅに示すように、導電性材料が、複数の導電性ビア２６０を形成するために貫通孔O1内に堆積される。各導電性ビア２６０は、ボンディングパッド２４４と接続される。・・・） ・上記引用例１に記載の「CHIP EMBEDDED PACKAGE STRUCTURE」は、上記「ア．」の記載事項によれば、チップ埋め込みパッケージ構造に関するものである。 ・上記「イ．」～「オ．」の記載事項、及び図２Ａ～図２Ｅによれば、チップ埋め込みパッケージ構造の製造工程として以下の工程が含まれる。 (a)ポリイミドからなるテープ２１０を用意する工程（上記「イ．」、図２Ａ）。 (b)少なくともチップ開口部２２２を有し、チップ２４０を保護するための十分な機械的強度および放熱性を有するスティフナー２２０を、接着剤層２３０を用いてテープ２１０の一方の表面に接合するとともに、スティフナ－２２０のチップ開口部２２２内におけるテープ２１０の一方の表面に、複数のボンディングパッド２４４が形成された能動面２４２を備えるチップ２４０の能動面２４２側を接着剤層２３０を介して接合する工程（上記「ウ．」、図２Ｂ、図２Ｃ）。 (c)次に、テープ２１０および接着剤層２３０を貫通してボンディングパッド２４４を露出させる複数の貫通孔O1を形成する工程（上記「エ．」、図２Ｄ）。 (d)次に、各貫通孔O1内に、ボンディングパッド２４４と接続される導電性ビア２６０を形成する工程（上記「オ．」、図２Ｅ）。 ・なお、図２Ｃ等から明らかなように、接着剤層２３０は、テープ２１０の一方の表面に沿って設けられてなるものである。 したがって、チップ埋め込みパッケージ構造の製造工程に着目し、当該チップ埋め込みパッケージ構造の製造方法の発明として捉え、上記記載事項及び図面を総合勘案すると、引用例１には、次の発明（以下、「引用発明」という。）が記載されている。 「チップ埋め込みパッケージ構造の製造方法であって、 ポリイミドからなるテープを用意する工程と、 少なくともチップ開口部を有し、チップを保護するための十分な機械的強度および放熱性を有するスティフナーを、前記テープの一方の表面に沿って設けられてなる接着剤層を用いて前記テープの一方の表面に接合するとともに、前記スティフナ－の前記チップ開口部内における前記テープの一方の表面に、複数のボンディングパッドが形成された能動面を備えるチップの当該能動面側を前記接着剤層を介して接合する工程と、 次に、前記テープおよび前記接着剤層を貫通して前記ボンディングパッドを露出させる複数の貫通孔を形成する工程と、 次に、前記各貫通孔内に、前記ボンディングパッドと接続される導電性ビアを形成する工程と、を含むチップ埋め込みパッケージ構造の製造方法。」 （２－２）引用例２ 同じく原査定の拒絶の理由に引用された特表２００７－５０６２７８号公報（以下、「引用例２」という。）には、図面とともに以下の各記載がある（なお、下線は当審で付与した。）。 ア．「【０００１】 本発明は、高性能半導体デバイス（ＣＭＯＳ論理デバイス、ＤＲＡＭメモリ・デバイスなどを含む）と、これらのデバイス間の相互接続部とを含む電子デバイス・モジュールの製造に関する。具体的には、本発明は、信頼性が改善され、費用が減少された高密度チップの相互接続部の製造に関する。」 イ．「【００２０】 図７に示すように、次いで、チップ３１が位置合わせ構造に位置合わせされて、スタッド２９がバイア３６に適合される。この位置合わせは、接着層２８が、層３５の表面と接触するようになる前に、わずかに「粘着性をもつ（ｔａｃｋｙ）」ように、適度に上昇した温度で実行されることが好ましい。このことは、チップ３１が、後工程での結合作業中に移動することを防止する。 【００２１】 図７に示すように、相互接続領域のサイズは、一般的に、チップ領域より大きい。これは、マザーボード上での接続部密度が低いためであり、ここでは、コネクタの典型的なピッチは０．５ｍｍから２．５ｍｍまでの範囲に及ぶ。チップを囲んでいる領域４０は、同様に、接着層２８を用いて薄膜の相互接続層の上部に取り付けられる補強材（１つ又は複数の補強材）で充填される。図８に示すように、補強材４１はその中央にチップ３１よりわずかに大きい穴を有する。付加的な開口部を補強材に作成して、チップ３１に隣接する表面２８ａ上に他のデバイス（例えば、デカップリング・コンデンサ）を取り付けることができる。補強材の上面には、熱可塑性ポリイミド又は他の接着剤の層４２が形成され、次いで、これはひっくり返されて層２８に取り付けられる。補強材はセラミック、金属又は有機材料から作ることができ、補強材の材料の選択は、機械的強度及び信頼性の要求によって決まる。さらに、補強材の材料は、マザーボードの熱膨張係数（ＴＣＥ）に近い熱膨張係数を有することが望ましい。図８に示すように、補強材４１の厚さは、剛材の裏面４１ｂとチップの裏面３１ｂとが同じ高さになるように選択することができる。或いは、補強材をより厚く作って、表面３１ｂへの、熱冷却はんだ、熱伝導化合物、又は何らかの他のヒートシンクの配置に、より良好に対応することができる。 【００２２】 接着層２８上への配置後、チップ３１及び補強材４１が、上昇した温度及び圧力での積層工程を用いて、薄膜相互接続構造（すなわち、配線層２６及びその上の接着層２８をもつ基板２３）に結合される。用いられる特定の材料によって、結合は、１５０℃ないし４００℃の温度、１０ないし２００ｐｓｉの圧力で実行することができる。結合動作は、積層処理工具の設計によって、フルサイズのガラス基板（製造において用いられる典型的なウェハのサイズ、直径２００ｍｍないし３００ｍｍ）上で実行してもよいし、或いは、より小さいダイシングされたサイズ（例えば、１００平方ｍｍないし３００平方ｍｍ）で実行してもよい。結合動作は、はんだ３０を流れさせ、少なくとも部分的にバイア３６を充填して、ＢＥＯＬ金属層３３への電気接続をする。このようにして、チップ３１から金属層３３、スタッド２９及び相互接続配線２７を通り、ボンディング・パッド２７ｐに至る電気接続が形成される。」 ウ．「【００２９】 チップが取り付けられる前に、相互接続層が剛性であることを保障することが望ましい場合には、図１１に示すように、チップ接合工程前に、補強材４１を接着層２８（該補強材に適用される接着層４２を用いて）に取り付けることができる。次いで、図７ないし図９を参照して上述したように、チップが取り付けられて結合され、プレート２３が除去されて、図１０に示す集積構造が生成される。」 上記記載事項及び図面（図７～図１１）を総合勘案すると、引用例２には、次の技術事項が記載されている。 「配線層２６の上面に沿って接着層２８が形成されてなり、当該接着層２８を用いてチップ３１を前記配線層２６に結合するステップを含む電子デバイス・モジュールの製造方法において、 さらに、その中央に前記チップ３１よりわずかに大きい穴を有し、上面に熱可塑性ポリイミド又は他の接着剤の層４２が形成されたセラミック、金属又は有機材料からなる補強材４１の当該上面側（層４２側）を、前記接着層２８を介して前記配線層２６に結合するようにしたこと。」 （３）対比 そこで、本願補正発明と引用発明とを対比すると、 ア．引用発明における「チップ埋め込みパッケージ構造の製造方法であって」によれば、 引用発明における「チップ埋め込みパッケージ構造」は、電子部品であることは明らかであるから、 本願補正発明と引用発明とは、「電子部品を製造する方法」である点で一致する。 イ．引用発明における「ポリイミドからなるテープを用意する工程と、 少なくともチップ開口部を有し、チップを保護するための十分な機械的強度および放熱性を有するスティフナーを、前記テープの一方の表面に沿って設けられてなる接着剤層を用いて前記テープの一方の表面に接合するとともに、前記スティフナ－の前記チップ開口部内における前記テープの一方の表面に、複数のボンディングパッドが形成された能動面を備えるチップの当該能動面側を前記接着剤層を介して接合する工程と」によれば、 (a)引用発明における、ポリイミドからなる「テープ」は、絶縁性のものであることから、本願補正発明でいう「基体絶縁層（１２）」に相当し、 また、引用発明における「接着剤層」、「チップ」、「スティフナー」、スティフナーが有する「チップ開口部」は、それぞれ本願補正発明でいう「接着剤」、「電子装置（１８）」、「フレーム・パネル（２６）」、「開口（４２）」に相当する。 (b)そして、引用発明にあっても、「チップ」と「スティフナー」は、ポリイミドからなる「テープ」の一方の表面（本願補正発明でいう「第２の表面（１６）」に相当）に当該表面に沿って設けられた接着剤層を用いて接合、すなわち固着され、「チップ」は、スティフナーが有する「チップ開口部」内に配置されてなるものであるといえる。 したがって、本願補正発明と引用発明とは、「接着剤を用いて少なくとも１つの電子装置の第１の表面と、フレーム・パネルの第１の表面を基体絶縁層の第２の表面に固着するステップであって、前記フレーム・パネルの開口内には前記電子装置が配置されている、前記ステップ」を含むものである点で一致し、 さらに、「前記フレーム・パネルは、前記基体絶縁層の前記第２の表面に沿って配置される前記接着剤により前記基体絶縁層に固定されている領域」を含むものである点で共通するということができる。 ただし、フレーム・パネルについて、本願補正発明では、基体絶縁層（１２）に固定されている「第１の領域と、前記基体絶縁層に対して前記第１の領域よりも低い粘着力を持ち、且つ前記第１の領域よりも比較的高い寸法安定性を持つ第２の領域」とを含む旨特定するのに対し、引用発明では、そのような特定を有していない点で相違している。 ウ．引用発明における「次に、前記テープおよび前記接着剤層を貫通して前記ボンディングパッドを露出させる複数の貫通孔を形成する工程と」によれば、 (a)引用発明における前記「ボンディングパッド」は、チップの能動面（本願補正発明でいう「第１の表面（２０）」に相当）に形成されたものである（上記「イ．」を参照）から、本願補正発明でいう、少なくとも１つの「Ｉ／Ｏコンタクト（２４）」に相当し、 また、引用発明における「貫通孔」は、テープおよび接着剤層を貫通してボンディングパッドを露出させる、すなわちテープの一方の表面からボンディングパッドまで延びるように形成されてなるものであることから、本願補正発明でいう「第１のバイア（４６）」に相当する。 したがって、本願補正発明と引用発明とは、「前記基体絶縁層の第１の表面から前記少なくとも１つの電子装置の前記第１の表面に配置された少なくとも１つのＩ／Ｏコンタクトまで延びる第１のバイアを形成するステップ」を含むものである点で一致する。 エ．引用発明における「次に、前記各貫通孔内に、前記ボンディングパッドと接続される導電性ビアを形成する工程と」によれば、 引用発明における「導電性ビア」は、各貫通孔内に、ボンディングパッドと接続されるように形成されてなるものであるから、本願補正発明でいう「電気導体（４４）」に相当し、 本願補正発明と引用発明とは、「前記第１のバイア内に配置され、前記Ｉ／Ｏコンタクトに接続した第１の電気導体を形成するステップ」を含むものである点で一致する。 オ．そして、引用発明における「スティフナー」は、「チップを保護するための十分な機械的強度および放熱性を有する」ものであるところ、当該「スティフナー」は、複数の貫通孔を形成する工程や導電性ビアを形成する工程よりも前に、テープの一方の表面に接合されてなるものであることから、引用発明においても、「スティフナー」は、複数の貫通孔の形成や導電性ビアの形成中、テープを安定化する働きをしているといえる。 したがって、本願補正発明と引用発明とは、「前記フレーム・パネルは前記第１のバイアの形成及び／又は前記第１の電気導体の形成中に前記基体絶縁層を安定化する」ものである点で一致するということができる。 よって、本願補正発明と引用発明とは、 「電子部品を製造する方法であって、 接着剤を用いて少なくとも１つの電子装置の第１の表面と、フレーム・パネルの第１の表面を基体絶縁層の第２の表面に固着するステップであって、前記フレーム・パネルの開口内には前記電子装置が配置されている、前記ステップと、 前記基体絶縁層の第１の表面から前記少なくとも１つの電子装置の前記第１の表面に配置された少なくとも１つのＩ／Ｏコンタクトまで延びる第１のバイアを形成するステップと、 前記第１のバイア内に配置され、前記Ｉ／Ｏコンタクトに接続した第１の電気導体を形成するステップと、 を含み、 前記フレーム・パネルは、前記基体絶縁層の前記第２の表面に沿って配置される前記接着剤により前記基体絶縁層に固定されている領域を含み、 前記フレーム・パネルは前記第１のバイアの形成及び／又は前記第１の電気導体の形成中に前記基体絶縁層を安定化する、 方法。」 である点で一致し、以下の点で相違する。 ［相違点］ フレーム・パネルについて、本願補正発明では、基体絶縁層（１２）に固定されている「第１の領域と、前記基体絶縁層に対して前記第１の領域よりも低い粘着力を持ち、且つ前記第１の領域よりも比較的高い寸法安定性を持つ第２の領域」とを含む旨特定するのに対し、引用発明では、そのような特定を有していない点。 （４）判断 上記［相違点］について検討する。 引用例２には、配線層２６の上面に沿って接着層２８が形成されてなり、当該接着層２８を用いてチップ３１を前記配線層２６に結合するステップを含む電子デバイス・モジュールの製造方法において、さらに、その中央に前記チップ３１よりわずかに大きい穴を有し、上面に熱可塑性ポリイミド又は他の接着剤の層４２が形成されたセラミック、金属又は有機材料からなる補強材４１の当該上面側（層４２側）を、前記接着層２８を介して前記配線層２６に結合するようにした技術事項が記載（上記（２－２）を参照）されている。 ここで、本願補正発明のフレーム・パネルにおける「第１の領域」は、第２の領域よりも高い「粘着力」を持ち、本願明細書の段落【００２０】の記載によれば、ポリマー材料であり、一実施形態では「ポリイミド」で構成されるとあるところ、上記引用例２の「層４２」は、例えば熱可塑性ポリイミド又は他の接着剤の層からなるものであることから、当該「層４２」は、本願補正発明のフレーム・パネルにおける「第１の領域」に相当するとみることができ、また、引用例２のセラミック、金属又は有機材料からなる「補強材４１」は、「層４２」よりも低い粘着力を持ち、且つ「層４２」よりも比較的高い寸法安定性を持つことは自明なことであるといえるから、本願補正発明でいう「第２の領域」に相当するとみることができ、本願補正発明でいう「フレーム・パネル」に相当するものとして、複数（２つ）の領域を含むものとすることは、適宜行われていることであり、 引用発明においても、かかる引用例２に記載の技術事項のように、スティフナーの一方の面に対して熱可塑性ポリイミドなどの層を形成しておき、当該一方の面側を接着剤層が設けられたテープに結合（接合）するようにし、相違点に係る構成とすることは当業者であれば容易になし得ることである。 なお、請求人は審判請求書において、「・・引用文献３の補強材４１と接着層２８は接着層４２により接合されております。引用文献３は接着層４２を接着層２８により誘電体層２６に接合することを開示しません。」などと主張しているが、引用例２（審判請求書における引用文献３）の段落【００２１】には、「接着層２８を用いて」補強材が相互接続層の上部に取り付けられることが記載（上記（２－２）を参照）され、また、段落【００２２】には、「接着層２８上への配置後、チップ３１及び補強材４１が、上昇した温度及び圧力での積層工程を用いて、薄膜相互接続構造（すなわち、配線層２６及びその上の接着層２８をもつ基板２３）に結合される」と記載（同じく上記（２－２）を参照）され、上昇した温度及び圧力によって、「接着層２８」は軟化して接着剤として働くものと解されることを踏まえると、請求人のかかる主張を採用することはできない。 また、請求人は審判請求書において、「本願発明では、・・・強固に結合された第１の領域と第２の領域とを有するフレーム・パネルを予め作成しておくことを可能にします。・・・・引用文献３は、本願発明のかかる特徴を有しておらず、強固に結合された第１の領域と第２の領域とを有するフレーム・パネルを予め作成しておくことができず、信頼性が高く、歩留まりの高い電子部品を提供することができません。」などと主張しているが、そもそも本願請求項１には、第１の領域と第２の領域とが、「予め強固に結合された」ものであることを特定するような記載はなく、したがって、請求人のかかる主張は特許請求の範囲（請求項１）の記載に基づかない主張であり、採用できない。 そして、本願補正発明が奏する効果についてみても、引用発明及び引用例２に記載の技術事項から当業者が予測できたものであって、格別顕著なものがあるとはいえない。 （５）本件補正についてのむすび 以上のとおり、本願補正発明は、引用発明及び引用例２に記載の技術事項に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許出願の際独立して特許を受けることができないものである。 したがって、本件補正は、特許法第１７条の２第６項において準用する同法第１２６条第７項の規定に違反するものであるから、同法第１５９条第１項で読み替えて準用する同法第５３条第１項の規定により却下すべきもので ある。 ３．本願発明について 平成２９年２月２２日付けの手続補正は上記のとおり却下され、さらに、平成２８年８月１７日付けの手続補正についても同年１０月１７日付けで補正の却下の決定がなされているので、本願の請求項１に係る発明（以下、「本願発明」という。）は、平成２８年２月１日付け手続補正書の特許請求の範囲の請求項１に記載された、次のとおりのものである。 「【請求項１】 電子部品（１０）を製造する方法であって、 接着剤を用いて少なくとも１つの電子装置（１８）の第１の表面（２０）と、フレーム・パネル（２６）の第１の表面を基体絶縁層（１２）の第２の表面（１６）に固着するステップであって、前記フレーム・パネル（２６）の開口（４２）内には前記電子装置（１８）が配置されている、前記ステップと、 前記基体絶縁層（１２）の第１の表面（１４）から前記少なくとも１つの電子装置（１８）の前記第１の表面（２０）に配置された少なくとも１つのＩ／Ｏコンタクト（２４）まで延びる第１のバイア（４６）を形成するステップと、 前記第１のバイア（４６）内に配置され、前記Ｉ／Ｏコンタクト（２４）に接続した第１の電気導体（４４）を形成するステップと、 を含み、 前記フレーム・パネルは、前記基体絶縁層（１２）に固定されている第１の領域と、前記基体絶縁層に対して前記第１の領域よりも低い親和力又は粘着力を持ち、且つ前記第１の領域よりも比較的高い寸法安定性、或いは応力、温度又は湿度に対する抵抗性を持つ第２の領域とを含み、 前記フレーム・パネル（２６）は前記第１のバイア（４６）の形成及び／又は前記第１の電気導体（４４）の形成中に前記基体絶縁層（１２）を安定化する、 方法。」 （１）引用例 原査定の拒絶の理由で引用された引用例及びその記載事項は、前記「２．（２）」に記載したとおりである。 （２）対比・判断 本願発明は、前記「２．」で検討した本願補正発明の発明特定事項であるフレーム・パネルにおける「第１の領域」について、「前記基体絶縁層（１２）の前記第２の表面（１６）に沿って配置される前記接着剤により」前記基体絶縁層（１２）に固定されることの限定を省き、同じく発明特定事項であるフレーム・パネルにおける「第２の領域」について、第１の領域よりも低い「親和力又は粘着力」を持つとあったものを「粘着力」のみとする限定を省くとともに、第１の領域よりも比較的高い「寸法安定性、或いは応力、温度又は湿度に対する抵抗性」を持つとあったものを「寸法安定性」のみとする限定を省いたものに相当する。 そうすると、本願発明の発明特定事項を全て含み、更に他の限定事項を付加したものに相当する本願補正発明が前記「２．（４）」に記載したとおり、引用発明及び引用例２に記載の技術事項に基づいて当業者が容易に発明をすることができたものであるから、本願発明も、同様の理由により、引用発明及び引用例２に記載の技術事項に基づいて当業者が容易に発明をすることができたものである。 （３）むすび 以上のとおり、本願の請求項１に係る発明は、特許法第２９条第２項の規定により特許を受けることができないものであるから、その余の請求項について論及するまでもなく、本願は拒絶すべきものである。 よって、結論のとおり審決する。