2022-000608

第２ 原査定の拒絶の理由

原査定の拒絶の理由は、請求項１～２０に係る発明は、下記引用文献１、２に基づいて、当業者が容易に発明できたものであるから、特許法第２９条第２項の規定により、特許を受けることができないというものである。

１ 米国特許出願公開第２０１４／０２２０７０９号明細書

２ 特表２０１４－５２５６６３号公報（周知技術を示す文献）

第３ 本願発明

本願の請求項１～２０に係る発明のうち、独立請求項である、請求項１、８、１５に係る発明は、令和３年４月２１日に提出された手続補正書の特許請求の範囲の請求項１、８、１５に記載された事項により特定されるところ、その請求項１に係る発明（以下、「本願発明」という。）は以下のとおりのものである。

「【請求項１】

基板支持アセンブリ上で基板を処理する方法であって、

主ヒータ及び複数の空間的に調整可能なヒータを有する基板支持アセンブリ上の第１の温度プロファイルを使用して第１の基板を処理する工程であって、空間的に調整可能なヒータは、主ヒータと垂直方向に重り、主ヒータのうちの各主ヒータは、２つ以上の空間的に調整可能なヒータと重なり、空間的に調整可能なヒータのうちの各空間的に調整可能なヒータの最大熱出力は、各主ヒータの最大熱出力よりも小さい工程と、

第１の基板を処理した結果からオフセット温度プロファイルを決定する工程と、

オフセット温度プロファイルに応じて基板支持アセンブリ上で第２の温度プロファイルに第１の温度プロファイルを調整する工程であって、

第２の温度プロファイルに調整する工程は、各空間的に調整可能なヒータに供給される電力とは無関係に、１以上の空間的に調整可能なヒータに供給される電力を増加させる工程を含み、

各々の空間的に調整可能なヒータは独立して制御可能であり、他の空間的に調整可能なヒータと異なる温度を提供している、工程と、

第２の温度プロファイルを用いて基板支持アセンブリ上で第２の基板を処理する工程とを含む方法。」

第４ 当審の判断

１ 引用文献１及び引用発明

（１） 引用文献１の記載

引用文献１には図面とともに次の記載がある。（下線は当審が付加した。）

ア 「FIELD

[0001] This disclosure relates to a method and system to control critical dimension (CD) uniformly of a wafer, and in particular to controlling the CD uniformly during plasma etching.」（当審訳：「分野

［０００１］ 本開示は、ウエハの臨界寸法（ＣＤ）を均一に制御する、特に、プラズマエッチング中にＣＤを均一に制御する方法およびシステムに関する。」）

イ 「DETAILED DESCRIPTION

[0010] FIG. 1 illustrates an overview of a plasma processing system in accordance with an exemplary embodiment. As shown in FIG. 1, the plasma processing system 100 includes a wafer support assembly 102 including a plurality of independently controllable temperature control zones 104 arranged in proximity to device die locations above the temperature control zones 104 on the wafer (not shown). The temperature control zones 104 are assembled in a thermal plate 106, and are each independently controlled by a controller unit 108.」（当審訳：「詳細な説明

［００１０］ 図１は、例示的な実施形態によるプラズマ処理システムの概要を示す。図１に示されるように、プラズマ処理システム１００は、（図示されない）ウエハ上の、温度制御ゾーン１０４の上方の、デバイス・ダイ位置に近接して配置された、複数の、独立して制御可能な温度制御ゾーン１０４を含む、ウエハ支持アセンブリ１０２を含む。温度制御ゾーン１０４は、サーマルプレート１０６に組み付けられ、コントローラユニット１０８によってそれぞれ独立に制御される。」）

ウ 「[0016] By tuning the power of each temperature control zone 104 under control of the controller unit 108, the temperature profile during processing can be shaped both radially and azimuthally. The temperature control zones 104 can be arranged in a defined pattern, such as, a rectangular grid, a hexagonal grid, or other suitable pattern for generating a temperature profile as desired. Each temperature control zone 104 of the thermal plate 106 can be of a similar size (e.g. ±0.10%) to a single device die on the wafer. The controller unit 108 includes a plurality of switches (not shown) used to selectively address power supply and power return lines connected to each temperature control zone 104.」（当審訳：「［００１６］ コントローラユニット１０８の制御下で各温度制御ゾーン１０４の電力を調整することによって、処理中の温度プロファイルを放射状及び方位角状の両方に成形することができる。温度制御ゾーン１０４は、矩形のグリッド、六角形のグリッド、又は所望の温度プロファイルを生成するための他の適切なパターンなどの、定義されたパターンに配置することができる。サーマルプレート１０６の各温度制御ゾーン１０４は、ウエハ上の単一のデバイス・ダイに対して同様のサイズ（例えば±０．１０％）であり得る。コントローラユニット１０８は、各温度制御ゾーン１０４に接続された電力供給および電力リターンラインを選択的にアドレス指定するために使用される（図示されない）複数のスイッチを含む。」）

エ 「[0019] Each temperature control zone 104 can include one or a plurality of temperature control elements 122. The power supplied to the temperature control elements 122 of each temperature control zone 104 can be smaller than 20 W, for example, or more preferably within a range of 5 to 10 W. The temperature control elements 122 can be Peltier devices and/or resistive heaters such as polyimide heaters, silicone rubber heaters, mica heaters, metal heaters (e.g. W, Ni/Cr alloy, Mo or Ta), ceramic heaters (e.g. WC), semiconductor heaters, carbon heaters, or any other suitable type of heating or cooling element as desired.」（当審訳：「［００１９］ 各温度制御ゾーン１０４は、１つ又は複数の温度制御要素１２２を含むことができる。各温度制御ゾーン１０４の温度制御要素１２２に供給される電力は、２０Ｗより小さくすることができ、例えば、又は、より好ましくは、５から１０Ｗの範囲内である。温度制御要素１２２は、ペルチェ素子、及び／又は、例えばポリイミドヒータ、シリコーンゴムヒータ、マイカヒータ、金属ヒータ（例えばＷ、Ｎｉ／Ｃｒ合金、Ｍｏ又はＴａ）、セラミックヒータ（例えばＷＣ）、半導体ヒータ、カーボンヒータなどの抵抗ヒータ、又は所望の任意の他の適切なタイプの加熱または冷却要素であり得る。」）

オ 「[0025] Using the measured critical device parameters of the incoming wafer and the previously processed wafers, for a specified trim phase or cycle, the controller unit 108 calculates a target trim time and a target temperature profile of the incoming wafer (S206). The target trim time is the duration during which a trim process on the wafer is executed, and is calculated for an entire surface of the incoming wafer. The target temperature profile is the temperature at which the incoming wafer is to be processed to maintain CD uniformity and is calculated for each temperature control zone of the wafer support assembly. The controller unit 108 receives data from the plasma etch assembly to process the incoming wafer for a duration of the target trim time, where the temperature of each device die location is adjusted based on the target temperature profile. The ESC temperature can be controlled based on the target temperature profile by setting the temperature control zones 104 to an appropriate temperature. As already discussed, the temperature control zones 104 are controlled independently and at a granularity dependent on the number of temperature control zones 104 on the wafer support assembly. As a result, CD uniformity can be controlled as a function of the ESC temperature.」（当審訳：「［００２５］ 入ってくるウエハ、及び以前に処理されたウエハの測定された重要なデバイスパラメータを用いて、指定されたトリム・フェーズ、又はサイクルについて、コントローラユニット１０８は、入ってくるウエハの目標トリム時間、及び、目標温度プロファイルを計算する（Ｓ２０６）。目標トリム時間は、ウエハ上のトリムプロセスが実行される期間であり、入ってくるウエハの表面全体について計算される。目標温度プロファイルは、ＣＤの均一性を維持するために、入ってくるウエハが処理される温度であり、ウエハ支持アセンブリの温度制御ゾーンごとに計算される。コントローラユニット１０８は、目標トリム時間の期間中に入ってくるウエハを処理するために、プラズマエッチングアセンブリからデータを受信し、そこで、各デバイス・ダイ位置の温度は、目標温度プロファイルに基づいて調整される。ＥＳＣ温度は、温度制御ゾーン１０４を適切な温度に設定することによって、目標温度プロファイルに基づいて制御することができる。既に論じたように、温度制御ゾーン１０４は、独立して、かつ、ウエハ支持アセンブリ上の温度制御ゾーン１０４の数に依存する粒度で制御される。その結果、ＣＤの均一性はＥＳＣ温度の関数として制御することができる。」）

カ 「[0028] In one exemplary approach, CD uniformity can be optimized during a trim phase or cycle by adjusting the temperature for each temperature control zone 104 for the duration of the trim time. In this exemplary approach the trim time is predetermined and provided to the controller 108 via the interface. To determine the ESC temperature so that each temperature control zone 104 can be properly adjusted, the controller unit 108 uses the critical dimension (CD) parameters of at least two previously processed wafers to calculate temperature coefficients for the temperature sensitivity map. For example, a first wafer W1 can have a CD uniformity of -5 nm at a process temperature of 30℃. A second wafer W2 can have a CD uniformity of -10 nm and an ESC temperature of 40℃. Based on the critical dimension data of W1 and W2, the target CD uniformity CDBias of the current or incoming wafer is -5 nm<CDBias<-10 nm, or between the Bias of W1 and W2 the target ESC temperature T is 30℃<T<40℃. The CDBias is defined as the difference between the CD of a wafer layer prior to etching and the CD of the layer realized after etching or within a 10℃./(±5℃) range of the temperature W1 and W2.」（当審訳：「［００２８］ １つの例示的なアプローチでは、トリム時間の持続時間の間、各温度制御ゾーン１０４の温度を調整することによって、ＣＤ均一性をトリムフェーズ又はサイクル中に最適化することができる。この例示的なアプローチでは、トリム時間は予め定められており、インタフェースを介してコントローラ１０８に提供される。各温度制御ゾーン１０４が適切に調整されるようにＥＳＣ温度を決定するために、コントローラユニット１０８は、少なくとも２つの以前に処理されたウエハの臨界寸法（ＣＤ）パラメータを使用して、温度感度マップの温度係数を計算する。例えば、第１のウエハＷ１は、３０℃のプロセス温度で－５ｎｍのＣＤ均一性を有することができる。第２のウエハＷ２は、－１０ｎｍのＣＤ均一性、及び４０℃のＥＳＣ温度を有することができる。Ｗ１及びＷ２の臨界寸法データに基づいて、現在又は入ってくるウエハの目標ＣＤ均一性ＣＤＢｉａｓは、－５ｎｍ＜ＣＤＢｉａｓ＜－１０ｎｍ、又は、目標ＥＳＣ温度Ｔが３０℃＜Ｔ＜４０℃の、Ｗ１及びＷ２のバイアスの間である。ＣＤＢｉａｓは、エッチング前のウエハ層のＣＤと、エッチング後に実現された層のＣＤとの差、又は、Ｗ１及びＷ２の温度の範囲０℃（±５℃）以内と定義される。」）

キ 「[0035] Equations (1)-(8) are provided for calculating a temperature map for an initial wafer in a batch of wafers being processed by the process etch tool. For each subsequent wafer to be processed, a point-by-point CDBias of the best previously processed wafer is obtained follows:

CDBias(x,y)=AEI(x,y)-ADI(x,y) (9),

where AEI(x,y) and ADI(x,y) are the point-by-point after etch inspection (AEI) parameters and after development inspection (ADI) parameters, respectively, of the previously processed wafer. The AEI and ADI parameters, along with temperature setpoint data are input to the controller unit 108 through the user interface. The CDBias(Temp) (Equation 1) and the Slope(x,y) (Equation 2) are also values that are input by a user.」（当審訳：「［００３５］ プロセスエッチングツールで処理される、ウエハのバッチ内の初期ウエハの温度マップを計算するために式（１）－（８）が提供される。処理される各後続のウエハのための、以前に処理された最良のウエハの、ポイント毎のＣＤＢｉａｓが次のように得られる。

（式（９）は省略）

ここで、ＡＥＩ（ｘ，ｙ）、及びＡＤＩ（ｘ，ｙ）は、それぞれ、以前に処理されたウエハの、ポイント毎のエッチング後検査（ＡＥＩ）パラメータ、及び現像後検査（ＡＤＩ）パラメータである。ＡＥＩ及びＡＤＩパラメータは、温度設定データとともに、ユーザインタフェースを介してコントローラユニット１０８に入力される。ＣＤＢｉａｓ（Ｔｅｍｐ）（式１）とＳｌｏｐｅ（ｘ，ｙ）（式２）もユーザーにより入力される値である。」）

ク 「[0036] Next, the controller unit 108 calculates an average CDBias (AverageCDBiasPreviousBest) from one of the previously processed wafers providing the best CD results. After obtaining this value, the controller unit 108 calculates a point-by-point CDBias offset based on the Average CD Bias, as follows:

CDBiasOffset(x,y)=CDBias(x,y)-AverageCDBiasPreviousBest (10)」（当審訳：「［００３６］ 次に、コントローラユニット１０８は、最良のＣＤ結果を提供する、以前に処理されたウエハの１つから、平均ＣＤＢｉａｓ（ＡｖｅｒａｇｅＣＤＢｉａｓＰｒｅｖｉｏｕｓＢｅｓｔ）を計算する。この値を取得した後、コントローラユニット１０８は、次のように、平均ＣＤバイアスに基づいて、ポイント毎のＣＤＢｉａｓオフセットを計算する。

（式（１０）は省略）」

ケ 「[0037] The CDBiasOffset and the Slope are used to calculate the point by point temperature offset (DeltaTemp (x,y) specified by the previous wafer as follows:

DeltaTemp(x,y)=CDBiasOffset(x,y)／Slope (11)」（当審訳：「［００３７］ ＣＤＢｉａｓＯｆｆｓｅｔとＳｌｏｐｅが、以前のウエハで特定されたポイント毎の温度オフセット（ＤｅｌｔａＴｅｍｐ（ｘ，ｙ）を計算するために、次のように使用される。

（式（１１）は省略）」）

コ 「[0038] A new temperature demand map of the new wafer is calculated using the temperature offset of Equation (11) and a Hydra file of the previous wafer as follows:

NewTempDemandMap(x,y)=CurrentBestHydraFile(x,y)+DeltaTemp(x,y) (12)」（当審訳：「［００３８］ 式（１１）の温度オフセットと、以前のウエハのＨｙｄｒａファイルを使用して、新しいウエハの新しい温度要求マップが、次のように計算される。

（式（１２）は省略）」）

サ 「[0039] The controller unit 108 uses the values provided in the temperature demand map to set the temperature and timing of the trim phase or trim cycle for the new wafer.」（当審訳：［００３９］ コントローラユニット１０８は、新しいウエハのためのトリムフェーズ又はトリムサイクルの温度及びタイミングを設定するために、温度要求マップで提供された値を使う。」）

シ 「ＦＩＧ．１（図１）

［図：0001395862000001.jpg］

」

（２） 引用発明

ア 段落０００１の記載によると、引用文献１には「ウエハの臨界寸法（ＣＤ）を均一に制御する、特に、プラズマエッチング中にＣＤを均一に制御する方法」が記載されているといえる。

イ 段落００１０、図１の開示によると、引用文献１に記載の方法は、

「サーマルプレート１０６に組み付けられ、デバイス・ダイ位置に近接して配置され、複数の、独立して制御可能な温度制御ゾーン１０４を含むウエハ支持アセンブリ１０２を含む、プラズマ処理システム１００」において行われるといえる。

ウ 段落００１６の記載によると、引用文献１に記載された、サーマルプレート１０６の各温度制御ゾーン１０４は、ウエハ上の単一のデバイス・ダイに対して同様のサイズであり、矩形のグリッド、六角形のグリッド、又は所望の温度プロファイルを生成するための他の適切なパターンなどの、定義されたパターンに配置することができるものである。

エ 段落００１９の記載によると、引用文献１に記載の方法における、各温度制御ゾーン１０４は、抵抗ヒータである１つ又は複数の温度制御要素１２２を含む。

オ 段落００２５の記載によると、引用文献１に記載の方法において、各デバイス・ダイ位置の温度は、目標温度プロファイルに基づいて調整され、ＥＳＣ温度は、温度制御ゾーン１０４を適切な温度に設定することによって、目標温度プロファイルに基づいて制御することができ、目標温度プロファイルは、ＣＤの均一性を維持するために、入ってくるウエハが処理される温度であり、ウエハ支持アセンブリの温度制御ゾーンごとに計算される。

カ 段落００２８～００３９の記載によると、引用文献１に記載の方法は、次のように、トリム時間の持続時間の間、各温度制御ゾーン１０４の温度を調整することによって、ＣＤ均一性をトリムフェーズ又はサイクル中に最適化する。

（ア） 温度設定データとともに入力される。以前に処理されたウエハの、ポイント毎のエッチング後検査（ＡＥＩ）パラメータ、及び現像後検査（ＡＤＩ）パラメータであるＡＥＩ（ｘ，ｙ）、及びＡＤＩ（ｘ，ｙ）により、以前に処理された最良のウエハのＣＤＢｉａｓ（ｘ，ｙ）を得（段落００３５）

CDBias(x,y)=AEI(x,y)-ADI(x,y) (9)

次に、平均ＣＤＢｉａｓ（ＡｖｅｒａｇｅＣＤＢｉａｓＰｒｅｖｉｏｕｓＢｅｓｔ）を計算する（段落００３６）。

（イ） ＣＤＢｉａｓＯｆｆｓｅｔ（ｘ，ｙ）を計算する（段落００３６））。

CDBiasOffset(x,y)=CDBias(x,y)-AverageCDBiasPreviousBest (10)

（ウ） ポイント毎の温度オフセットＤｅｌｔａＴｅｍｐ（ｘ，ｙ）を計算する（段落００３７）。

DeltaTemp(x,y)=CDBiasOffset(x,y)／Slope (11)

（エ） 新しいウエハの新しい温度要求マップ（ＮｅｗＴｅｍｐＤｅｍａｎｄＭａｐ（ｘ，ｙ））を計算し（段落００３８）、

NewTempDemandMap(x,y)=CurrentBestHydraFile(x,y)+DeltaTemp(x,y) (12)

温度要求マップで提供された値を使って、新しいウエハのためのトリムフェーズ又はトリムサイクルの温度及びタイミングを設定する（段落００３９）。

キ 引用発明

以上を踏まえると、引用文献１には次の発明（以下、「引用発明」という。）が記載されているといえる。

「サーマルプレート１０６に組み付けられ、デバイス・ダイ位置に近接して配置され、複数の、独立して制御可能な温度制御ゾーン１０４を含むウエハ支持アセンブリ１０２を含む、プラズマ処理システム１００において行われる、ウエハの臨界寸法（ＣＤ）を均一に制御する、特に、プラズマエッチング中にＣＤを均一に制御する方法であって、（上記ア、イ）

サーマルプレート１０６の各温度制御ゾーン１０４は、ウエハ上の単一のデバイス・ダイに対して同様のサイズであり、矩形のグリッド、六角形のグリッド、又は所望の温度プロファイルを生成するための他の適切なパターンなどの、定義されたパターンに配置することができ、（上記ウ）、

各温度制御ゾーン１０４は、抵抗ヒータである１つ又は複数の温度制御要素１２２を含み、（上記エ）

各デバイス・ダイ位置の温度は、目標温度プロファイルに基づいて調整され、ＥＳＣ温度は、温度制御ゾーン１０４を適切な温度に設定することによって、目標温度プロファイルに基づいて制御することができ、目標温度プロファイルは、ＣＤの均一性を維持するために、入ってくるウエハが処理される温度であり、ウエハ支持アセンブリの温度制御ゾーンごとに計算され（上記オ）、

続きを表示（全15行）

次のように、トリム時間の持続時間の間、各温度制御ゾーン１０４の温度を調整することによって、ＣＤ均一性をトリムフェーズ又はサイクル中に最適化する（上記カ）方法。

（ア） 温度設定データとともに入力される、以前に処理されたウエハの、ポイント毎のエッチング後検査（ＡＥＩ）パラメータ、及び現像後検査（ＡＤＩ）パラメータであるＡＥＩ（ｘ，ｙ）、及びＡＤＩ（ｘ，ｙ）により、以前に処理された最良のウエハのＣＤＢｉａｓ（ｘ，ｙ）を得（段落００３５）、

CDBias(x,y)=AEI(x,y)-ADI(x,y) (9)

次に、平均ＣＤＢｉａｓ（ＡｖｅｒａｇｅＣＤＢｉａｓＰｒｅｖｉｏｕｓＢｅｓｔ）を計算し（段落００３６）、

（イ） ＣＤＢｉａｓＯｆｆｓｅｔ（ｘ，ｙ）を計算し（段落００３６）、

CDBiasOffset(x,y)=CDBias(x,y)-AverageCDBiasPreviousBest (10)

（ウ） ポイント毎の温度オフセットＤｅｌｔａＴｅｍｐ（ｘ，ｙ）を計算し（段落００３７）、

DeltaTemp(x,y)=CDBiasOffset(x,y)／Slope (11)

（エ） 新しいウエハの新しい温度要求マップ（ＮｅｗＴｅｍｐＤｅｍａｎｄＭａｐ（ｘ，ｙ））を計算し（段落００３８）、

NewTempDemandMap(x,y)=CurrentBestHydraFile(x,y)+DeltaTemp(x,y) (12)

温度要求マップで提供された値を使って、新しいウエハのためのトリムフェーズ又はトリムサイクルの温度及びタイミングを設定する（段落００３９）。」

２ 引用文献２、及び、引用発明２－１、引用発明２－２

（１） 引用文献２の記載

引用文献２には、図面とともに次の記載がある。（下線は当審が付加した。）

「【０００２】

（背景）

本願は、概して、サーマルアレイを制御するシステムおよび方法に関する。

・・・（中略）・・・

続きを表示（全20行）

【００２２】

（詳細な説明）

以下の説明は、本質的に、単に説明のためのものであり、本開示、適用、または用途を限定するものではない。例えば、本開示の以下に示す形態は、半導体処理における使用、および、場合により静電チャックに用いることを目的とする。しかしながら、本開示に記載のヒータおよびシステムは半導体処理における適用に限らず、種々の適用に採用してよいことが理解されるべきである。

・・・（中略）・・・

【００２９】

一形態において、ベースヒータ５０は、例えば、シリコン接着剤、あるいは感圧接着剤でもよい、を用いてチャック５１に接着される。したがって、均一または所望の温度プロファイルがチャック５１に対し適用され、それにより基板（図示せず）に対しても均一または所望の温度プロファイルが適用されるように、ヒータ層５２が主要な加熱を行い、チューニング層６０が加熱プロファイルの微調整または調整を行う。

・・・（中略）・・・

【００３１】

ここで、図１ｂ～図１ｄに、（図１ａを参照して概要を上述した）ベースヒータ層とチューニング層との両方を備えるヒータの形態の一例を、参照番号８０を付して示す。ヒータ８０はベースプレート（冷却板とも呼ぶ）８２を含み、一形態におけるベースプレート８２は厚さ約１６ｍｍのアルミ板である。一形態において、ベースヒータ８４は、弾性接着層８６を用いてベースプレート８２に固定される。弾性接着は、その全内容が参照により本明細書に組み込まれる米国特許第６，０７３，５７７号に開示されるものでもよい。本開示の一形態において、基板８８は、ベースヒータ８４上に設けられており、厚さ約１ｍｍのアルミ材料である。基板８８は、必要な量だけ電力をベースヒータ８４から損失させるための熱伝導率を有するように設計されている。ベースヒータ８４が比較的高い電力を有するので、必要な熱伝導率を備えていない場合、このベースヒータ８４は、隣接する構成要素に「証拠」の印（抵抗性回路の痕跡から）を付与し、それによりヒータ系全体の効率を下げる。

【００３２】

チューニングヒータ９０は、基板８８上に設けられ、上述のように弾性接着層９４を用いてチャック９２に固着されている。一形態において、チャック９２は、約２．５ｍｍの厚さを有する酸化アルミニウム材料である。本明細書に記載する材料および寸法は、単に例示のためのものであり、本開示は、本明細書に記載の特定の形態に限らないものであることが理解されるべきである。また、チューニングヒータ９０は、ベースヒータ８４より低い電力を有し、上述のように、基板８８は、チューニングヒータ９０に「証拠」の印が付されないように電力をベースヒータ８４から損失させる機能を備える。

【００３３】

図１ｃはベースヒータ８４およびチューニングヒータ９０の更なる詳細を示す。図１ｃ中、ベースヒータ８４は、例として４つの領域を有し、チューニングヒータ９０は、例として１８の領域を有する。一形態において、ヒータ８０は、寸法４５０ｍｍのチャックに用いるように適合されているが、熱分配を高度に調整する能力を有することから、これより寸法の大きいまたは小さいチャックに用いてもよい。また、高精度ヒータ８０は、図に示すような積層／平面構成に替えて、チャックの周辺部あるいはチャック上の所定の位置に設けてもよい。また更に、高精度ヒータ８０は、半導体処理装置内の他の構成要素の内、プロセスキット、チャンバ壁、チャンバ蓋、ガスライン、およびシャワーヘッドに使用されていてもよい。また、本明細書および図に示すヒータおよび制御システムはいかなる数の装置に採用してもよく、そのため、ここに例示した半導体ヒータチャック装置は本開示の範囲を何ら限定するものではないことが理解されるべきである。

・・・（中略）・・・

【００６７】

ここで、図５はアドレス可能スイッチを備えたサーマルアレイシステム５００を示す。コントローラ５１０は、正ノード５１４と負ノード５１６とに接続してよい。電源５１２は、正ノード５１４と負ノード５１６との間に接続される。各熱素子は、正ノード５１４と負ノード５１６との間において、アドレス可能スイッチと電気的直列接続されている。」

「【図１ｃ】

［図：0001395862000002.jpg］

」

「【図５】

［図：0001395862000003.jpg］

」

（２） 引用発明２－１

引用文献２の「本願は、概して、サーマルアレイを制御するシステムおよび方法に関する。」（段落０００２）、「例えば、本開示の以下に示す形態は、半導体処理における使用、および、場合により静電チャックに用いることを目的とする。」（段落００２２）との記載によると、引用文献２には、次のヒータ８０の発明（以下「引用発明２－１」という。）が記載されているといえる。

「均一または所望の温度プロファイルがチャック５１に対し適用され、それにより基板に対しても均一または所望の温度プロファイルが適用されるように、ヒータ層５２が主要な加熱を行い、チューニング層６０が加熱プロファイルの微調整または調整を行う（段落００２９）、ベースヒータ層とチューニング層との両方を備えるヒータ（段落００３１）であって、

基板８８が、ベースヒータ８４上に設けられ（段落００３１）、ベースヒータ８４は、４つの領域を有し（段落００３３）、

チューニングヒータ９０は、基板８８上に設けられ、チャック９２に固着され、（段落００３２）、１８の領域を有し（段落００３３）、

チューニングヒータ９０は、ベースヒータ８４より低い電力を有する（段落００３２）、

半導体処理、静電チャックに用いることを目的とする（段落００２２）ヒータ８０。」

（３） 引用発明２－２

同様に、引用文献２には、次のサーマルアレイシステム５００の発明（以下「引用発明２－２」という。）が記載されているといえる。

「半導体処理、静電チャックに用いることを目的とする（段落００２２）、

各熱素子が、正ノード５１４と負ノード５１６との間において、アドレス可能スイッチと電気的直列接続されているサーマルアレイシステム５００（段落００６７、図５）。」

３ 対比

本願発明と引用発明とを対比する。

（１） 引用発明の「ウエハ」、「ウエハ支持アセンブリ１０２」は、それぞれ、本願発明の「基板」、「基板支持アセンブリ」と対応する。

そうすると、ウエハ支持アセンブリ１０２に支持されるウエハに対してプラズマエッチング処理を行う方法を含む引用発明は、「基板支持アセンブリ上で基板を処理する方法」といえる点で本願発明と共通する。

（２） 引用発明のウエハ支持アセンブリ１０２は、温度制御ゾーン１０４が組み付けられたサーマルプレート１０６を含む。

そして、引用発明の「各温度制御ゾーン１０４は、抵抗ヒータである１つ又は複数の温度制御要素１２２を含」む。

また、引用発明の「サーマルプレート１０６の各温度制御ゾーン１０４は、ウエハ上の単一のデバイス・ダイに対して同様のサイズであり、矩形のグリッド、六角形のグリッド、又は所望の温度プロファイルを生成するための他の適切なパターンなどの定義されたパターンに配置することができ」、「各デバイス・ダイ位置の温度は、目標温度プロファイルに基づいて調整され、ＥＳＣ温度は、温度制御ゾーン１０４を適切な温度に設定することによって、目標温度プロファイルに基づいて制御することができ」るから、引用発明の「サーマルプレート１０６」は、「複数の空間的に調整可能なヒータ」を含むといえる。

そうすると、引用発明の、サーマルプレート１０６を含むウエハ支持アセンブリ１０２は、「複数の空間的に調整可能なヒータを有する」といえる点で本願発明の「基板支持アセンブリ」と共通する。

（３） 各工程について

ア 前提

引用発明の「新しいウエハ」及び「以前に処理された最良のウエハ」は、本願発明の「第２の基板」及び「第１の基板」にそれぞれ相当する。

また、引用発明の「以前に処理された最良のウエハ」についての「以前に処理されたウエハの、ポイント毎のエッチング後検査（ＡＥＩ）パラメータ、及び現像後検査（ＡＤＩ）パラメータであるＡＥＩ（ｘ，ｙ）、及びＡＤＩ（ｘ，ｙ）」は、本願発明の「第１の基板を処理した結果」に相当する。

加えて、プラズマエッチング中にＣＤを均一に制御する方法の発明である引用発明の「トリムフェーズ又はトリムサイクル」は、ウエハ支持アセンブリ上でのウエハの処理であるから、本願発明の「基板支持アセンブリ上で」の基板の処理に相当する。

イ 引用発明は、「トリムフェーズ又はトリムサイクル」において、各温度制御ゾーン１０４の温度を、計算した「新しいウエハの新しい温度要求マップ（ＮｅｗＴｅｍｐＤｅｍａｎｄＭａｐ（ｘ，ｙ））」で提供された値を使って設定される温度及びタイミングによって調整することにより、ＣＤ均一性を最適化する。

そして、引用発明において、「ウエハ支持アセンブリの温度制御ゾーンごとに計算され」る「ＣＤの均一性を維持するために、入ってくるウエハが処理される温度」は「目標温度プロファイル」である。

そうすると、引用発明は、目標温度プロファイルを用いて、ウエハ支持アセンブリ上で新しいウエハを処理する工程を含むから、「第２の温度プロファイルを用いて基板支持アセンブリ上で第２の基板を処理する工程」を含む点で本願発明と共通するといえる。

ウ 引用発明は、「以前に処理された最良のウエハ」についても、上記イの「新しいウエハ」と同様の処理を行うから、引用発明は、「基板支持アセンブリ上の第１の温度プロファイルを使用して第１の基板を処理する工程」を含む点で本願発明と共通するといえる。

エ 引用発明の「目標温度プロファイル」に対応する、式（１２）で求める「新しいウエハの新しい温度要求マップ（ＮｅｗＴｅｍｐＤｅｍａｎｄＭａｐ（ｘ，ｙ））」は、式（９）～（１１）により、「第１の基板を処理した結果」に相当するＡＥＩ（ｘ，ｙ）、及びＡＤＩ（ｘ，ｙ）から計算される「ポイント毎の温度オフセットＤｅｌｔａＴｅｍｐ（ｘ，ｙ）」を含む。

そして、引用発明の「ポイント毎の温度オフセットＤｅｌｔａＴｅｍｐ（ｘ，ｙ）」は、「以前に処理された最良のウエハ」を処理した際に用いた目標温度プロファイルとのオフセットに対応するといえる。

そうすると、引用発明は「第１の基板を処理した結果からオフセット温度プロファイルを決定する工程」を含む点で、本願発明と共通するといえる。

オ 上記イの「新しいウエハ」を処理する際に用いる目標温度プロファイルは、上記ウの「以前に処理された最良のウエハ」を処理した際に用いた目標温度プロファイルを、上記エのオフセットに応じて調整したものといえる。

そうすると、引用発明は、「オフセット温度プロファイルに応じて基板支持アセンブリ上で第２の温度プロファイルに第１の温度プロファイルを調整する工程」を含む点で本願発明と共通するといえる。

（４） 一致点、及び、相違点１、２

以上を踏まえると、本願発明と引用発明とは次の点で一致し、相違する。

ア 一致点

「基板支持アセンブリ上で基板を処理する方法であって、

複数の空間的に調整可能なヒータを有する基板支持アセンブリ上の第１の温度プロファイルを使用して第１の基板を処理する工程と、

第１の基板を処理した結果からオフセット温度プロファイルを決定する工程と、

オフセット温度プロファイルに応じて基板支持アセンブリ上で第２の温度プロファイルに第１の温度プロファイルを調整する工程と、

第２の温度プロファイルを用いて基板支持アセンブリ上で第２の基板を処理する工程とを含む方法。」

イ 相違点１

本願発明の基板支持アセンブリが、「主ヒータ」を有し、「空間的に調整可能なヒータは、主ヒータと垂直方向に重り、主ヒータのうちの各主ヒータは、２つ以上の空間的に調整可能なヒータと重なり、空間的に調整可能なヒータのうちの各空間的に調整可能なヒータの最大熱出力は、各主ヒータの最大熱出力よりも小さい」のに対し、引用発明のウエハ支持アセンブリ１０２が、本願発明の「主ヒータ」に対応する構成を有さない点。

ウ 相違点２

本願発明の、第２の温度プロファイルに調整する工程が「各空間的に調整可能なヒータに供給される電力とは無関係に、１以上の空間的に調整可能なヒータに供給される電力を増加させる工程を含み、各々の空間的に調整可能なヒータは独立して制御可能であり、他の空間的に調整可能なヒータと異なる温度を提供している、工程」であるのに対し、引用発明の、独立に制御される複数の温度制御ゾーン１０４による、各デバイス・ダイ位置の温度を、目標温度プロファイルに基づいて調整する処理に、このような特定がない点。

４ 相違点１、２についての判断

（１） 相違点１について

ア 動機付け

プラズマエッチングの際にＥＳＣ温度を目標温度プロファイルに基づいて制御する引用発明と、半導体処理、静電チャックに用いることを目的とするヒータであって「均一または所望の温度プロファイルがチャック５１に対し適用され、それにより基板に対しても均一または所望の温度プロファイルが適用されるように、・・・チューニング層６０が加熱プロファイルの微調整または調整を行う」引用発明２－１とは、いずれも、半導体処理において、チャックの温度をプロファイルに基づき制御・調整するという点で、技術分野及び機能・作用が共通する。

そうすると、引用発明の、ＥＳＣ温度を制御するための構成として、引用発明２－１を採用する動機付けはあるといえる。

イ 引用発明２－１

引用発明２－１について下記ア～エのことがいえる。

（ア） 引用発明２－１の、均一または所望の温度プロファイルがチャック５１に対し適用され、それにより基板に対しても均一または所望の温度プロファイルが適用されるように加熱プロファイルの微調整または調整を行うチューニング層６０の、１８の領域を有する「チューニングヒータ９０」は、「空間的に調節可能なヒータ」といえる。

また、引用発明２－１において、主要な加熱を行うヒータ層５２の「ベースヒータ８４」は「主ヒータ」といえる。

（イ） 引用発明２－１のチューニングヒータ９０は、基板８８を介してベースヒータ８４の上方に設けられているといえる。

（ウ） 引用発明２－１において、４つの領域を有するベースヒータ８４の各領域は、当該ベースヒータ８４の上方に設けられる、より多くの、１８の領域を有するチューニングヒータ９０の２つ以上の領域と重なっているといえる。

（エ） 引用発明２－１のチューニングヒータ９０は、ベースヒータ８４より低い電力を有する。

ウ 相違点１について

以上を踏まえると、引用発明の、ＥＳＣ温度を制御するための構成として、引用発明２－１を採用した場合、相違点１における「本願発明の基板支持アセンブリが、「主ヒータ」を有し、「空間的に調整可能なヒータは、主ヒータと垂直方向に重り、主ヒータのうちの各主ヒータは、２つ以上の空間的に調整可能なヒータと重なり、空間的に調整可能なヒータのうちの各空間的に調整可能なヒータの最大熱出力は、各主ヒータの最大熱出力よりも小さい」のに対し、引用発明のウエハ支持アセンブリ１０２が、本願発明の「主ヒータ」に対応する構成を有さず」との相違は解消する。

（２） 相違点２について

ア 動機付けについて

プラズマエッチングの際にＥＳＣ温度を目標温度プロファイルに基づいて制御する引用発明と、半導体処理、静電チャックに用いることを目的とするサーマルアレイシステム５００である引用発明２－２とは、いずれも、半導体処理において、チャックの温度をプロファイルに基づき制御・調整するという点で、技術分野及び機能・作用が共通する。

そうすると、引用発明の、ＥＳＣ温度を制御するための、抵抗ヒータである１つ又は複数の温度制御要素１２２を含む、複数の、独立して制御可能な温度制御ゾーン１０４の構成として、引用発明２－２を採用する動機付けはあるといえる。

イ 引用発明２－２

アドレス可能スイッチは、複数のスイッチの中から任意のスイッチを他のスイッチとは独立して指定して制御するための構成であるから、引用発明２－２の「各熱素子が、正ノード５１４と負ノード５１６との間において、アドレス可能スイッチと電気的直列接続されているサーマルアレイシステム５００」において、各熱素子は独立して制御可能であり、他の熱素子とは異なる温度を提供でき、また、他の熱素子に供給される電力とは無関係に、ある熱素子に対して供給される電力を増加させることが可能である。

ウ 相違点２

以上を踏まえると、引用発明の、ＥＳＣ温度を制御するための、抵抗ヒータである１つ又は複数の温度制御要素１２２を含む、複数の、独立して制御可能な温度制御ゾーン１０４の構成として、として、引用発明２－２を採用した場合、相違点２の「本願発明の、第２の温度プロファイルに調整する工程が「各空間的に調整可能なヒータに供給される電力とは無関係に、１以上の空間的に調整可能なヒータに供給される電力を増加させる工程を含み、各々の空間的に調整可能なヒータは独立して制御可能であり、他の空間的に調整可能なヒータと異なる温度を提供している、工程」であるのに対し、引用発明の、独立に制御される複数の温度制御ゾーン１０４による、各デバイス・ダイ位置の温度を、目標温度プロファイルに基づいて調整するステップに、このような特定がない」との相違は解消する。

（３） 小括

以上のとおり、引用発明のＥＳＣ温度を制御するための構成として、引用発明２－１及び引用発明２－２を採用することにより、相違点１及び相違点２に係る本願発明の構成とすることは、それぞれ容易想到であるから、本願発明は、引用発明、及び引用発明２－１、引用発明２－２に基づいて当業者が容易に発明をすることができたものといえる。

第５ 請求人の主張について

請求人は「請求項１、８、１５に係る発明は、「各々の空間的に調整可能なヒータは独立して制御可能であり、他の空間的に調整可能なヒータと異なる温度を提供している」との構成を有するが、このような構成については、引用文献１～２に何らの記載もない。」（審判請求書３ページ１１～１４行）と主張する。

しかしながら、上記「第４の４（２）」のとおり、「各々の空間的に調整可能なヒータは独立して制御可能であり、他の空間的に調整可能なヒータと異なる温度を提供」することは、引用発明２－２として引用文献２に記載され、また、引用発明のＥＳＣ温度を制御するための、抵抗ヒータである１つ又は複数の温度制御要素１２２を含む、複数の、独立して制御可能な温度制御ゾーン１０４の構成として、引用発明２－２を採用することは容易想到であるから、請求人の主張は理由がない。

第６ むすび

以上のとおり、本願発明は、引用文献１、２に基づいて、当業者が容易に発明できたものであるから、特許法第２９条第２項の規定により、特許を受けることができない。

したがって、他の請求項について検討するまでもなく、本願は拒絶すべきものである。

よって、結論のとおり審決する。