2024-014345

特願２０２２－５４２９６４「二元金属ライナ層」拒絶査定不服審判事件〔令和 ３年１１月１１日国際公開、ＷＯ２０２１／２２６１７０、令和 ５年 ４月２１日国内公表、特表２０２３－５１６８６１〕について、次のとおり審決する。

結 論 本件審判の請求は、成り立たない。

理 由 第１ 手続の経緯 本願は、２０２１年（令和３年）５月５日（パリ条約による優先権主張 外国庁受理 ２０２０年５月６日 米国、２０２０年６月２３日 米国）を国際出願日とする出願であって、その手続の経緯は、概略、以下のとおりである。 令和５年１０月２７日付け 拒絶理由通知書 令和６年 １月３１日 意見書、手続補正書の提出 令和６年 ４月２５日付け 拒絶査定（以下「原査定」という。） 令和６年 ９月 ６日 審判請求書、手続補正書の提出 第２ 原査定の拒絶の理由 原査定の拒絶の理由のうち、進歩性に係る拒絶の理由は、本願の請求項１～１６に係る発明は、その出願前に日本国内又は外国において、頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて、その出願前にその発明の属する技術の分野における通常の知識を有する者（以下「当業者」という。）が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができないというものである。 引用文献１．米国特許出願公開第２０１３／０１４０６９８号明細書 第３ 本願発明 本願の請求項１～１４に係る発明は、令和６年９月６日に提出された手続補正書の特許請求の範囲の請求項１～１４に記載された事項により特定されるところ、その請求項９に係る発明（以下、「本願発明」という。）は以下のとおりのものである。なお、請求項９に係る発明は、原査定時の請求項１１に係る発明と同じであり、審判請求時に補正はされていない。 「 【請求項９】 基板上の誘電体層であって、間隙を画定する少なくとも１つの特徴を含む、誘電体層と、 前記誘電体層上に、ＴａＮ、ドープされたＴａＮ、ＭｎＮ、およびドープされたＭｎＮからなる群から選択されるバリア層と、 １０オングストロームから２０オングストロームの範囲の厚さを有し、バリア層上に２つの金属の合金を含む単一層ライナ膜であって、 前記２つの金属は、第１の金属Ｍ１と第２の金属Ｍ２とからなり、Ｍ１がルテニウム（Ｒｕ）であり、Ｍ２がコバルト（Ｃｏ）である；Ｍ１がルテニウム（Ｒｕ）であり、Ｍ２がタングステン（Ｗ）である；Ｍ１がルテニウム（Ｒｕ）であり、Ｍ２がモリブデン（Ｍｏ）であることからなる群から選択される、単一層ライナ膜と、 前記単一層ライナ膜上の間隙充填金属と、 を備え、 前記単一層ライナ膜は、前記バリア層と前記間隙充填金属との間に界面接着性を提供する、マイクロ電子デバイス。」 第４ 当審の判断 １ 引用発明 （１） 引用文献１の記載 原査定の理由で引用した引用文献１には次の記載がある。（下線は引用箇所を示すために当審が付加した。） ア 「[0023] FIG. 1B shows the same microelectronic device 100 after deposition of a barrier layer 130, which covers at least a portion of the sidewall 115 and/or trench bottom 120. As shown in FIG. 1B, the barrier layer 130 may cover the entirety of the sidewall 115 and trench bottom 120. The barrier layer 130 may comprise TaN and one or more dopants such as Ru, Cu, Co, Mn, Al, Mg, Cr, Nb, Ti or V. According to one or more embodiments, the bather layer comprises TaN and Mn. In other embodiments, the barrier layer comprises TaN and one or more of Ru, Cu and Co. [0024] ・・・ [0025] According to one or more embodiments, as used herein, “barrier layer” refers to a discrete layer formed by depositing TaN and one or more dopants, and excludes a region in which a second element or dopant diffuses into only a portion of the barrier layer. In other words, some embodiments provide that the dopant is present throughout the entire thickness of the TaN layer, and not only at a surface portion thereof. [0026] A conductive fill material 140 fills at least a portion of the trench 150 lined with barrier layer 130. According to one or more embodiments, the conductive fill material comprises copper or a copper alloy. In further embodiments, the conductive fill material also comprises Mn. In other embodiments, the conductive fill material further comprises Al. [0027] Although the conductive fill material 140 in FIG. 1B is shown in direct contact with the barrier layer 130, intermediate layers may be in between the conductive fill material 140 and the barrier layer 130, such as adhesion layers or seeding layers. According to one or more embodiments, the microelectronic device further comprises an adhesion layer comprising one or more of Ru and Co. In addition to Ru and/or Co, the adhesion layer may comprise one or more dopants such as Mn, Al, Mg, Cr, Nb, Ti or V. In some embodiments, the adhesion layer comprises Ru and Mn. In other embodiments, the adhesion layer comprises Co and Mn.」（当審訳： 「［００２３］ 図１Ｂは、側壁１１５及び／又はトレンチ底部１２０の少なくとも一部を覆うバリア層１３０の堆積後の同じマイクロ電子デバイス１００を示す。図１Ｂに示すように、バリア層１３０は、側壁１１５及びトレンチ底部１２０の全体を覆うことができる。バリア層１３０は、ＴａＮと、Ｒｕ、Ｃｕ、Ｃｏ、Ｍｎ、Ａｌ、Ｍｇ、Ｃｒ、Ｎｂ、Ｔｉ又はＶなどの、１つ又は複数のドーパントとを含むことができる。１つ又は複数の実施形態によれば、バリア層は、ＴａＮ及びＭｎを含む。他の実施形態では、バリア層は、ＴａＮと、Ｒｕ、Ｃｕ及びＣｏのうちの1つ又は複数とを含む。 ［００２４］・・・ ［００２５］ １つ又は複数の実施形態によれば、本明細書で使用される場合、「バリア層」は、ＴａＮ及び１つ又は複数のドーパントを堆積させることによって形成された別個の層を指し、第２の元素又はドーパントがバリア層の一部のみに拡散する領域は除外される。言い換えれば、いくつかの実施形態は、ドーパントがＴａＮ層の表面部分だけでなく、ＴａＮ層の厚さ全体にわたって存在することを提供する。 ［００２６］ 導電性充填材料１４０は、バリア層１３０で裏打ちされたトレンチ１５０の少なくとも一部を充填する。１つ又は複数の実施形態によれば、導電性充填材料は、銅又は銅合金を含む。さらなる実施形態では、導電性充填材料は、Ｍｎも含む。他の実施形態では、導電性充填材料は、Ａｌをさらに含む。 ［００２７］ 図１Ｂの導電性充填材料１４０はバリア層１３０と直接接触して示されているが、接着層又はシード層などの中間層が導電性充填材料１４０とバリア層１３０との間にあってもよい。１つ又は複数の実施形態によれば、マイクロ電子デバイスは、Ｒｕ及びＣｏのうちの１つ又は複数を含む接着層をさらに含む。Ｒｕ及び／又はＣｏに加えて、接着層は、Ｍｎ、Ａｌ、Ｍｇ、Ｃｒ、Ｎｂ、Ｔｉ又はＶなどの１つ又は複数のドーパントを含むことができる。いくつかの実施形態では、接着層は、Ｒｕ及びＭｎを含む。他の実施形態では、接着層は、Ｃｏ及びＭｎを含む。」） イ 「[0034] FIG. 2 illustrates a microelectronic device 200 with a substrate 205 and a dielectric layer 210. The dielectric layer 210 has sidewalls 215 and trench bottom 220, which are at least partially covered by a first layer 230. The first layer 230 may be a barrier layer comprising TaN and one or more dopants such as Ru, Cu, Co, Mn, Al, Mg, Nb, Ti or V. In some embodiments, the first layer comprises TaN and Mn. In other embodiments, the first layer comprises TaN and one or more of Ru, Cu and Co. [0035] A second layer 235 is disposed upon the first layer 230, and may comprise one or more of Ru and Co. The second layer may further comprise one or more dopants such as Mn, Al, Mg, Cr, Nb, Ti or V. In some embodiments, the second layer comprises Ru and Mn. In other embodiments, the second layer comprises Co and Mn. [0036] A conductive fill material 240 is deposited in the remainder of the trench defined by sidewall 215 and trench bottom 220. According to one or more embodiments, the conductive fill material comprises copper or a copper alloy. In further embodiments, the conductive fill material also comprises Mn. The conductive material 240 may be deposited directly on the second layer 235, or may be deposited on a seeding layer (not shown) on top of the second layer 235. According to one or more embodiments, the seeding layer comprises an alloy of copper, such as a Cu-Mn alloy. In certain embodiments, the seeding layer comprises less than 2% Mn. In some embodiments, the seeding layer comprises about 1% Mn.」（当審訳： 「［００３４］ 図２は、基板２０５と誘電体層２１０とを有するマイクロ電子デバイス２００を示す。誘電体層２１０は、第１層２３０によって少なくとも部分的に覆われた側壁２１５及びトレンチ底部２２０を有する。第１層２３０は、ＴａＮと、Ｒｕ、Ｃｕ、Ｃｏ、Ｍｎ、Ａｌ、Ｍｇ、Ｎｂ、Ｔｉ又はＶなどの１つ又は複数のドーパントとを含むバリア層とすることができる。いくつかの実施形態では、第１層はＴａＮ及びＭｎを含む。他の実施形態では、第１層は、ＴａＮと、Ｒｕ、Ｃｕ及びＣｏのうちの１つまたは複数を含む。 ［００３５］ 第２層２３５は、第１層２３０上に配置され、Ｒｕ及びＣｏのうちの１つ又は複数を含み得る。第２層は、Ｍｎ、Ａｌ、Ｍｇ、Ｃｒ、Ｎｂ、Ｔｉ又はＶなどの１つ又は複数のドーパントをさらに含むことができる。いくつかの実施形態では、第２層は、Ｒｕ及びＭｎを含む。他の実施形態では、第２層は、Ｃｏ及びＭｎを含む。 ［００３６］ 導電性充填材料２４０は、側壁２１５及びトレンチ底部２２０によって画定されるトレンチの残りの部分に堆積される。１つ又は複数の実施形態によれば、導電性充填材料は、銅又は銅合金を含む。さらなる実施形態では、導電性充填材料は、Ｍｎも含む。導電性材料２４０は、第２層２３５上に直接堆積されてもよく、又は第２層２３５の上部のシード層（図示せず）上に堆積されてもよい。１つ又は複数の実施形態によれば、シード層は、Ｃｕ－Ｍｎ合金などの銅の合金を含む。特定の実施形態では、シード層は、２％未満のＭｎを含む。いくつかの実施形態では、シード層は、約１％のＭｎを含む。」） ウ 「[0045] Another aspect of the invention pertains to a method for forming interconnections in a microelectronic device comprising providing a substrate with a dielectric layer disposed thereon, depositing a first layer upon the dielectric layer, depositing a second layer upon the first layer, and depositing a conductive material upon the second layer. In embodiments of this aspect, the first layer may comprise TaN and one or more dopants selected from Ru, Cu, Co, Mn, Al, Mg, Cr, Nb, Ti and V. In some embodiments, the first layer comprises TaN and Mn. In other embodiments, the first layer comprises TaN and one or more of Ru, Cu and Co. The doped TaN layer may be formed by any appropriate deposition process, such as those described above. [0046] According to one or more embodiments, the second layer comprises one or more of Ru and Co. In certain embodiments, the second layer further comprises one or more dopants selected from Mn, Al, Mg, Cr, Nb, Ti and V. In some embodiments, the second layer comprises Ru and Mn. In other embodiments, the second layer comprises Co and Mn. [0047] The second layer may be deposited by any appropriate deposition process, including CVD, PVD, ALD, and PEALD. In embodiments where the second layer comprises cobalt, suitable precursors for the second layer include, but are not limited to, cobalt carbonyl complexes, cobalt amidinates compounds, cobaltocene compounds, cobalt dienyl complexes, cobalt nitrosyl complexes, and derivatives and combinations thereof.」（当審訳： 「［００４５］ 本発明の別の態様は、マイクロ電子デバイス内に相互接続を形成するための方法であって、その上に誘電体層が配置された基板を提供することと、誘電体層上に第１層を堆積させることと、第１層上に第２層を堆積させることと、第２層上に導電性材料を堆積させることとを含む方法に関する。この態様の実施形態では、第１層は、ＴａＮと、Ｒｕ、Ｃｕ、Ｃｏ、Ｍｎ、Ａｌ、Ｍｇ、Ｃｒ、Ｎｂ、Ｔｉ及びＶから選択される１つ又は複数のドーパントとを含むことができる。いくつかの実施形態では、第１層は、ＴａＮ及びＭｎを含む。他の実施形態では、第１層は、ＴａＮと、Ｒｕ、Ｃｕ及びＣｏのうちの１つ又は複数を含む。ドープされたＴａＮ層は、上述したような任意の適切な堆積プロセスによって形成することができる。 ［００４６］ １つ又は複数の実施形態によれば、第２層は、Ｒｕ及びＣｏのうちの１つ又は複数を含む。特定の実施形態において、第２層は、Ｍｎ、Ａｌ、Ｍｇ、Ｃｒ、Ｎｂ、Ｔｉ及びＶから選択される１つ又は複数のドーパントをさらに含む。いくつかの実施形態では、第２層は、Ｒｕ及びＭｎを含む。他の実施形態では、第２層は、Ｃｏ及びＭｎを含む。 ［００４７］ 第２層は、ＣＶＤ、ＰＶＤ、ＡＬＤ、及びＰＥＡＬＤを含む任意の適切な堆積プロセスによって堆積させることができる。第２層がコバルトを含む実施形態では、第２層に好適な前駆体としては、コバルトカルボニル錯体、コバルトアミジネート化合物、コバルトセン化合物、コバルトジエニル錯体、コバルトニトロシル錯体、並びにこれらの誘導体及び組み合わせが挙げられるが、これらに限定されない。」） エ 「 ［図：0001430757000001.jpg］ ［図：0001430757000002.jpg］ 」 （２） 引用発明 上記（１）エのＦＩＧ．２（図２）からは、マイクロ電子デバイス２００において、誘電体層２１０が基板２０５上にあること、及び、導電性充填材料２４０が第２層２３５上にあることが見て取れる。 そして、上記（１）イの記載によると、引用文献１にはＦＩＧ．２（図２）についての次の発明（以下、「引用発明」という。）が記載されているといえる。（括弧内は引用元の段落番号等を示す。） 「基板２０５と誘電体層２１０とを有するマイクロ電子デバイス２００であって、 誘電体層２１０は、第１層２３０によって少なくとも部分的に覆われた側壁２１５及びトレンチ底部２２０を有し、 第１層２３０は、ＴａＮと、Ｒｕ、Ｃｕ、Ｃｏ、Ｍｎ、Ａｌ、Ｍｇ、Ｎｂ、Ｔｉ又はＶなどの１つ又は複数のドーパントとを含むバリア層とすることができ（段落００３４）、 第２層２３５は、第１層２３０上に配置され、Ｒｕ及びＣｏのうちの１つ又は複数を含み得（段落００３５）、 導電性充填材料２４０は、側壁２１５及びトレンチ底部２２０によって画定されるトレンチの残りの部分に堆積され（段落００３６）、 導電性材料２４０は、第２層２３５上に直接堆積され（段落００３６）、 誘電体層２１０は、基板２０５上にあり、導電性充填材料２４０が第２層２３５上にある（図２）、 マイクロ電子デバイス２００。」 ２ 対比 本願発明と引用発明とを対比する。 （１） 本願発明と引用発明とは、いずれも「マイクロ電子デバイス」に係る発明である点で共通する。 （２） 引用発明の「誘電体層２１０」は、「第１層２３０によって少なくとも部分的に覆われた側壁２１５及びトレンチ底部２２０」を有するから、図２の態様を踏まえると、側壁２１５及びトレンチ底部２２０によって間隙を画定する特徴を含むといえる。 そして、引用発明の「誘電体層２１０は、基板２０５上にある」から、引用発明の「誘電体層２１０」は、「基板上の誘電体層であって、間隙を画定する少なくとも１つの特徴を含む、誘電体層」といえる。 （３） 引用発明の「第１層２３０」は、誘電体層２１０を少なくとも部分的に覆い、「ＴａＮと、Ｒｕ、Ｃｕ、Ｃｏ、Ｍｎ、Ａｌ、Ｍｇ、Ｎｂ、Ｔｉ又はＶなどの１つ又は複数のドーパントとを含むバリア層とする」ことができる。 そうすると、引用発明の「第１層２３０」は、本願発明の「前記誘電体層上に、ＴａＮ、ドープされたＴａＮ、ＭｎＮ、およびドープされたＭｎＮからなる群から選択されるバリア層」に相当する。 （４） 引用発明の「第２層２３５」は、単一の層であり、「第１層２３０上に配置され」、また、Ｒｕ及びＣｏを含む。 そして、引用発明の「第２層２３５」は、バリア層とすることができる第１層２３０上に配置され、また、「導電性材料２４０は、第２層２３５上に直接堆積され」ることから、引用発明の「第２層２３５」は、ライナ膜として機能するといえる。 そうすると、引用発明の「第２層２３５」は、本願発明の「バリア層上に２つの金属の合金を含む単一層ライナ膜であって、 前記２つの金属は、第１の金属Ｍ１と第２の金属Ｍ２とからなり、Ｍ１がルテニウム（Ｒｕ）であり、Ｍ２がコバルト（Ｃｏ）である；Ｍ１がルテニウム（Ｒｕ）であり、Ｍ２がタングステン（Ｗ）である；Ｍ１がルテニウム（Ｒｕ）であり、Ｍ２がモリブデン（Ｍｏ）であることからなる群から選択される、単一層ライナ膜」に相当する。 （５） 引用発明の「導電性充填材料２４０」は、「第２層２３５上に直接堆積され」ているから、「前記単一層ライナ膜上の間隙充填金属」といえる。 （６） 一致点・相違点 以上を踏まえると、本願発明と引用発明とは次の点で一致し、相違する。 ア 一致点 「基板上の誘電体層であって、間隙を画定する少なくとも１つの特徴を含む、誘電体層と、 前記誘電体層上に、ＴａＮ、ドープされたＴａＮ、ＭｎＮ、およびドープされたＭｎＮからなる群から選択されるバリア層と、 バリア層上に２つの金属の合金を含む単一層ライナ膜であって、 前記２つの金属は、第１の金属Ｍ１と第２の金属Ｍ２とからなり、Ｍ１がルテニウム（Ｒｕ）であり、Ｍ２がコバルト（Ｃｏ）である；Ｍ１がルテニウム（Ｒｕ）であり、Ｍ２がタングステン（Ｗ）である；Ｍ１がルテニウム（Ｒｕ）であり、Ｍ２がモリブデン（Ｍｏ）であることからなる群から選択される、単一層ライナ膜と、 前記単一層ライナ膜上の間隙充填金属と、 を備える、 マイクロ電子デバイス。」 イ 相違点 単一層ライナ膜について、本願発明は、「１０オングストロームから２０オングストロームの範囲の厚さを有」し、「前記バリア層と前記間隙充填金属との間に界面接着性を提供する」ことを特定しているのに対し、引用発明の第２層２３５は、どのような厚さを有しているのか不明であり、第１層２３０と導電性充填材料２４０との間に界面接着性を提供することについて特定がない点。 ３ 相違点についての判断 （１） 界面接着性について 上記１（１）アの段落００２７には、「図１Ｂの導電性充填材料１４０はバリア層１３０と直接接触して示されているが、接着層又はシード層などの中間層が導電性充填材料１４０とバリア層１３０との間にあってもよい。１つ又は複数の実施形態によれば、マイクロ電子デバイスは、Ｒｕ及びＣｏのうちの１つ又は複数を含む接着層をさらに含む。Ｒｕ及び／又はＣｏに加えて、接着層は、Ｍｎ、Ａｌ、Ｍｇ、Ｃｒ、Ｎｂ、Ｔｉ又はＶなどの１つ又は複数のドーパントを含むことができる。いくつかの実施形態では、接着層は、Ｒｕ及びＭｎを含む。他の実施形態では、接着層は、Ｃｏ及びＭｎを含む。」（下線は当審が付加した。）との記載がある。 当該記載によれば、引用文献１には、「マイクロ電子デバイス」において、「バリア層」と「導電性充填材料」との間に「接着層」を設けることが開示されている。 そして、引用発明の「第２層２３５」は、「Ｒｕ及びＣｏのうちの１つ又は複数を含み得」るものであり、導電性充填材料２４０と第１層２３０との間にあるところ、上記１（１）イの段落００３５には、第２層２３５について「第２層は、Ｍｎ、Ａｌ、Ｍｇ、Ｃｒ、Ｎｂ、Ｔｉ又はＶなどの１つまたは複数のドーパントをさらに含むことができる」と記載されているから、引用発明の「第２層２３５」は、段落００２７に記載された接着層と同じく、第１層２３０と導電性充填材料２４０との間に界面接着性を提供する機能を有するといえる。 したがって、相違点の第１層２３０と導電性充填材料２４０との間に界面接着性を提供する部分は、本質的な相違ではない。 （２） 厚さについて 引用発明が属する「マイクロ電子デバイス」の技術分野において、「マイクロ電子デバイス」を構成する各要素を小さくしたり薄くしたりして微細化することは周知の技術課題である。 そうすると、引用発明において、第２層２３５についても、より薄く構成しようとする動機付けは存在するから、第２層２３５を「１０オングストロームから２０オングストロームの範囲の厚さ」とすることは、導電性充填材料２４０と第１層２３０との接着性、導電性充填材料２４０の堆積具合、バリア特性等を考慮して、当業者が適宜決定し得る事項といえる。 また、上記１（１）ウの段落００４７には、「第２層は、ＣＶＤ、ＰＶＤ、ＡＬＤ、及びＰＥＡＬＤを含む任意の適切な堆積プロセスによって堆積させることができる。」と記載されているように、本願明細書の段落００１８、００２７、００４２に例示された堆積プロセスと同じ堆積プロセスが記載されているから、引用発明の第２層２３５について、「１０オングストロームから２０オングストロームの範囲の厚さを有」するように堆積することについて、製法上の阻害要因もない。 したがって、引用発明の第２層２３５について、「１０オングストロームから２０オングストロームの範囲の厚さを有」するように構成することは、当業者が容易に想到し得る事項といえる。 （３） 小括 以上のとおり、本願発明は、引用発明に基づいて当業者が容易に発明をすることができたものといえる。 第５ 請求人の主張について 請求人は、審判請求書６ページ２２～７ページ１６行において、「請求項９に係る発明と引用文献１に記載の発明とを対比すると、請求項９に係る発明の「１０オングストロームから２０オングストロームの範囲の厚さを有し、バリア層上に２つの金属の合金を含む単一層ライナ膜」を備えているのに対して、引用文献１に記載の発明の各層の厚さは特定されていない点で少なくとも相違する（以下、「相違点２」という）。・・・ 上記相違点１及び２について検討すると、本願の当初明細書には「５ｎｍノードにおけるバリア層およびライナの典型的な厚さは、約４５Å程度である。バリア／ライナ層が厚くなると、金属間隙充填のためのスペースが少なくなり、抵抗率を増加させる傾向がある。金属／誘電体と金属との接着性および間隙充填中の充填金属の移動度を向上させるための現在の手法は、単一材料の膜厚を増加させることであり、この手法は、単一材料固有の特性および厚さによって制限される。」（段落［０００３］）、「有利には、極薄の（例えば、２０オングストローム以下の厚さを有する）１つまたは複数の実施形態による２金属ライナ膜は、バリア層と間隙充填金属などの２つの金属間のより良好な界面接着性および移動度を提供する。」（段落［００１９］）などと記載されているように、金属／誘電体と金属との接着性および間隙充填中の充填金属の移動度を向上させるために、極薄の（例えば、２０オングストローム以下の厚さを有する）２金属ライナ膜は有利であることから、当業者であれば、本願発明の上記特徴に含まれる数値範囲に臨界的意義があることは理解できると思料する。 したがって、本願発明は、引用文献１に記載の発明に基づいて、当業者が容易に想到し得るものではない。」と主張する。 しかしながら、上記第４の２（４）のとおり、引用発明の「第２層２３５」は、Ｒｕ及びＣｏを含むものであり、同じ金属の組み合わせを含む本願発明と同様に、第１層２３０と導電性充填材料２４０との間のより良好な界面接着性、及び、導電性充填材料２４０の移動度を提供し得るものである。 そして、上記第４の３（２）のとおり、引用発明の第２層２３５の厚さを薄く構成しようとすることについては、周知の技術課題から動機付けがあり、厚さの具体的な数値範囲については、導電性充填材料２４０と第１層２３０との接着性、導電性充填材料２４０の堆積具合、バリア特性等を考慮して、当業者が適宜決定し得る事項である。 また、本願の当初明細書には、請求人も主張するように、「有利には、極薄の（例えば、２０オングストローム以下の厚さを有する）１つまたは複数の実施形態による２金属ライナ膜は、バリア層と間隙充填金属などの２つの金属間のより良好な界面接着性および移動度を提供する。・・・１つまたは複数の実施形態による２金属ライナ膜は、典型的には２０オングストローム超～最大３０オングストロームである現在のライナよりも薄い 。」（段落００１９）との記載があり、当該記載によれば、本願発明の「１０オングストロームから２０オングストロームの範囲の厚さ」とは、典型的な現在のライナよりも多少薄くした程度のものであると認められるから、数値範囲に臨界的意義があるとはいえない。 したがって、請求人の主張は採用できない。 第６ むすび 以上のとおり、本願発明は、引用発明に基づいて、当業者が容易に発明できたものであるから、特許法第２９条第２項の規定により、特許を受けることができない。 したがって、他の請求項について検討するまでもなく、本願は拒絶すべきものである。 よって、結論のとおり審決する。