2019-013178

特願２０１４－２２０１５２「最大遷移ハミングコード」拒絶査定不服審判事件〔平成２７年　５月　７日出願公開、特開２０１５－　８９１３２〕について、次のとおり審決する。

【結　論】 本件審判の請求は、成り立たない。

【理　由】 第１　手続の経緯 本願は，平成２６年１０月２９日（パリ条約による優先権主張　２０１３年１０月３１日，米国（ＵＳ），２０１４年　７月２２日，米国（ＵＳ））の出願であって，その手続の経緯は以下のとおりである。 平成２９年１０月２７日　　：手続補正書の提出 平成３０年１０月２２日付け：拒絶理由通知書 平成３１年　１月３１日　　：意見書，手続補正書の提出 令和　１年　５月２９日付け：拒絶査定 令和　１年１０月　２日　　：審判請求書，手続補正書の提出 第２　令和　１年１０月　２日にされた手続補正についての補正の却下の決定 ［補正の却下の決定の結論］ 令和　１年１０月　２日にされた手続補正（以下「本件補正」という。）を却下する。 ［理由］ １　本件補正について（補正の内容） （１）本件補正後の特許請求の範囲の記載 本願の請求項に係る発明は，特許請求の範囲の請求項１ないし９に記載された事項により特定されるものと認められるところ，その請求項５，６は，以下のとおりである（下線は，補正箇所）。 「　　【請求項５】 複数のデータビットを受信するように構成された入力部と、 複数の符号化ビットを生成するためにハミングコード符号化演算を用いて前記データを符号化するように構成されたプロセッサと、 前記複数の符号化ビットを直列リンクに順次出力するための出力部と、 を備え、 前記プロセッサは、前記複数の符号化ビットの連続した同一値の最大の長さを標準ハミングコードに対応する符号化ビットと比較して減少させるように構成され、 前記プロセッサは、前記複数のデータビットに対するハミングコード符号化演算を用いて複数のパリティビットを計算し、このとき、前記パリティビットの第１パリティビットは偶数パリティを用いて計算し、前記パリティビットの第２パリティビットは奇数パリティを用いて計算し、前記符号化ビットは前記データビットとインターリービングされたパリティビットを含むように構成され、 前記出力部は、順次、前記第１パリティビットを、前記第２パリティビットの前に出力するように構成され、 前記出力部は、順次、前記データビットの第１のシーケンスを、前記第１パリティビットと、前記第２パリティビットとの間に出力するように構成され、 前記出力部は、順次、前記データビットの第２のシーケンスを、前記第２パリティビットの後に出力するように構成され、 前記出力部は、順次、複数のビットを有する、前記データビットの第３のシーケンスを前記第１パリティビットの前に出力するか、 または、順次、複数のビットを有する、前記データビットの第３のシーケンスと、ハミングコード符号化演算を用いて計算された第３パリティビットと、複数のビットを有する、前記データビットの第４のシーケンスとを、この順で、前記第１パリティビットの前に出力し、 前記第２のシーケンスにおけるデータビットの数は、前記第１のシーケンスにおけるデータビットの数より大きく、前記第３のシーケンスにおけるデータビットの数、または、前記第３のシーケンス及び前記第４のシーケンスのそれぞれにおけるデータビットの数より大きいことを特徴とするエンコーダ。 【請求項６】 前記プロセッサは、前記複数の符号化ビットの連続した同一値の最大の長さを減少させるために、先頭の部分にある多数の前記複数の符号化データビットを前記符号化ビットの最後のビット以降に移動させることにより前記複数の符号化ビットを再配置するのであり、 前記第１パリティビットは、移動された前記多数の前記複数の符号化データビットに含まれており、 移動の前の前記複数のデータビットのシーケンスにおける最後のビットを反転したものであるトグルビットが、移動の後の前記複数の符号化データビットの最後に配置されることを特徴とする請求項５に記載のエンコーダ。」 したがって，請求項５を引用する請求項６に係る発明（以下「本願補正発明」という。）は，次のとおりである。 「　複数のデータビットを受信するように構成された入力部と、 複数の符号化ビットを生成するためにハミングコード符号化演算を用いて前記データを符号化するように構成されたプロセッサと、 前記複数の符号化ビットを直列リンクに順次出力するための出力部と、 を備え、 前記プロセッサは、前記複数の符号化ビットの連続した同一値の最大の長さを標準ハミングコードに対応する符号化ビットと比較して減少させるように構成され、 前記プロセッサは、前記複数のデータビットに対するハミングコード符号化演算を用いて複数のパリティビットを計算し、このとき、前記パリティビットの第１パリティビットは偶数パリティを用いて計算し、前記パリティビットの第２パリティビットは奇数パリティを用いて計算し、前記符号化ビットは前記データビットとインターリービングされたパリティビットを含むように構成され、 前記出力部は、順次、前記第１パリティビットを、前記第２パリティビットの前に出力するように構成され、 前記出力部は、順次、前記データビットの第１のシーケンスを、前記第１パリティビットと、前記第２パリティビットとの間に出力するように構成され、 前記出力部は、順次、前記データビットの第２のシーケンスを、前記第２パリティビットの後に出力するように構成され、 前記出力部は、順次、複数のビットを有する、前記データビットの第３のシーケンスを前記第１パリティビットの前に出力するか、 または、順次、複数のビットを有する、前記データビットの第３のシーケンスと、ハミングコード符号化演算を用いて計算された第３パリティビットと、複数のビットを有する、前記データビットの第４のシーケンスとを、この順で、前記第１パリティビットの前に出力し、 前記第２のシーケンスにおけるデータビットの数は、前記第１のシーケンスにおけるデータビットの数より大きく、前記第３のシーケンスにおけるデータビットの数、または、前記第３のシーケンス及び前記第４のシーケンスのそれぞれにおけるデータビットの数より大きいことを特徴とし、 前記プロセッサは、前記複数の符号化ビットの連続した同一値の最大の長さを減少させるために、先頭の部分にある多数の前記複数の符号化データビットを前記符号化ビットの最後のビット以降に移動させることにより前記複数の符号化ビットを再配置するのであり、 前記第１パリティビットは、移動された前記多数の前記複数の符号化データビットに含まれており、 移動の前の前記複数のデータビットのシーケンスにおける最後のビットを反転したものであるトグルビットが、移動の後の前記複数の符号化データビットの最後に配置されることを特徴とするエンコーダ。」 （２）本件補正の適合性について 本願補正発明は，エンコーダに係る発明であって，エンコーダが備えるプロセッサは，「前記複数の符号化ビットの連続した同一値の最大の長さを標準ハミングコードに対応する符号化ビットと比較して減少させるように構成され、」るものである。 そして，本願補正発明の前記プロセッサは，「前記複数のデータビットに対するハミングコード符号化演算を用いて複数のパリティビットを計算し、このとき、前記パリティビットの第１パリティビットは偶数パリティを用いて計算し、前記パリティビットの第２パリティビットは奇数パリティを用いて計算し、前記符号化ビットは前記データビットとインターリービングされたパリティビットを含むように構成され」（以下，「発明特定事項Ａ」という。），及び「先頭の部分にある多数の前記複数の符号化データビットを前記符号化ビットの最後のビット以降に移動させることにより前記複数の符号化ビットを再配置する」（以下，「発明特定事項Ｂ」という。）ことが特定される。 一方，本願の願書に最初に添付された明細書，特許請求の範囲又は図面（以下，これらを「当初明細書等）という。）には，次の事項が記載されている。 （ａ）「【発明が解決しようとする課題】 【０００３】 しかしながら、遷移の個数が、受信機がデータを探知するには不十分であるため、データにおいて連続した同一値の長さ（例えば、連続した１または０の列）が特定の長さを超える場合、クロック信号の修復が失敗することがある。そこで、本発明は、同一値の長さを抑制することができる技術を提供することを目的とする。」 （ｂ）「【００４１】 図３は、本発明の一実施形態に係るＨＣ（１２７，１２０）符号化ビットの修正された出力符号化ビット２２の生成を概略的に示す。図３を参照すると、連続した同一値の長さは、元の符号化ビットを再配置することにより減少される。例えば、元の符号化ビット２０の最初のＬビットは、修正された符号化ビット２２が、元の符号化ビット２０の最後のＫ－Ｌ（Ｋ＝Ｍ＋Ｎは、フレーム内のビットの総数）ビットから始まるようにシーケンスの最後に移動される。Ｋ＝１２７、Ｌ＝３２のハミングコードＨＣ（１２７，１２０）について説明する一般に、Ｌは、ｐＭ－１の以前の位置（ｐＭ－１の位置を含む）にあるビットの個数である。（ＨＣ（１２７，１２０）においてＭ＝７であるため、ｐＭ－１＝ｐ６であり、このときの位置は３２であり、このため、Ｌ＝３２である）。 【００４２】 ・・・（中略）・・・ 【００４６】 図７は、本発明の一実施形態により元の符号化ビット２０を復元するために、修正された符号化ビット２２を受信して復号化する方法２５０を示すフローチャートである。動作２５２において、長さＫの修正された符号化ビットが受信される。受信された修正された符号化ビットの最初のＫ－Ｌビットはバッファ１５２にバッファリングされる。この後、受信された修正された符号化ビットの次のＬビットは動作２５６において出力され、次いで、バッファリングされたＫ－Ｌビットが動作２５８において出力される。出力ビットは、ハミング復号化演算を行うためにハミングデコーダ４０に供給される前にバッファリングされてもよい。」 （ｃ）「【００４７】 本発明の他の実施形態によれば、連続した同一値の最大の長さは、最後の二つのパリティビットに対して異なるパリティ類型（例えば、奇数対偶数）を用いて減少されたり最小化されたりする。換言すると、Ｍ個のパリティビットのシーケンスを使用するハミングコードにおいて、パリティビットシーケンスの最後（または、最終）のパリティビットpMは第１パリティを用いて計算し、パリティビットシーケンスの最後から２番目（または、最終から２番目）のパリティビットpM－1は、第１パリティとは異なる第２パリティを用いて計算する。図８Ａは、最終パリティビットpM（この場合には、ｐ７）は奇数パリティを用いて計算し（例えば、ｐ７＝ｄ５８からｄ１２０までのビットのＸＯＲ演算結果に１を加算する、より簡潔には、 【００４８】 ・・・（中略）・・・ 【００４９】 ）、最後から２番目のパリティビットpM－1（この場合には、ｐ６）は、偶数パリティを用いて計算する（例えば、ｐ６＝ｄ２７からｄ５７までのビットとｄ８９からｄ１２０までのビットのＸＯＲ演算結果、より簡潔に、ｐ６＝ＸＯＲ（ｄ２７:ｄ５７、ｄ８９:ｄ１２０））本発明の一実施形態に係るＨＣ（１２７，１２０）符号化ビットの修正された出力符号化ビット２４を例示する構成図である。修正された符号化ビットのパリティビットを偶数および奇数パリティを併用して計算することにより、９４ビットの連続した同一値の最大の長さが達成される。 【００５０】 ・・・（中略）・・・ 【００７４】 に設定する）に置き換えられる。このような動作の結果は、標準ハミングデコーダに供給される標準にハミングコード符号化ビット列２４または２６を修復することである。一部の実施形態において、最後から２番目のパリティビットｐＭ－１の代わりに最終パリティｐＭが修正される。」 （ｄ）「【００７５】 上記本発明によれば、デジタルデータの連続した同一値の長さを減少させたり最少化させたりするためのシステムおよび方法を提供することができる。一部の実施形態において、修正されたハミングコード符号化演算がデジタルデータに適用される。 【００７６】 奇数および偶数のパリティを混合することにより連続した同一値の長さが減少されることに対する証明は、本出願と共に米国特許庁に提出された付録「ハミングコード内における奇数および偶数のパリティの混合による連続した同一値の長さの減少」から見られる。前記付録は、全体的に参照として本明細書に取り込まれる。 【００７７】 本発明の実施形態は当該分野における通常の技術を有する者が認識できる様々な形態に実現され、この明細書において用いられた用語「プロセッサ」は、命令語がプロセッサに接続されたメモリに保存されるプログラミングされた汎用プロセッサ（例えば、アーム（ＡＲＭ）プロセッサ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）およびＡＳＩＣ注文型半導体などの記述された動作を行ういかなる演算装置を指し示す。本発明の実施形態は、直列通信コントローラ（例えば、汎用シリアルバスまたはＵＳＢコントローラ）、グラフィック処理装置（ｇｒａｐｈｉｃａｌ ｐｒｏｃｅｓｓｉｎｇ　ｕｎｉｔ:ＧＰＵ）、パネル内インターフェースおよびハミングコード符号化信号を使用するその他のハードウェアまたはソフトウェアシステムに取り込まれる。 【００７８】 本発明を特定の実施形態と結び付けて記述したが、本発明が開示された実施形態にのみ制限されるわけではなく、逆に、本発明は、添付の請求項の精神と範囲内において含まれる様々な修正と均等な配置を含むように意図されたものと理解するべきである。」 （ｅ）「【特許請求の範囲】 【請求項１】 複数のデータビットに対してハミングコード符号化演算を用いて複数のパリティビットを計算し、このとき、前記パリティビットの第１パリティビットは偶数パリティを用いて計算し、前記パリティビットの第２パリティビットは奇数パリティを用いて計算するステップと、 前記データビットと前記計算されたパリティビットを出力するステップと、 を含むデータ符号化方法。 【請求項２】 前記第２パリティビットは、前記複数のパリティビットのシーケンスにおける最後のパリティビットであることを特徴とする請求項１に記載のデータ符号化方法。 【請求項３】 前記第１パリティビットは、前記複数のパリティビットのシーケンスにおける最後から２番目のパリティビットであることを特徴とする請求項１に記載のデータ符号化方法。 【請求項４】 前記ハミングコード符号化演算はＨＣ（１２７，１２０）に対応し、前記第１パリティビットは６番目のパリティビットであり、前記第２パリティビットは７番目のパリティビットであることを特徴とする請求項１に記載のデータ符号化方法。 【請求項５】 複数のデータビットに対してハミングコード符号化演算を用いて複数のパリティビットを計算するステップと、 前記計算されたパリティビットを前記複数のデータビットとインターリービングして複数の符号化データビットを生成するステップと、 前記複数のデータビットのデータシーケンスの連続した同一値の最大の長さを減少させるために前記複数の符号化データビットを再配置するステップと、 を含むことを特徴とするデータ符号化方法。 【請求項６】 前記複数の符号化データビットを再配置するステップは、前記符号化データビットの先頭の部分にある多数の前記複数の符号化データビットを前記符号化データビットの最後のビット以降に移動させるステップを含むことを特徴とする請求項５に記載のデータ符号化方法。 【請求項７】 前記ハミングコード符号化演算はＨＣ（１２７，１２０）に対応し、多数の前記先頭の部分の複数の符号化データビットは３２ビットを含むことを特徴とする請求項６に記載のデータ符号化方法。 【請求項８】 前記ハミングコード符号化演算は、奇数パリティを用いることを特徴とする請求項５記載のデータ符号化方法。 【請求項９】 複数のデータビットを受信するように構成された入力部と、 複数の符号化ビットを生成するためにハミングコード符号化演算を用いて前記データを符号化するように構成されたプロセッサと、 前記複数の符号化ビットを出力するための出力部と、 を備え、 前記プロセッサは、前記複数の符号化ビットの連続した同一値の最大の長さを標準ハミングコードに対応する符号化ビットと比較して減少させるように構成されることを特徴とするエンコーダ。 【請求項１０】 前記プロセッサは、前記複数のデータビットに対するハミングコード符号化演算を用いて複数のパリティビットを計算し、このとき、前記パリティビットの第１パリティビットは偶数パリティを用いて計算し、前記パリティビットの第２パリティビットは奇数パリティを用いて計算し、前記複数の符号化ビットは前記データビットと前記計算されたパリティビットを含むように構成されることを特徴とする請求項９に記載のエンコーダ。 【請求項１１】 前記プロセッサは、前記複数の符号化ビットの連続した同一値の最大の長さを減少させるために前記複数の符号化ビットを再配置するように構成されることを特徴とする請求項９に記載のエンコーダ。 【請求項１２】 先頭の部分にある多数の前記複数の符号化データビットを前記符号化ビットの最後のビット以降に移動させることにより前記複数の符号化ビットを再配置することを特徴とする請求項１１に記載のエンコーダ。 【請求項１３】 前記ハミングコード符号化演算はＨＣ（１２７，１２０）に対応し、先頭の部分にある多数の前記複数の符号化ビットは３２ビットを含むことを特徴とする請求項１２に記載のエンコーダ。 【請求項１４】 複数のデータビットと複数のパリティビットから構成された複数の符号化ビットを受信するように構成された入力部と、 複数のハミングコード符号化ビットを生成するために受信された符号化ビットを修正し、複数の復号化ビットを生成するためにハミングコード復号化演算を用いて前記ハミングコード符号化ビットを復号化するように構成されたプロセッサと、 前記複数の復号化ビットを出力するように構成された出力部と、 を備え、 前記受信された複数の符号化ビットは、標準ハミングコードに対応する符号化ビットと比較して減少された長さの連続した同一値を有することを特徴とするデコーダ。 【請求項１５】 前記プロセッサは、先頭の部分にある多数の符号化データビットを前記符号化ビットの最後のビット以降に移動させて前記複数の受信された符号化ビットを再配置することにより前記受信された符号化ビットを修正するように構成されることを特徴とする請求項１４に記載のデコーダ。 【請求項１６】 前記プロセッサは、前記パリティビットのパリティビット値をトグルさせることにより前記受信された符号化ビットを修正するように構成されることを特徴とする請求項１４に記載のデコーダ。 【請求項１７】 データソースと、 直列リンクと、 前記データソースと前記直列リンクとの間に連結され、前記データソースから複数のビットを受信するように構成された入力部と、 複数の符号化ビットを生成するためにハミングコード符号化演算を用いてビットを符号化するように構成されたプロセッサと、 前記複数の符号化ビットを前記直列リンクに出力するように構成された出力部と、 を有するエンコーダを備え、 前記プロセッサは、前記複数の符号化ビットの連続した同一値の最大の長さを標準ハミングコードに対応する符号化ビットと比較して減少させるように構成されることを特徴とする通信システム。 【請求項１８】 前記プロセッサは、前記複数のデータビットに対してハミングコード符号化演算を用いて複数のパリティビットを計算し、このとき、前記パリティビットの第１パリティビットは偶数パリティを用いて計算し、前記パリティビットの第２パリティビットは奇数パリティを用いて計算し、前記複数の符号化ビットは前記データビットと前記計算されたパリティビットを含むように構成されることを特徴とする請求項１７に記載の通信システム。 【請求項１９】 前記プロセッサは、前記複数の符号化ビットの連続した同一値の最大の長さを減少させるために先頭の部分にある多数の前記複数の符号化ビットを前記符号化ビットの最後のビット以降に移動させることにより前記複数の符号化ビットを再配置するように構成されることを特徴とする請求項１７に記載の通信システム。」 上記記載によると，本願は，上記（ａ）の「本発明は、同一値の長さを抑制することができる技術を提供する」ことを課題として，上記（ｂ）又は（ｃ）の実施形態の構成を採用したものであり，ここで，上記本願補正発明の発明特定事項Ａは，上記（ｃ）に記載される実施形態に対応し，発明特定事項Ｂは，上記（ｂ）に記載される実施形態に対応するものである。 そこで，当初明細書等の記載について検討する。 まず，当初明細書等の発明の詳細な説明について検討する。 上記（ｂ）に記載される実施形態においては，（ｂ）【００４１】に，「連続した同一値の長さは、元の符号化ビットを再配置することにより減少される。」と記載され，（ｃ）に記載される実施形態においては，（ｃ）【００４７】に，「本発明の他の実施形態によれば、連続した同一値の最大の長さは、最後の二つのパリティビットに対して異なるパリティ類型（例えば、奇数対偶数）を用いて減少されたり最小化されたりする。」と記載されるものであり，それぞれの実施形態において，「同一値の長さを抑制する」という本願発明の課題を解決するものであるから，これらの実施形態を必ず組み合わせることが必要であるとはいえない。また，当初明細書等には，これらの実施形態を組み合わせた実施形態については，記載されてなく，示唆もされていない。 よって，それぞれの実施形態は，いずれもが，本願の課題を解決するための構成であり，これらの実施形態を組み合わせることが必然のものとも認められない。 さらに，（ｅ）の当初明細書等の特許請求の範囲の記載について検討する。 特許請求の範囲の請求項１の独立項を含む請求項１～４の「データ符号化方法」に係る発明は，上記（ｃ）に記載される実施形態に対応する構成を有し，請求項５の独立項を含む請求項５～８の「データ符号化方法」に係る発明は，上記（ｂ）に記載される実施形態に対応する構成を有するものである。 また，請求項９～１３の「エンコーダ」に係る発明は，独立項である請求項９の「前記プロセッサは，前記複数の符号化ビットの連続した同一値の最大の長さを標準ハミングコードに対応する符号化ビットと比較して減少させるように構成される」ことを上位概念として，請求項１０の上記（ｃ）に記載される実施形態に対応する構成を含む発明，及び，請求項１１～１３の上記（ｂ）に記載される実施形態に対応する構成を含む発明を請求するものである。 さらに，請求項１４～１６の「デコーダ」に係る発明についても，独立項である請求項１４を上位概念として，請求項１５の上記（ｂ）に記載される実施形態に対応する構成を含む発明，及び，請求項１６の上記（ｃ）に記載される実施形態に対応する構成を含む発明とし，請求項１７～１９の「通信システム」に係る発明についても，独立項である請求項１７を上位概念として，請求項１８の上記（ｃ）に記載される実施形態に対応する構成を含む発明，及び，請求項１９の上記（ｂ）に記載される実施形態に対応する構成を含む発明とするものである。 そうすると，当初明細書等における特許請求の範囲においても，上記（ｂ）に記載される実施形態に対応する構成と，上記（ｃ）に記載される実施形態に対応する構成を，ともに含む発明は，記載されていない。 したがって，本願補正発明の，発明特定事項Ａ及び発明特定事項Ｂを含む構成は，当初明細書等に記載されたものではない。 （３）請求人の主張 審判請求書において，請求項６～８，１０に係る発明に対する，特許法第１７条の２第３項（新規事項）の要件違反による拒絶査定に対して，「請求項６～８及び１０に関連して、本願図３の具体的な形態と、本願図８Ａ～８Ｂの具体的な形態とを、直接に組み合わせものに限定しました。」旨，主張するが，請求項６～８，１０に係る発明が，当初明細書等に記載されているとの主張ではないから，採用できない。 また，「したがって、補正後の本願請求項６及び９であると、全般的に偶数パリティビット及び奇数パリティビットのいずれを用いる場合にも、同一値の連続の数を小さくする効果が得られると思われます。」旨，主張するが，請求項６～８，１０に係る発明の，さらなる効果を主張するものであり，採用できない。 さらに，平成３１年　１月３１日に提出された意見書において， 「本願図４～５及び段落0043～0044に記載の送信機（送信システム）の実施形態は、本願図１～３及び段落0030～0042に記載の送信機の実施形態から、発展または改良させたものと捉えることができます。特には、本願図５に、「ビット列の最初のＬビットをバッファリングする」、「Ｋ-Ｌビットを出力する」などとあり、本願図２～３の形態を前提にしていることが明らかです。 また、本願図６～７及び段落0045～0046に記載の受信機の実施形態についても、特には図７の記載に鑑み、同様に、本願図１～３及び段落0030～0042に記載の送信機の実施形態に対応するものと捉えることができます。 そして、本願図８Ａ～１０及び段落0047～0056に記載の送信機の実施形態は、特には、図１０及び段落0056の記載に鑑み、図２に具体的に示された形態を前提とすることが明らかであると思われます。 したがって、本願図３に記載の修正方式と組み合わせることは、当業者にとって自明であり、具体的に組み合わせる方式は適宜に選択可能と思われます。 なお、本願図１１～１２及び段落0057～0068に記載の送信機の実施形態、及び、本願図１３～１４及び段落0069～0074に記載の受信機の実施形態は、特には図１２及び１４の記載などから、本願図８Ａ～１０の実施形態からの、発展または改良であることが明らかであると思われます。すなわち、本願の一連の実施形態は、互いに連関されたものであると考えられます。」旨，主張する。 しかしながら，図１，２，段落［００３０］～［００３９］の記載は，段落［００３９］の「一部の場合には、ハミングコードに符号化されたデータの伝送の結果、非常に長い連続した同一値が現れる。」との記載にあるように，本願が，前提とする技術であり，本願は，当該前提とする技術において，段落［０００３］の「同一値の長さを抑制することができる技術を提供する」ことを「解決しようとする課題」とするものである。 そして，当該前提とする技術において，上記課題を解決するために，図３～７，段落［００４１］～［００４６］に記載される実施形態，並びに，図８～１４，段落［００４７］～［００７４］に記載される実施形態が，開示されるものである。 そうすると，図３～７，段落［００４１］～［００４６］に記載される実施形態，並びに，図８～１４，段落［００４７］～［００７４］に記載される実施形態は，それぞれが，課題を解決するための実施形態であるから，同一の課題を解決するための実施形態であるとしても，連関したものではなく，当初明細書等には，これらの実施形態が連関されることを示唆する記載，あるいは，連関した場合の効果の記載が，当初明細書等に記載されていないことから，上記主張は，採用できない。 （４）以上のように，本件補正の内容は，当初明細書等には記載がなく，当初明細書等から自明でもないから，当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において，新たな技術的事項を導入するものである。 したがって，本件補正は，当初明細書等に記載された事項の範囲内においてするものとはいえず，特許法１７条の２第３項に規定する要件を満たしていない。 以上のとおり，本件補正は，特許法第１７条の２第３項の規定に違反するものであり，同法第１５９条第１項で読み替えて準用する同法第５３条第１項の規定により却下されるべきものである。 よって，上記補正の却下の決定の結論のとおり決定する。 第３　本願発明について １　本願発明 令和　１年１０月　２日にされた手続補正は，上記のとおり却下されたので，本願の請求項１ないし１０に係る発明は，平成３１年　１月３１日にされた手続補正により補正された特許請求の範囲の請求項９，及び平成２９年１０月２７日にされた手続補正書により補正された特許請求の範囲の請求項１ないし８，１０に記載された事項により特定されるものであるところ，その請求項７に係る発明（以下「本願発明」という。）は，その請求項７に記載された事項により特定される，次のとおりのものであり，引用する請求項５及び６に記載された事項は，次のとおりのものである。 「　　【請求項７】 先頭の部分にある多数の前記複数の符号化データビットを前記符号化ビットの最後のビット以降に移動させることにより前記複数の符号化ビットを再配置することを特徴とする請求項６に記載のエンコーダ。」 「　　【請求項５】 複数のデータビットを受信するように構成された入力部と、 複数の符号化ビットを生成するためにハミングコード符号化演算を用いて前記データを符号化するように構成されたプロセッサと、 前記複数の符号化ビットを直列リンクに順次出力するための出力部と、 を備え、 前記プロセッサは、前記複数の符号化ビットの連続した同一値の最大の長さを標準ハミングコードに対応する符号化ビットと比較して減少させるように構成され、 前記プロセッサは、前記複数のデータビットに対するハミングコード符号化演算を用いて複数のパリティビットを計算し、このとき、前記パリティビットの第１パリティビットは偶数パリティを用いて計算し、前記パリティビットの第２パリティビットは奇数パリティを用いて計算し、前記符号化ビットは前記データビットとインターリービングされたパリティビットを含むように構成され、 前記出力部は、順次、前記第１パリティビットを、前記第２パリティビットの前に出力するように構成され、 前記出力部は、順次、前記データビットの第１のシーケンスを、前記第１パリティビットと、前記第２パリティビットとの間に出力するように構成され、 前記出力部は、順次、前記データビットの第２のシーケンスを、前記第２パリティビットの後に出力するように構成され、 前記第２のシーケンスにおけるデータビットの数は、前記第１のシーケンスにおけるデータビットの数より大きいことを特徴とするエンコーダ。」 「　　【請求項６】 前記プロセッサは、前記複数の符号化ビットの連続した同一値の最大の長さを減少させるために前記複数の符号化ビットを再配置するように構成されることを特徴とする請求項５に記載のエンコーダ。」 ２　原査定の拒絶の理由 拒絶査定の理由である，平成３０年１０月２２日付け拒絶理由のうちの理由１は，次のとおりのものである。 「１．（新規事項）平成２９年１０月２７日付け手続補正書でした補正は、下記の点で外国語書面の翻訳文（又は誤訳訂正書による補正後の明細書、特許請求の範囲若しくは図面）に記載した事項の範囲内においてしたものでないから、特許法第１７条の２第３項に規定する要件を満たしていない。 ●理由１（新規事項）について ・請求項　６－８，１０ 請求項６、請求項１０は、それぞれ、請求項５、請求項９を引用しているところ、前者（請求項６，１０）は図８等に対応する発明であり、後者（請求項５，９）は図３等に対応する発明であり、明細書等でも異なる実施例として示されるものであり、それらを組み合わせることや、両技術をどのように関連させれば、同一値の長さの抑制に寄与するのか、また、どの程度効果が期待されるのか何ら開示がない。 また、請求項６を引用する請求項７，８についても同様である。」 ３　当審の判断 本願発明は，エンコーダに係る発明であって，プロセッサは，「前記複数のデータビットに対するハミングコード符号化演算を用いて複数のパリティビットを計算し、このとき、前記パリティビットの第１パリティビットは偶数パリティを用いて計算し、前記パリティビットの第２パリティビットは奇数パリティを用いて計算し、前記符号化ビットは前記データビットとインターリービングされたパリティビットを含むように構成され」（「発明特定事項Ａ」），「先頭の部分にある多数の前記複数の符号化データビットを前記符号化ビットの最後のビット以降に移動させることにより前記複数の符号化ビットを再配置する」（「発明特定事項Ｂ」）ことが特定されている。 そうすると，上記第２［理由］１（２）～（４）で検討したように，発明特定事項Ａと発明特定事項Ｂを，ともに備えた実施形態は，当初明細書等には記載がなく，当初明細書等から自明でもないから，当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において，新たな技術的事項を導入するものである。 したがって，平成２９年１０月２７日にされた手続補正は，当初明細書等に記載された事項の範囲内においてするものとはいえず，特許法１７条の２第３項に規定する要件を満たしていない。 第４　むすび 以上のとおり，平成２９年１０月２７日にされた手続補正は，特許法第１７条の２第３項に規定する要件を満たしていないから，本件出願は，特許を受けることができない。 よって，結論のとおり審決する。