2017-700263

特許第５９９２５９２号発明「キャッシュメモリシステム」の特許異議申立事件について、次のとおり決定する。

【結　論】 特許第５９９２５９２号の請求項１ないし１０に係る特許を維持する。

【理　由】 第１　手続の経緯 特許第５９９２５９２号の請求項１～１０に係る特許（以下、「本件特許」という。）についての出願は、平成２７年９月１６日に特許出願され、平成２８年８月２６日に特許権の設定登録がされ、その後、その特許に対し、特許異議申立人により特許異議の申立てがされたものである。 第２　本件発明 特許第５９９２５９２号の請求項１～１０の特許に係る発明（以下、それぞれ「本件発明１～１０」という。）は、その特許請求の範囲の請求項１～１０に記載された事項により特定されるとおりのものである。 第３　申立理由の概要 特許異議申立人は、主たる証拠として特開２０１５－０６０５７１号公報（甲第１号証）及び主たる証拠として特開２０１１－１２８７９２号公報（甲第２号証）を提出し、 （Ａ）本件発明１、２は、甲第１号証に記載された発明又は甲第２号証に記載された発明であり、特許法第２９条第１項第３号の規定に違反してなされたものであるから、請求項１、２に係る特許を取り消すべきものである旨主張し、また、 （Ｂ）本件発明１～１０は、甲第１号証に記載された発明に基づき、当業者が容易に発明をすることができたもの、又は甲第２号証に記載された発明に基づき、当業者が容易に発明をすることができたものであり、特許法第２９条第２項の規定に違反してなされたものであるから、請求項１～１０に係る特許を取り消すべきものである旨主張している。 第４　甲第１号証及び甲第２号証の記載 （１）甲第１号証（特に、段落【００３２】～【００４７】、図６～９を参照）には、 「Ｌ１キャッシュ４と、 ＭＲＡＭからなり、Ｌ１キャッシュ４よりもアクセス優先度が低く前記Ｌ１キャッシュ４の下位階層のＬ２キャッシュ５及びページマッピングキャッシュ６と、 ＴＬＢ３が有するページ単位のアクセスマップにおいて、あるページ内のすべてのラインの数に対して、データを格納したＬ２キャッシュ５に対応するラインの数が閾値を超えたか否かに応じて、ページ全体に渡ってアクセスが頻繁に発生するデータをページマッピングキャッシュ６に格納し、ページ内の特定のラインにアクセスが頻発する当該ラインのデータをＬ２キャッシュ５に格納する制御を行うＣＰＵ２と、を備えるキャッシュメモリシステム。」の発明が記載されている。 （２）甲第２号証（特に、段落【００２１】～【００２３】、【００３４】～【００３８】、【０２４９】、【０２５１】、【０２５５】～【０２７１】、図１を参照）には、 「それぞれ１次キャッシュメモリ６ａ～６ｃ、２次キャッシュメモリ７ａ～７ｃを備えるプロセッサ２ａ～２ｃと、主記憶装置として用いられる混成メモリ５とを具備し、 前記主記憶混成メモリ５は、 キャッシュメモリとして用いることのできる揮発性半導体メモリ５ａと、 アクセス速度がそれぞれ相違する不揮発性半導体メモリ５ｂと不揮発性半導体メモリ５ｃと、を備える情報処理装置。」の発明が記載されている。 第５　判断 （１）請求項１に係る発明について 請求項１に係る発明と甲第１号証又は甲第２号証に記載された発明とを対比すると、甲第１号証又は甲第２号証のいずれにも、「第１キャッシュメモリに対するアクセス状況に応じて、前記第２キャッシュメモリに格納すべき各データを」「アクセス速度がそれぞれ相違する」「前記複数の領域に分類して格納する制御を行う」ことが記載されていない。 したがって、請求項１に係る発明は、上記甲第１号証又は甲第２号証に記載された発明ではなく、また、上記甲第１号証又は甲第２号証に記載された発明から当業者が容易になし得るものではない。 特許異議申立人は、請求項１の「第２キャッシュメモリ」に関する点は、甲第１号証の「Ｌ２キャッシュメモリ５及びページマッピングキャッシュ６」の構成が相当すると主張しているが、甲第１号証には、Ｌ２キャッシュメモリ５のアクセス速度とページマッピングキャッシュ６のアクセス速度が相違することは記載されておらず、また、格納すべきデータを、Ｌ２キャッシュメモリ５とページマッピングキャッシュ６のどちらに格納するかは、Ｌ２キャッシュメモリ５へのアクセスが対応ページ全体に渡るか、対応ページの特定のラインに集中するかに応じて制御すると記載されているものの、Ｌ１キャッシュ４に対するアクセス状況に応じて制御することは何ら記載されておらず、単なる設計的事項ではないことから、甲第１号証に、請求項１の「第２キャッシュメモリ」に関する点が記載されているとは認められず、かかる主張は理由がない。 また、特許異議申立人は、請求項１の「第２キャッシュメモリ」に関する点は、甲第２号証の「不揮発性半導体メモリ５ｂ、５ｃ」の構成が相当すると主張しているが、甲第２号証には、そもそも不揮発性半導体メモリ５ｂ、５ｃをキャッシュメモリとして用いる具体的な態様が何ら記載されていないことから、甲第２号証に、請求項１の「第２キャッシュメモリ」に相当する構成が記載されているとは認められず、かかる主張は理由がない。仮に、甲第２号証の、プロセッサ２ａ～２ｃが備える２次キャッシュメモリ７ａ～７ｃが、請求項１の「第２キャッシュメモリ」に対応するとしても、甲第２号証には、各２次キャッシュメモリ７ａ～７ｃが、アクセス速度の相違する複数の領域を有する点について何ら記載されておらず、単なる設計的事項ではないため、甲第２号証に、請求項１の「第２キャッシュメモリ」に関する点が記載されているとは認められない。 よって、前記（Ａ）本件発明１、２は、甲第１号証に記載された発明又は甲第２号証に記載された発明であり、特許法第２９条第１項第３号の規定に違反してなされたものであるから、請求項１、２に係る特許を取り消すべきものであり、また、 （Ｂ）本件発明１～１０は、甲第１号証に記載された発明に基づき、当業者が容易に発明をすることができたもの、又は甲第２号証に記載された発明に基づき、当業者が容易に発明をすることができたものであり、特許法第２９条第２項の規定に違反してなされたものであるから、請求項１～１０に係る特許を取り消すべきものである との異議申立人の主張には理由がないから、それを認めることができない。 （２）請求項２～１０に係る発明について 請求項２～１０に係る発明は、請求項１に係る発明を更に減縮したものであるから、上記請求項１に係る発明についての判断と同様の理由により、上記甲第１号証又は甲第２号証に記載された発明ではなく、また上記甲第１号証又は甲第２号証に記載された発明から当業者が容易になし得るものではない。 以上のとおり、請求項１～１０に係る発明は、甲第１号証又は甲第２号証に記載された発明ではなく、また甲第１号証又は甲第２号証に記載された発明から当業者が容易に発明をすることができたものではない。 第６　むすび したがって、特許異議申立ての理由及び証拠によっては、請求項１～１０に係る特許を取り消すことはできない。 また、他に請求項１～１０に係る特許を取り消すべき理由を発見しない。 よって、結論のとおり決定する。