2024-701067

特許第７４７８０５９号発明「シリコンのドライエッチング方法」の特許異議申立事件について、次のとおり決定する。

結 論 特許第７４７８０５９号の請求項１～１１、２１に係る特許を維持する。

理 由 第１ 手続の経緯 特許第７４７８０５９号の請求項１～２１に係る特許（以下、「本件特許」という。）についての出願は、令和２年８月５日に出願され、令和６年４月２３日にその特許権の設定登録がされ、同年５月２日に特許掲載公報が発行された。その後、請求項１～１１、２１に係る特許に対し、同年１０月３１日に特許異議申立人 川嶋健太（以下、「申立人」という。）により、特許異議の申立てがされたものである。 第２ 本件発明 本件特許の請求項１～１１、２１に係る発明（以下、それぞれ「本件発明１」～「本件発明１１」、「本件発明２１」といい、まとめて、「本件発明」ともいう。）は、その特許請求の範囲の請求項１～１１、２１に記載された事項により特定される次のとおりのものである。 「【請求項１】 シリコン基板表面にアスペクト比の異なる凹部パターンをエッチングレートの差なく形成するドライエッチング方法であって、 前記シリコン基板上に開口パターンを有するマスクパターンを形成するマスクパターン形成工程と、 前記マスクパターンに応じて、第１ガスを導入して前記シリコン基板にデポ層を形成するデポ工程と、 前記マスクパターンに応じて、第２ガスを導入して前記シリコン基板にドライエッチング処理をおこなうドライエッチング工程と、 第３ガスを導入してアッシング処理するアッシング工程と、 を有し、 前記アッシング工程において、前記マスクパターンにおける前記開口パターンの内縁に付着した前記デポ層を除去し、 前記アッシング工程を、前記ドライエッチング工程の後におこない、 前記デポ工程と前記ドライエッチング工程とを繰り返しておこない、 前記アッシング工程を、前記デポ工程の前におこなう、 ことを特徴とするシリコンのドライエッチング方法。 【請求項２】 前記アッシング工程と前記デポ工程と前記ドライエッチング工程とを、同一のチャンバ内でおこなう、 ことを特徴とする請求項１記載のシリコンのドライエッチング方法。 【請求項３】 前記アッシング工程において、前記第３ガスが酸素ガスを含む ことを特徴とする請求項１記載のシリコンのドライエッチング方法。 【請求項４】 前記アッシング工程が、前記シリコン基板表面に対して前記凹部パターンを形成する方向への異方性を有する異方性プラズマ処理により処理される ことを特徴とする請求項３記載のシリコンのドライエッチング方法。 【請求項５】 前記マスクパターン形成工程で形成される前記マスクパターンが、前記アッシング工程による処理で除去されないハードマスクである ことを特徴とする請求項３記載のシリコンのドライエッチング方法。 【請求項６】 前記デポ工程において、前記第１ガスがフルオロカーボンを含む ことを特徴とする請求項１記載のシリコンのドライエッチング方法。 【請求項７】 前記デポ工程が、前記シリコン基板表面に対して前記凹部パターンを形成する方向への異方性を有する異方性プラズマ処理により処理される ことを特徴とする請求項６記載のシリコンのドライエッチング方法。 【請求項８】 前記ドライエッチング工程において、前記第２ガスがフッ化硫黄を含む ことを特徴とする請求項１記載のシリコンのドライエッチング方法。 【請求項９】 前記ドライエッチング工程において、前記第２ガスが酸素を含む ことを特徴とする請求項８記載のシリコンのドライエッチング方法。 【請求項１０】 前記ドライエッチング工程において、前記第２ガスがフッ化シリコンを含む ことを特徴とする請求項９記載のシリコンのドライエッチング方法。 【請求項１１】 前記ドライエッチング工程が、前記シリコン基板表面に対して前記凹部パターンを形成する方向への異方性を有する異方性プラズマ処理により処理される ことを特徴とする請求項８記載のシリコンのドライエッチング方法。 【請求項２１】 前記デポ工程において形成される前記デポ層の厚さは、前記開口パターンにおけるエッチング深さおよびアスペクト比に応じて、径寸法の小さい前記開口パターンに対応する底部に比べて、径寸法の大きい前記開口パターンに対応する底部における膜厚が大きい、 ことを特徴とする請求項１または２０記載のシリコンのドライエッチング方法。」 第３ 申立理由の概要 申立人は、証拠として甲第１号証～甲第６号証（以下、「甲１」～「甲６」という。）を提出し、以下の理由により、請求項１～１１、２１に係る特許を取り消すべきものである旨主張している。 １ 申立理由１（進歩性） 本件請求項１～１１、２１に係る発明は、甲１に記載された発明及び周知技術（甲２～甲６）に基いて、その発明の属する技術の分野における通常の知識を有する者（以下、「当業者」という。）が容易に発明をすることができたものであるから、請求項１～１１、２１に係る特許は、特許法第２９条第２項の規定に違反してされたものである。 ２ 申立理由２（サポート要件） 本件請求項１～１１、２１に係る発明は、発明の詳細な説明に記載されたものではないから、請求項１～１１、２１に係る特許は、特許法第３６条第６項第１号に規定する要件を満たしていない特許出願に対してされたものである。 ３ 申立理由３（明確性要件） 本件請求項１～１１、２１に係る発明は、明確でないから、請求項１～１１、２１に係る特許は、特許法第３６条第６項第２号に規定する要件を満たしていない特許出願に対してされたものである。 ［証拠方法］ 甲１：特開２０１４－６３８６６号公報 甲２：再公表特許ＷＯ２０１７／２１７１３２号 甲３：特開２００６－６００８９号公報 甲４：田中宏幸 外６名、「ミニマル深掘りエッチング・マイクロローディング特性解析」、第６５回応用物理学会春季学術講演会講演予稿集、応用物理学会、２０１８年、２０ｐ－Ｃ１０１－８ 甲５：勝沼隆幸 外３名、「原子層堆積装置およびエッチング装置を組み合わせた極微細パターンニング形成」、表面科学、Ｖｏｌ．３８、Ｎｏ．５、２０１７年、ｐｐ．２１０～２１５ 甲６：特開２０１９－４０５７号公報 第４ 申立理由１（進歩性）について １ 甲号証の記載及び甲号証に記載された発明 （１）甲１（特開２０１４－６３８６６号公報） ア 甲１には、以下の記載がある（当審注：下線は当審が付与した。以下、同様である。）。 「【請求項１】 シリコン基板上にマスク層を形成するマスク層形成工程と、 前記マスク層をマスクとして前記シリコン基板の厚さ方向にプラズマエッチングを行うプラズマエッチング工程と、前記プラズマエッチング工程により形成された孔の内壁に保護膜を堆積させるプラズマデポジション工程とを交互に繰り返すことで前記シリコン基板に孔を形成する孔形成工程と、 前記保護膜を選択的に除去する保護膜除去工程と、 前記保護膜が除去された前記孔の内壁を選択的にエッチングして前記孔の側壁を平坦化する側壁平坦化工程と、 を含むことを特徴とするシリコン基板の加工方法。」 「【００２１】 シリコン基板１は、シリコン基板単体又はＳＯＩ（シリコン・オン・インシュレーター）基板とする。本例ではシリコン基板の場合について説明するが、ＳＯＩ基板の場合も同様に加工することが出来る。 【００２２】 マスク層２は、フォトリソグラフィ技術やエッチング技術を用いて形成する。マスク層２の材料は、例えば、ＳｉＯ２又は金、白金、クロム等の金属膜などで、ボッシュプロセスでシリコンとの選択比が良好な材料とする。 【００２３】 ＜孔形成工程＞ 次に、図１（ｂ）に示すように、マスク層２をマスクとし、エッチングガスをＳＦ6、デポジションガスをＣ4Ｆ8として、ボッシュプロセスにより孔３を形成する。即ち、マスク層２をマスクとしてシリコン基板１の厚さ方向にプラズマエッチングを行うプラズマエッチング工程と、プラズマエッチング工程により形成された孔の内壁に保護膜を堆積させるプラズマデポジション工程とを交互に繰り返して孔３を形成する。形成された孔３の側壁３’にスキャロップによる凹凸が発生し、保護膜４が堆積した状態となっている。孔３は、用途に応じてシリコン基板１を貫通させる場合と貫通させない場合がある。本例ではシリコン基板１を貫通させる場合について述べるが、貫通させない場合についても同様に加工することが出来る。 【００２４】 ＜保護膜除去工程＞ 次に、図１（ｃ）に示すように、保護膜４を選択的に除去する。保護膜４は、例えば、酸素プラズマを利用したプラズマアッシングやハイドロフルオロエーテル系の有機溶剤に浸漬させて超音波洗浄する方法で除去することが出来る。この方法によれば、保護膜４のみを選択的に除去してシリコン基板１はエッチングしないため、側壁３’のスキャロップが露出した状態となる。」 「【図１】 ［図：0001420363000001.jpg］ 」 イ 甲１に記載された発明 上記アの記載によれば、甲１には、以下の発明（以下、「甲１発明」という。）が記載されているといえる。（当審注：括弧内は根拠となる甲１の段落番号等である。）。 「シリコン基板上にマスク層を形成するマスク層形成工程と、 前記マスク層をマスクとして前記シリコン基板の厚さ方向にプラズマエッチングを行うプラズマエッチング工程と、前記プラズマエッチング工程により形成された孔の内壁に保護膜を堆積させるプラズマデポジション工程とを交互に繰り返すことで前記シリコン基板に孔を形成する孔形成工程と、 前記保護膜を選択的に除去する保護膜除去工程と、 前記保護膜が除去された前記孔の内壁を選択的にエッチングして前記孔の側壁を平坦化する側壁平坦化工程と、 を含むことを特徴とするシリコン基板の加工方法であって、（【請求項１】） プラズマエッチングは、エッチングガスをＳＦ6として行い、保護膜は、デポジションガスをＣ4Ｆ8として堆積し、（【００２３】） 保護膜は、酸素プラズマを利用したプラズマアッシングで除去する、（【００２４】） シリコン基板の加工方法。」 （２）甲２（再公表特許ＷＯ２０１７／２１７１３２号公報） 甲２には、以下の記載がある。 「【００３２】 次に、レジスト４０の上から異方性プラズマエッチングを行い、貫通孔１１Ａを形成する（図３（ｃ））。この工程で形成される貫通孔１１Ａは、半導体基板１０の裏面１０ｂから半導体基板１０を貫通して絶縁膜２１にまで達する深さとする。なお、この工程においては絶縁膜２１の一部までエッチングで掘削してもよく、この場合、貫通孔１１Ａは絶縁膜２１の途中深さに達する程度の深さに形成される。 ・・・ 【００３７】 まず、半導体基板１０の裏面１０ｂに形成された絶縁膜３０Ａを保護する炭素含有薄膜５０を成膜する（図４（ｅ））。炭素含有薄膜５０は、低イオンエネルギー状態（例えば、基板バイアス１００Ｖ以下）で、例えばフルオロカーボン（ＣＦ４、Ｃ４Ｆ８、Ｃ４Ｆ６等）、ハイドロフルオロカーボン（ＣＨＦ３、ＣＨ２Ｆ２、ＣＨ３Ｆ、Ｃ５ＨＦ７等）の少なくとも１つをプロセスガスとするプラズマにより成膜することができる。 ・・・ 【００４０】 次に、炭素含有薄膜５０をマスクとする異方性プラズマエッチングにより、貫通孔１１Ａの底を掘削する（図４（ｆ））。この異方性プラズマエッチングは、高イオンエネルギー状態（例えば、基板バイアス５００Ｖ以上）で、フルオロカーボン（ＣＦ４、Ｃ４Ｆ８、Ｃ４Ｆ６等）、ハイドロフルオロカーボン（ＣＨＦ３、ＣＨ２Ｆ２、ＣＨ３Ｆ、Ｃ５ＨＦ７等）の少なくとも１つをプロセスガスとするプラズマによりエッチングを行う。なお、プロセスガスには、ハイドロカーボン（ＣＨ４、Ｃ２Ｈ４等）、Ｈｅ、Ａｒ、Ｏ２、ＣＯ、Ｎ２の少なくとも１つを含んでもよい。このとき、炭素含有薄膜５０の成膜時に比べてガスケミストリ中のＣ比率を小さくして過剰ポリマーによる貫通孔１１Ａの開口部の閉塞を防止する。この異方性エッチングは、半導体基板１０の裏面１０ｂに形成した炭素含有薄膜５０がエッチングにより消失しない程度の時間とする。 【００４１】 次に、炭素含有薄膜５０をアッシングにより除去する（図５（ｇ））。このアッシングは、例えばＯ２、Ｈ２、Ｎ２を含むプラズマ放電により行い、炭素含有薄膜５０を除去するとともに、異方性プラズマエッチング中に付着したＣポリマーを除去する。処理時間は、炭素含有薄膜５０及び貫通孔１１Ａの内部に付着したＣポリマーを十分に除去可能な時間に設定すればよい。 【００４２】 その後、図４（ｅ）～図５（ｇ）と同様の炭素含有薄膜５０のプラズマ成膜、炭素含有薄膜５０をマスクとするプラズマエッチング、炭素含有薄膜５０やエッチング中に付着したＣポリマーを除去するアッシング（図５（ｈ）～図６（ｊ））を短周期で繰り返し行う。このように、プラズマ成膜、プラズマエッチング、アッシングを短周期で繰り返し行うことにより、貫通孔１１Ａの底を徐々に掘削していくことができる。この繰り返し処理は、貫通孔１１Ａの底が金属膜２２に達して貫通孔１１が形成されるまで行う。 【００４３】 以上のように、本実施形態によれば、プラズマ成膜、プラズマエッチング、アッシングの短周期での繰り返しで貫通孔１１Ａの底を掘削して貫通孔１１を形成しているため、この処理の中でリソグラフィ技術が不要化し、同じプラズマ装置の中で処理を完了できる。また、各回のプラズマ成膜処理で形成する炭素含有薄膜５０が薄くて済むため、炭素含有薄膜５０による貫通孔１１Ａの開口幅の圧迫が少なくて済み、貫通孔１１Ａの底の加工が安定する。また、炭素含有薄膜５０は除去が容易であり、後のプロセスへの影響を最小限に止めることができる。」 （３）甲３（特開２００６－６００８９号公報） 甲３には、以下の記載がある。 「【０００６】 従って、前記特許文献１に記載されている方法を採用した場合、エッチング工程及び重合工程のいずれであっても、異方性エッチングに際して不要となる溝の底面に形成される保護膜の除去は、専ら、化学的反応性の極めて低いプラズマ中のイオン（例えば、Ａｒイオン）などによる、物理的衝撃による効果に依存することになる。」 「【００２９】 なお、エッチング工程においてはエッチングガスのＳＦ6に加え、例えば酸素ガスをプラズマ発生室１１内に一時的に同時に供給することを妨げるものではなく、また、保護膜を堆積させる工程においても、Ｃ4Ｆ8ガスと酸素ガスを一時的に同時に供給することもできる。例えば、ＳＦ6ガスと酸素ガスを同時にプラズマ化することにより、シリコンのエッチング能力は低下するが、ＳＦ6プラズマ中の硫黄成分と酸素プラズマとの反応により、排気装置又は通路部材内への硫化物の析出を抑制することができるからである。」 ・・・ 【００３３】 そこでこの発明では、図４に示すごとく、エッチングガスａによるエッチング工程の後に酸素を含む酸化性ガスｂのみのプラズマステップを加え、その後、保護膜形成ガスｃによる保護膜形成工程に入る３ステップを基本としたスイッチングプロセスとしている。すなわち、酸素プラズマステップにより、ＳＦ6エッチング後の取りきれなかった過剰な保護膜を確実に除去するものである。 【００３４】 この発明において、酸素を含む酸化性ガスをプラズマ化して前記シリコン材に曝す工程は、その酸素量や処理時間等はエッチング処理対象空間の形状やエッチング、保護膜形成条件などに応じて適宜選定される。好ましくは、高周波電力は、コイル側に８００Ｗ、及び基台側に２０Ｗを印加し、また、処理室内圧力は、５．０Ｐａとし、処理時間は、１０秒である。」 「【実施例】 【００３９】 図１に示すような２段形状のエッチングを前述の図３に示すプラズマエッチング装置で、エッチング条件を変化させたり、従来工程とこの発明の工程とを実施し、エッチング後の形状性を評価した。 【００４０】 基板表面に最初に最も深くエッチングする部分に合わせた開口幅を持つエッチングマスクと、次の深さの部分に合わせた開口幅を持つエッチングマスク３積層して設け、まず最初の異方性エッチングを行い、次に最初のエッチングマスクを除去し、更に異方性エッチングを行う工程で、従来のエッチング工程と保護膜形成工程のスイッチングプロセスを行った。」 「【図３】 ［図：0001420363000002.jpg］ 【図４】 ［図：0001420363000003.jpg］ 」 （４）甲４（田中宏幸 外６名、「ミニマル深掘りエッチング・マイクロローディング特性解析」、第６５回応用物理学会春季学術講演会講演予稿集、応用物理学会、２０１８、２０ｐ－Ｃ１０１－８） ア 甲４には、以下の記載がある。 （ア）「ミニマルファブにおいて、我々は既に2sec サイクル高速ガス置換 ICP(Inductively Coupled Plasma）ボッシュ深掘りエッチング[2]装置を開発し、250μｍ幅の Si 基板スキャロップフリー貫通エッチングに成功している。ただし、このときのアスペクト比（加工パターン寸法に対するエッチング深さ寸法比）は1 程度だった。したがって、今後の課題は、高アスペクト比(深さが幅よりも遙かに深い深さ/幅比率)においても精度良く垂直にかつ効率的にエッチングすることである。ここで、異なるアスペクト比が混在するパターンをエッチングすると、高アスペクト比側でマイクロローディング効果[3]（加工パターン寸法とともにエッチングレートや選択比が変化する現象）によりエッチング速度低下が顕著になることが知られている。所望の加工深さを得るためにエッチング時間を長くするとマスクが後退し、下地が露出したところでは過剰なオーバーエッチに曝される等の問題があった。これらは、エッチャントが開放空間に比べ狭小空間で供給不足になるか、不要生成物の排出能力が足りないためと考えられるが、実際に何が重要かを科学的に検討する必要がある。そこで、実際にどのような物理量がマイクロローディング効果に作用するのかを検討したので報告する。」（１２～２３行） （イ）「 ［図：0001420363000004.jpg］ ［図：0001420363000005.jpg］ 」 イ 甲４に記載された事項 上記ア（ア）には、2sec サイクル高速ガス置換 ICP(Inductively Coupled Plasma）ボッシュ深掘りエッチング処理において、異なるアスペクト比が混在するパターンをエッチングすると、高アスペクト比（深さが幅よりも遙かに深い深さ/幅比率）側でマイクロローディング効果（加工パターン寸法とともにエッチングレートや選択比が変化する現象）によりエッチング速度低下が顕著になることが記載されている。 また、上記ア（イ）の【図３】から、アスペクト比が大きくなるほどエッチングレートが低下し、マイクロローディング効果が影響していることが見て取れる。 以上から、甲４には、2sec サイクル高速ガス置換 ICP(Inductively Coupled Plasma）ボッシュ深掘りエッチング処理において、加工パターン寸法とともにエッチングレートや選択比が変化する現象であるマイクロローディング効果が作用することが記載されているといえる。 （５）甲５（勝沼隆幸 外３名、「原子層堆積装置およびエッチング装置を組み合わせた極微細パターンニング形成」、表面科学、Ｖｏｌ．３８、Ｎｏ．５、２０１７、ｐｐ．２１０～２１５） ア 甲５には、以下の記載がある。 「近年，半導体デバイスの高集積化，微細化の進行に伴い，パターン寸法（critical dimension, CD）の制御性が重要になってきている。とりわけ，Patterning工程においては，様々なパターンに対してパターン差なくCDを縮小することが要求される。また，5/7 nm世代の微細パターンに対しては，原子層レベルでCDをコントロールする技術が求められている。これらの課題を克服するためには，表面反応をこれまで以上に緻密に制御することが必要である。そこで，我々は原子レベルで表面を制御できる原子層堆積技術（Atomic layer Deposition, ALD)1)に着目し，微細エッチングプロセスへの応用を試みた。その結果，ALDとエッチングを融合させた新しいプロセスフローが開発された。本手法により，Patterning工程において，CD loadingを発生させずに原子レベルでCD shrink量を制御できる2, 3)。本稿では，この新規技術を最先端のパターンサンプルに適用した結果を報告する。 Patterning工程にて求められるCD制御技術については，次の三つの観点から考えることができる。一つ目は，ウェハ面内におけるCD均一性，二つ目はパターンエッジのバラツキ（Line edge roughness, LER）およびパターン幅のバラツキ（Linewidth roughness, LWR）の低減，そして三つ目がCD loadingの発生しないCD shrink技術の実現である。ウェハ面内のCD均一性に関しては，エッチング装置に搭載されている面内制御ノブによるCD分布の最適化が一般的である。また，LER,LWRに対しては，DC重畳プラズマ（DC superimposition plasma）を利用したレジストキュアプロセスにて低減できることが知られている4)。一方，パターンの疎密差に起因したCD loadingについては，根本的な改善手法がないため，新たな改善技術の提案が望まれている。 従来のCD shrink技術では，多層レジストマスク工程において，Siを含有した反射防止膜（Anti-reflect coating, ARC）をエッチングする際に，フルオロカーボン（Fluorocarbon,FC）膜を用いてCDの制御が行われている。しかしながら，FC膜はパターンの疎密に依存して不均一に形成される。これは，パターンのアスペクト比（Aspect ratio, A/R）の影響で，各パターンエリアに到達するFCラジカル量が異なるためである5)。このため，パターン密度が低いほど，CD shrink量が大きくなるCD loadingが引き起こされる。このように，FC膜を利用した従来のCD shrink技術では，原理的にCD loadingを回避することができない。 この課題克服のため，ALDとエッチングフローを組み合わせた新規CD shrink技術の開発が行われた。多層レジストマスク工程にALDによるCD制御技術を適用し，新たなプロセスフローを構築した。ALDプロセスでは，原材料となるSi Precursorの吸着とO2 プラズマによる酸化を繰り返すことで，SiO2の成膜を試みる。ALDによる成膜過程は自己律速型（Self-limited）反応であるため，CD loadingのないCD shrink，原子レベルでのCD制御および良好な面内均一性が期待される。加えて，Patterning工程の課題の一つであるLER，LWR低減への効果にも着目した。」（ｐｐ．２１０左欄～ｐｐ．２１１左欄） 「 ［図：0001420363000006.jpg］ 」（ｐｐ．２１２右欄） 「5/7 nm世代で求められる微細加工技術に対して開発された，ALDとエッチングフローを融合させたCD shrink技術を，最先端のPatterning工程に適用した。 ALDは，Self-limited反応を利用しているため，CVDによる成膜では達成困難なパターン依存のない，均一な成膜を行うことが可能である。このALDを多層レジストマスク工程と組み合わせることによって，様々なパターンにおいてCD loadingなくCDを縮小できることを実証した。また，CD shrink量は，ALDのサイクル数にて，精密に原子層レベルで制御できる。加えて，ウェハ面内において，バラツキなく均一にCDを縮小することが可能である。さらに，ALDの適用によって，Patterning工程の課題の一つであるLER, LWRを低減可能であることを明らかにした。このように，ALDによるCD shrink技術は，Patterning工程の課題であるウェハ面内均一性，LER,LWRおよびCD loadingをトレードオフなく改善することが可能である。 5/7 nm世代の微細加工においては，表面反応を緻密に制御することが非常に重要になっている。これまで見てきたように，ALDのSelf-limitedな反応は表面の微細制御に対して大きな可能性を秘めている。このため，ALDプロセスの他エッチング工程への展開が検討されていくと思われる。また，エッチングにおいても表面反応を原子レベルで制御すべく原子層エッチング技術（Atomic layer Etching, ALE）を適用あるいは応用したエッチング技術の開発が行われており7,8)，今後ますます，原子レベルでのパターン加工技術の開発が加速されていくと考えられる。」（ｐｐ．２１５左欄～右欄） イ 甲５に記載された事項 上記アによれば、甲５には、微細エッチングプロセスにおいて、パターン寸法の制御性が重要であることが記載されているといえる。 （６）甲６（特開２０１９－４０５７号公報） 甲６には、以下の記載がある。 「【０００４】 ＳＦ６とＯ２の混合ガスをプラズマ分解して、Ｓｉの異方性エッチングを行う手法において、ＳＦ６が分解して生成するＦラジカルが、Ｓｉをエッチングする（Ｆ＋Ｓｉ→ＳｉＦ４）。このエッチング反応は、等方性エッチングのため、異方性エッチングを行うためには、側壁に保護膜を付着させ、側壁のエッチング反応を抑制する必要がある。ＳＦ６／Ｏ２の混合ガス系では、Ｏによる側壁の酸化と、エッチング生成物であるＳｉＦ４が再分解されたＳｉとＯの反応によるＳｉＯｘのデポ膜によって側壁が保護される。エッチング生成物であるＳｉＦ４が不足する場合は、ＳｉＦ４をガスとして供給する（図１４）。」 ２ 本件発明１について （１） 対比 本件発明１と甲１発明とを対比する。 ア 甲１発明は、「シリコン基板上にマスク層を形成」し、「前記マスク層をマスクとして前記シリコン基板の厚さ方向にプラズマエッチングを行うプラズマエッチング工程と、前記プラズマエッチング工程により形成された孔の内壁に保護膜を堆積させるプラズマデポジション工程とを交互に繰り返すことで前記シリコン基板に孔を形成する」するものである。 ここで、プラズマエッチングがドライエッチングであることは、本件特許の出願当時における技術常識であるから、甲１発明は、シリコン基板表面に孔を形成するドライエッチング方法であるといえる。 一方、本件発明１の「凹部パターン」について、本件特許の願書に添付した明細書（以下、本件明細書）という。）の【００３３】には「凹部パターン（ホールやトレンチなどの凹形状）」と記載されているから、本件発明１の「凹部パターン」は、ホール、すなわち、孔を含むものであるといえる。 そうすると、甲１発明の「孔」は、本件発明１の「凹部パターン」に相当し、本件発明１と甲１発明とは、シリコン基板表面に凹部パターンを形成するドライエッチング方法である点で共通する。 イ 甲１発明は、「シリコン基板上にマスク層を形成」し、「前記マスク層をマスクとして」、「前記シリコン基板に孔を形成する」ものであるから、「マスク層」は開口パターンを有するマスクパターンであるといえ、甲１発明は、シリコン基板上に開口パターンを有するマスクパターンを形成するマスクパターン形成工程を有しているといえる。 そうすると、本件発明１と甲１発明とは、「前記シリコン基板上に開口パターンを有するマスクパターンを形成するマスクパターン形成工程」を有する点で共通する。 ウ 甲１発明は、「前記マスク層をマスクとして前記シリコン基板の厚さ方向にプラズマエッチングを行うプラズマエッチング工程と、前記プラズマエッチング工程により形成された孔の内壁に保護膜を堆積させるプラズマデポジション工程」を含み、「保護膜は、デポジションガスをＣ4Ｆ8として堆積」するものであるから、マスク層に応じて、デポジションガスを導入してシリコン基板に保護膜を形成するプラズマデポジション工程を有しているといえる。 そうすると、甲１発明の「デポジションガス」、「保護膜」、「プラズマデポジション工程」は、本件発明１の「第１ガス」、「デポ層」、「デポ工程」に相当し、本件発明１と甲１発明とは、「前記マスクパターンに応じて、第１ガスを導入して前記シリコン基板にデポ層を形成するデポ工程」を有している点で共通する。 エ 甲１発明は、「前記マスク層をマスクとして前記シリコン基板の厚さ方向にプラズマエッチングを行うプラズマエッチング工程」を含み、「プラズマエッチングは、エッチングガスをＳＦ6として行」うものであるから、マスク層に応じて、エッチングガスを導入してシリコン基板にプラズマエッチングを行うプラズマエッチング工程を有しているといえる。 そうすると、甲１発明の「エッチングガス」、「プラズマエッチング」、「プラズマエッチング工程」は、本件発明１の「第２ガス」、「ドライエッチング処理」、「ドライエッチング工程」に相当し、本件発明１と甲１発明とは、「前記マスクパターンに応じて、第２ガスを導入して前記シリコン基板にドライエッチング処理をおこなうドライエッチング工程」を有している点で共通する。 オ 甲１発明の、「保護膜」は、「前記マスク層をマスクとして前記シリコン基板の厚さ方向にプラズマエッチングを行うプラズマエッチング工程」「により形成された孔の内壁に」「堆積」されるものである。 また、甲１発明は、「前記保護膜を選択的に除去する保護膜除去工程」を含み、「保護膜は、酸素プラズマを利用したプラズマアッシングで除去する」ものである。 ここで、「酸素プラズマを利用したプラズマアッシング」が、酸素ガスを導入して行うものであることは、本件特許の出願当時の技術常識である。 そうすると、甲１発明は、酸素ガスを導入してアッシング処理するアッシング工程を有し、アッシング工程において、マスク層における孔の内縁に付着した保護膜を除去しているといえ、上記酸素ガスは、本件発明１の「第３ガス」に相当する。 そうすると、本件発明１と甲１発明とは、「第３ガスを導入してアッシング処理するアッシング工程」を有し、「前記アッシング工程において、前記マスクパターンにおける前記開口パターンの内縁に付着した前記デポ層を除去し」ている点で共通する。 カ 甲１発明は、「孔形成工程」において「前記プラズマエッチング工程により形成された孔の内壁に保護膜を堆積させ」、「保護膜は、酸素プラズマを利用したプラズマアッシングで除去する」ものであるから、アッシング工程を、プラズマエッチング工程の後におこなっているといえる。 そうすると、本件発明１と甲１発明とは、「前記アッシング工程を、前記ドライエッチング工程の後におこな」う点で共通する。 キ 甲１発明は、「プラズマエッチング工程」と、「プラズマデポジション工程とを交互に繰り返す」ものであるから、プラズマでポジション工程とプラズマエッチング工程とを繰り返しておこなうものである。 そうすると、本件発明１と甲１発明とは、「前記デポ工程と前記ドライエッチング工程とを繰り返しておこなう」点で共通する。 ク 以上によれば、本件発明１と甲１発明との一致点、相違点は以下のとおりとなる。 ＜一致点＞ 「シリコン基板表面に凹部パターンを形成するドライエッチング方法であって、 前記シリコン基板上に開口パターンを有するマスクパターンを形成するマスクパターン形成工程と、 前記マスクパターンに応じて、第１ガスを導入して前記シリコン基板にデポ層を形成するデポ工程と、 前記マスクパターンに応じて、第２ガスを導入して前記シリコン基板にドライエッチング処理をおこなうドライエッチング工程と、 第３ガスを導入してアッシング処理するアッシング工程と、 を有し、 前記アッシング工程において、前記マスクパターンにおける前記開口パターンの内縁に付着した前記デポ層を除去し、 前記アッシング工程を、前記ドライエッチング工程の後におこない、 前記デポ工程と前記ドライエッチング工程とを繰り返しておこなう、 シリコンのドライエッチング方法。」 ＜相違点＞ 相違点１：シリコン基板表面に形成する凹部パターンについて、本件発明１は、「アスペクト比の異なる凹部パターンをエッチングレートの差なく形成する」のに対し、甲１発明は、そのような構成を有していない点 相違点２：本件発明１は、「前記アッシング工程を、前記デポ工程の前におこなう」のに対し、そのような構成を有していない点。 イ 相違点についての判断 （ア）相違点１について検討するに、上記１（４）イで示したとおり、甲４には、2sec サイクル高速ガス置換 ICP(Inductively Coupled Plasma）ボッシュ深掘りエッチング処理において、加工パターン寸法とともにエッチングレートや選択比が変化する現象であるマイクロローディング効果が作用することが記載されており、また、上記１（５）イで示したとおり、甲５には、微細エッチングプロセスにおいて、パターン寸法の制御性が重要であることが記載されている。 しかし、甲４、甲５のいずれにも、シリコン基板表面に形成する凹部パターンについて、「アスペクト比の異なる凹部パターンをエッチングレートの差なく形成する」ことは記載も示唆もされていない。 また、甲２、甲３、甲６のいずれにも、シリコン基板表面に形成する凹部パターンについて、「アスペクト比の異なる凹部パターンをエッチングレートの差なく形成する」ことは記載も示唆もされていない。 そうすると、甲１発明に、甲２～甲６に記載された事項を適用しても、相違点１に係る本件発明１の構成は得られない。 したがって、甲１発明において、「シリコン基板」表面にアスペクト比の異なる「孔」をエッチングレートの差なく形成すること、すなわち、相違点１に係る本件発明１の構成とすることは、当業者にとって容易に想到し得るものであるとはいえない。 よって、相違点２について検討するまでもなく、本件発明１は、甲１発明及び甲２～甲６に記載された事項に基づいて、当業者が容易に想到し得たものとはいえない。 ウ 小括 以上から、本件発明１は、甲１発明及び甲２～甲６に記載された事項に基づいて、当業者が容易に発明をすることができたものではない。 ３ 本件発明２～１１、２１について 本件発明２～１１、２１は、本件発明１の全ての構成を有するものであるから、本件発明１と同様の理由により、甲１発明及び甲２～甲６に記載された事項に基づいて、当業者が容易に発明できたものではない。 ４ まとめ 以上のとおりであるから、申立理由１には理由がない。 第５ 申立理由２（サポート要件）について １ 申立人は、特許異議申立書の１６ページ４行～１７ページ１６行において、「シリコン基板表面にアスペクト比の異なる凹部パターンをエッチングレートの差なく形成する」ためには、本件明細書の【００５４】、【００５６】の記載から、デポ層に堆積する膜厚を精度よくコントロールするとともに、エッチングの条件を精度よくコントロールする必要があると解することができ、これらの条件について、本件明細書【０２２３】～【０２４５】の実験例１～実験例６に記載され、実験例の結果を考察している【０２３８】には、「上記の結果から、本発明としては、以下のように設定することが重要である。」と記載され、【０２３９】に記載のように「１３．５６＆２ＭＨｚ ｄｕａｌ ｆｒｅｑｕｅｎｃｙ ＩＣＰによりデポジションカバレージを最適化し、より短時間でＶｉａ底部に確実にデポジションを堆積させる。」こと、【０２４２】に記載のように「ＳｉＯｘ保護膜形成は１３．５６＆２ＭＨｚ ｄｕａｌ ｆｒｅｑｕｅｎｃｙ ＩＣＰにより実現する。」ことを重要であることとして挙げている。 しかし、請求項１には、異方性プラズマ処理が、シリコン基板に対向配置される電極に対して前記シリコン基板表面の中央部と周縁部とで周波数の異なる交流電圧を印加して誘導結合プラズマを発生させて処理することも、中央部と周縁部との各々の周波数についても一切規定されていないため、中央部と周縁部とで同じ周波数の交流電圧を印加してプラズマ処理を行う構成も請求項１には、含まれている一方で、中央部と周縁部とで同じ周波数の交流電圧を印加してプラズマ処理を行って、凹部パターンをエッチングレートの差なく形成するドライエッチング方法およびその条件について、明細書には一切開示がない結果、請求項１に記載の発明及び請求項１に従属する請求項２～１１、２１の発明は、明細書の適切なサポートがなく、特許請求の範囲に記載した特許を受けようとする発明が、発明の詳細な説明に記載したものではない旨主張している。 ２ 本件明細書の【０００８】には、「本発明は、上記の事情に鑑みてなされたもので、以下の目的を達成しようとするものである。 １．ＲＩＥ－ｌａｇの発生を解消すること。」と記載されている。 ここで、「ＲＩＥ－ｌａｇ」とは、本件明細書【０００６】に記載されているとおり、「プラズマエッチングにおいてマスク開口の大きさによりエッチング速度に差が出る現象のこと」である。 そうすると、本件発明が解決しようとする課題は、ＲＩＥ－ｌａｇの発生を解消すること、すなわち、プラズマエッチングにおいてマスク開口の大きさによりエッチング速度に差が出る現象の発生を解消することである。 一方、本件発明１は、「シリコン基板表面にアスペクト比の異なる凹部パターンをエッチングレートの差なく形成する」ものであるから、プラズマエッチングにおいてマスク開口の大きさによりエッチング速度に差が出る現象の発生を解消している、すなわち、上記課題を解決し得るものといえる。 また、本件発明２～１１、２１は、本件発明１の本件発明１の全ての構成を有するものであるから、本件発明１と同様に、上記課題を解決し得るものといえる。 ３ 本件明細書の【００５５】には、「また、ドライエッチング工程Ｓ０６において処理条件、プラズマの異方性、および、デポ層Ｄ１によって、開口パターンＭＳ，ＭＬに対応する側壁ＶＳｑ，ＶＬｑに及ぼすエッチングの影響を極めて低減させる。これにより、側壁ＶＳｑ，ＶＬｑがシリコン基板Ｓの表面と垂直で、かつ、略面一となり凹凸のない側壁ＶＳｑ，ＶＬｑを深さ方向に延長して形成する。 つまり、凹部パターンＶＳ，ＶＬとして均一径寸法となるように底部ＶＳｂ１，ＶＬｂ１を形成する。」と記載され、続く【００５６】には、「この形状を実現するように、ドライエッチング工程Ｓ０６においては、プラズマ処理に強い異方性を持たせるために、後述するプラズマ処理装置１０を用いる。 このとき、プラズマ処理装置１０においては、後述するように内周側の第二電極Ｅ２に印加する高周波の周波数λ２が、外周側の第三電極Ｅ３に印加する高周波の周波数λ３に比べて大きく設定することができる。具体的には、周波数λ２が１３．６５ＭＨｚとされ、周波数λ３が２ＭＨｚとされることができる。」と記載されている。 上記【００５５】及び【００５６】の記載によれば、凹部パターンＶＳ，ＶＬを、それぞれ均一径寸法とするために、プラズマ処理装置の内周側の第二電極Ｅ２に印加する高周波の周波数λ２を、外周側の第三電極Ｅ３に印加する高周波の周波数λ３に比べて大きく設定している、具体的には、周波数λ２を１３．６５ＭＨｚとし、周波数λ３を２ＭＨｚとしているといえる。 そうすると、プラズマ処理装置の内周側の第二電極Ｅ２に印加する高周波の周波数λ２を、外周側の第三電極Ｅ３に印加する高周波の周波数λ３に比べて大きく設定することや、具体的に、周波数λ２を１３．６５ＭＨｚとし、周波数λ３を２ＭＨｚとすることは、上記課題を解決するための手段であるとはいえない。 したがって、申立人の上記主張は採用できない。 ３ まとめ 以上のとおりであるから、申立理由２には、理由がない。 第６ 申立理由３（明確性要件）について １ 申立人は、特許異議申立書の２１ページ１７行～２２ページ下から７行において、請求項１の「シリコン基板表面 にアスペクト比の異なる凹部パターンを エッチングレートの差なく形成するドライエッチング方法」の「差なく」とは、差が０であることなのか、わずかな差があることを許容するものなのか、が明確でない旨主張している。 しかし、上記「差なく」とは、文字どおり差がないことを意味するものであるから、請求項１の記載は明確である。 したがって、申立人の上記主張は採用できない。 ２ まとめ 以上のとおりであるから、申立理由３には、理由がない。 第９ むすび 以上のとおりであるから、特許異議の申立ての理由及び証拠によっては、請求項１～１１、２１に係る特許を取り消すことはできない。 また、他に請求項１～１１、２１に係る特許を取り消すべき理由を発見しない。 よって、結論のとおり決定する。