2022-006166

２ 本願発明

本件補正によって補正された特許請求の範囲の請求項１に係る発明（以下、「本願発明」という。）は、以下のとおりである。

「【請求項１】

ｎ型の炭化珪素からなる半導体基板と、

前記半導体基板の表面に設けられた、前記半導体基板よりも不純物濃度の低いｎ型の炭化珪素結晶層からなる第１半導体領域と、

前記第１半導体領域の、前記半導体基板側に対して反対側に設けられ、前記第１半導体領域とｐｎ接合を形成するキャリアがアルミニウムであるｐ型の第２半導体領域と、

を備え、

前記第１半導体領域のｎ型不純物の不純物濃度は、１×１０16／ｃｍ3以下であり、

前記第１半導体領域の、前記ｎ型不純物以外の不純物であるボロンの不純物濃度は、前記第１半導体領域の前記ｎ型不純物の不純物濃度よりも低く、かつ１×１０14／ｃｍ3以下であり、

前記第１半導体領域の、前記ｎ型不純物の不純物濃度が４×１０14／ｃｍ3以下であり、厚さが１５０μｍ以上であることを特徴とする炭化珪素半導体装置。」

３ 拒絶の理由

令和４年１２月１３日付けの当審が通知した拒絶理由の理由１（進歩性）は、次のとおりのものである。

本願発明は、本願の出願前に日本国内又は外国において、頒布された又は電気通信回線を通じて公衆に利用可能となった以下の引用文献１に記載された発明及び引用文献２に記載された技術的事項に基づいて、その出願前にその発明の属する技術の分野における通常の知識を有する者（以下、「当業者」という。）が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。

引用文献２：J. Zhang et. al.，“Electrically active defects in n-type 4H-silicon carbide grown in a vertical hot-wall reactor”，［online］，［令和4 年11 月28 日検索］，インターネット，Journal of Applied Physics，（米）, Vol. 93, No. 8，2003年3月28日，p.4708-4714，<URL:https://aip.scitation.org/doi/10.1063/1.1543240>

４ 引用文献の記載等

（１）引用文献１の記載と引用発明

ア 引用文献１の記載

引用文献１には、以下の事項が記載されている（下線は当審で付した。以下同じ。）。

「【技術分野】

【０００１】

この発明は、六方晶構造の炭化珪素半導体で作製されたバイポーラ半導体素子に関する。」

「【００２６】

(第１の実施の形態)

図１は、この発明のバイポーラ半導体素子の第１実施形態としてのｐｎ接合ダイオード(ｐｉｎダイオード)２０の断面図である。また、図２は、この第１実施形態の半導体積層構造を模式的に示す斜視図である。この第１実施形態では、第１の導電型としてのｎ型の４Ｈ型ＳｉＣで作製した基板２１の上に、以下に説明する半導体層を形成する。なお、４Ｈ型の「Ｈ」は六方晶を表し、４Ｈ型の「４」は原子積層が４層周期となる結晶構造を表している。

【００２７】

続きを表示（全35行）

上記ｎ型の４Ｈ型ＳｉＣ基板２１上に、順次、ｎ型４Ｈ-ＳｉＣ、ｐ型(第２の導電型)４Ｈ-ＳｉＣをエピタキシャル成長させて、後述するように、エピタキシャルｐｉｎダイオード２０を作製する。

【００２８】

図１に示すｎ型の４Ｈ型ＳｉＣ基板２１は、改良レーリー法によって成長させたインゴットをオフ角θを８度にしてスライスし、鏡面研磨することによって作製した。ホール効果測定法によって求めたＳｉＣ基板２１のキャリヤ密度は８×１０１８ｃｍ-３、厚さは４００μｍである。

【００２９】

カソードとなる基板２１の(０００１)シリコン面に、ＣＶＤ法によって窒素ドープｎ型ＳｉＣ層(ｎ型成長層)とアルミニウムドープｐ型ＳｉＣ層(ｐ型成長層)を順次エピタキシャル成長で形成する。上記窒素ドープｎ型ＳｉＣ層であるｎ型成長層が、図１に示すｎ型のバッファ層２２とｎ型のドリフト層２３となる。また、バッファ層２２はドナー密度７×１０１７ｃｍ-３、膜厚は１０μｍである。また、ドリフト層２３はドナー密度約５×１０１５ｃｍ-３、膜厚は４０μｍである。

【００３０】

一方、上記アルミニウムドープｐ型ＳｉＣ層であるｐ型成長層が、アノードとなるｐ型接合層２４とｐ＋型コンタクト層２５となる。このｐ型接合層２４はアクセプタ密度５×１０１７ｃｍ-３、膜厚は１．５μｍである。また、ｐ＋型コンタクト層２５はアクセプタ密度約１×１０１８ｃｍ-３、膜厚は０．５μｍである。

【００３１】

この実施形態のｐｉｎダイオード２０は、上記ＳｉＣ基板２１の上に、ｎ型バッファ層２２、ｎ型ドリフト層２３、ｐ型接合層２４およびｐ＋型コンタクト層２５を順次形成したものであるが、作製時の処理条件を以下により詳しく説明する。なお、各層の成膜速度は、５μｍ/時とした。

【００３２】

先ず、この実施形態のｐｉｎダイオード２０は、材料ガスとして、シラン(ＳｉＨ４)およびプロパン(Ｃ３Ｈ８)を用いる。ドーパントガスとして窒素(Ｎ２)およびトリメチルアルミニウム(Ａｌ(ＣＨ３)３) を用いる。また、キャリアガスとして水素(Ｈ２)を用いる。各ガスの流量は、ｓｃｃｍ(standard cc per minute)または、ｓｌｍ(standard liter minute)で表す。圧力は、ｋＰａ(ｋilo pascal)で表す。また、以下の説明において、各ガスの名称の後に付したかっこ内の数値は流量を表す。また、基板２１の温度は１５５０℃に保たれており、処理チャンバー内の圧力は５．６ｋＰａに保たれている。

【００３３】

カソードとなるｎ型４ＨＳｉＣ基板２１のシリコン面にバッファ層２２を形成する工程では、シラン(１０ｓｃｃｍ)、プロパン(４ｓｃｃｍ)、窒素(１０ｓｃｃｍ)および水素(１０ｓｌｍ)を供給する。この工程の処理時間は１２０分である。

【００３４】

また、ドリフト層２３の形成工程では、シラン(１０ｓｃｃｍ)、プロパン(４ｓｃｃｍ)、窒素(０．０７ｓｃｃｍ)および水素(１０ｓｌｍ)を供給する。この工程の処理時間は４８０分である。また、Ｐ型接合層２４の形成工程では、シラン(１０ｓｃｃｍ)、プロパン(４ｓｃｃｍ)、トリメチルアルミニウム(５ｓｃｃｍ)および水素(１０ｓｌｍ)を供給する。この工程の処理時間は１８分である。また、ｐ＋型コンタクト層２５の形成工程では、シラン(１０ｓｃｃｍ)、プロパン(４ｓｃｃｍ)、トリメチルアルミニウム(１０ｓｃｃｍ)および水素(１０ｓｌｍ)を供給する。この工程の処理時間は６分である。

【００３５】

上記の各形成工程の処理により、この第１実施形態のｐｉｎダイオード用のＳｉＣエピタキシャルウェーハを作製できる。

【００３６】

次に、この第１実施形態となるＳｉＣエピタキシャルウェーハに、次に説明する加工を施すことによって、図１に示すこの実施形態のｐｉｎダイオード２０を作製できる。

【００３７】

まず、反応性イオンエッチング(ＲＩＥ)により、ＳｉＣエピタキシャルウエーハのアノードとなるｐ型接合層２４とｐ＋型コンタクト層２５およびｎ型ドリフト層２３を、図２に示すようなメサ構造に加工する。このＲＩＥにおけるエッチングガスとしては、ＣＦ４(４弗化炭素)とＯ２を用いて、プラズマ処理装置により、圧力５Ｐａ、高周波電力２６０Ｗの条件で深さ約２．５μｍまでエッチングした。また、このときのマスク材料として、ＣＶＤによって堆積したＳｉＯ２膜(厚さ１０μｍ)を用いた。

【００３８】

図２に示すように、上記メサ構造は六角柱形状(より詳しくは六角錐のうち頂部が切り取られた残りの底部の様な形状)であり、上記六角柱形状のメサ状の半導体層３１の６つのメサ面３１Ａを{０１-１０}面が微視的に現れる{０ｍ-ｍｎ}面(ｍ,ｎは整数)とした。この{０１-１０}面は、等価な対称性を持つ６つの面(１０-１０),(０１-１０),(-１１００),(-１０１０),(０-１１０),(１-１００)を示している。

【００３９】

次に、図１に示すように、エッチングにより形成したメサ底部での電界集中を緩和するために、メサ底部に幅２５０μｍ、深さ０．７μｍのｐ型ＪＴＥ(ジャンクション・ターミネーション・エクステンション)２６を設けた。このｐ型ＪＴＥ２６は、Ａｌイオン注入により形成した。このＡｌイオン注入のエネルギーは３０～４５０ｋｅＶの間で６段階に変え、トータルドーズ量は１．２×１０１３ｃｍ-２である。また、このｐ型ＪＴＥ２６の形成時には、ＪＴＥ２６の注入層がボックスプロファイルとなるように設計した。イオン注入は全て室温で行い、イオン注入のマスクには、グラファイト(厚さ５μｍ)を用いた。注入イオンの活性化のための熱処理をアルゴンガス雰囲気中で１７００℃、３分の条件で行った。アニールの後、温度１２００℃、３時間のウェット酸化により保護膜としての熱酸化膜２７を形成した。なお、図１において、３０は、絶縁保護膜(もしくは酸化膜)である。

【００４０】

次に、基板２１の下面に、Ｎｉ(厚さ３５０ｎｍ)を形成しカソード電極２８とする。Ｐ＋型コンタクト層２５上に、Ｔｉ(チタン：厚さ３５０ｎｍ)とＡｌ(アルミニウム：厚さ１００ｎｍ)の膜をそれぞれ蒸着し、アノード電極２９とする。アノード電極２９は、Ｔｉ層２９ａとＡｌ層２９ｂから構成されている。最後に、１０００℃で２０分間の熱処理を行って、カソード電極２８およびアノード電極２９をそれぞれオーミック電極にする。なお、この実施形態ではアルミニウムイオン注入によってｐ型ＪＴＥ２６を形成したが、ボロン(Ｂ)のイオン注入を用いた場合でも同様の効果がある。

【００４１】

そして、この実施形態では、図２に示すように、上記ｎ型の４Ｈ型ＳｉＣ基板２１,ｎ型ＳｉＣバッファ層２２およびｎ型ＳｉＣドリフト層２３を、上記六角柱形状のメサ状の半導体層３１の形状に合わせて、ダイシングにより六角柱形状に切り分けた。よって、この切り分けられたｎ型の４Ｈ型ＳｉＣ基板２１,ｎ型ＳｉＣバッファ層２２,ｎ型ＳｉＣドリフト層２３で構成された基部３３は、上記六角柱形状のメサ状の半導体層３１の６つのメサ面３１Ａと同様に{０１-１０}面が現れる６つの側面３３Ａを有する。

【００４２】

この第１実施形態のｐｉｎダイオード２０の耐電圧は３６００Ｖであり、オン電圧は３．７Ｖである。上記のｐｉｎダイオード２０に順方向に電流密度１００Ａ／ｃｍ２で１時間通電し、通電開始直後と１時間通電後の室温での電流電圧特性をカーブトレーサで測定した。この測定の結果は、順方向電流密度１００Ａ／ｃｍ２での通電開始直後の順方向電流電圧特性と、１時間通電後の順方向電流電圧特性との順方向電圧差ΔＶｆは、０．１Ｖ以下であり、ほとんど差がなかった。したがって、この第１実施形態のｐｉｎダイオード２０は、上述の１時間の通電後もほとんど劣化していなかった。」

図１、２は、以下のとおりのものである。

【図１】

［図：0001398916000001.jpg］

【図２】

［図：0001398916000002.jpg］

イ 引用発明

上記アからみて、引用文献１には、第１の実施の形態に関して、以下の発明（以下、「引用発明」という。）が記載されていると認められる。

「キャリヤ密度が８×１０１８ｃｍ－３であり、カソードとなるｎ型の４Ｈ－ＳｉＣ基板２１と、

ＳｉＣ基板２１に形成された、ドナー密度が約５×１０１５ｃｍ－３、膜厚が４０μｍで、窒素ドープｎ型ＳｉＣ層であるｎ型のドリフト層２３と、

アルミニウムドープｐ型ＳｉＣ層であり、アノードとなるｐ型接合層２４と、

を備え、

炭化珪素半導体で作製されたバイポーラ半導体素子としてのｐｉｎダイオード２０。」

（２）引用文献２の記載等

ア 引用文献２の記載（翻訳文は合議体が作成した。）

（ア）「We have studied intrinsic and impurity related defects in silicon carbide (SiC) epilayers grown with fast epitaxy using chemical vapor deposition in a vertical hot-wall reactor.」（４７０８ページ上段１～２行）

（「縦型ホットウォールリアクターで、化学気相成長法を用いた高速エピタキシー法で成長させた炭化ケイ素（ＳｉＣ）エピ層における真性及び不純物関連の欠陥を研究した。」）

（イ）「Another impurity boron, is suggested to create at least two electrically active levels in SiC: one shallow acceptor level and one deeper level.12 From both experimental studies13,14 and theoretical calculations,15 the shallow B acceptor level has been suggested as an off-centered boron residing on a Si site. For the deeper B-related level, known as the D center, different models involving complexes of B and intrinsic defects have been suggested.14,16,17」（４７０８ページ右下欄１８～２６行）

（「別の不純物のホウ素は、ＳｉＣに少なくとも２つの電気的に活性な準位：１つの浅いアクセプター準位と１つの深い準位、を形成することが示唆されている１２。実験的研究１３、１４及び理論計算１５の両方から、浅いＢアクセプター準位は、Ｓｉサイトに存在する偏心ボロンとして示唆されている。Ｄセンターとして知られている、深い方のＢ関連準位については、Ｂの複合体と真性欠陥を含むさまざまなモデルが提案されている１４、１６、１７。」）

（ウ）「An example of the typical DLTS and MCTS spectra is illustrated in Fig. 1. The negative peaks represent the electron traps whereas the positive peaks correspond to hole traps.」（４７０９ページ右欄下から１７～１３行）

（「典型的なＤＬＴＳ及びＭＣＴＳスペクトルの例が、図１に示されている。負のピークは電子トラップを表し、正のピークはホールトラップに対応する。」）

（エ）「The MCTS spectra reveal three hole traps at temperatures of 120, 150, and 270 K, respectively.」（４７１０ページ左欄２～４行）

（「ＭＣＴＳスペクトルは、それぞれ１２０、１５０及び２７０Ｋの温度で３つのホールトラップを明らかにする。」）

（オ）「The concentration of the D center was much lower than that of the shallow boron in our samples, usually below 1011 cm-3, which makes an accurate estimation of the concentration of this defect difficult. The D center is therefore not discussed in this article.」（４７１０ページ左欄１１～１５行）

（「Ｄセンターの濃度は、サンプル中の浅いボロンの濃度よりもはるかに低く、通常は１０１１ｃｍ－３未満であり、この欠陥の濃度を正確に推定することは困難である。したがって、この記事ではＤセンターについては論じない。」）

（カ）「B. Impurities: B and Ti

The shallow B was observed by MCTS as a hole trap at around 125 K. The calculated energy level and the hole capture cross section were EV+0.27 eV and 6×10-14 cm2, respectively. The background concentration of the shallow B decreases from low-1013 to mid-1012 cm-3 with increasing growth temperatures (Fig. 5) One possible explanation is that the desorption of B-related species from the growing surface is enhanced at higher temperatures, giving rise to the reduced incorporation.（４７１１ページ右欄下から１６～７行）

（「Ｂ．不純物：Ｂ及びＴｉ

浅いＢは、１２５Ｋ付近でホールトラップとしてＭＣＴＳによって観測された。計算されたエネルギー準位とホール捕獲断面積は、それぞれ、Ｅｖ＋０．２７ｅＶと６×１０－１４ｃｍ２であった。浅いＢのバックグラウンド濃度は、成長温度の増加とともに１０１３台前半から１０１２ｃｍ－３台半ばに減少する（図５）。考えられる説明の１つは、成長表面からのＢ関連種の脱離は、より温度で増強され、取り込みの減少を引き起こすことである。」）

（キ）「In the annealed samples the shallow B concentration decreased to 50%-75% of the initial value. This concentration determined by MCTS is only the electrically active fraction of the total concentration of the incorporated B. The rest of the B may be electrically inactive due to a certain type of passivation by, for instance, hydrogen,37 or they have formed complexes with other intrinsic defects to give rise to other electrically inactive boron-related levels. The decreased concentration of the shallow B after annealing is not expected by the model of hydrogen passivation, which would rather result in an increased concentration of the electrically active B as the hydrogen has diffused out during the annealing. This discrepancy may be explained by the very low concentration of B in these epilayers. If there is any hydrogen incorporated, the hydrogen may be more likely associated to the intrinsic defects of much higher concentration than the shallow B center. At the CVD growth temperatures the diffusion coefficient of B in as-grown SiC is very low,38 therefore the decrease in the shallow B concentration is not likely to be caused by B diffusion.」（４７１２ページ左欄１行～右欄７行）

（「アニールされたサンプルでは、浅いＢ濃度は初期値の５０％～７５％に減少した。ＭＣＴＳによって決定されるこの濃度は、取り込まれたＢの全体の濃度の電気的に活性な一部のみである。Ｂの残りの部分は、例えば水素による特定のタイプの不動態化のために電気的に不活性であるか３７、あるいは、他の真性欠陥と錯体を形成して、他の電気的に不活性なボロン関連準位を生じさせている可能性がある。アニール後の浅いＢの濃度の低下は、水素不動態化のモデルでは予想されず、むしろアニール中に水素が拡散するため、電気的に活性なＢの濃度が増加することとなる。この不一致は、これらのエピ層におけるＢの濃度が非常に低いことによって説明され得る。取り込まれた水素がある場合、水素は、浅いＢセンターよりもずっと高い濃度の真性欠陥に関連している可能性が高くなる。ＣＶＤ成長温度では、成長中のＳｉＣ中のＢの拡散係数は非常に低く３８、したがって、浅いＢ濃度の低下はＢ拡散によって引き起こされる可能性は低い。」）

イ（ア）上記アのとおり、引用文献２の４７０８ページ上段１～２行には、「縦型ホットウォールリアクターで、化学気相成長法を用いて高速エピタキシー法で成長させた炭化ケイ素（ＳｉＣ）エピ層における真性性及び不純物関連の欠陥を研究した。」と記載されている。

また、引用文献２の４７０９ページ右欄下から１７～１３行には、典型的なＤＬＴＳ及びＭＣＴＳスペクトルの例が、図１に示されており、正のピークはホールトラップに対応する旨が記載されており、４７１０ページ左欄２～４行には、「ＭＣＴＳスペクトルは、それぞれ１２０、１５０及び２７０Ｋの温度で３つのホールトラップを明らかにする。」と記載されている。

引用文献２の４７１０ページ左欄１１～１５行（４７０８ページ右欄２３～２４行も参照。）には、「Ｄセンター（深い方のボロンに関連する準位）の濃度は、サンプル中の浅いボロンの濃度よりもはるかに低く、通常は１０１１ｃｍ－３未満であり、この欠陥の濃度を正確に推定することは困難である。したがって、この記事ではＤセンターについては論じない。」と記載されている。

また、引用文献２の４７１１ページ右欄「Ｂ．不純物：Ｂ及びＴｉ」の１～６行には、「浅いＢは、１２５Ｋ付近でホールトラップとしてＭＣＴＳによって観測された。計算されたエネルギー準位とホール捕獲断面積は、それぞれＥｖ＋０．２７ｅＶと６×１０－１４ｃｍ２であった。浅いＢのバックグラウンド濃度は、成長温度の増加とともに１０１３ｃｍ－３台前半から１０１２ｃｍ－３台半ばに減少する（図５）。」と記載されており、また、４７１２ページ左欄１行～右欄７行には、アニール後のサンプルでは、浅いＢ濃度は初期値から減少し、エピ層におけるＢの濃度がとても低いことによって説明され得る旨が記載されている。

（イ）したがって、引用文献２には、以下の技術的事項が記載されている。

「縦型ホットウォールリアクターで化学気相成長法を用いた高速エピタキシー法で成長したｎ型炭化ケイ素層について、深いボロン（Ｄセンター）の濃度は、通常１０１１ｃｍ－３未満で、十分に低く、浅いボロンの濃度は、アニール後に１０１３ｃｍ－３台前半から１０１２ｃｍ－３台半ばであったこと。」、及び、「ボロンはホールトラップとして観測されたこと。」

（３）その他の文献の記載

ア 文献１の記載

本願の出願前に、頒布された又は電気通信回線を通じて公衆に利用可能となった特開２０１６－１５４２７号公報（以下、「文献１」という。）には、以下の事項が記載されている。

「【技術分野】

【０００１】

本発明は炭化珪素半導体装置に関するものである。」

「【０００３】

より高電圧で動作させる半導体装置では、ユニポーラ型では素子抵抗の低減が困難となるので、耐圧層中で伝導に寄与するキャリアが電子と正孔との両方になるバイポーラ型を採用することが期待されている。耐圧層、アノード層およびカソード層の、スイッチング特性の改善などについては比較的よく検討されている（たとえば特許文献１、特許文献２、および特許文献３）。」

「【課題を解決するための手段】

【０００８】

本発明の一態様に関する炭化珪素半導体装置は、層の厚さが４０μｍ以上であり、ドーピング濃度が０より大きく、かつ、２．５×１０１５／ｃｍ３以下である炭化珪素半導体層と、前記炭化珪素半導体層の表面に形成される、ドーピング濃度が１×１０１８／ｃｍ３以上であるｐ型層と、前記炭化珪素半導体層の前記表面の反対側の面である裏面に形成される、ドーピング濃度が１×１０１８／ｃｍ３以上であるｎ型層とを備え、前記ｐ型層の厚さが、５μｍ以上３０μｍ以下である。」

「【００１４】

＜実施形態＞

＜構成＞

図１は、本実施形態に関する炭化珪素半導体装置の構造を示す断面図である。図１に示されるように、炭化珪素半導体装置は、高濃度ｎ型のカソード層１と、カソード層１の表面に形成された高純度の耐圧層２（半導体層）と、耐圧層２の表面に形成された高濃度ｐ型のアノード層３と、カソード層１の裏面に形成されたカソード電極４と、アノード層３の表面に形成されたアノード電極５とを備える。

続きを表示（全13行）

【００１５】

耐圧層２は、所望の動作電圧（耐圧）に応じて、その厚さおよびドーピング濃度が設定される。

【００１６】

たとえば、３３００Ｖ耐圧では、層の厚さがおよそ２０μｍ以上３５μｍ以下で、ドーピング濃度がおよそ２×１０１５／ｃｍ３以上４．５×１０１５／ｃｍ３以下である。

・・・

【００１９】

１００００Ｖ耐圧では、層の厚さがおよそ１００μｍ以上１５０μｍ以下で、ドーピング濃度がおよそ０．５×１０１５／ｃｍ３以上１×１０１５／ｃｍ３以下である。なお、耐圧層の導電型はｎ型でもｐ型でもよい。

【００２０】

現状では、上記の小さいドーピング濃度を実現するにはｎ型層の方が容易である。少数キャリアが電子となるｐ型の方がデバイス特性上有利となる可能性があるが、高純度で小さいドーピング濃度を実現することが困難である。」

「【００２６】

＜作用＞

以下の例では、１３０００Ｖ耐圧を想定し、耐圧層２として、厚さが１５０μｍ程度、ｎ型のドーピング濃度が０．７×１０１５／ｃｍ３程度、キャリア時定数τが１０μｓｅｃの場合について検討する。なお、カソード層１およびアノード層３のドーピング濃度は、およそ１×１０１８／ｃｍ３である。」

「【００５０】

本実施形態では、耐圧層２、カソード層１およびアノード層３からなるｐｉｎダイオードの場合について述べたが、バイポーラ型のスイッチング素子に対しても適用することができる。たとえば、サイリスタであれば、本実施形態に示されたカソード層１およびアノード層３を備えることで、素子抵抗を低減することができる。

【００５１】

また、絶縁ゲート型バイポーラトランジスタであれば、カソード層１に対応させてエミッタ層を、アノード層３に対応させてコレクタ層をそれぞれ備えればよく、接合バイポーラトランジスタであれば、カソード層１に対応させてコレクタコンタクト層を、アノード層３に対応させてベースコンタクト層をそれぞれ備えればよい。

【００５２】

また、本実施形態では１３０００Ｖ耐圧を想定した場合の耐圧層について述べたが、バイポーラ型の半導体装置であれば、想定耐圧によらず適用可能である。」

「【００５４】

本実施形態によれば、炭化珪素半導体装置が、層の厚さが４０μｍ以上であり、ドーピング濃度が０より大きく、かつ、２．５×１０１５／ｃｍ３以下である炭化珪素半導体層としての耐圧層２と、耐圧層２の表面に形成される、ドーピング濃度が１×１０１８／ｃｍ３以上であるアノード層３と、耐圧層２の表面の反対側の面である裏面に形成される、ドーピング濃度が１×１０１８／ｃｍ３以上であるカソード層１とを備える。」

イ 文献２の記載

本願の出願前に、頒布された又は電気通信回線を通じて公衆に利用可能となった国際公開第２０１５／１１５２０２号（以下、「文献２」という。）には、以下の事項が記載されている。

「[0001] 本技術は、炭化珪素半導体装置及び炭化珪素半導体装置の製造方法に関する。」

「[0012] 本技術の一態様に関する炭化珪素半導体装置は、第１導電型の炭化珪素基板と、前記炭化珪素基板上に形成され、ドーパントがドーピングされた第１導電型のドリフト層とを備え、前記ドリフト層は、前記ドーパントのドーピング濃度が４×１０１５ｃｍ－３以上２×１０１７ｃｍ－３以下の値となる地点から前記ドリフト層の表面に亘る、膜厚がｄである耐圧保持層を有し、前記耐圧保持層の前記ドーパントのドーピング濃度は、前記耐圧保持層の前記ドリフト層の表面へ向かう膜厚方向において連続的に低下する。」

「[0022] ＜第１実施形態＞（ＳＢＤ 傾斜エピ）

＜構成＞

図１は、本発明の第１実施形態に関する炭化珪素半導体装置の構成を示す断面図である。また、図２は、本発明の第１実施形態に関するエピタキシャル基板の構造を示す断面図である。

・・・

続きを表示（全16行）

[0030] 以下では、ドーパントのドーピング濃度が所定の値となる地点からドリフト層２の表面までの層を指して耐圧保持層と称する。

・・・

[0034] 各線形濃度分布層における膜厚方向の両端部（位置ｘｉ）におけるドーピング濃度ｆＬ（ｘｉ）が、ドリフト層の表面における不純物のドーピング濃度をドーピング濃度ＮＦ（＝ｆＬ（ｘ０）＝εＥＣ２／３ｑＶＢ）、ドリフト層の基板界面における不純物のドーピング濃度をドーピング濃度ＮＩ（２×１０１７ｃｍ－３≦ＮＩ≦ＮＳ）、耐圧保持層の膜厚をｄ、所定の割合をＰとしたとき、

・・・

[0040] 図１３は、本実施形態における、好適な、半導体装置の耐圧とドリフト層の表面におけるドーピング濃度ＮＦとの関係、及び、半導体装置の耐圧と耐圧保持層の厚さｄとの関係を示す図である。図１３において、左側の縦軸はドーピング濃度［ｃｍ－３］を、右側の縦軸は耐圧保持層の厚み［μｍ］を、横軸は（定格）耐圧［Ｖ］をそれぞれ示している。左側の縦軸は、ドーピング濃度を示す丸印の点に、右側の縦軸は、耐圧保持層の厚みを示す三角印の点にそれぞれ対応する。

・・・

[0043] ドリフト層の表面におけるドーピング濃度ＮＦは、６００Ｖ耐圧品を意図して作製する場合、１．５８×１０１６ｃｍ－３から１．９３×１０１６ｃｍ－３程度であればよく、より好適には、１．６６×１０１６ｃｍ－３から１．８４×１０１６ｃｍ－３程度であればよい。

[0044] 耐圧保持層の厚さｄは、６００Ｖ耐圧品を意図して作製する場合、３．８７μｍから４．２７μｍ程度であればよく、より好適には、３．９７μｍから４．１７μｍ程度であればよい。

・・・

[0061] ドリフト層表面におけるドーピング濃度ＮＦは、１３０００Ｖ耐圧品を意図して作製する場合、３．５１×１０１４ｃｍ－３から４．２９×１０１４ｃｍ－３程度であればよく、より好適には、３．７１×１０１４ｃｍ－３から４．１０×１０１４ｃｍ－３程度であればよい。

[0062] 耐圧保持層の厚さｄは、１３０００Ｖ耐圧品を意図して作製する場合、１２０．７３μｍから１３３．４３μｍ程度であればよく、より好適には、１２３．９０μｍから１３０．２６μｍ程度であればよい。

[0063] １３０００Ｖ耐圧品を意図して作製する場合、ドーピング濃度ＮＩは２×１０１７ｃｍ－３程度以上であることが好適であるが、４×１０１５ｃｍ－３程度以上であっても、その効果を生じる。」

「[0188] ＜第４実施形態＞（ｐｎダイオード 傾斜エピ）

＜構成＞

本実施形態は第１実施形態の変形例である。以下では、上記実施形態で説明した構成と同様の構成については同じ符号を付して図示し、その詳細な説明については適宜省略する。

[0189] 図１４は、本実施形態に関する炭化珪素半導体素子の構成を示す断面図である。本実施形態においては、半導体素子の例としてｐｎダイオードを挙げる。

[0190] ｐｎダイオードにおいては、本来、電子とホールとが同時に流れることによる電導度変調効果による抵抗低減が見込まれうるが、炭化珪素半導体に固有の、少数キャリア寿命が短いという問題があるため、実際にはほぼ多数キャリアのみの電導により半導体素子の抵抗が決定される。すなわち、他に示す実施形態同様、本実施形態においても、本実施形態における耐圧保持層構造によるドリフト抵抗低減効果を見積もることができる。

[0191] 図１４に示されるように、半導体素子である炭化珪素ｐｎダイオード１０３は、４Ｈ－ＳｉＣ（０００１）面からオフ角を有するｎ型の、低抵抗である炭化珪素基板１と、炭化珪素基板１上にエピタキシャル成長によって形成された、ｎ型のドリフト層２とを有するエピタキシャル基板１００を備えている。なお、耐圧保持層の構成については、第１実施形態と同様である。

・・・

[0195] 本実施形態において、ドリフト層２の表面は、ｐ型の炭化珪素アノード領域４１の下面である。その深さからエピタキシャル層の表面までのエピタキシャル成長時のドーピング濃度は、例えば、３×１０１４ｃｍ－３から３×１０１８ｃｍ－３程度である。」

図１３、１４は、以下のとおりのものである。

［図：0001398916000003.jpg］

ウ 文献３の記載

本願の出願前に、頒布された又は電気通信回線を通じて公衆に利用可能となった国際公開第２０１５／０７２２１０号（以下、「文献３」という。）には、以下の事項が記載されている。

「背景技術

[0002] ＳｉＣ（炭化珪素）基板を用いた、ショットキーダイオード、ｐｎダイオード、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）又はＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）などのパワー半導体装置が、従来から存在している。ＳｉＣはＳｉに比べて高い絶縁破壊電界強度を有するために、ＳｉＣ基板を用いたこれらの半導体装置は、Ｓｉでは適用不可能な超高耐電圧領域（１０ｋＶ以上）においても用いることができる。

[0003] このような超高耐電圧領域においては、耐圧を確保するために、低濃度かつ厚膜のドリフト層が用いられる。よって、半導体装置がユニポーラデバイスとして用いられる場合にはドリフト抵抗、さらにはオン抵抗が大きくなりやすい。そこで、オン抵抗を低減させるために、しばしばバイポーラデバイスが用いられる。バイポーラデバイスとしては、例えばｐｎダイオード又はＩＧＢＴなどが挙げられる。バイポーラデバイスでは、電子及び正孔の両方のキャリアが伝導に寄与するため、低濃度のドリフト層が見かけ上あたかも高濃度でドーピングされたかのように働き（伝導度変調効果）、オン抵抗が著しく低減する。

[0004] バイポーラデバイスの性能を議論する上で、過剰キャリアが再結合により消失する時定数（キャリアのライフタイム）が重要な指標として挙げられる。ライフタイムが大きいほどバイポーラデバイスにおける伝導度変調効果が大きくなるため、結果としてオン抵抗を低減することができる。一方でライフタイムが大きすぎると、キャリアの蓄積によりバイポーラデバイスのスイッチング特性が悪化し、スイッチング損失の増大が生じる。したがって、デバイスの使用目的に応じて、ライフタイムを最適に制御する必要がある。

[0005] パワーデバイスの材料として通常用いられている、Ｓｉ又はＳｉＣなどの間接遷移型半導体では、バンド間における電子と正孔との再結合速度が遅いため、ライフタイムは大きくなる。しかし一方で、半導体材料中に不純物、真性欠陥、転位又は積層欠陥などの結晶欠陥が存在する場合は、バンドギャップ中にエネルギー準位（欠陥準位）を作る。電子と正孔とがこの欠陥準位を介して再結合する場合があり、この欠陥は再結合中心と呼ばれる。再結合中心が複数ある場合は、半導体材料としてのライフタイムは、それぞれの再結合過程によるライフタイムの逆数の和の逆数で表される。このため、複数ある再結合過程の中で、最もライフタイムの小さい過程により半導体材料のライフタイムが律速されることになる。

[0006] したがって間接遷移型半導体では、半導体材料が本来備えているバンド間遷移のライフタイムではなく、再結合中心によりライフタイムが決まる。特に、ライフタイムを小さくする主原因となる再結合中心は、ライフタイムキラーと呼ばれる。

[0007] これまでに、ＳｉＣのライフタイムキラーとなる欠陥の特定、又は、その低減を目的とした研究成果が数多く報告されている。」

５ 対比

本願発明と引用発明を対比する。

（１）引用発明の「炭化珪素半導体で作製されたバイポーラ半導体素子としてのｐｉｎダイオード２０」、「キャリヤ密度が８×１０１８ｃｍ－３であり、カソードとなるｎ型の４Ｈ－ＳｉＣ基板２１」、「ドナー密度が約５×１０１５ｃｍ－３、膜厚が４０μｍで、窒素ドープｎ型ＳｉＣ層であるｎ型のドリフト層２３」、「アルミニウムドープｐ型ＳｉＣ層であり、アノードとなるｐ型接合層２４」は、それぞれ本願発明の「炭化珪素半導体装置」、「ｎ型の炭化珪素からなる半導体基板」、「前記半導体基板の表面に設けられた、前記半導体基板よりも不純物濃度の低いｎ型の炭化珪素結晶層からなる第１半導体領域」、「前記第１半導体領域の、前記半導体基板側に対して反対側に設けられ、前記第１半導体領域とｐｎ接合を形成するキャリアがアルミニウムであるｐ型の第２半導体領域」に相当する。

（２）引用発明の「ｎ型のドリフト層２３」は「ドナー密度が約５×１０１５ｃｍ－３」であるから、本願発明と引用発明とは、「前記第１半導体領域のｎ型不純物の不純物濃度は、１×１０16／ｃｍ3以下であ」る点で一致する。

（３）以上のことから、本願発明と引用発明との一致点と相違点は以下のとおりである。

＜一致点＞

「ｎ型の炭化珪素からなる半導体基板と、

前記半導体基板の表面に設けられた、前記半導体基板よりも不純物濃度の低いｎ型の炭化珪素結晶層からなる第１半導体領域と、

前記第１半導体領域の、前記半導体基板側に対して反対側に設けられ、前記第１半導体領域とｐｎ接合を形成するキャリアがアルミニウムであるｐ型の第２半導体領域と、

を備え、

前記第１半導体領域のｎ型不純物の不純物濃度は、１×１０16／ｃｍ3以下である炭化珪素半導体装置。」

＜相違点＞

＜相違点１＞

「前記第１半導体領域の、前記ｎ型不純物以外の不純物であるボロンの不純物濃度」について、本願発明は、「前記第１半導体領域の、前記ｎ型不純物以外の不純物であるボロンの不純物濃度は、前記第１半導体領域の前記ｎ型不純物の不純物濃度よりも低く（以下、「相違点１－１」という。）、かつ１×１０14／ｃｍ3以下である（以下、「相違点１－２」という。）」のに対し、引用発明では、「ｎ型のドリフト層２３」の、不純物であるボロンについて、そのような特定はなされていない点。

＜相違点２＞

「前記第１半導体領域の前記ｎ型不純物の不純物濃度」について、本願発明は、「前記第１半導体領域のｎ型不純物濃度は、１×１０16／ｃｍ3以下であり」、「前記第１半導体領域の、前記ｎ型不純物の不純物濃度が４×１０14／ｃｍ3以下であ」るのに対し、引用発明では、「ｎ型のドリフト層２３」は「ドナー密度が約５×１０１５ｃｍ－３」であり、本願発明の上記のような特定はなされていない点。

＜相違点３＞

「第１半導体領域」について、本願発明は、「厚さが１５０μｍ以上である」のに対し、引用発明では、「膜厚が４０μｍ」である点。

６ 判断

上記相違点について、検討する。

（１）相違点１について

ア まず、相違点１－１について検討する。

引用発明において、「ｎ型のドリフト層２３」は、「窒素ドープｎ型ＳｉＣ層」であるところ、ＳｉＣ層において、窒素はｎ型不純物であり、ボロンはｐ型不純物であることは技術常識である。また、「ドリフト層２３」はｎ型層であるから、ｎ型不純物濃度がｐ型不純物濃度よりも高いことは明らかである。

したがって、「ドリフト層２３」のボロンの不純物濃度が、「ドリフト層２３」のｎ型不純物の不純物濃度よりも低いものであることは、当然である。

よって、相違点１－１は、実質的なものではない。

イ 次に、相違点１－２について検討する。

（ア）上記４（２）イ（イ）のとおり、引用文献２には、「縦型ホットウォールリアクターで化学気相成長法を用いて成長したｎ型炭化ケイ素層について、深いボロンの濃度は、通常１０１１ｃｍ－３未満で、十分に低く、浅いボロン（Ｄセンター）の濃度は、アニール後に１０１３ｃｍ－３台前半から１０１２ｃｍ－３台半ばであったこと。」、及び、「ボロンはホールトラップとして観測されたこと。」との技術的事項が記載されている。

（イ）一方、引用発明の「ｐｉｎダイオード２０」は、「カソードとなるｎ型の４Ｈ－ＳｉＣ基板２１」と、「ＳｉＣ基板２１に形成された、ドナー密度が約５×１０１５ｃｍ－３」の「ｎ型のドリフト層２３」と、「アノードとなるｐ型接合層２４」とを備えたものであり、「ｎ型のドリフト層２３」のドナー密度「約５×１０１５ｃｍ－３」は十分に低濃度であるといえるから、引用発明において、「ｎ型のドリフト層２３」は、「ｐｉｎダイオード２０」のｉ層であることが明らかである。

（ウ）そして、ｐｉｎダイオードは、順方向動作時に、バイポーラ動作、すなわち、アノード側のｐ型層からホールが、カソード側のｎ型層から電子が、ｉ層に流れ込み、ｉ層は高濃度にドーピングがされた状態になり、その結果、伝導度変調が発生し、高抵抗だったｉ層は順方向の電流が流れるようになり低オン抵抗となるというのがその動作原理であるところ、順方向動作時に、ｉ層であるドリフト層に少数キャリア（ホール）と多数キャリア（電子）を十分に供給する必要があることは、当業者における技術常識であるといえる。（必要であれば、<URL: https://metoree.com/categories/pin-diode/>を参照。）

（エ）以上によれば、引用発明において、「ドリフト層２３」を、ホールを十分に供給するためにホールトラップを少ないものとすべきことは当業者には明らかである。

そうすると、引用発明において、「ドリフト層２３」にホールが十分に供給されて、「ドリフト層２３」のホールトラップが抑制されるように、「ドリフト層２３」について、引用文献２に記載の技術的事項を採用して、縦型ホットリアクターを用いて成長し、深いボロンの濃度は十分に低く、浅いボロンの濃度はアニール後に１０１３ｃｍ－３台前半から１０１２ｃｍ－３台半ばとなるものとすることは、当業者であれば容易に想到し得るものである。

したがって、引用発明において、引用文献２に記載の技術的事項に基づき、相違点１－２に係る本願発明の構成とすることは、当業者であれば容易になし得たことである。

（２）相違点２及び相違点３について

相違点２及び相違点３について、まとめて検討する。

ア ドリフト層を有する炭化珪素半導体で作製された、ｐｉｎダイオードなどのバイポーラ半導体素子において、ドリフト層の不純物濃度及び厚さは、炭化珪素半導体装置の耐圧を考慮して適宜設定すべき設計的事項であることは、当業者における技術常識である（必要であれば、上記文献１～３の記載を参照。）。

また、例えば、文献１には、層の厚さが４０μｍ以上であり、ドーピング濃度が０より大きく、かつ、２．５×１０１５／ｃｍ－３以下である炭化珪素半導体層としての耐圧層を備える炭化珪素半導体装置（段落【０００８】、【００５４】）、１００００Ｖ耐圧では、層の厚さがおよそ１００μｍ以上１５０μｍ以下で、ドーピング濃度がおよそ０．５×１０１５／ｃｍ３以上１×１０１５／ｃｍ３以下である（段落【００１９】）と記載されており、文献２には、ドリフト層の表面のドーピング濃度として、１３０００Ｖの耐圧品の場合、３．５１×１０１４ｃｍ－３から４．２９×１０１４ｃｍ－３程度であればよい（段落【００６１】）と記載されている。

イ そして、上記４（１）アに摘記のとおり、引用文献１の段落【００４２】には、「第１実施形態のｐｉｎダイオード２０の耐電圧は３６００Ｖ」と記載されているから、ｐｉｎダイオード２０に係る引用発明は、高耐圧素子であるといえるところ、文献１、２を参照した当業者であれば、引用発明において、耐圧をより高いものを実現したいとの要請があることは自明の事項である。

ウ 以上によれば、引用発明において、より高耐圧なバイポーラ半導体素子としてのｐｉｎダイオード２０とするために、上記技術常識を参酌して、「ｎ型のドリフト層２３」の不純物濃度及び厚さを調整することにより、「約５×１０１５／ｃｍ３」の「ドナー密度」を４×１０14／ｃｍ3以下のより低濃度のものとし、「４０μｍ」の「膜厚」を１５０μｍ以上のより厚いものとすることは、当業者であれば容易になし得たことである。

（３）よって、本願発明は、引用発明及び引用文献２に記載された技術的事項に基いて、当業者が容易に発明をすることができたものである。

７ むすび

以上のとおり、本願発明は、引用発明及び引用文献２に記載された技術的事項に基いて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。

よって、結論のとおり審決する。