2021-006016

第２ 本願発明

本願の請求項１～１８に係る発明（以下，それぞれ「本願発明１」～「本願発明１８」という。）は，令和４年２月１日提出の手続補正書により補正された特許請求の範囲の請求項１～１８に記載された事項により特定される発明であり，そのうちの本願発明１１は以下のとおりの発明である。

「【請求項１１】

トランジスタであって，

半導体基板と，

前記基板内に形成され前記基板の一部と接触するソース電極を含むソース領域と，

前記基板内に形成され前記ソース領域から離隔されるドレイン領域と，

前記基板内に形成され前記基板の一部と接触するゲートスタックを含み，前記ソース領域と前記ドレイン領域との間に位置するゲート領域と，

前記基板内に形成され前記基板の一部と接触するＰ型層を含み，前記ゲート領域と前記ドレイン領域との間に位置するホール注入領域と，

前記Ｐ型層の上面の第一の領域にわたって延在する誘電体層と，

（１）ドレイン電極を形成するために前記基板のドレイン領域にわたって延在し，（２）ホール注入電極を形成するために前記Ｐ型層の第一の側面に隣接して前記Ｐ型層の前記上面の第二の領域にわたって延在し，（３）フィールドプレートを形成するために前記誘電体層の一部にわたって延在する，単一のモノリシックな金属層と，

を備える，トランジスタ。」

なお，本願発明１２～１８は，本願発明１１を減縮した発明であり,本願発明１は本願発明１１のすべての発明特定事項に対応する事項を有し，表現上の差異のみを有する発明であり,本願発明２～１０は本願発明１を減縮した発明である。

第３ 引用例の記載と引用発明

１．引用例１について

（１）引用例１の記載

原査定の拒絶の理由に引用された引用例１（特開２０１１－１８１７４３号公報）には,次の記載がある。

「【００２５】

図１は，一実施形態に係る電界効果トランジスタ（ＦＥＴ）の平面構成を示している。図２は，図１のII－II線における断面構成を示している。図１及び図２に示すように，本実施形態のＦＥＴは，マルチフィンガ型のＦＥＴである。半導体層積層体１０２には，素子分離領域１０５に囲まれた活性領域１０３が形成されている。活性領域１０３の上には，フィンガ状のソース電極１３１とドレイン電極１３２とが交互に形成されている。ソース電極１３１とドレイン電極１３２との間には，それぞれフィンガ状のゲート電極１３３が形成されている。

【００２６】

１組のソース電極１３１，ゲート電極１３３及びドレイン電極１３２によりＦＥＴのユニット１０７が形成されている。隣接するユニット１０７は，ソース電極１３１又はドレイン電極１３６を共有している。それぞれのユニットのソース電極１３１同士，ドレイン電極１３６同士及びゲート電極１３３同士は互いに並列に接続されており，全体として１つのＦＥＴを形成している。それぞれのユニット１０７において，ドレイン電極１３２とゲート電極１３３との間に正孔注入部１４１が形成されている。

続きを表示（全12行）

【００２７】

半導体層積層体１０２はシリコン基板１００の上にバッファ層１２１を介して形成された第１の窒化物半導体層１２２と，第１の窒化物半導体層１２２の上に形成された第２の窒化物半導体層１２３とを有している。第１の窒化物半導体層１２２は，電子が走行するチャネル層であり，例えば厚さが１μｍ～２μｍ程度のアンドープのＧａＮ層である。第２の窒化物半導体層１２３は電子供給層であり，例えば厚さが１５ｎｍ～５０ｎｍ程度のアンドープのＡｌＧａＮ層である。なお，アンドープとは，不純物を意図的に導入していないことを意味する。

【００２８】

ソース電極１３１及びドレイン電極１３２は，例えばチタン（Ｔｉ）とアルミニウム（Ａｌ）との積層体とすればよい。ソース電極１３１及びドレイン電極１３２は，第１の窒化物半導体層１２２における第２の窒化物半導体層１２３との界面近傍に形成される２次元電子ガス（２ＤＥＧ）層からなるチャネルとオーミック接触していればよい。ゲート電極１３３は，例えばニッケル（Ｎｉ）と金（Ａｕ）との積層体とすればよい。ゲート電極１３３は，チャネルとショットキー接合を形成していればよい。なお，ソース電極１３１及びドレイン電極１３２は２ＤＥＧ層と直接接するリセス構造としてもよい。

【００２９】

正孔注入部１４１は，第２の窒化物半導体層１２３の上に選択的に形成されたｐ型の第３の窒化物半導体層１４２と，第３の窒化物半導体層１４２の上に形成された正孔注入電極１４３とを有している。第３の窒化物半導体層１４２は，例えばマグネシウム（Ｍｇ）がドープされたＧａＮ層である。Ｍｇの濃度は１×１０19ｃｍ-3程度であり，キャリア濃度は１×１０18ｃｍ-3程度である。第３の窒化物半導体層１４２は，第２の窒化物半導体層１２３上の全面に形成した後，塩素ガスを用いた誘導結合プラズマ（ＩＣＰ）エッチングにより不要な部分を除去して形成すればよい。正孔注入電極１４３は，例えばパラジウムからなり，第３の窒化物半導体層１４２とオーミック接触している。

【００３０】

第２の窒化物半導体層１２３の上には，ソース電極１３１，ドレイン電極１３２，ゲート電極１３３及び正孔注入部１４１を覆うように窒化シリコン（Ｓｉ3Ｎ4）からなる第１の保護膜１２７が形成されている。ソース電極１３１の上には，ソース電極配線１３５が形成されている。ソース電極配線１３５は第１の保護膜１２７に形成された開口部を介してソース電極１３１と接続されている。第１の保護膜１２７は，化学気相堆積法（ＣＶＤ法）により形成すればよく，開口部は塩素ガス等を用いたドライエッチングにより形成すればよい。ドレイン電極１３２の上にはドレイン電極配線１３６が形成されている。ドレイン電極配線１３６は第１の保護膜１２７に形成された開口部を介してドレイン電極１３２と接続されている。第１の保護膜１２７の上には，ソース電極配線１３５及びドレイン電極配線１３６を覆うようにＳｉ3Ｎ4からなる第２の保護膜１２８が形成されている。第２の保護膜はＣＶＤ法により形成すればよい。」

「【００３５】

正孔注入部１４１は，ドレイン電極１３２とゲート電極１３３との間の任意の位置に設けることができる。但し，正孔注入電極１４３にはドレイン電極１３２とほぼ等しい電圧が印加される。このため，正孔注入部とゲート電極１３３との間隔が狭くなると，ゲート－ドレイン間の耐圧が低下する。従って，ドレイン電極１３２と第３の窒化物半導体層１４２との間隔Ｄｄｐを，ドレイン電極１３２とゲート電極１３３との間隔Ｄｄｇの３０％未満とすることが好ましい。例えばＤｄｇが１０μｍ程度の場合には，Ｄｄｐを３μｍ程度よりも小さくすることが好ましい。リソグラフィーの精度等を考えると，ドレイン電極１３２と第３の窒化物半導体層１４２との間に間隔をおいた方が容易に形成できる。しかし，図３に示すように，ドレイン電極１３２の側面と第３の窒化物半導体層の側面とが接していてもよい。また，図１において，ドレイン電極１３２とソース電極パッド１５１との間にも正孔注入部１４１を形成してかまわない。さらに，ドレイン電極１３２とソース電極パッド１５１との間及びドレイン電極１３２とドレイン電極パッド１５２との間にも正孔注入部１４１を形成し，正孔注入部１４１がドレイン電極１３２を囲むようにしてもよい。」

「【００３８】

但し，正孔注入部１４１をゲート電極１３３とドレイン電極１３２との間に設けた場合には，正孔注入部１４１がドレイン電極１３２の端部における電界強度を緩和するドレインフィールドプレートとして機能することが期待される。ドレイン電極１３２の端部における電界強度を低減することは，電流コラプスの低減に有効である。」

「【００４０】

正孔注入電極１４３の電位と，ドレイン電極１３２の電位との差をさらに小さくするために，図６及び図７に示すようにドレイン電極１３２と正孔注入電極１４３とを覆う幅広のドレイン電極配線１３６Ａを形成してもよい。ドレイン電極配線１３６Ａと正孔注入電極１４３とは，第１の保護膜１２７に形成された開口部を介して接続されている。窒化物半導体を用いたＦＥＴにおいて，オン抵抗を低減することが求められている。オン抵抗が１０ｍΩ～１００ｍΩ程度の低オン抵抗のＦＥＴの場合には，ドレイン配線の抵抗もオン抵抗に大きく影響する。図６に示すような構成とすれば，ドレイン電極１３２と正孔注入電極１４３との間の配線抵抗を非常に小さくすることができるだけでなく，ドレイン電極パッド１５２とドレイン電極１３２との間の配線抵抗及びドレイン電極パッド１５２と正孔注入電極１４３との間の配線抵抗も小さくすることができる。このため，ＦＥＴのオン抵抗を低減するために有用である。」

引用例１の図７として，以下の図面が示されている。

［図：0001383053000001.jpg］

（２）摘記の整理

以上の摘記によれば，引用例１には次の事項を備える電界効果トランジスタが記載されているものと理解できる。

ア シリコン基板１００の上にバッファ層１２１を介して形成された第１の窒化物半導体層１２２と，第１の窒化物半導体層１２２の上に形成された第２の窒化物半導体層１２３とを有すること。（段落００２７）

イ 第１の窒化物半導体層１２２における第２の窒化物半導体層１２３との界面近傍に２次元電子ガスからなるチャネルが形成されていること。（段落００２８）

ウ ソース電極１３１及びドレイン電極１３２は，チャネルとオーミック接触していること。（段落００２８）

エ ゲート電極１３３は，ニッケルと金の積層体であり，チャネルとショットキー接合を形成していること。（段落００２８）

オ ソース電極１３１とドレイン電極１３２の間にゲート電極１３３が形成され，ドレイン電極１３２とゲート電極１３３との間に正孔注入部１４１が形成されていること。（段落００２５，００２６）

カ 正孔注入部１４１が，第２の窒化物半導体層１２３の上に選択的に形成されたｐ型の第３の窒化物半導体層１４２と，第３の窒化物半導体層１４２の上に形成された正孔注入電極１４３とを有すること。（段落００２９）

キ 第２の窒化物半導体層１２３上に，ソース電極１３１，ドレイン電極１３２，ゲート電極１３３及び正孔注入部１４１を覆うように窒化シリコンからなる第１の保護膜１２７が形成されていること。（段落００３０）

ク ドレイン電極１３２と正孔注入電極１４３を覆い，第１の保護膜１２７に形成された開口部を介してドレイン電極１３２及び正孔注入電極１４３とそれぞれ接続されているドレイン電極配線１３６Ａが形成されていること。（段落００３０，００４０，図７）

（３）引用発明１

上記ア～クによれば，引用例１には次の発明（以下「引用発明１」という。）が記載されているものと認められる。

「シリコン基板１００の上にバッファ層１２１を介して形成された第１の窒化物半導体層１２２と，第１の窒化物半導体層１２２の上に形成された第２の窒化物半導体層１２３と，

第１の窒化物半導体層１２２における第２の窒化物半導体層１２３との界面近傍に形成される２次元電子ガス層からなるチャネルと，

チャネルとオーミック接触しているソース電極１３１及びドレイン電極１３２と，

ソース電極１３１とドレイン電極１３２との間に形成されたニッケルと金の積層体であって，チャネルとショットキー接合を形成しているゲート電極１３３と，

第２の窒化物半導体層１２３の上に選択的に形成されたｐ型の第３の窒化物半導体層１４２と，第３の窒化物半導体層１４２の上に形成された正孔注入電極１４３とを有し，ドレイン電極１３２とゲート電極１３３との間に形成された正孔注入部１４１と，

第２の窒化物半導体層１２３上に，ソース電極１３１，ドレイン電極１３２，ゲート電極１３３及び正孔注入部１４１を覆うように形成された，窒化シリコンからなる第１の保護膜１２７と，

ドレイン電極１３２と正孔注入電極１４３を覆い，第１の保護膜１２７に形成された開口部を介してドレイン電極１３２及び正孔注入電極１４３とそれぞれ接続されているドレイン電極配線１３６Ａと，

を備える，電界効果トランジスタ。」

２．引用例３～４について

（１）引用例３の記載

原査定の拒絶の理由に引用された引用例３（特開２０１５－１２２５４４号公報）には，次の記載がある。

「【００３７】

ここにおいて，注入用電極１４は金属材料からなり，半導体基板１０４におけるドレイン電極１２とソース電極１３とゲート部１１０とが形成された一表面上に形成されている。つまり，注入用電極１４は，第２の半導体層１０２上であって，ドレイン電極１２やソース電極１３やゲート部１１０と干渉しない位置に配置されている。図１の例では，注入用電極１４は，ドレイン電極１２およびソース電極１３のうち高電位側となるドレイン電極１２と，ゲート部１１０との間に配置されている。注入用電極１４は，２次元電子ガス層を形成する第２の半導体層１０２とオーミック接合されている。」

（２）引用例４の記載

原査定の付記で引用された引用例４（特開２００７－２５０７９２号公報）には，次の記載がある。

「【００２４】

なお，ソース電極６，ゲート電極７，およびドレイン電極８等の複数の電極を形成する金属材料として，例えば，Ｎｉ，Ｐｄ，Ｉｒ，Ｐｔ，Ａｕ，Ａｌ，Ｍｏ，Ｔｉ，Ｃｕ，Ｗ，Ｃｒ，Ｔａ，ＴａＳｉ，およびＡｌＳｉの中から選択される少なくとも一つによって実現される金属または合金が挙げられる。」

第４ 対比・判断

１．本願発明１１について

（１）本願発明１１と引用発明１の対比

本願発明１１と引用発明１を対比すると，次のようになる。

ア 引用発明１における「電界効果トランジスタ」は，本願発明１１における「トランジスタ」に相当する。

イ 引用発明１における「シリコン基板１００」，「バッファ層１２１」，「第１の窒化物半導体層１２２」及び「第２の窒化物半導体層１２３」が，本願発明１１における「半導体基板」に相当する。

ウ 引用発明１では，「第１の窒化物半導体層１２２における第２の窒化物半導体層１２３との界面近傍に形成される２次元電子ガス層からなるチャネル」と「ソース電極１３１」とがオーミック接触していることから，引用発明１における「ソース電極１３１」及び当該「ソース電極１３１」が「チャネル」と「オーミック接触している」領域が，本願発明１１における「前記基板内に形成され前記基板の一部と接触するソース電極を含むソース領域」に相当する。

エ 引用発明１では，上記「チャネル」と「ドレイン電極１３２」はオーミック接触しており，ここで，「ソース電極１３１」と「ドレイン電極１３２」が離隔することは技術的に明らかである。そうすると，引用発明１において「ドレイン電極１３２」が「チャネル」と「オーミック接触」している領域が，本願発明１１における「前記基板内に形成され前記ソース領域から離隔されるドレイン領域」に相当する。

オ 引用発明１における「ゲート電極１３３」は「ソース電極１３１とドレイン電極１３２との間に形成されたニッケルと金の積層体であって，チャネルとショットキー接合を形成している」ものであるから，本願発明１１における「ゲートスタック」に相当する。また，引用発明１における「ゲート電極１３３」及び当該「ゲート電極１３３」が「チャネル」と「ショットキー接合を形成している」領域が，本願発明１１における「前記基板内に形成され前記基板の一部と接触するゲートスタックを含み，前記ソース領域と前記ドレイン領域との間に位置するゲート領域」に相当する。

カ 引用発明１における「正孔注入部１４１」は，「第２の窒化物半導体層１２３の上に選択的に形成されたｐ型の第３の窒化物半導体層１４２と，第３の窒化物半導体層１４２の上に形成された正孔注入電極１４３とを有し，ドレイン電極１３２とゲート電極１３３との間に形成された」ものであるから，引用発明１における上記「ｐ型の第３の窒化物半導体層１４２」が本願発明１１における「前記基板の一部と接触するＰ型層」に相当し，引用発明１における上記「正孔注入部１４１」が本願発明１１における「ホール注入領域」に相当する。

キ 引用発明１における「窒化シリコンからなる第１の保護膜１２７」は，「正孔注入部１４１」を覆うように形成されており，引用例１の図７から，「第３の窒化物半導体層１４２」の上面の一部を覆っていることが見て取れるから，本願発明１１における「前記Ｐ型層の上面の第一の領域にわたって延在する誘電体層」に相当する。

ク 引用発明１における「ドレイン電極１３２」は，本願発明１１における「ドレイン電極を形成するために前記基板のドレイン領域に渡って延在」する「金属層」に対応する。

ケ 引用発明１における「正孔注入電極１４３」は，本願発明１１における「ホール注入電極を形成するために」「前記Ｐ型層の」「前記上面の第二の領域に渡って延在」する「金属層」に対応する。

コ 引用発明１における「ドレイン電極配線１３６Ａ」」は，「ドレイン電極１３２と正孔注入電極１４３を覆い，第１の保護膜１２７に形成された開口部を介してドレイン電極１３２及び正孔注入電極１４３とそれぞれ接続されている」ものであり，「第１の保護膜１２７」の一部にわたって延在しているものと認められるから，本願発明１１における「前記誘電体層の一部にわたって延在する，金属層」に対応する。

以上によれば，本願発明１１と引用発明１の一致点及び相違点は，以下のとおりとなる。

（一致点）

「トランジスタであって，

半導体基板と，

前記基板内に形成され前記基板の一部と接触するソース電極を含むソース領域と，

前記基板内に形成され前記ソース領域から離隔されるドレイン領域と，

前記基板内に形成され前記基板の一部と接触するゲートスタックを含み，前記ソース領域と前記ドレイン領域との間に位置するゲート領域と，

前記基板内に形成され前記基板の一部と接触するＰ型層を含み，前記ゲート領域と前記ドレイン領域との間に位置するホール注入領域と，

前記Ｐ型層の上面の第一の領域にわたって延在する誘電体層と，

（１）ドレイン電極を形成するために前記基板のドレイン領域にわたって延在し，（２）ホール注入電極を形成するために前記Ｐ型層の前記上面の第二の領域にわたって延在し，（３）前記誘電体層の一部にわたって延在する，金属層と，

を備える，トランジスタ。」

（相違点１）

本願発明１１は，「（１）ドレイン電極を形成するために前記基板のドレイン領域にわたって延在し，（２）ホール注入電極を形成するために前記Ｐ型層の第一の側面に隣接して前記Ｐ型層の前記上面の第二の領域にわたって延在し，（３）フィールドプレートを形成するために前記誘電体層の一部にわたって延在する，単一のモノリシックな金属層」を備えるのに対し，引用発明１は，本願発明１１の上記「金属層」に対応する構成として「ドレイン電極１３２」，「正孔注入電極１４３」及び「ドレイン電極配線１３６Ａ」を備えるものの，それらは「単一のモノリシックな金属層」ではない点。

（相違点２）

本願発明１１では，「金属層」が「前記Ｐ型層の第一の側面に隣接して」いるのに対し，引用発明１の「ドレイン電極１３２」，「正孔注入電極１４３」及び「ドレイン電極配線１３６Ａ」は，「ｐ型の第３の窒化物半導体層１４２」の側面に隣接していない点。

（相違点３）

本願発明１１では，「金属層」が「フィールドプレートを形成するために前記誘電体層の一部にわたって延在」するのに対し，引用発明１では，「ドレイン電極配線１３６Ａ」が「第１の保護膜１２７」の一部に渡って延在していると認められるものの，「フィールドプレートを形成」しているとは特定されていない点。

（２）相違点についての判断

はじめに相違点１について検討する。

上記引用例３には，「注入用電極１４をドレイン電極１２やソース電極やゲート部１１０と干渉しない位置に配置する」旨が記載され，上記引用例４には，「ソース電極６，ゲート電極７，およびドレイン電極８等の複数の電極を形成する金属材料」について列挙されているものの，「ドレイン電極１３２」，「正孔注入電極１４３」及び「ドレイン電極配線１３６Ａ」を「単一のモノリシックな金属層」とすることは，記載も示唆もされていない。

また，電界効果トランジスタにおいて「ドレイン電極１３２」，「正孔注入電極１４３」及び「ドレイン電極配線１３６Ａ」を「単一のモノリシックな金属層」とすることが，当業者の周知技術であると認めることはできない。

そうすると，他の相違点について検討するまでもなく，本願発明１１は，引用発明１及び引用例３～４の記載事項から当業者が容易に発明できたものとはいえない。

２．本願発明１～１０，１２～１８について

本願発明１～１０，１２～１８も，本願発明１１と同じく「単一のモノリシックな金属層」を備えるものであるから，本願発明１１と同じ理由により，引用発明１及び引用例３～４から当業者が容易に発明できたものとはいえない。

第５ 原査定の概要及び原査定についての判断

原査定の概要は，請求項１１～１７に係る発明は，上記引用発明１に基づいて当業者が容易に発明できたものであり，請求項１８～１９に係る発明は，上記引用発明１及び引用例３に記載された技術的事項に基づいて当業者が容易に発明できたものであるから，特許法第２９条第２項の規定により特許を受けることができないというものである。

しかしながら，令和４年２月１日付け手続補正により補正された請求項１１～１８は「単一のモノリシックな金属層」との構成を有するものとなっており，上記第４の１．（２）のとおり，当該構成を有する本願発明１１～１８は，上記引用発明１及び上記引用例３に記載された技術的事項に基づいて当業者が容易に発明できたものではない。したがって，原査定を維持することはできない。

第６ 当審拒絶理由（特許法３６条６項２号）について

当審では，令和３年５月１１日付けの手続補正により補正された本願の特許請求の範囲について，請求項１及び請求項１１の「一体となった金属層」という記載の意味が不明確であり，そのため請求項１又は請求項１１を引用する請求項２～１０，１２～１８も不明確であるとの拒絶理由（特許法３６条６項２号）を通知しているが，令和４年２月１日付けの手続補正において，「単一のモノリシックな金属層」と補正された結果，この拒絶の理由は解消した。

第７ 結言

以上のとおり，原査定の理由によっては，本願を拒絶することはできない。

また，他に本願を拒絶すべき理由を発見しない。

よって，結論のとおり審決する。