2020-006769

第１　手続きの経緯

本願は，平成２８年５月１１日の出願であって，令和１年１２月２３日付けで拒絶理由通知がされ，令和２年３月５日に意見書が提出されるとともに手続補正がなされ，令和２年３月２６日付けで拒絶査定（以下，「原査定」という。）がなされたが，これに対し，令和２年５月１９日に拒絶査定不服審判の請求がなされるとともに手続補正がなされたものである。

第２　令和２年３月２６日付けの原査定の概要

１．令和２年３月２６日付けの原査定の概要は以下のとおりである。

本願請求項１に係る発明は，以下の引用文献１－２，４に基づいて，本願請求項２－４に係る発明は，以下の引用文献１－４に基づいて，その発明の属する技術の分野における通常の知識を有する者（以下，「当業者」という。）が容易に発明できたものであるから，特許法第２９条第２項の規定により特許を受けることができない。

引用文献等一覧

１.特開２０１４－１５３９３１号公報

２.特開２００４－３２６７４９号公報

３.特開２０１５－７０４６１号公報

４.特開２０１１－２２７３０５号公報

第３　審判請求時の補正について

審判請求時の補正は，特許法第１７条の２第３項から第６項までの要件に違反しているものとはいえない。

審判請求時の補正によって請求項１に「前記所定動作の待機中に」という事項を追加する補正は，特許請求の範囲の減縮を目的とするものであるか，また，当該補正は新規事項を追加するものではないかについて検討すると，この事項は，補正前の発明特定事項である「ＡＭＰ構成に切り替える際」を限定するものであるから，特許請求の範囲の減縮を目的とするものであり，また，この事項は，当初明細書等の段落【００２５】に記載された事項であるから，新規事項を追加するものではないといえる。

そして，「第４　本願発明」から「第６　対比・判断」までに示すように，補正後の請求項１－４に係る発明は，独立特許要件を満たすものである。

第４　本願発明

本願請求項１－４に係る発明（以下，それぞれ「本願発明１」－「本願発明４」という。）は，令和２年５月１９日付けの手続補正で補正された特許請求の範囲の請求項１－４に記載された事項により特定される発明であり，本願発明１は以下のとおりの発明である。

なお，符号Ａ－Ｃは，説明のために当審で付与したものであり，以下「構成Ａ」－「構成Ｃ」という。

「【請求項１】

Ａ　複数のコアを備えたマルチコアＣＰＵを有し，独立したプログラムを実行することにより実現される所定動作を同時に複数制御することが可能な制御部を備える画像形成装置において，

Ｂ　前記制御部は，前記複数のコアの各々に個別に前記所定動作を割り当てるＡＭＰ構成と，前記複数のコアを併用して一又は複数の前記所定動作を実行するＳＭＰ構成と，を切り替える切替部を備え，

Ｃ　前記切替部は，前記所定動作の待機中は前記ＡＭＰ構成に切り替えるとともに，前記所定動作中は前記ＳＭＰ構成に切り替え，

前記所定動作の待機中に前記ＡＭＰ構成に切り替える際に，動作待機時の処理を１つの前記コアに割り当てるとともに，残りの前記コアの電源をオフにすることを特徴とする

Ａ　画像形成装置。」

なお，本願発明２－４の概要は以下のとおりである。

本願発明２－４は，本願発明１をさらに減縮した発明である。

第５　引用文献，引用発明等

１．引用文献１

（１）原査定の拒絶の理由で引用された引用文献１（特開２０１４－１５３９３１号公報）には，以下の事項が記載されている。（当審注：下線は，参考のために当審で付与したものである。以下同様。）

「【背景技術】

【０００２】

複数の処理を分散させ，全体の処理として高速化を図るために，複数のプロセッサコアを備えたプロセッサシステムが採用されている。このプロセッサシステムの動作形態として，ＳＭＰ(Symmetrical Multi Processing)と，ＡＭＰ(Asymmetrical Multi Processing)の２つがある。

【０００３】

ＳＭＰは，複数のプログラムを，複数のプロセッサコアの各々の負荷が均一になるように動的に分散させ，並列処理を行う方式である。これに対し，ＡＭＰは，負荷に関係なく，特定のプログラムを，予め決めたプロセッサコアにより実行させる方式である。このＡＭＰでは，特定のプログラムを特定のプロセッサコアに割り付けるので，プログラムのリアルタイム性を保証することができる。ここで，リアルタイム性があるとは，一定時間内にプログラムによる処理を完了できることをいう。」

「【００１０】

図１は，本実施形態の画像形成装置のハードウェア構成を示した図である。図１に示す画像形成装置は，複数のプロセッサコアを備えたプロセッサシステムを搭載し，複数のプログラムを並列に実行できるように構成されている。ここでは，このプロセッサシステムを搭載した装置として，画像形成装置を一例として挙げたが，画像形成装置に限られるものではなく，いかなる電子機器であってもよい。」

「【００１３】

ＣＰＵ１０２は，ＯＳや各種プログラム等を実行することにより，画像形成装置１００の動作を制御する。ＲＯＭ１０３は，ＣＰＵ１０２が実行するプログラムが格納される不揮発性メモリである。ＲＡＭ１０４は，ＣＰＵ１０２の作業用領域として使用される揮発性メモリである。ＣＰＵ１０２は，ＲＯＭ１０３等から読み出したプログラムをこのＲＡＭ１０４上に展開し，その展開したプログラムを実行する。」

「【００１８】

ＣＰＵ１０２は，図２に示すように，同じ種類の複数のプロセッサコア２００，２１０，２２０，２３０を備える。ＣＰＵ１０２は，プロセッサコア２００用のＬ１キャッシュ２０１，Ｌ２キャッシュ２０２を備え，プロセッサコア２１０用のＬ１キャッシュ２１１，Ｌ２キャッシュ２１２を備える。また，ＣＰＵ１０２は，プロセッサコア２２０用のＬ１キャッシュ２２１，Ｌ２キャッシュ２２２を備え，プロセッサコア２３０用のＬ１キャッシュ２３１，Ｌ２キャッシュ２３２を備える。さらに，ＣＰＵ１０２は，プロセッサコア２００，２１０，２２０，２３０に共通のＬ３キャッシュ２４０を備えている。」

「【００２８】

例えば，コピーアプリケーション３０２を，実行するプロセッサコアとしてコア３に固定して実行するようにし，スキャナアプリケーション３０４を，実行するプロセッサコアとしてコア４に固定して実行するように設定する。その他のアプリケーションは，残ったコア１，コア２で並列して実行するように設定する。」

「【００３５】

図６に示すテーブル５０５は，プログラムを識別するための情報として，プログラム名が使用され，プログラム名と上記の情報とが対応付けられている。この情報は，そのプログラムがプロセッサコアを固定する対象（コア固定化対象）であるか否かの情報とされ，「対象」または「非対象」とされる。固定する対象のプログラムとしては，スキャナやプリンタ等の制御といったリアルタイム性が要求される処理を実行するスキャナアプリケーション，プリンタアプリケーション，コピーアプリケーション等が挙げられる。固定対象外のプログラムとしては，画像形成装置がサーバとして機能する際の通信処理やユーザインタフェースへのデータ出力といった時間制約がない処理を実行するアプリケーションが挙げられる。」

「【００４２】

第２判断手段５０４は，第１判断手段５０２がプロセッサコアを固定すると判断したプログラムにつき，そのプログラムに対して設定されたプロセッサコアに固定すべきか否かを，測定された実行頻度に基づき判断する。実行頻度には予め閾値が設けられ，その閾値以上であるか否かを判断することにより，上記の実際に固定すべきか否かを判断する。実行頻度が実行回数である場合は，一定回数以上であるか否かを，ＣＰＵ使用率である場合は，一定値以上であるか否かを，それぞれ判断する。」

「【００４６】

ステップ７１０では，特定コアに固定され，実行頻度が低いプログラムがあるかどうかを判断する。プロセッサシステムは，第３判断手段をさらに備え，この第３判断手段がこの判断を行うことができる。この判断では，テーブル５０５を参照し，実行コアが「－１」以外の値となっているプログラムにつき，その実行頻度として実行回数が一定回数未満のものがあるかどうかを判断する。なお，実行頻度は，実行回数ではなく，ＣＰＵ使用率であってもよい。

【００４７】

図６に示すテーブルを用いて具体的に説明する。例えば，上記の一定回数が１０とする。ステップ７１０の判断では，まず，実行コアが「－１」以外の値となっているプログラムとして，プログラムＡを特定する。そして，プログラムＡにつき，その実行回数の値が１０未満かどうかを判断し，１０以上であるので，ないと判断する。

【００４８】

再び図７を参照して，ステップ７１０で，あると判断した場合，ステップ７２０へ進み，その該当するコアを固定対象から外す。これは，そのコアを他のプログラムで有効に利用するためである。ここでの具体的な処理は，ＯＳのスケジューラのスケジューリング対象にそのコアを追加する処理である。」

（２）上記引用文献１の記載（特に下線部の記載）より，上記引用文献１には，次の発明（以下，「引用発明」という。）が記載されていると認められる。

なお，符号ａ－ｇは，説明のために当審で付与したものであり，以下「構成ａ」－「構成ｇ」という。

「ａ　画像形成装置であって，

ｂ　ＣＰＵは，プログラム実行することにより，動作を制御し，

ｃ　複数のプロセッサコアを備え，

ｄ　あるアプリケーションをあるコアに固定して実行し，その他のアプリケーションは残ったコアで並列して実行するように構成され，

ｅ　プログラムがプロセッサコアを固定する対象であるか否かの情報によって，プロセッサコアを固定すると判断したプログラムにつき，そのプログラムを，プロセッサコアに固定すべきか否かを，測定された実行頻度に基づき判断するところ，

ｆ　実行頻度は，実行回数が一定回数未満のものがあるかどうかであり，

ｇ　一定回数が１０とすると，そのプログラムの実行回数の値が１０未満であると判断した場合，そのコアを固定対象から外し，他のプログラムで利用する，

ａ　画像形成装置。」

２．引用文献２

（１）原査定の拒絶の理由で引用された引用文献２（特開２００４－３２６７４９号公報）には，以下の事項が記載されている。

「【００３５】

取り組むべきもう１つの問題は，システムに代わって生産的な作業を行っていないハードウェア・スレッドによってマルチスレッド・プロセッサにおける共用リソースを消費することである。以下で更に明らかになるように，ハードウェア・スレッドは，一般に，オペレーティング・システムにとっては独立のロジカル・プロセッサのように見える。このように，スレッドがオペレーティング・システムのアイドル・ループで動作していて如何なる有用な作業もしていないとき，そのスレッドは，プロセッサの或る共用リソースを消費しつつあり，そのプロセッサにおける他のスレッドのパフォーマンスに影響を与えている。従って，スレッドがアイドル状態にあるときにオペレーティング・システムがプロセッサを単一スレッド・モードに切り替えること，及び作業がロジカル・プロセッサにとって使用可能であるとき又はロジカル・プロセッサが割り込みをサービスする必要があるときにそれがプロセッサをＳＭＴモードに戻すことを可能にすることが望ましい。しかし，プロセッサを単一スレッド・モードにすることは，オペレーティング・システムにとって，あたかもプロセッサがオフラインになろうとしているように見え得ることがわかった。オペレーティング・システムの観点から，ロジカル・プロセッサをオフラインとみなすことは，一般に，費用を要するオペレーションである。更に，ロジカル・プロセッサをオフラインとみなすこと及び作業が必要であるときにそれをオンライン状態に戻すことのオーバヘッドは，スレッドがアイドル・ループに入ったときにそのスレッドを使用不可にすることによって何も得られないようなことになり得る。スレッドが有用な作業を遂行していない短い期間が共用リソースを他のスレッドにより自由に使用させるためにスレッドの非活動化をトリガするよう，わずかなオーバヘッドでもってオペレーティング・システムが単一スレッド・モードとＳＭＴモードとの間を切り替えることを可能にする機構を設けることが望ましい。」

（２）上記引用文献２の記載（特に下線部の記載）より，上記引用文献２には，次の技術的事項が記載されていると認められる。

なお，符号ｈは，説明のために当審で付与したものであり，以下「構成ｈ」という。

「ｈ　スレッドがアイドル状態にあるときにプロセッサを単一スレッド・モードに切り替え，作業がロジカル・プロセッサにとって使用可能であるときにプロセッサをＳＭＴモードに戻すマルチスレッド・プロセッサ。」

３．引用文献４

（１）原査定の拒絶の理由で引用された引用文献４（特開２０１１－２２７３０５号公報）には，以下の事項が記載されている。

「【００２８】

以下，本発明に係る車載ナビゲーションシステム及び制御装置の一実施の形態について，図１～図３を参照して説明する。なお，当該車載ナビゲーションシステム１は，ハイブリッド自動車あるいは電気自動車等の図示しない車両に搭載されており，通常モード及びこの通常モードよりも低い消費電力にて動作する省エネモードのいずれのモードにて動作するか決定し，その決定したモードに応じた態様で動作することで，当該車載ナビゲーションシステム１を搭載する車両の航続距離を伸ばそうとしている。」

「【００５２】

また，画像の画質を低下させることにより，描画情報量が低減され，演算負荷が低減されることから，制御装置６０は，省エネモードにて動作する場合，ＣＰＵコア６０１ａ～６０１ｃのうち，演算を行なっているＣＰＵコアの動作クロックを低下させたり，演算を行なっていないＣＰＵコアへの電源供給を停止する。

【００５３】

詳しくは，ＣＰＵコア６０１ａ～６０１ｃすべてを動作させなければ省エネモード時更新周期にて省エネ画像を繰り返し描画することができないほどの演算負荷である場合，ＣＰＵコア６０１ａ～６０１ｃの動作クロックを全体的に低下させる。また，ＣＰＵコア６０１ａ～６０１ｃのうち２つのＣＰＵコアを動作させれば省エネモード時更新周期にて省エネ画像を繰り返し描画することができるほどの演算負荷である場合，残り１つのＣＰＵコアへの電源供給を停止する。また，ＣＰＵコア６０１ａ～６０１ｃのうち１つのＣＰＵコアを動作させれば省エネモード時更新周期にて省エネ画像を繰り返し描画することができる演算負荷である場合，残り２つのＣＰＵコアへの電源供給を停止する。その上でさらに余力がある場合，動作させているＣＰＵコアの動作クロックを低下させる。」

（２）上記引用文献４の記載（特に下線部の記載）より，上記引用文献４には，次の技術的事項が記載されていると認められる。

なお，符号ｉは，説明のために当審で付与したものであり，以下「構成ｉ」という。

「ｉ　通常モード及び省エネモードのいずれのモードにて動作するか決定し，省エネモードにて動作する場合であって，ＣＰＵコアのうち１つのＣＰＵコアを動作させればよい演算負荷である場合，残りのＣＰＵコアへの電源供給を停止するシステム。」

第６　対比・判断

１．本願発明１について

（１）対比

本願発明１と引用発明とを対比する。

ア．構成Ａについて

構成ｂ，ｃによれば，引用発明の「複数のプロセッサコア」は，本願発明１の「複数のコア」に相当し，引用発明の「ＣＰＵ」は，本願発明１の「複数のコアを備えたマルチコアＣＰＵ」に相当する。

構成ｄによれば，引用発明の「アプリケーション」は，「並列して実行するように構成され」ているので，独立しているから，本願発明１の「独立したプログラム」に相当する。

また，引用発明の「プログラム」も，本願発明１の「独立したプログラム」に相当する。

構成ｂによれば，引用発明の「動作」は，「プログラム実行」により実現されているので，上記構成ｆの検討も踏まえると，本願発明１の「独立したプログラムを実行することにより実現される所定動作」に相当する。

構成ｂ，ｄによれば，引用発明の「ＣＰＵ」は，「アプリケーション」を「並列して実行」しているので，「アプリケーション」を「実行」することにより実現される「動作」を同時に複数「制御」している。

構成ａによれば，引用発明は，「画像形成装置」であり，当該「画像形成装置」は，本願発明１の「画像形成装置」に対応する。

したがって，引用発明の「画像形成装置」が備える「ＣＰＵ」は，本願発明１の「複数のコアを備えたマルチコアＣＰＵを有し，独立したプログラムを実行することにより実現される所定動作を同時に複数制御することが可能な制御部」に相当する。

イ．構成Ｂについて

引用文献１の段落【０００２】，【０００３】に記載されるように，引用発明の背景技術として「複数のプロセッサコアを備えたプロセッサシステムの動作形態として，ＳＭＰとＡＭＰの２つがあり，ＳＭＰでは，複数のプログラムを，複数のプロセッサコアで並列処理を行い，ＡＭＰでは，特定のプログラムを特定のプロセッサコアに割り付ける」ものであるところ，構成ｃ，ｄに示される，引用発明の，「あるアプリケーションをあるコアに固定」することは，複数の「コア」の各々に個別に「動作」を割り当てることであるので，本願発明１の「前記複数のコアの各々に個別に前記所定動作を割り当てるＡＭＰ構成」に相当し，引用発明の「複数のプロセッサコア」で「アプリケーション」を「並列して実行」することは，「複数のプロセッサコア」を併用して一又は複数の「動作」を実行することであるので，本願発明１の「前記複数のコアを併用して一又は複数の前記所定動作を実行するＳＭＰ構成」に相当する。

構成ｄ，ｇによれば，引用発明は，「アプリケーション」が「固定」された「コア」を，「固定対象から外し」，「アプリケーション」を「並列して実行」する「コア」にしている。

ここで，引用発明の，「アプリケーション」が「固定」された「コア」を，「固定対象から外し」，「アプリケーション」を「並列して実行」する「コア」にすることは，上記背景技術を踏まえると，本願発明の，「ＡＭＰ構成」を「ＳＭＰ構成」に「切り替える」ことに相当するから，引用発明は，かかる切り替えを行う切替部を実質的に備えているといえる。

したがって，引用発明の「ＣＰＵ」と，本願発明の「制御部」とは，下記の点で相違するものの，“前記複数のコアの各々に個別に前記所定動作を割り当てるＡＭＰ構成と，前記複数のコアを併用して一又は複数の前記所定動作を実行するＳＭＰ構成と，を切り替える切替部を備え”ている点で共通する。

したがって，上記ア．及びイ．の検討内容を踏まえると，本願発明１と引用発明との間には，次の一致点，相違点があるといえる。

（一致点）

「複数のコアを備えたマルチコアＣＰＵを有し，独立したプログラムを実行することにより実現される所定動作を同時に複数制御することが可能な制御部を備える画像形成装置において，

前記制御部は，前記複数のコアの各々に個別に前記所定動作を割り当てるＡＭＰ構成と，前記複数のコアを併用して一又は複数の前記所定動作を実行するＳＭＰ構成と，を切り替える切替部を備えることを特徴とする画像形成装置。」

（相違点）

本願発明１の「制御部」は，「前記所定動作の待機中は前記ＡＭＰ構成に切り替えるとともに，前記所定動作中は前記ＳＭＰ構成に切り替え，前記所定動作の待機中に前記ＡＭＰ構成に切り替える際に，動作待機時の処理を１つの前記コアに割り当てるとともに，残りの前記コアの電源をオフにする」「切替部」を備えているのに対して，引用発明の「ＣＰＵ」は，そのようなものは備えていない点。

（２）相違点についての判断

構成ｈによれば，引用文献２の「スレッドがアイドル状態にあるとき」及び「作業がロジカル・プロセッサにとって使用可能であるとき」は，本願発明１の「所定動作の待機中」及び「所定動作中」に相当するが，引用文献２の「単一スレッド・モード」及び「ＳＭＴモード」は，本願発明１の「ＡＭＰ構成」及び「ＳＭＰ構成」とは相違する。

また，構成ｉによれば，引用文献４の「省エネモード」及び「通常モード」は，本願発明１の「所定動作の待機中」及び「所定動作中」に相当し，引用文献４の「システム」は，「省エネモード」及び「通常モード」で「動作する」「ＣＰＵコア」の数を変更しているが，引用文献４の「システム」は，ＳＭＰ構成及びＡＭＰ構成を切り替えていないので，「動作する」「ＣＰＵコア」の数の変更は，ＳＭＰ構成及びＡＭＰ構成の切り替えによって行われていない。

したがって，本願発明１の「前記所定動作の待機中は前記ＡＭＰ構成に切り替えるとともに，前記所定動作中は前記ＳＭＰ構成に切り替え，前記所定動作の待機中に前記ＡＭＰ構成に切り替える際に，動作待機時の処理を１つの前記コアに割り当てるとともに，残りの前記コアの電源をオフにする」「切替部」は，上記引用文献２，４にも記載されていない。

また，上記相違点に係る構成は，本願の出願前に周知な構成ともいえない。

したがって，本願発明１は，当業者であっても，引用発明及び引用文献２，４に記載された技術的事項に基づいて容易に発明できたものとはいえない。

２．本願発明２－４について

本願発明２－４は，本願発明１をさらに減縮した発明であり，本願発明１の上記相違点に係る構成を備えるものであるから，本願発明１と同じ理由により，当業者であっても，引用発明及び引用文献２，４に記載された技術的事項に基づいて容易に発明できたものとはいえない。

第７　原査定について

１．理由１（特許法第２９条第２項）について

審判請求時の補正により，本願発明１－４は上記第４に示したとおりのものとなっており，当業者であっても，拒絶査定において引用された引用文献１－２，４に基づいて，容易に発明できたものとはいえない。

したがって，原査定の理由を維持することはできない。

第８　むすび

以上のとおり，原査定の理由によっては，本願を拒絶することはできない。

また，他に本願を拒絶すべき理由を発見しない。

よって，結論のとおり審決する。