2018-700431

特許第６２４０６５１号発明「遊技機」の特許異議申立事件について、次のとおり決定する。

【結　論】 特許第６２４０６５１号の明細書及び特許請求の範囲を訂正請求書に添付された訂正明細書及び特許請求の範囲のとおり訂正することを認める。 特許第６２４０６５１号の請求項１に係る特許を維持する。

【理　由】 第１　手続の経緯 特許第６２４０６５１号（以下「本件特許」という。）の請求項１に係る特許についての出願は、平成２２年１月２２日に出願した特願２０１０－１２５５９号の一部を平成２６年６月１６日に新たな特許出願（特願２０１４－１２３７４５号）とし、さらにその一部を平成２７年１２月１日に新たな特許出願（特願２０１５－２３５０９３号）としたものであって、平成２９年１１月１０日にその特許権の設定登録がされ、同年１１月２９日に特許掲載公報が発行された。その後、その特許について、平成３０年５月２９日に特許異議申立人により特許異議の申立てがされ、当審は、同年７月１１日付けで取消理由を通知した。特許権者は、同年９月１４日に意見書の提出及び訂正請求を行い、その訂正の請求に対して、特許異議申立人は、同年１１月１９日に意見書を提出した。当審は、同年１１月３０日付けで取消理由（決定の予告）を通知した。特許権者は、平成３１年２月７日に意見書の提出及び訂正請求（以下「本件訂正請求」という。）を行い、その訂正の請求に対して、特許異議申立人は、同年４月１日に意見書を提出した。 第２　訂正の適否についての判断 １　訂正の内容 本件訂正請求による訂正（以下「本件訂正」という。）は、以下のとおりである。 （１）訂正事項１ 特許請求の範囲の請求項１に 「遊技制御を実行するＣＰＵと、乱数値となる数値データを生成する乱数回路と、が内蔵されたマイクロコンピュータを備え、」を加える。 （２）訂正事項２ 特許請求の範囲の請求項１に 「前記乱数回路は、 数値データを予め定められた手順により更新して出力する数値更新手段と、 所定信号が入力されたことに基づいて前記数値更新手段から出力された数値データを乱数値として乱数値格納領域に格納する乱数値格納手段と、 を含み、」を加える。 （３）訂正事項３ 特許請求の範囲の請求項１に 「前記ＣＰＵは、前記乱数値格納領域に格納されている乱数値を前記所定信号が入力されたことに基づいて読み出して抽選を行う抽選手段を含み、」を加える。 （４）訂正事項４ 特許請求の範囲の請求項１に 「前記マイクロコンピュータは、前記乱数値格納手段により前記乱数値格納領域に乱数値が格納された時点から、前記乱数値格納領域に格納されている乱数値が前記ＣＰＵにより読み出されるまでの期間において、前記乱数値格納手段により前記乱数値格納領域に新たな乱数値が格納されることを制限する格納制限手段を含み、」を加える。 （５）訂正事項５ 特許請求の範囲の請求項１に 「遊技を行うためのデータを読み出し及び書き込み可能に記憶する記憶領域を有し、電力供給が停止しても該記憶領域に記憶されているデータを保持することが可能なデータ記憶手段と、」とあるのを、 「前記マイクロコンピュータは、遊技を行うためのデータを読み出し及び書き込み可能に記憶する記憶領域を有し、電力供給が停止しても該記憶領域に記憶されているデータを保持することが可能なデータ記憶手段を含み、」に訂正する。 （６）訂正事項６ 特許請求の範囲の請求項１に 「前記遊技機の起動時に、前記データ記憶手段に記憶されているデータに基づく制御状態に復帰させる復帰処理と、前記データ記憶手段に記憶されているデータに基づく制御状態に復帰させない非復帰処理と、を含む起動時に必要な起動時処理を行う起動時処理手段と、を備え、」とあるのを、 「前記ＣＰＵは、 前記遊技機の起動時に、前記データ記憶手段に記憶されているデータに基づく制御状態に復帰させる復帰処理と、前記データ記憶手段に記憶されているデータに基づく制御状態に復帰させない非復帰処理と、を含む起動時に必要な起動時処理を行う起動時処理手段 ・・・ を含み、」に訂正する。 （７）訂正事項７ 特許請求の範囲の請求項１に 「前記ＣＰＵは、 ・・・ 電断条件が成立したときに前記データ記憶手段に記憶されているデータに基づいて復帰可能とするための電断処理を実行する電断処理実行手段と、 ・・・ を含み、」を加える。 （８）訂正事項８ 特許請求の範囲の請求項１に 「前記ＣＰＵは、 ・・・ 前記電断処理の実行後、電力供給が停止せずに一定時間継続した場合に出力されるリセット信号が検出されたときに、前記起動時処理を行う再起動時処理手段と、 ・・・ を含み、」を加える。 （９）訂正事項９ 特許請求の範囲の請求項１に 「前記ＣＰＵは、 ・・・ 前記電断処理の実行後、電力供給が停止するのを待機しているときに、前記乱数値格納領域に格納されている乱数値を読み出す電断待機時読出手段と、 を含み、」を加える。 （１０）訂正事項１０ 特許請求の範囲の請求項１の「起動時処理手段」に関して、「前記データ演算手段が前記所定の演算を行った後、前記第１の分岐手段が前記遊技を行うためのデータが正常か否かの判定を行うまでの間に、前記起動時処理のうち前記復帰処理に分岐される場合にも前記非復帰処理に分岐される場合にも共通して行う必要のある共通処理を行い、」を加える。 （１１）訂正事項１１ 願書に添付した明細書の段落【０００６】に 「上記課題を解決するために、本発明の請求項１の遊技機は、 遊技を行う遊技機であって、 遊技を行うためのデータを読み出し及び書き込み可能に記憶する記憶領域を有し、電力供給が停止しても該記憶領域に記憶されているデータを保持することが可能なデータ記憶手段と、 前記遊技機の起動時に、前記データ記憶手段に記憶されているデータに基づく制御状態に復帰させる復帰処理と、前記データ記憶手段に記憶されているデータに基づく制御状態に復帰させない非復帰処理と、を含む起動時に必要な起動時処理を行う起動時処理手段と、 を備え、 前記起動時処理手段は、 前記遊技機の電源投入時に前記データ記憶手段へのアクセスを許可するアクセス許可手段と、 前記アクセス許可手段により前記データ記憶手段へのアクセスが許可された後、前記データ記憶手段ヘアクセスする他の処理を行うことなく直ちに前記データ記憶手段の記憶領域に記憶されているデータを用いて所定の演算を行うデータ演算手段と、 前記データ演算手段による演算の結果に基づいて遊技を行うためのデータが正常か否かを判定し、正常と判定された場合に前記復帰処理に分岐させるとともに、正常と判定されなかった場合に前記非復帰処理に分岐させる第１の分岐手段と、 前記遊技機の起動時に、所定の操作がされているか否かを判定し、所定の操作がされていると判定された場合に遊技者の有利度を設定可能な設定処理に分岐させる第２の分岐手段と、 を含み、 前記起動時処理手段は、 前記第１の分岐手段が遊技を行うためのデータが正常か否かの判定を行った後、前記第２の分岐手段が所定の操作がされているか否かの判定を行う ことを特徴としている。」とあるのを、 「上記課題を解決するために、本発明の請求項１の遊技機は、 遊技を行う遊技機であって、 遊技制御を実行するＣＰＵと、乱数値となる数値データを生成する乱数回路と、が内蔵されたマイクロコンピュータを備え、 前記乱数回路は、 数値データを予め定められた手順により更新して出力する数値更新手段と、 所定信号が入力されたことに基づいて前記数値更新手段から出力された数値データを乱数値として乱数値格納領域に格納する乱数値格納手段と、 を含み、 前記ＣＰＵは、前記乱数値格納領域に格納されている乱数値を前記所定信号が入力されたことに基づいて読み出して抽選を行う抽選手段を含み、 前記マイクロコンピュータは、前記乱数値格納手段により前記乱数値格納領域に乱数値が格納された時点から、前記乱数値格納領域に格納されている乱数値が前記ＣＰＵにより読み出されるまでの期間において、前記乱数値格納手段により前記乱数値格納領域に新たな乱数値が格納されることを制限する格納制限手段を含み、 前記マイクロコンピュータは、遊技を行うためのデータを読み出し及び書き込み可能に記憶する記憶領域を有し、電力供給が停止しても該記憶領域に記憶されているデータを保持することが可能なデータ記憶手段を含み、 前記ＣＰＵは、 前記遊技機の起動時に、前記データ記憶手段に記憶されているデータに基づく制御状態に復帰させる復帰処理と、前記データ記憶手段に記憶されているデータに基づく制御状態に復帰させない非復帰処理と、を含む起動時に必要な起動時処理を行う起動時処理手段と、 電断条件が成立したときに前記データ記憶手段に記憶されているデータに基づいて復帰可能とするための電断処理を実行する電断処理実行手段と、 前記電断処理の実行後、電力供給が停止せずに一定時間継続した場合に出力されるリセット信号が検出されたときに、前記起動時処理を行う再起動時処理手段と、 前記電断処理の実行後、電力供給が停止するのを待機しているときに、前記乱数値格納領域に格納されている乱数値を読み出す電断待機時読出手段と、 を含み、 前記起動時処理手段は、 前記遊技機の電源投入時に前記データ記憶手段へのアクセスを許可するアクセス許可手段と、 前記アクセス許可手段により前記データ記憶手段へのアクセスが許可された後、前記データ記憶手段ヘアクセスする他の処理を行うことなく直ちに前記データ記憶手段の記憶領域に記憶されているデータを用いて所定の演算を行うデータ演算手段と、 前記データ演算手段による演算の結果に基づいて遊技を行うためのデータが正常か否かを判定し、正常と判定された場合に前記復帰処理に分岐させるとともに、正常と判定されなかった場合に前記非復帰処理に分岐させる第１の分岐手段と、 前記遊技機の起動時に、所定の操作がされているか否かを判定し、所定の操作がされていると判定された場合に遊技者の有利度を設定可能な設定処理に分岐させる第２の分岐手段と、 を含み、 前記起動時処理手段は、 前記データ演算手段が前記所定の演算を行った後、前記第１の分岐手段が前記遊技を行うためのデータが正常か否かの判定を行うまでの間に、前記起動時処理のうち前記復帰処理に分岐される場合にも前記非復帰処理に分岐される場合にも共通して行う必要のある共通処理を行い、 前記第１の分岐手段が遊技を行うためのデータが正常か否かの判定を行った後、前記第２の分岐手段が所定の操作がされているか否かの判定を行う ことを特徴としている。」に訂正する。 ２　訂正の適否について （１）訂正事項１ ア　訂正の目的 訂正事項１は、特許請求の範囲の請求項１に新たに「遊技制御を実行するＣＰＵと、乱数値となる数値データを生成する乱数回路と、が内蔵されたマイクロコンピュータを備え、」なる発明特定事項を加えることで、特許請求の範囲を減縮しようとするものであるから、当該訂正事項１は、特許法第１２０条の５第２項ただし書第１号に規定する特許請求の範囲の減縮を目的とするものである。 イ　新規事項の有無及び特許請求の範囲の拡張又は変更について 願書に添付した明細書の段落【００４２】には、「図５に示すメイン制御部４１は、１チップマイクロコンピュータであり、・・・ＣＰＵ５０５と、・・・乱数回路５０９と、・・・を備えて構成される。」と記載され、段落【００８５】には、「メイン制御部４１が備えるＣＰＵ５０５は、ＲＯＭ５０６から読み出したプログラムを実行することにより、スロットマシン１におけるゲームの進行を制御するための処理などを実行する。」と記載され、段落【００９０】には、「メイン制御部４１が備える乱数回路５０９は、例えば１６ビット乱数といった、所定の更新範囲を有する乱数値となる数値データを生成する回路である。」と記載されており、訂正事項１は、これらの記載、すなわち、遊技制御を実行するＣＰＵ（ＣＰＵ５０５）と、乱数値となる数値データを生成する乱数回路（乱数回路５０５）と、が内蔵されたマイクロコンピュータ（１チップマイクロコンピュータであるメイン制御部４１）を備えることに基づくものである。 したがって、訂正事項１は、上記のとおり、願書に添付した明細書、特許請求の範囲又は図面（以下「願書に添付した明細書等」という。）の記載に基づくものであるから、願書に添付した明細書等のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入するものではなく、願書に添付した明細書等に記載した事項の範囲内においてされたものである。 そして、訂正事項１は、新たに発明特定事項を直列的に付加するものであるから、構成要件の削除、請求項の追加、実施例の追加ではなく、また、カテゴリーや対象を変更するものではないので、実質上特許請求の範囲を拡張し、又は変更するものではない。 よって、訂正事項１は、特許法第１２０条の５第９項で準用する特許法第１２６条第５項及び第６項に適合する。 （２）訂正事項２ ア　訂正の目的 訂正事項２は、特許請求の範囲の請求項１に新たに「前記乱数回路は、数値データを予め定められた手順により更新して出力する数値更新手段と、所定信号が入力されたことに基づいて前記数値更新手段から出力された数値データを乱数値として乱数値格納領域に格納する乱数値格納手段と、を含み、」なる発明特定事項を加えることで、特許請求の範囲を減縮しようとするものであるから、当該訂正事項２は、特許法第１２０条の５第２項ただし書第１号に規定する特許請求の範囲の減縮を目的とするものである。 イ　新規事項の有無及び特許請求の範囲の拡張又は変更について 願書に添付した明細書の段落【００９２】には、「乱数回路５０９は、図１２に示すように、・・・乱数生成回路５５３、・・・乱数列変更回路５５５、・・・乱数ラッチセレクタ５５８Ａ、５５８Ｂ、乱数値レジスタ５５９Ａ、５５９Ｂを備えて構成される。」と記載され、段落【００９７】には、「乱数生成回路５５３は、例えば１６ビットのカウンタなどから構成され、クロック用フリップフロップ５５２から出力される乱数更新クロックＲＧＫなどの入力に基づき、数値データを更新可能な所定の範囲において所定の初期値から所定の最終値まで循環的に更新する回路である。例えば乱数生成回路５５３は、所定のクロック端子への入力信号である乱数更新クロックＲＧＫにおける立ち上がりエッジに応答して、「０」から「６５５３５」までの範囲内で設定された初期値から「６５５３５」まで１ずつ加算するように数値データをカウントアップして行く。そして、「６５５３５」までカウントアップした後には、「０」から初期値よりも１小さい最終値となる数値まで１ずつ加算するようにカウントアップすることで、数値データを循環的に更新する。」と記載され、段落【００９９】には、「乱数列変更回路５５５は、乱数生成回路５５３により生成された数値データが一巡したときに、数値データの更新順である順列を所定の乱数更新規則に従った順列に変更可能とする回路である。例えば、乱数列変更回路５５５は、乱数生成回路５５３から出力される数値データにおけるビットの入れ替えや転置などのビットスクランブル処理を実行する。また、乱数列変更回路５５５は、例えばビットスクランブル処理に用いるビットスクランブル用キーやビットスクランブルテーブルを変更することなどにより、数値データの更新順である順列の変更を行うことができる。」と記載され、段落【０１１２】には、「乱数値レジスタ５５９Ａは、乱数列変更回路５５５から出力された乱数列ＲＳＮにおける数値データを乱数値として格納するレジスタである。」と記載され、段落【０１１３】には、「乱数値レジスタ５５９Ａは、乱数ラッチセレクタ５５８Ａから供給される乱数ラッチ信号ＬＬ１がオン状態となったことに応答して、乱数列変更回路５５５から出力された乱数列ＲＳＮにおける数値データを乱数値として取り込んで格納する。」と記載され、段落【０３３４】には、「ラッチ用フリップフロップ５５７Ａは、ラッチ用クロックＲＣ１の立ち上がりエッジに応答して、スタートスイッチ７から伝送されて入力ポートＰＯに供給されたゲーム開始信号ＳＳＩを取り込み（ラッチして）、ゲーム開始時ラッチ信号ＳＬ１として出力端子Ｑから出力する。」と記載されており、訂正事項２は、これらの記載及び図１２の記載、すなわち、乱数回路は、数値データを予め定められた手順により更新して出力する数値更新手段（乱数生成回路５５３及び乱数列変更回路５５５）と、所定信号（スタートスイッチ７の入力信号）が入力されたことに基づいて数値更新手段（乱数列変更回路５５５）から出力された数値データを乱数値として乱数値格納領域（乱数値レジスタ５５９Ａ）に格納する乱数値格納手段（乱数ラッチセレクタ５５８Ａ）と、を含むことに基づくものである。 したがって、訂正事項２は、願書に添付した明細書等の記載に基づくものであるから、願書に添付した明細書等のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入するものではなく、願書に添付した明細書等に記載した事項の範囲内においてされたものである。 そして、訂正事項２は、新たに発明特定事項を直列的に付加するものであるから、構成要件の削除、請求項の追加、実施例の追加ではなく、また、カテゴリーや対象を変更するものではないので、実質上特許請求の範囲を拡張し、又は変更するものではない。 よって、訂正事項２は、特許法第１２０条の５第９項で準用する特許法第１２６条第５項及び第６項に適合する。 （２）訂正事項３ ア　訂正の目的 訂正事項３は、特許請求の範囲の請求項１に新たに「前記ＣＰＵは、前記乱数値格納領域に格納されている乱数値を前記所定信号が入力されたことに基づいて読み出して抽選を行う抽選手段を含み、」なる発明特定事項を加えることで、特許請求の範囲を減縮しようとするものであるから、当該訂正事項３は、特許法第１２０条の５第２項ただし書第１号に規定する特許請求の範囲の減縮を目的とするものである。 イ　新規事項の有無及び特許請求の範囲の拡張又は変更について 願書に添付した明細書の段落【００８６】には、「このように、メイン制御部４１では、ＣＰＵ５０５がＲＯＭ５０６に格納されているプログラムに従って制御を実行するので、以下、メイン制御部４１（又はＣＰＵ５０５）が実行する（又は処理を行う）ということは、具体的には、ＣＰＵ５０５がプログラムに従って制御を実行することである。」と記載され、段落【０１６１】には、「内部抽選では、まず、スタートスイッチ７の検出時に内部抽選用の乱数値（０～６５５３５の整数）を取得する。詳しくは、スタートスイッチ７の操作の検出と同時にラッチされ、乱数値レジスタＲ１Ｄに格納された数値データを読み出し、ＲＡＭ５０７に割り当てられた乱数値ワークに格納する。」と記載され、段落【０２６３】には、「図２９は、メイン制御部４１が実行するゲーム処理の制御内容を示すフローチャートである。」と記載され、段落【０２６６】には、「Ｓｄ２のステップにおける内部抽選処理では、Ｓｄ１のステップにおけるスタートスイッチ７の検出によるゲーム開始と同時にラッチされた内部抽選用の乱数値に基づいて上記した各役への入賞を許容するかどうかを決定する処理を行う。」と記載されており、訂正事項３は、これらの記載、すなわち、ＣＰＵ（ＣＰＵ５０５）は、乱数値格納領域（乱数値レジスタＲ１Ｄ）に格納されている乱数値を所定信号（スタートスイッチ７の入力信号）が入力されたことに基づいて読み出して抽選を行う抽選手段を含むことに基づくものである。 したがって、訂正事項３は、願書に添付した明細書等の記載に基づくものであるから、願書に添付した明細書等のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入するものではなく、願書に添付した明細書等に記載した事項の範囲内においてされたものである。 そして、訂正事項３は、新たに発明特定事項を直列的に付加するものであるから、構成要件の削除、請求項の追加、実施例の追加ではなく、また、カテゴリーや対象を変更するものではないので、実質上特許請求の範囲を拡張し、又は変更するものではない。 よって、訂正事項３は、特許法第１２０条の５第９項で準用する特許法第１２６条第５項及び第６項に適合する。 （４）訂正事項４ ア　訂正の目的 訂正事項４は、特許請求の範囲の請求項１に新たに「前記マイクロコンピュータは、前記乱数値格納手段により前記乱数値格納領域に乱数値が格納された時点から、前記乱数値格納領域に格納されている乱数値が前記ＣＰＵにより読み出されるまでの期間において、前記乱数値格納手段により前記乱数値格納領域に新たな乱数値が格納されることを制限する格納制限手段を含み、」なる発明特定事項を加えることで、特許請求の範囲を減縮しようとするものであるから、当該訂正事項４は、特許法第１２０条の５第２項ただし書第１号に規定する特許請求の範囲の減縮を目的とするものである。 イ　新規事項の有無及び特許請求の範囲の拡張又は変更について 願書に添付した明細書の段落【０１１５】には、「図１９（Ｂ）に示す例では、・・・乱数ラッチフラグデータＲＤＦＭ０が“１”の状態、すなわち乱数値レジスタＲ１Ｄに数値データが取り込まれている状態では、新たな乱数値の取込要求が発生した場合でも、新たな数値データを乱数値レジスタＲ１Ｄに取り込まないようになっており、このような状態では、乱数値レジスタＲ１Ｄの数値データが読み出されて、乱数ラッチフラグデータＲＤＦＭ０がクリアされるまで新たな数値データを乱数値レジスタＲ１Ｄに取り込むことが不可能となる。」と記載され、段落【０３５２】には、「本実施例に適用した乱数回路５０９では、乱数ラッチフラグデータＲＤＦＭ０が“１”の状態、すなわち乱数値レジスタＲ１Ｄに数値データが取り込まれている状態では、新たな乱数値の取込要求が発生した場合でも、新たな数値データを乱数値レジスタＲ１Ｄに取り込まないようになっており、このような状態では、乱数値レジスタＲ１Ｄの数値データが読み出されて、乱数ラッチフラグデータＲＤＦＭ０がクリアされるまで新たな数値データを乱数値レジスタＲ１Ｄに取り込むことが不可能となる。」と記載され、段落【０３５３】には、「このため、図３８に示すように、スタートスイッチ７の操作によりゲーム開始信号ＳＳ１が入力されて数値データがラッチされ、乱数値レジスタＲ１Ｄに格納された後、この格納された数値データが読み出されるまでは、乱数ラッチフラグデータＲＤＦＭ０が“１”の状態となることで、格納されている数値データが保持され、その間にゲーム開始信号ＳＳ１が入力されても新たな数値データに上書きされてしまうことがないので、静電気などによりゲーム開始信号ＳＳ１の信号線にノイズがのっても数値データが変わってしまうことがなく、このような場合であってもスタートスイッチ７が操作されたタイミングでラッチされた数値データとは異なる数値データを用いて内部抽選が行われてしまうことがない。」と記載されており、訂正事項４は、これらの記載及び図１９（Ａ）、図３８の記載、すなわち、マイクロコンピュータ（１チップマイクロコンピュータであるメイン制御部４１）は、乱数値格納手段（乱数ラッチセレクタ５５８Ａ、５５８Ｂ）により乱数値格納領域（乱数値レジスタＲ１Ｄ）に乱数値（数値データ）が格納された時点から、乱数値格納領域（乱数値レジスタＲ１Ｄ）に格納されている乱数値（数値データ）がＣＰＵにより読み出されるまでの期間において、乱数値格納手段（乱数ラッチセレクタ５５８Ａ、５５８Ｂ）により乱数値格納領域（乱数値レジスタＲ１Ｄ）に新たな乱数値（数値データ）が格納されることを制限する格納制限手段を含むことに基づくものである。 したがって、訂正事項４は、願書に添付した明細書等の記載に基づくものであるから、願書に添付した明細書等のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入するものではなく、願書に添付した明細書等に記載した事項の範囲内においてされたものである。 そして、訂正事項４は、新たに発明特定事項を直列的に付加するものであるから、構成要件の削除、請求項の追加、実施例の追加ではなく、また、カテゴリーや対象を変更するものではないので、実質上特許請求の範囲を拡張し、又は変更するものではない。 よって、訂正事項４は、特許法第１２０条の５第９項で準用する特許法第１２６条第５項及び第６項に適合する。 （５）訂正事項５ ア　訂正の目的 訂正事項５は、上記訂正事項１において特許請求の範囲の請求項１に加えられた「マイクロコンピュータ」が「データ記憶手段」を含むことを限定することで、特許請求の範囲を減縮しようとするものであるから、当該訂正事項５は、特許法第１２０条の５第２項ただし書第１号に規定する特許請求の範囲の減縮を目的とするものである。 イ　新規事項の有無及び特許請求の範囲の拡張又は変更について 願書に添付した明細書の段落【００４２】には、「図５に示すメイン制御部４１は、１チップマイクロコンピュータであり、・・・ＲＡＭ５０７と、・・・を備えて構成される。」と記載され、段落【００８５】には、「ＣＰＵ５０５がＲＡＭ５０７に各種の変動データを書き込んで一時記憶させる変動データ書込動作、ＣＰＵ５０５がＲＡＭ５０７に一時記憶されている各種の変動データを読み出す変動データ読出動作、」と記載され、段落【００８８】には、「メイン制御部４１が備えるＲＡＭ５０７は、ゲーム制御用のワークエリアを提供する。ここで、ＲＡＭ５０７の少なくとも一部は、バックアップ電源によってバックアップされているバックアップＲＡＭであれば良い。すなわち、スロットマシンへの電力供給が停止しても、所定期間はＲＡＭ５０７の少なくとも一部の内容が保存される。尚、本実施例では、ＲＡＭ５０７の全ての領域がバックアップＲＡＭとされており、スロットマシンへの電力供給が停止しても、所定期間はＲＡＭ５０７の全ての内容が保存される。」と記載されており、訂正事項５は、これらの記載、すなわち、マイクロコンピュータ（１チップマイクロコンピュータであるメイン制御部４１）は、遊技を行うためのデータを読み出し及び書き込み可能に記憶する記憶領域（ワークエリア）を有し、電力供給が停止しても該記憶領域（ワークエリア）に記憶されているデータを保持することが可能なデータ記憶手段（ＲＡＭ５０７）を含むことに基づくものである。 したがって、訂正事項５は、願書に添付した明細書等の記載に基づくものであるから、願書に添付した明細書等のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入するものではなく、願書に添付した明細書等に記載した事項の範囲内においてされたものである。 そして、訂正事項５は、上記訂正事項１において特許請求の範囲の請求項１に加えられた「マイクロコンピュータ」が「データ記憶手段」を含むことを限定するものであるから、構成要件の削除、請求項の追加、実施例の追加ではなく、また、カテゴリーや対象を変更するものではないので、実質上特許請求の範囲を拡張し、又は変更するものではない。 よって、訂正事項５は、特許法第１２０条の５第９項で準用する特許法第１２６条第５項及び第６項に適合する。 （６）訂正事項６ ア　訂正の目的 訂正事項６は、上記訂正事項１において特許請求の範囲の請求項１に加えられた「ＣＰＵ」が「起動時処理手段」を含むことを限定することで、特許請求の範囲を減縮しようとするものであるから、当該訂正事項６は、特許法第１２０条の５第２項ただし書第１号に規定する特許請求の範囲の減縮を目的とするものである。 イ　新規事項の有無及び特許請求の範囲の拡張又は変更について 願書に添付した明細書の段落【００８５】には、「メイン制御部４１が備えるＣＰＵ５０５は、ＲＯＭ５０６から読み出したプログラムを実行することにより、スロットマシン１におけるゲームの進行を制御するための処理などを実行する。」と記載され、段落【００８６】には、「このように、メイン制御部４１では、ＣＰＵ５０５がＲＯＭ５０６に格納されているプログラムに従って制御を実行するので、以下、メイン制御部４１（又はＣＰＵ５０５）が実行する（又は処理を行う）ということは、具体的には、ＣＰＵ５０５がプログラムに従って制御を実行することである。」と記載され、段落【０２１５】には、「メイン制御部４１は、リセット回路４９からシステムリセット信号が入力されると、図２３のフローチャートに示す起動処理（メイン）を行う。また、ユーザリセット信号が入力された場合には、起動処理（メイン）のＳａ２のステップから処理を開始する。すなわち電源投入に伴う起動の場合のみセキュリティチェック処理を行うセキュリティモードから開始する一方、ウォッチドッグタイマ４９ａのタイムアップによる起動の場合には、セキュリティチェック処理を省略してＲＯＭ５０６に記憶されたユーザプログラムを実行するユーザモードから開始されることになる。」と記載されており、訂正事項６は、これらの記載、すなわち、ＣＰＵ（ＣＰＵ５０５）は、遊技機の起動時に、データ記憶手段（ＲＡＭ５０７）に記憶されているデータに基づく制御状態に復帰させる復帰処理と、データ記憶手段（ＲＡＭ５０７）に記憶されているデータに基づく制御状態に復帰させない非復帰処理と、を含む起動時に必要な起動時処理を行う起動時処理手段を含むことに基づくものである。 したがって、訂正事項６は、願書に添付した明細書等の記載に基づくものであるから、願書に添付した明細書等のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入するものではなく、願書に添付した明細書等に記載した事項の範囲内においてされたものである。 そして、訂正事項６は、上記訂正事項１において特許請求の範囲の請求項１に加えられた「ＣＰＵ」が「起動時処理手段」を含むことを限定するものであるから、構成要件の削除、請求項の追加、実施例の追加ではなく、また、カテゴリーや対象を変更するものではないので、実質上特許請求の範囲を拡張し、又は変更するものではない。 よって、訂正事項６は、特許法第１２０条の５第９項で準用する特許法第１２６条第５項及び第６項に適合する。 （７）訂正事項７ ア　訂正の目的 訂正事項７は、特許請求の範囲の請求項１に新たに「前記ＣＰＵは、・・・電断条件が成立したときに前記データ記憶手段に記憶されているデータに基づいて復帰可能とするための電断処理を実行する電断処理実行手段と、・・・を含み、」なる発明特定事項を加えることで、特許請求の範囲を減縮しようとするものであるから、当該訂正事項７は、特許法第１２０条の５第２項ただし書第１号に規定する特許請求の範囲の減縮を目的とするものである。 イ　新規事項の有無及び特許請求の範囲の拡張又は変更について 願書に添付した明細書の段落【０１３８】には、「本実施例のスロットマシン１においては、メイン制御部４１は、タイマ割込処理（メイン）を実行する毎に、電断検出回路４８からの電圧低下信号が検出されているか否かを判定する停電判定処理を行い、停電判定処理において電圧低下信号が検出されていると判定した場合に、電断処理（メイン）を実行する。電断処理（メイン）では、レジスタを後述するＲＡＭ５０７のスタックに退避し、ＲＡＭ５０７にいずれかのビットが１となる破壊診断用データ（本実施例では、５ＡＨ）、すなわち０以外の特定のデータを格納するとともに、ＲＡＭ５０７の全ての領域に格納されたデータに基づくＲＡＭパリティが０となるようにＲＡＭパリティ調整用データを計算し、ＲＡＭ５０７に格納する処理を行うようになっている。尚、ＲＡＭパリティとはＲＡＭ５０７の該当する領域（本実施例では、全ての領域）の各ビットに格納されている値の排他的論理和として算出される値である。このため、ＲＡＭ５０７の全ての領域に格納されたデータに基づくＲＡＭパリティが０であれば、ＲＡＭパリティ調整用データは０となり、ＲＡＭ５０７の全ての領域に格納されたデータに基づくＲＡＭパリティが１であれば、ＲＡＭパリティ調整用データは１となる。」と記載され、段落【０１３９】には、「そして、メイン制御部４１は、システムリセットによるかユーザリセットによるかに関わらず、その起動時においてＲＡＭ５０７の全ての領域に格納されたデータに基づいてＲＡＭパリティを計算するとともに、破壊診断用データの値を確認し、ＲＡＭパリティが０であり、かつ破壊診断用データの値も正しいことを条件に、ＲＡＭ５０７に記憶されているデータに基づいてメイン制御部４１の処理状態を電断前の状態に復帰させるが、ＲＡＭパリティが０でない場合（１の場合）や破壊診断用データの値が正しくない場合には、ＲＡＭ異常と判定し、ＲＡＭ異常エラーコードをレジスタにセットしてＲＡＭ異常エラー状態に制御し、遊技の進行を不能化させるようになっている。」と記載されており、訂正事項７は、これらの記載、すなわち、ＣＰＵは、電断条件が成立したとき（電圧低下信号が検出されたとき）にデータ記憶手段（ＲＡＭ５０７）に記憶されているデータに基づいて復帰可能とするための電断処理（電断処理（メイン））を実行する電断処理実行手段を含むことに基づくものである。 したがって、訂正事項７は、願書に添付した明細書等の記載に基づくものであるから、願書に添付した明細書等のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入するものではなく、願書に添付した明細書等に記載した事項の範囲内においてされたものである。 そして、訂正事項７は、新たに発明特定事項を直列的に付加するものであるから、構成要件の削除、請求項の追加、実施例の追加ではなく、また、カテゴリーや対象を変更するものではないので、実質上特許請求の範囲を拡張し、又は変更するものではない。 よって、訂正事項７は、特許法第１２０条の５第９項で準用する特許法第１２６条第５項及び第６項に適合する。 （８）訂正事項８ ア　訂正の目的 訂正事項８は、特許請求の範囲の請求項１に新たに「前記ＣＰＵは、・・・前記電断処理の実行後、電力供給が停止せずに一定時間継続した場合に出力されるリセット信号が検出されたときに、前記起動時処理を行う再起動時処理手段と、・・・を含み、」なる発明特定事項を加えることで、特許請求の範囲を減縮しようとするものであるから、当該訂正事項８は、特許法第１２０条の５第２項ただし書第１号に規定する特許請求の範囲の減縮を目的とするものである。 イ　新規事項の有無及び特許請求の範囲の拡張又は変更について 願書に添付した明細書の段落【００４１】には、「リセット回路４９は、電源投入時または電源遮断時などの電源が不安定な状態においてメイン制御部４１にシステムリセット信号を与える。また、リセット回路４９は、ウォッチドッグタイマ４９ａ（図５（Ｂ）参照）を内蔵し、ウォッチドッグタイマ４９ａがタイムアップした場合、すなわちメイン制御部４１のＣＰＵ５０５の動作が一定時間停止した場合においてメイン制御部４１にユーザリセット信号を与える。」と記載され、段落【０１３９】には、「そして、メイン制御部４１は、システムリセットによるかユーザリセットによるかに関わらず、その起動時においてＲＡＭ５０７の全ての領域に格納されたデータに基づいてＲＡＭパリティを計算するとともに、破壊診断用データの値を確認し、ＲＡＭパリティが０であり、かつ破壊診断用データの値も正しいことを条件に、ＲＡＭ５０７に記憶されているデータに基づいてメイン制御部４１の処理状態を電断前の状態に復帰させるが、ＲＡＭパリティが０でない場合（１の場合）や破壊診断用データの値が正しくない場合には、ＲＡＭ異常と判定し、ＲＡＭ異常エラーコードをレジスタにセットしてＲＡＭ異常エラー状態に制御し、遊技の進行を不能化させるようになっている。」と記載され、段落【０２１５】には、「メイン制御部４１は、リセット回路４９からシステムリセット信号が入力されると、図２３のフローチャートに示す起動処理（メイン）を行う。また、ユーザリセット信号が入力された場合には、起動処理（メイン）のＳａ２のステップから処理を開始する。すなわち電源投入に伴う起動の場合のみセキュリティチェック処理を行うセキュリティモードから開始する一方、ウォッチドッグタイマ４９ａのタイムアップによる起動の場合には、セキュリティチェック処理を省略してＲＯＭ５０６に記憶されたユーザプログラムを実行するユーザモードから開始されることになる。」と記載されており、訂正事項８は、これらの記載及び図２３の記載、すなわち、ＣＰＵは、電断処理の実行後、電力供給が停止せずに一定時間継続した場合に出力されるリセット信号（ユーザリセット信号）が検出されたときに、データ記憶手段（ＲＯＭ５０７）に記憶されているデータに基づく制御状態に復帰させる復帰処理（図２３のＳａ１１～Ｓａ１８）と、データ記憶手段に記憶されているデータに基づく制御状態に復帰させない非復帰処理（図２３のＳａ２１～Ｓａ２７）と、を含む起動時に必要な起動時処理を行う起動時処理手段を含むことに基づくものである。 したがって、訂正事項８は、願書に添付した明細書等の記載に基づくものであるから、願書に添付した明細書等のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入するものではなく、願書に添付した明細書等に記載した事項の範囲内においてされたものである。 そして、訂正事項８は、新たに発明特定事項を直列的に付加するものであるから、構成要件の削除、請求項の追加、実施例の追加ではなく、また、カテゴリーや対象を変更するものではないので、実質上特許請求の範囲を拡張し、又は変更するものではない。 よって、訂正事項８は、特許法第１２０条の５第９項で準用する特許法第１２６条第５項及び第６項に適合する。 （９）訂正事項９ ア　訂正の目的 訂正事項９は、特許請求の範囲の請求項１に新たに「前記ＣＰＵは、・・・前記電断処理の実行後、電力供給が停止するのを待機しているときに、前記乱数値格納領域に格納されている乱数値を読み出す電断待機時読出手段と、を含み、」なる発明特定事項を加えることで、特許請求の範囲を減縮しようとするものであるから、当該訂正事項９は、特許法第１２０条の５第２項ただし書第１号に規定する特許請求の範囲の減縮を目的とするものである。 イ　新規事項の有無及び特許請求の範囲の拡張又は変更について 願書に添付した明細書の段落【０３１９】には、「その後、電圧が低下してＣＰＵ５０５が停止するか、ユーザリセット信号が入力されて再起動するか、の待機状態に移行する。この待機状態では、乱数ラッチフラグレジスタの値に基づいて乱数値がラッチされているか否か、すなわち乱数値レジスタ５５９Ａに数値データが取り込まれているか否かを判定し（Ｓｍ６）、乱数値がラッチされていれば、乱数値レジスタ５５９Ａから内部抽選用の乱数値を読み出す（Ｓｍ７）ようになっており、これら以外の処理は行われない。Ｓｍ７のステップにおいて乱数値レジスタ５５９から内部抽選用の乱数値が読み出されると乱数ラッチフラグレジスタがクリアされ、新たな数値データの取込が許可されることとなる。」と記載されており、訂正事項９は、この記載、すなわち、ＣＰＵは、電断処理の実行後、電力供給が停止するのを待機しているときに、乱数値格納手段（乱数値レジスタ５５９Ａ）に格納されている乱数値（内部抽選用の乱数値）を読み出す電断待機時読出手段を含むことに基づくものである。 したがって、訂正事項９は、願書に添付した明細書等の記載に基づくものであるから、願書に添付した明細書等のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入するものではなく、願書に添付した明細書等に記載した事項の範囲内においてされたものである。 そして、訂正事項９は、新たに発明特定事項を直列的に付加するものであるから、構成要件の削除、請求項の追加、実施例の追加ではなく、また、カテゴリーや対象を変更するものではないので、実質上特許請求の範囲を拡張し、又は変更するものではない。 よって、訂正事項９は、特許法第１２０条の５第９項で準用する特許法第１２６条第５項及び第６項に適合する。 （１０）訂正事項１０ ア　訂正の目的 訂正事項１０は、特許請求の範囲の請求項１の「起動時処理手段」に関して、「前記データ演算手段が前記所定の演算を行った後、前記第１の分岐手段が前記遊技を行うためのデータが正常か否かの判定を行うまでの間に、前記起動時処理のうち前記復帰処理に分岐される場合にも前記非復帰処理に分岐される場合にも共通して行う必要のある共通処理を行い、」を加えることで、特許請求の範囲を減縮しようとするものであるから、当該訂正事項１０は、特許法第１２０条の５第２項ただし書第１号に規定する特許請求の範囲の減縮を目的とするものである。 イ　新規事項の有無及び特許請求の範囲の拡張又は変更について 願書に添付した明細書の段落【０２５１】には、「また、システムリセットであるかユーザリセットであるかに関わらず、ＲＡＭ５０７へのアクセスが許可された後、他の処理を行うことなく、まず、ＲＡＭ５０７の全ての格納領域（未使用領域及び未使用スタック領域を含む）のＲＡＭパリティを計算し、その後、計算したＲＡＭパリティから格納データが正常か否かの判定を行う前に、ＲＡＭ５０７の格納データが正常か否かに関わらず共通して行う必要のある処理として、打止機能、自動精算機能の有効／無効の設定、各スイッチの入力データ、確定データ、エッジデータのクリア、電断フラグのクリアを行い、その後、ＲＡＭパリティに基づいてＲＡＭ５０７の格納データが正常か否かの判定を行うようになっている。」と記載され、段落【０３２１】には、「本実施例のメイン制御部４１は、システムリセットであるかユーザリセットであるかに関わらず、ＲＡＭ５０７へのアクセスが許可された後、他の処理を行うことなく、まず、ＲＡＭ５０７の全ての格納領域（未使用領域及び未使用スタック領域を含む）のＲＡＭパリティを計算し、その後、計算したＲＡＭパリティから格納データが正常か否かの判定を行う前に、ＲＡＭ５０７の格納データが正常か否かに関わらず共通して行う必要のある処理を行い、その後、ＲＡＭパリティに基づいてＲＡＭ５０７の格納データが正常か否かの判定を行うようになっている。」と記載されており、訂正事項１０は、これらの記載及び図２３の記載、すなわち、起動時処理手段は、データ演算手段（図２３のＳａ５）がデータ演算手段（ＲＡＭ５０７）に記憶されているデータのＲＡＭパリティを算出した（データ演算手段が所定の演算を行った）後、第１の分岐手段（図２３のＳａ９）が遊技を行うためのデータが正常か否かの判定を行うまでの間に、起動時処理のうち復帰処理に分岐される場合にも非復帰処理に分岐される場合にも共通して行う必要のある共通処理（図２３のＳａ６～Ｓａ９）を行うことに基づくものである。 したがって、訂正事項１０は、願書に添付した明細書等の記載に基づくものであるから、願書に添付した明細書等のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入するものではなく、願書に添付した明細書等に記載した事項の範囲内においてされたものである。 そして、訂正事項１０は、新たに発明特定事項を直列的に付加するものであるから、カテゴリーや対象を変更するものではないので、実質上特許請求の範囲を拡張し、又は変更するものではない。 よって、訂正事項１０は、特許法第１２０条の５第９項で準用する特許法第１２６条第５項及び第６項に適合する。 ウ　異議申立人の訂正要件違反の主張について 特許異議申立人は、 （ア）訂正前発明は本件特許公報の段落【０００６】の「データ記憶手段に記憶されているデータへのアクセスが許可された直後、他の処理が行われる前の状態のデータを用いて演算した結果に基づいてデータが正常か否かの判定が行われるため、データ判定の信頼性を高めることができる」ことを、その目的・効果としているのに対し、訂正事項１０に係る効果として、原出願の段落【０００７】に記載されている「共通処理を行うことにより、これら共通処理を、遊技を行うためのデータが正常と判定された場合と異常と判定された場合とで個別に実行する必要がないため、起動時の処理に用いるプログラム容量を削減することができる」ことを、目的・効果に加えた発明としており、よって、訂正前発明および本件訂正発明の目的・効果は、大きく相違しており、「発明の具体的な目的の範囲内」でなされたものでなく、「技術的意義が変更」されており、異なる方向性（ベクトル）のものであることが明らかであるため、「実質上特許請求の範囲を変更する」ものであること、 （イ）さらに、本件訂正発明は、訂正事項１０を不用な構成として削除して分割出願し、その分割出願に係る発明について特許された後に、当該訂正事項１０を訂正請求にて追加したものであり、第三者が予測できずに不利益を被るから、「実質上特許請求の範囲を変更する」ものであること を主張する。 しかしながら、特許法第１２６条第４項は、訂正前の特許請求の範囲に含まれないこととされた発明が訂正後の特許請求の範囲に含まれることとなると、第三者にとって不足の不利益が生じるおそれがあるため、そうした事態が生じないことを担保したものであり、「実質上特許請求の範囲を変更する」とは、特許請求の範囲の記載自体を訂正することによって特許請求の範囲を変更するもの（例えば、請求項に記載した事項を別の意味を表す表現に入れ替えることによって特許請求の範囲をずらす訂正）や、発明の対象を変更する訂正のほか、特許請求の範囲については何ら訂正することなくただ発明の詳細な説明又は図面の記載を訂正することによって特許請求の範囲を変更するようなものをいうと解する。 これを訂正事項１０についてみるに、訂正事項１０は、「データ記憶手段に記憶されているデータへのアクセスが許可された直後、他の処理が行われる前の状態のデータを用いて演算した結果に基づいてデータが正常か否かの判定が行われるため、データ判定の信頼性を高めることができる」ことに対応する「前記起動時処理手段」が「前記アクセス許可手段により前記データ記憶手段へのアクセスが許可された後、前記データ記憶手段ヘアクセスする他の処理を行うことなく直ちに前記データ記憶手段の記憶領域に記憶されているデータを用いて所定の演算を行うデータ演算手段」「を含」む構成は何ら変更することなく、訂正前の発明特定事項である「起動時処理手段」に関して「共通処理」に係る発明特定事項を直列的に付加するものであるから、請求項に記載した事項を別の意味を表す表現に入れ替えることによって特許請求の範囲をずらす訂正でなく、発明の対象を変更する訂正でなく、特許請求の範囲については何ら訂正することなくただ発明の詳細な説明又は図面の記載を訂正することによって特許請求の範囲を変更するようなものでもないのであって、また、訂正前の特許請求の範囲に含まれないこととされた発明が訂正後の特許請求の範囲に含まれることがなく第三者にとって不足の不利益が生じるおそれもない。 したがって、訂正事項１０は、実質上特許請求の範囲を変更するものではなく、異議申立人の主張は採用できない。 （１１）訂正事項１１ ア　訂正の目的 訂正事項１１は、上記訂正事項１～１０に係る訂正により、本件訂正前の請求項１における特許請求の範囲の減縮の訂正を行った結果、記載表現が一致しなくなった願書に添付した明細書の段落【０００６】の記載を、訂正後の請求項１の記載に整合させるための訂正であるから、特許法第１２０条の５第２項ただし書第３号に規定する明瞭でない記載の釈明を目的とするものである。 イ　新規事項の有無及び特許請求の範囲の拡張又は変更について 訂正事項１１は、上記（１）～（１０）で検討したとおり、願書に添付した明細書等の記載に基づくものであるから、願書に添付した明細書等のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入するものではなく、願書に添付した明細書等に記載した事項の範囲内においてされたものである。 そして、訂正事項１１は、構成要件の削除、請求項の追加、実施例の追加ではなく、また、カテゴリーや対象を変更するものではないので、実質上特許請求の範囲を拡張し、又は変更するものではない。 よって、訂正事項１１は、特許法第１２０条の５第９項で準用する特許法第１２６条第５項及び第６項に適合する。 ３　小括 したがって、本件訂正の訂正事項１～１０は、特許法第１２０条の５第２項ただし書第１号に掲げる事項を目的とするものであり、かつ、同条第９項で準用する同法第１２６条第５項及び第６項の規定に適合し、訂正事項１１は、特許法第１２０条の５第２項ただし書第３号に掲げる事項を目的とするものであり、かつ、同条第９項で準用する同法第１２６条第５項及び第６項の規定に適合するので、訂正後の請求項１について訂正を認める。 第３　本件訂正後の本件発明 １　取消理由に記載した取消理由について 本件訂正請求により訂正された請求項１に係る発明（以下、「本件発明」という。）は、訂正特許請求の範囲の請求項１に記載された次の事項により特定されるとおりのものである（当審において請求項をＡ～Ｉ２に分説した。）。 「Ａ　遊技を行う遊技機であって、 Ｂ　遊技制御を実行するＣＰＵと、乱数値となる数値データを生成する乱数回路と、が内蔵されたマイクロコンピュータを備え、 Ｃ　前記乱数回路は、 Ｃ１　数値データを予め定められた手順により更新して出力する数値更新手段と、 Ｃ２　所定信号が入力されたことに基づいて前記数値更新手段から出力された数値データを乱数値として乱数値格納領域に格納する乱数値格納手段と、 を含み、 Ｄ　前記ＣＰＵは、前記乱数値格納領域に格納されている乱数値を前記所定信号が入力されたことに基づいて読み出して抽選を行う抽選手段を含み、 Ｅ　前記マイクロコンピュータは、前記乱数値格納手段により前記乱数値格納領域に乱数値が格納された時点から、前記乱数値格納領域に格納されている乱数値が前記ＣＰＵにより読み出されるまでの期間において、前記乱数値格納手段により前記乱数値格納領域に新たな乱数値が格納されることを制限する格納制限手段を含み、 Ｆ　前記マイクロコンピュータは、遊技を行うためのデータを読み出し及び書き込み可能に記憶する記憶領域を有し、電力供給が停止しても該記憶領域に記憶されているデータを保持することが可能なデータ記憶手段を含み、 Ｇ　前記ＣＰＵは、 Ｇ１　前記遊技機の起動時に、前記データ記憶手段に記憶されているデータに基づく制御状態に復帰させる復帰処理と、前記データ記憶手段に記憶されているデータに基づく制御状態に復帰させない非復帰処理と、を含む起動時に必要な起動時処理を行う起動時処理手段と、 Ｇ２　電断条件が成立したときに前記データ記憶手段に記憶されているデータに基づいて復帰可能とするための電断処理を実行する電断処理実行手段と、 Ｇ３　前記電断処理の実行後、電力供給が停止せずに一定時間継続した場合に出力されるリセット信号が検出されたときに、前記起動時処理を行う再起動時処理手段と、 Ｇ４　前記電断処理の実行後、電力供給が停止するのを待機しているときに、前記乱数値格納領域に格納されている乱数値を読み出す電断待機時読出手段と、 を含み、 Ｈ　前記起動時処理手段は、 Ｈ１　前記遊技機の電源投入時に前記データ記憶手段へのアクセスを許可するアクセス許可手段と、 Ｈ２　前記アクセス許可手段により前記データ記憶手段へのアクセスが許可された後、前記データ記憶手段ヘアクセスする他の処理を行うことなく直ちに前記データ記憶手段の記憶領域に記憶されているデータを用いて所定の演算を行うデータ演算手段と、 Ｈ３　前記データ演算手段による演算の結果に基づいて遊技を行うためのデータが正常か否かを判定し、正常と判定された場合に前記復帰処理に分岐させるとともに、正常と判定されなかった場合に前記非復帰処理に分岐させる第１の分岐手段と、 Ｈ４　前記遊技機の起動時に、所定の操作がされているか否かを判定し、所定の操作がされていると判定された場合に遊技者の有利度を設定可能な設定処理に分岐させる第２の分岐手段と、 を含み、 Ｉ　前記起動時処理手段は、 Ｉ１　前記データ演算手段が前記所定の演算を行った後、前記第１の分岐手段が前記遊技を行うためのデータが正常か否かの判定を行うまでの間に、前記起動時処理のうち前記復帰処理に分岐される場合にも前記非復帰処理に分岐される場合にも共通して行う必要のある共通処理を行い、 Ｉ２　前記第１の分岐手段が遊技を行うためのデータが正常か否かの判定を行った後、前記第２の分岐手段が所定の操作がされているか否かの判定を行う、 遊技機。」 第４　取消理由通知に記載した取消理由について （１）取消理由の概要 訂正前の請求項１に係る特許に対して、平成３０年１１月３０日付けで特許権者に通知した取消理由（決定の予告）の要旨は次のとおりである。 訂正前の請求項１に係る発明は、甲第５号証（特開２００７－１４３７２９号公報）に記載された発明及び甲第６号証（特開２００５－１６０９３１号公報）に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、請求項１に係る特許は、特許法第２９条第２項の規定に違反してされたものであり、取り消されるべきものである。 （２）甲号証の記載 ア　甲第５号証 取消理由（決定の予告）で通知した甲第５号証（特開２００７－１４３７２９号公報）には、図面とともに以下の事項が記載されている（下線は当審で付した。）。 「【００２０】 図１に示される如く、パチスロ機３００は、本体３０２と、本体３０２の正面に設けられた開閉カバーとしての操作兼装飾部３０３とを備えて構成されている。」 「【００３４】 パチスロ機３００の制御系は、主制御部１００を中心に構成されており、この主制御部１００には、メダル投入部３２０から投入されたメダルを識別し、メダルの投入数や種類（不正又は純正）等を出力するメダルセレクタ１０２が接続されると共に、始動レバー３５４、上述したリール３５０Ａ、３５０Ｂ、３５０Ｃのそれぞれに対応する停止ボタン３５６Ａ、３５６Ｂ、３５６Ｃ、ＭＡＸベットボタン３５２Ｂ、１枚ベットボタン３５２Ａ並びに遊技を中止する際に遊技機内部に貯留（クレジット）したメダルを戻すための精算ボタン１０３が、それぞれ操作状態を検出する不図示のセンサ等を介して接続されている。 【００３５】 また、主制御部１００は、ＣＰＵを含んで構成される主制御回路１１０を備えており、主制御回路１１０には、主として遊技の進行状況に応じた各種制御のパラメータ等を一時的に記憶するＲＡＭ１２８と、各種プログラム等が記憶されたＲＯＭ１３０と、が接続されると共に、主制御回路１１０の動作の基準となるクロックパルスを生成するクロックパルス発生回路１２４が分周器１２６を介して接続されている。 【００３６】 また、主制御回路１１０には、乱数発生器１２０及び乱数ラッチ回路１２２が接続されている。主制御回路１１０は、分周器１２６を介して入力されたクロックパルスに同期して乱数発生器１２０を制御して順次乱数を発生させ、乱数ラッチ回路１２２では、当該乱数発生器１２０により発生された乱数を取得する。 【００３７】 パチスロ機３００では、始動レバー３５４による操作タイミングで役の当落を決定する内部抽選が主制御部１００により行われるようになっており、主制御回路１１０では、始動レバー３５４が操作されると上記乱数ラッチ回路１２２に対して、乱数の取得、保持及び出力を指示し、これにより乱数ラッチ回路１２２から入力された乱数に応じて抽選結果を導出する。」 「【００７６】 また、バックアップメモリ１７６は、遊技の進行状況に応じた各種制御のパラメータ等を一時的に保存するための領域であり、ＲＡＭ１２８の予め設定された領域に設けられている。」 「【００７９】 バックアップ実行制御部１６２は、電源供給状態判定部１７４により電源が遮断されると判定された場合には、バックアップ実行を示す情報をバックアップデータ書込部１６４に出力する。これにより、バックアップデータ書込部１６４は、遊技実行制御部１８６Ａから遊技の進行状況に応じた各種制御のパラメータ等の情報（バックアップデータ）を取得し、バックアップメモリ１７６にアクセスして予め設定された領域に当該バックアップデータを書込むことにより遊技の進行状況に関するパラメータ等を退避・保持する。 【００８０】 一方、バックアップ実行制御部１６２は、電源供給状態判定部１７４により電源の供給が再開されたと判定された場合には、バックアップデータの読出しを行うべくバックアップデータ読出部１６６に読出し指示を入力する。バックアップデータ読出部１６６では、読出指示が入力されると、バックアップメモリ１７６の上記予め設定された領域にアクセスしてバックアップデータを読出す。」 「【０１０７】 ここで、図６は、パチスロ機３００の電源が遮断される場合に実行される電源断処理の流れを示すフローチャートである。以下、同図を参照して本実施の形態に係る電源断処理について説明する。」 「【０１０９】 すなわち、バックアップとして、実行中の処理に関するレジスタ群をＲＡＭ１２８等の所定領域（スタック）に退避させると共に、スタックポインタを保存することにより、遊技の進行状況に応じたパラメータを保持する。」 「【０１１１】 図７は、パチスロ機３００の電源が投入された場合に実行される電源投入処理の流れを示すフローチャートである。以下、同図を参照して本実施の形態に係る電源投入処理について説明する。」 「【０１１３】 ステップ４０２では、ＲＡＭ１２８へのアクセスを許可し、その後にステップ４０４に移行してＲＡＭチェックを実行した後に、ステップ４０６に移行する。 【０１１４】 ここで、本実施の形態では、ＲＡＭチェックとして、ＲＡＭ１２８の所定領域からの設定値及びスタックポインタ値の読み出し、電源断直前のデータ合計と電源投入直後のデータ合計とが一致していることの確認（チェックサム）及び予め設定された領域へのチェックパターンの書込み及び読出し等を実行する。 【０１１５】 ステップ４０６では、ＲＡＭチェックが正常に終了したか否かを判定し、当該判定が否定判定となった場合はステップ４０８に移行して、ＲＡＭのリード／ライトチェックを行い、その後にステップ４１０に移行してＲＡＭ１２８をクリアして全てのデータを「０」にする。」 「【０１２０】 一方、ステップ４０６で肯定判定となった場合はステップ４１６に移行して、ＲＡＭチェックにおいて読出した６段階の設定値が１～６の何れかであったか否かを判定する。ステップ４１６で肯定判定となった場合はステップ４２２に移行して、設定キーがＯＮであるか否かを判定し、当該判定が肯定判定となった場合はステップ４２４に移行して、６段階の設定を実行する。 【０１２１】 また、ステップ４２２で否定判定となった場合はステップ４２６に移行して、ＲＡＭチェックにおいて読出したスタックポインタ値が正常であるか否かを判定し、当該判定が肯定判定となった場合はステップ４３０に移行して、スタックポインタ値に基づいて電源断前の処理へ移行する。」 「【０１２５】 ステップ４２０では、設定キーがＯＮであるか否かを判定し、当該判定が肯定判定となった場合はステップ４２４に移行して、６段階の設定を実行する。」 「【０１５２】 以上詳細に説明したように、本実施の形態によれば、主制御部１００により、６段階の設定値（設定値１～設定値６）から予め選択された何れか１つの設定値に基づく当選確率で役の内部抽選を実行し、当該内部抽選の結果に応じて遊技を進行するにあたり、設定値の選択状況が判別できない場合には予め設定されたデフォルトの設定値（本実施の形態では、「設定値１」）が選択されて遊技を実行する一方、デフォルト設定コマンドを主制御部１００の外部に出力するので、遊技の進行を司る主制御系に負担をかけることなく、通常とは異なる状態の変化を迅速に認識することができる遊技機を提供することができる。」 （認定事項ア） 【図２】から、主制御部１００はＲＡＭ１２８を含むことが見て取れる。 （認定事項イ） 【図２】から、ＲＡＭ１２８が主制御回路１１０とのみ接続されているのが見て取れるから、ＣＰＵを含んで構成される主制御回路１１０が、段落【０１０７】乃至【０１２１】のＲＡＭ１２８を介して行われる電源断処理及び電源投入処理を行うことは明らかである。 （認定事項ウ） 【図７】から、電源投入処理において、ＲＡＭアクセス許可のステップ４０２の後、他の処理をおこなうことなく直ちにＲＡＭチェックのステップ４０４を実行することが見て取れる。 （認定事項エ） 【図７】から、ＲＡＭチェックが正常に終了したか否かを判定するステップ４０６が、肯定判定となった場合に電源断前の処理のステップ４３０へ移行することが可能であるとともに、否定判定となった場合にＲＡＭクリアのステップ４１０に移行することが可能であることが見て取れる。 （認定事項オ） 【図７】から、ステップ４０６でＲＡＭチェックが正常に終了したか否かの判定を行った後、ステップ４２０，４２２で設定キーがＯＮであるか否かの判定を行うことが見て取れる。 上記記載事項及び認定事項から、甲第５号証には次の発明（以下、「甲５発明」という。）が記載されていると認められる（ａ～ｉ１は、本件発明のＡ～Ｉ１に対応させて付与した。）。 「ａ　遊技を行うパチスロ機３００であって（【００２０】、【００３５】）、 ｂ、ｃ　ＣＰＵを含んで構成される主制御回路１１０と、分周器１２６を介して入力されたクロックパルスに同期して順次乱数を発生する乱数発生器１２０と、始動レバー３５４が操作されると当該乱数発生器１２０により発生された乱数を取得、保持するする乱数ラッチ回路１２２を含む主制御部１００を備え（【００３５】、【００３６】、【００３７】）、 ｄ　前記主制御回路１１０は、乱数ラッチ回路１２２から入力された乱数に応じて抽選結果を導出するものであり（【００３７】）、 ｆ　前記主制御部１００は、電源が遮断されると遊技の進行状況に応じた各種制御のパラメータ等の情報（バックアップデータ）を退避・保持するために書込み、電源の供給が再開されるとバックアップデータを読出すことが可能なバックアップメモリ１７６が予め設定された領域に設けられているＲＡＭ１２８を含み（【００７６】、【００７９】、【００８０】、認定事項ア）、 ｇ　前記ＣＰＵを含んで構成される主制御回路１１０は、 ｇ１　電源が投入された場合に、ＲＡＭ１２８にバックアップとして保存されたスタックポインタ値に基づいて電源断前の処理へ移行する処理と、ＲＡＭ１２８をクリアして全てのデータを「０」にする処理と、を含む電源投入処理を行い（【０１０９】、【０１１１】、【０１１５】、【０１２１】、認定事項イ）、 ｇ２　電源が遮断される場合に遊技の進行状況に応じたパラメータを保持するために、バックアップとして、実行中の処理に関するレジスタ群をＲＡＭ１２８等の所定領域（スタック）に退避させると共に、スタックポインタを保存する電源断処理を行い（【０１０７】、【０１０９】、認定事項イ） ｈ　前記電源投入処理は、 ｈ１　前記パチスロ機３００の電源が投入された場合に前記ＲＡＭ１２８へのアクセスを許可するステップ４０２と（【０１１１】、【０１１３】）、 ｈ２　前記ＲＡＭ１２８へのアクセスが許可された後、他の処理をおこなうことなく直ちに前記ＲＡＭ１２８の所定領域からの設定値及びスタックポインタ値を読み出し、電源断直前のデータ合計と電源投入直後のデータ合計とが一致していることの確認（チェックサム）を実行するステップ４０４と（【０１１３】、【０１１４】、認定事項ウ）、 ｈ３　ＲＡＭチェックが正常に終了したか否かを判定し、当該判定が肯定判定となった場合に前記電源断前の処理のステップ４３０へ移行することが可能であるとともに、当該判定が否定判定となった場合に前記ＲＡＭ１２８をクリアして全てのデータを「０」にするステップ４１０に移行することが可能であるステップ４０６と（【０１１５】、【０１２０】、【０１２１】、認定事項エ）、 ｈ４　前記パチスロ機３００の電源投入時に、設定キーがＯＮであるか否かを判定し、当該判定が肯定判定となった場合には役の内部抽選の当選確率を設定する６段階の設定に移行するステップ４２０，４２２と（【０１１１】、【０１２０】、【０１２５】、【０１５２】）、 を含み、 ｉ　前記電源投入処理は、 ｉ１　前記ステップ４０６が前記ＲＡＭチェック手段によるＲＡＭチェックが正常に終了したか否かの判定を行った後、ステップ４２０，４２２が設定キーがＯＮであるか否かの判定を行う（【０１１５】、【０１２０】、【０１２５】、認定事項オ）、 パチスロ機３００。」 イ　甲第６号証 取消理由（決定の予告）で通知した甲第６号証（特開２００５－１６０９３１号公報）には、図面とともに以下の事項が記載されている（下線は当審で付した。）。 「【００１０】 図１は、本発明の実施例１における遊技機制御用マイクロコンピュータ１の構成を表すブロック図である。ＲＯＭ３は、遊技機メーカが作成した遊技機制御用のプログラム（ユーザプログラム）や電源投入時にチップを起動させるためのプログラムおよびセキュリティチェックプログラム等を記憶する記憶手段である。ＲＡＭ４は、ＲＯＭ３に記憶されたプログラムのワークエリアとして使用される。ＣＰＵ２は、ＲＯＭ３に記憶されたプログラムにしたがい遊技機を制御する中央処理装置である。」 「【００１６】 図２は、本発明の遊技機制御用マイクロコンピュータ１に内蔵された乱数取込制御回路８と乱数回路９の構成を示すブロック図である。設定部９ａは、乱数値発生部９ｂに対し、乱数の初期値を得るための値（例えば、１，２，３といった遊技機制御用マイクロコンピュータの開発メーカがあらかじめ任意に設定した固定値、チップ固有の識別番号の値（ＩＤナンバ）、ＲＡＭの値、ＲＡＭの値を加算したＲＡＭ加算値、等のチップ毎に異なった乱数初期値を得るための値のこと）や乱数値更新の周期等の初期情報を設定する回路である。乱数値発生部９ｂは、設定部９ａからの情報を基に乱数値を発生する回路で、Ｍ系列乱数等の乱数値を発生する回路を内蔵する。乱数値格納部９ｃは、乱数値発生部９ｂから発生した乱数値を取り込むレジスタで、乱数取込制御回路８からの乱数取込信号が入力されたとき乱数値を取り込む。出力データ制御部９ｄは、乱数値格納部読取信号が入力されたとき、乱数値格納部９ｃに格納された乱数値を出力する。 【００１７】 乱数取込制御回路８内の乱数取込制御部８ａは、外部トリガ信号が入力したとき、乱数値格納部９ｃに対し乱数取込信号を出力すると同時に割込制御回路７に対しＣＰＵ２が乱数処理を実行すべく乱数処理割込信号を出力する。 【００１８】 図３は、本発明の乱数値の取り込みを表すタイムチャートである。なお、本実施例においては、８ビットのマイクロプロセッサで１６ビットの乱数値を生成する場合を想定しているため、乱数値格納部読取信号を乱数値（上位）リード信号と乱数値（下位）リード信号の二つに分けて説明するものとする。Ａ点で乱数取込信号の入力があったとき、その時点の乱数値発生部の乱数値Ｒ１が乱数値格納部に格納される。乱数値（上位）リード信号が入力されると、Ｃ点で上位フラグが立つ。乱数値（下位）リード信号が入力されると、Ｆ点で下位フラグが立ち、フラグクリア信号も併せて生成される。このフラグクリア信号により、上位フラグと下位フラグはクリアされる。 【００１９】 なお、乱数値読み取り中に乱数値格納部内の乱数値が変更するという不安定な動作を避けるため、乱数値読み取り中は外部からの割り込み信号が入力されても、新しい乱数値を格納しないようにする。すなわち、フラグクリア信号により上位フラグと下位フラグがクリアされるまで、乱数値格納部の値は変更しない。例えば、Ｄ点で乱数値取込信号が入力された場合においても、フラグがクリアされていないため、Ｅ点で乱数値格納部の値は取り込まない。」 したがって、甲第６号証には次の発明（以下、「甲６発明」という。）が記載されていると認められる（ｂ、ｃ、ｅは本件発明のＢ、Ｃ、Ｅに対応させて付与した。）。 「ｂ、ｃ　遊技機を制御するＣＰＵ２と（【００１０】）、乱数取込制御回路８と乱数回路９と、が内蔵された遊技機制御用マイクロコンピュータ１であって（【００１６】）、 ｅ　乱数取込制御回路８からの乱数取込信号の入力があったとき、その時点の乱数値発生部の乱数値Ｒ１が乱数値格納部９ｃに格納され、乱数値格納部読取信号の乱数値（上位）リード信号が入力されると上位フラグが立ち、乱数値格納部読取信号の乱数値（下位）リード信号が入力されると下位フラグが立ち、合わせて生成されるフラグクリア信号により上位フラグと下位フラグがクリアされるものであり（【００１６】、【００１８】）、乱数値格納部内の乱数値が変更するという不安定な動作を避けるため、フラグ信号により上位フラグと下位フラグがクリアされるまで、乱数値格納部の値は変更しない（【００１９】） 遊技機制御用マイクロコンピュータ１。」 （３）当審の判断 本件発明と甲５発明を対比する（見出し（ａ）～（ｉ１）は、本件発明のＡ～Ｉ１に対応させて付与した。）。 （ａ）甲５発明の「ａ　遊技を行うパチスロ機３００」は、本件発明の「Ａ　遊技を行う遊技機」に相当する。 （ｂ）甲５発明のｂ、ｃの「主制御回路１１０」の「ＣＰＵ」は、これが遊技制御を実行することは技術常識であるから、本件発明の「Ｂ　遊技制御を実行するＣＰＵ」に相当する。 また、甲５発明のｂ、ｃの「分周器１２６を介して入力されたクロックパルスに同期して順次乱数を発生する乱数発生器１２０と、始動レバー３５４が操作されると当該乱数発生器１２０により発生された乱数を取得、保持する乱数ラッチ回路１２２と」からなるものは、本件発明のＢの「乱数値となる数値データを生成する乱数回路」に相当する。 さらに、甲５発明のｂ、ｃの「主制御部１００」は、これが「ＣＰＵを含んで構成される主制御回路１１０」を備えるものであることから、本件発明の「マイクロコンピュータ」に相当する。 したがって、甲５発明の「ｂ、ｃ　ＣＰＵを含んで構成される主制御回路１１０と、分周器１２６を介して入力されたクロックパルスに同期して順次乱数を発生する乱数発生器１２０と、始動レバー３５４が操作されると当該乱数発生器１２０により発生された乱数を取得、保持するする乱数ラッチ回路１２２を備える主制御部１００」は、本件発明の「Ｂ　遊技制御を実行するＣＰＵと、乱数値となる数値データを生成する乱数回路と、が内蔵されたマイクロコンピュータ」に相当する。 （ｃ１）甲５発明のｂ、ｃの「分周器１２６を介して入力されたクロックパルスに同期して順次乱数を発生する乱数発生器１２０」は、本件発明の「Ｃ１　数値データを予め定められた手順により更新して出力する数値更新手段」に相当する。 （ｃ２）甲５発明のｂ、ｃの「始動レバー３５４が操作されると当該乱数発生器１２０により発生された乱数を取得、保持する乱数ラッチ回路１２２」は、本件発明の「Ｃ２　所定信号が入力されたことに基づいて前記数値更新手段から出力された数値データを乱数値として乱数値格納領域に格納する乱数値格納手段」に相当する。 （ｄ）甲５発明において、ｄの「乱数ラッチ回路１２２から入力された乱数」は、ｂ、ｃの「始動レバー３５４が操作され」「取得、保持」された「乱数」であることは明らかである。 また、甲５発明において、「ｄ　前記主制御回路１１０は、乱数ラッチ回路１２２から入力された乱数に応じて抽選結果を導出する」ことが、ｂ、ｃの「主制御回路１１０」の「ＣＰＵ」により行われることは明らかである。 したがって、甲５発明は、本件発明の「Ｄ　前記ＣＰＵは、前記乱数値格納領域に格納されている乱数値を前記所定信号が入力されたことに基づいて読み出して抽選を行う抽選手段を含」むことに相当するものを有するといえる。 （ｆ）甲５発明において、ｆの「ＲＡＭ１２８」が電力供給が停止しても「バックアップメモリ１７６」に「書込」まれた「遊技の進行状況に応じた各種制御のパラーメータ等の情報（バックアップデータ）」を「退避・保持」することは明らかである。 したがって、甲５発明の「ｆ　前記主制御部１００は、電源が遮断されると遊技の進行状況に応じた各種制御のパラメータ等の情報（バックアップデータ）を退避・保持するために書込み、電源の供給が再開されるとバックアップデータを読出すことが可能なバックアップメモリ１７６が予め設定された領域に設けられているＲＡＭ１２８を含」むことは、本件発明の「Ｆ　前記マイクロコンピュータは、遊技を行うためのデータを読み出し及び書き込み可能に記憶する記憶領域を有し、電力供給が停止しても該記憶領域に記憶されているデータを保持することが可能なデータ記憶手段を含」むことに相当する。 （ｇ１）甲５発明は、「ｇ　前記ＣＰＵを含んで構成される主制御回路１１０」が「ｇ１　電源が投入されると、ＲＡＭ１２８にバックアップとして保存されたスタックポインタ値に基づいて電源断前の処理へ移行する処理と、ＲＡＭ１２８をクリアして全てのデータを「０」にする処理と、を含む電源投入処理を行うのであるから、本件発明の「Ｇ　前記ＣＰＵは」、「Ｇ１　前記遊技機の起動時に、前記データ記憶手段に記憶されているデータに基づく制御状態に復帰させる復帰処理と、前記データ記憶手段に記憶されているデータに基づく制御状態に復帰させない非復帰処理と、を含む起動時に必要な起動時処理を行う起動時処理手段」「を含」むことに相当するものを有するといえる。 （ｇ２）甲５発明は、「ｇ　前記ＣＰＵを含んで構成される主制御回路１１０」が「ｇ２　電源が遮断される場合に遊技の進行状況に応じたパラメータを保持するために、バックアップとして、実行中の処理に関するレジスタ群をＲＡＭ１２８等の所定領域（スタック）に退避させると共に、スタックポインタを保存する電源断処理を行」うのであるから、本件発明の「Ｇ　前記ＣＰＵは」、「Ｇ２　電断条件が成立したときに前記データ記憶手段に記憶されているデータに基づいて復帰可能とするための電断処理を実行する電断処理実行手段」「を含」むことに相当するものを有するといえる。 （ｈ１）甲５発明は、「ｈ　前記電源投入処理」が「ｈ１　前記パチスロ機３００の電源投入時に前記ＲＡＭ１２８へのアクセスを許可するステップ４０２」「を含」のであるから、本件発明の「Ｈ　前記起動時処理手段」が「Ｈ１　前記遊技機の電源投入時に前記データ記憶手段へのアクセスを許可するアクセス許可手段」「を含」むことに相当するものを有するといえる。 （ｈ２）甲５発明は、「ｈ　前記電源投入処理」が「ｈ２　前記ＲＡＭ１２８へのアクセスが許可された後、他の処理をおこなうことなく直ちに前記ＲＡＭ１２８の所定領域からの設定値及びスタックポインタ値を読み出し、電源断直前のデータ合計と電源投入直後のデータ合計とが一致していることの確認（チェックサム）を実行するステップ４０４」「を含」むのであるから、本件発明の「Ｈ　前記起動時処理手段」が「Ｈ２　前記アクセス許可手段により前記データ記憶手段へのアクセスが許可された後、前記データ記憶手段ヘアクセスする他の処理を行うことなく直ちに前記データ記憶手段の記憶領域に記憶されているデータを用いて所定の演算を行うデータ演算手段」「を含」むことに相当するものを有するといえる。 （ｈ３）甲５発明は、「ｈ　前記電源投入処理」が「ｈ３　ＲＡＭチェックが正常に終了したか否かを判定し、当該判定が肯定判定となった場合に前記電源断前の処理のステップ４３０へ移行することが可能であるとともに、当該判定が否定判定となった場合に前記ＲＡＭ１２８をクリアして全てのデータを「０」にするステップ４１０に移行することが可能であるステップ４０６」「を含」むのであるから、本件発明の「Ｈ　前記起動時処理手段」が「Ｈ３　前記データ演算手段による演算の結果に基づいて遊技を行うためのデータが正常か否かを判定し、正常と判定された場合に前記復帰処理に分岐させるとともに、正常と判定されなかった場合に前記非復帰処理に分岐させる第１の分岐手段」「を含」むことに相当するものを有するといえる。 （ｈ４）甲５発明は、「ｈ　前記電源投入処理」が「ｈ４　前記パチスロ機３００の電源投入時に、設定キーがＯＮであるか否かを判定し、当該判定が肯定判定となった場合には役の内部抽選の当選確率を設定する６段階の設定に移行するステップ４２０，４２２」「を含」むのであるから、本件発明の「Ｈ　前記起動時処理手段」が「Ｈ４　前記遊技機の起動時に、所定の操作がされているか否かを判定し、所定の操作がされていると判定された場合に遊技者の有利度を設定可能な設定処理に分岐させる第２の分岐手段」「を含」むことに相当するものを有するといえる。 （ｉ２）甲５発明は、「ｉ　前記電源投入処理」が「ｉ２　前記ステップ４０６が前記ＲＡＭチェック手段によるＲＡＭチェックが正常に終了したか否かの判定を行った後、ステップ４２０，４２２が設定キーがＯＮであるか否かの判定を行う」のであるから、本件発明の「Ｉ　前記起動時処理手段」が「Ｉ２　前記第１の分岐手段が遊技を行うためのデータが正常か否かの判定を行った後、前記第２の分岐手段が所定の操作がされているか否かの判定を行う」ことに相当するものを有するといえる。 そうすると、本件発明と甲５発明は次の点で一致する。 「Ａ　遊技を行う遊技機であって、 Ｂ　遊技制御を実行するＣＰＵと、乱数値となる数値データを生成する乱数回路と、が内蔵されたマイクロコンピュータを備え、 Ｃ　前記乱数回路は、 Ｃ１　数値データを予め定められた手順により更新して出力する数値更新手段と、 Ｃ２　所定信号が入力されたことに基づいて前記数値更新手段から出力された数値データを乱数値として乱数値格納領域に格納する乱数値格納手段と、 を含み、 Ｄ　前記ＣＰＵは、前記乱数値格納領域に格納されている乱数値を前記所定信号が入力されたことに基づいて読み出して抽選を行う抽選手段を含み、 Ｆ　前記マイクロコンピュータは、遊技を行うためのデータを読み出し及び書き込み可能に記憶する記憶領域を有し、電力供給が停止しても該記憶領域に記憶されているデータを保持することが可能なデータ記憶手段を含み、 Ｇ　前記ＣＰＵは、 Ｇ１　前記遊技機の起動時に、前記データ記憶手段に記憶されているデータに基づく制御状態に復帰させる復帰処理と、前記データ記憶手段に記憶されているデータに基づく制御状態に復帰させない非復帰処理と、を含む起動時に必要な起動時処理を行う起動時処理手段と、 Ｇ２　電断条件が成立したときに前記データ記憶手段に記憶されているデータに基づいて復帰可能とするための電断処理を実行する電断処理実行手段と、 を含み、 Ｈ　前記起動時処理手段は、 Ｈ１　前記遊技機の電源投入時に前記データ記憶手段へのアクセスを許可するアクセス許可手段と、 Ｈ２　前記アクセス許可手段により前記データ記憶手段へのアクセスが許可された後、前記データ記憶手段ヘアクセスする他の処理を行うことなく直ちに前記データ記憶手段の記憶領域に記憶されているデータを用いて所定の演算を行うデータ演算手段と、 Ｈ３　前記データ演算手段による演算の結果に基づいて遊技を行うためのデータが正常か否かを判定し、正常と判定された場合に前記復帰処理に分岐させるとともに、正常と判定されなかった場合に前記非復帰処理に分岐させる第１の分岐手段と、 Ｈ４　前記遊技機の起動時に、所定の操作がされているか否かを判定し、所定の操作がされていると判定された場合に遊技者の有利度を設定可能な設定処理に分岐させる第２の分岐手段と、 を含み、 Ｉ　前記起動時処理手段は、 Ｉ２　前記第１の分岐手段が遊技を行うためのデータが正常か否かの判定を行った後、前記第２の分岐手段が所定の操作がされているか否かの判定を行う、 遊技機。」 そして、本件発明と甲５発明は以下の点で相違する。 （相違点１） 本件発明が「Ｅ　前記マイクロコンピュータは、前記乱数値格納手段により前記乱数値格納領域に乱数値が格納された時点から、前記乱数値格納領域に格納されている乱数値が前記ＣＰＵにより読み出されるまでの期間において、前記乱数値格納手段により前記乱数値格納領域に新たな乱数値が格納されることを制限する格納制限手段を含」むものであるのに対し、甲５発明はそのようなものか否か不明な点。 （相違点２） 本件発明は、相違点１に係る構成において、「Ｇ　前記ＣＰＵは」、 「Ｇ３　前記電断処理の実行後、電力供給が停止せずに一定時間継続した場合に出力されるリセット信号が検出されたときに、前記起動時処理を行う再起動時処理手段と、 Ｇ４　前記電断処理の実行後、電力供給が停止するのを待機しているときに、前記乱数値格納領域に格納されている乱数値を読み出す電断待機時読出手段と、 を含」むものであるのに対し、甲５発明はそのようなものか否か不明な点。 （相違点３） 本件発明は、「Ｉ　前記起動時処理手段」が「Ｉ２　前記データ演算手段が前記所定の演算を行った後、前記第１の分岐手段が前記遊技を行うためのデータが正常か否かの判定を行うまでの間に、前記起動時処理のうち前記復帰処理に分岐される場合にも前記非復帰処理に分岐される場合にも共通して行う必要のある共通処理を行」うのに対し、甲５発明はそのようなものではない点。 以下、相違点について検討する。 （相違点１について） 甲６発明の「乱数取込制御回路８からの乱数取込信号の入力があったとき、その時点の乱数値発生部の乱数値Ｒ１が乱数値格納部９ｃに格納され」ることは、本件発明のＥの「前記乱数値格納手段により前記乱数値格納領域に乱数値が格納され」ることに相当する。 また、甲６発明において、乱数値格納部読取信号の乱数値（上位）リード信号が入力されるとＣＰＵ２が乱数値（上位）を読み出し、次に、乱数値格納部読取信号の乱数値（下位）リード信号が入力されるとＣＰＵ２が乱数値（下位）を読み出すことによって、乱数値格納領域に格納された乱数値の読み出しが完了することは明らかである。 したがって、「乱数値格納部読取信号の乱数値（上位）リード信号が入力されると上位フラグが立ち、乱数値格納部読取信号の乱数値（下位）リード信号が入力されると下位フラグが立ち、合わせて生成されるフラグクリア信号により上位フラグと下位フラグがクリアされるものであり」、「フラグ信号により上位フラグと下位フラグがクリアされるまで、乱数値格納部の値は変更しない」ものである甲６発明は、本件発明のＥの「前記乱数値格納領域に格納されている乱数値が前記ＣＰＵにより読み出されるまでの期間において、前記乱数値格納手段により前記乱数値格納領域に新たな乱数値が格納されることを制限する格納制限手段」に相当するものを有するといえる。 さらに、甲６発明の「遊技機制御用マイクロコンピュータ１」は、本件発明のＥの「マイクロコンピュータ」に相当する。 しかしがなら、「前記乱数値格納領域に格納されている乱数値が前記ＣＰＵにより読み出されるまでの期間において、前記乱数値格納手段により前記乱数値格納領域に新たな乱数値が格納されることを制限する」のは、本願発明は「前記乱数値格納手段により前記乱数値格納領域に乱数値が格納された時点から」であるのに対し、甲６発明では「乱数値格納部読取信号の乱数値（上位）リード信号が入力され」「上位フラグが立」つ時点からであることで、両者は相違する。 この相違点に関して、本件発明では乱数値が乱数値格納領域に格納された時点から、この格納された乱数値がＣＰＵにより読み出されるまでの期間において、所定信号が入力されて新たな乱数値に上書きされて乱数値が変わってしまうことを防止する目的であるのに対し、甲６発明では乱数値読み取り中に外部からの割り込み信号が入力されると乱数値格納部内の乱数値が変更するという不安定な動作を避ける目的であって、そもそも両者は、乱数値格納領域に新たな乱数値が格納されることが制限されるための目的が全く相違する。 そうすると、本件訂正発明のように、乱数値が乱数値格納領域に格納された時点から、この格納された乱数値がＣＰＵにより読み出されるまでの期間を含めて、新たな乱数値が格納されることが制限される構成は、甲６発明から到底導き出せるものではない。 さらに、他に、この点を開示する公知文献ないし周知技術は見当たらない。 そして、相違点１に係る本願発明の構成では、抽選の契機となる所定信号が入力されて乱数値が乱数値格納領域に格納された時点から、この格納された乱数値がＣＰＵにより読み出されるまでの期間において、新たに乱数値が格納されることが制限され、その間に所定信号が入力されても新たな乱数値に上書きされてしまうことがないので、静電気などにより所定信号の信号線にノイズがのっても乱数値が変わってしまうことがなく、このような場合であっても所定信号が入力されたタイミングで格納された乱数値とは異なる乱数値を用いて抽選が行われてしまうことがないという格別顕著な効果を奏する。 （相違点３について） 甲第５号証の図７のフローチャートには、ステップ４０４でＲＡＭチェックを行った直後に、ステップ４０６で正常か否かの判定により分岐する構成が開示されており、本件発明のように、データ演算手段が所定の演算を行った後、第１の分岐手段が遊技を行うためのデータが正常か否かの判定を行うまでの間に、共通処理を行う構成は開示も示唆もなく、甲第５号証の明細書にもそのような構成の開示も示唆もない。 また、甲第６号証、甲第７号証（特開２００３－２６３３０９号公報）、甲第８号証（特開２００６－２３０６６６号公報）にも相違点３に係る本件発明の構成の開示も示唆もない。 さらに、他に相違点３に係る本件発明の構成を開示する公知文献ないし周知技術は見当たらない。 そして、相違点３に係る本件発明の構成により、遊技機の起動時に、データ演算手段がデータ記憶手段に記憶されているデータを用いた所定の演算を行った後、分岐手段がデータ演算手段による演算の結果に基づいて遊技を行うためのデータが正常か否かの判定を行うまでの間に、起動時処理のうち復帰処理に分岐される場合にも非復帰処理に分岐される場合にも共通して行う必要のある共通処理を行うことにより、これら共通処理を、遊技を行うためのデータが正常と判定された場合と異常と判定された場合とで個別に実行する必要がないため、起動時の処理に用いるプログラム容量を削減することができるという格別顕著な効果を奏する。 （まとめ） したがって、甲５発明に甲６発明を組み合わせたとしても、本件発明の相違点１及び相違点３に係る構成には到達し得ないから、他の相違点２について検討するまでもなく、本件請求項１に係る発明は、甲５発明及び甲６発明に基づいて当業者が容易に発明をすることができたものではない。 第５　取消理由通知において採用しなかった特許異議申立理由について 特許異議申立人は、特許異議申立書において、原出願の分割直前の明細書、図面及び特許請求の範囲（以下、「明細書等」という。）には、「共通処理」に係る技術事項を有しない発明についての記載、開示は全くないことから、本件訂正前の請求項１に係る発明が原出願の分割直前の明細書等の記載された事項の範囲内であるとは認められず、本願は不適法な分割出願であり出願日の遡及が認められず、甲第５号証（特開２００７－１４３７２９号公報）に記載された発明と同一、または、甲第３号証（原出願の公開公報である特開２０１４－２２１３０５号公報）に記載された発明及び甲第５号証（特開２００７－１４３７２９号公報）に記載された発明に基づいて並びに甲第４号証（原出願の原出願の公開公報である特開２０１１－１４７６７５号公報）に記載された発明及び甲第５号証（特開２００７－１４３７２９号公報）に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、請求項１に係る発明は、特許法４４条第１項違反に基づく特許法第２９条第１項第３号又は同法第２９条第２項の規定に違反してされたものであり、取り消されるべきものである旨主張する。 しかしながら、本件訂正前の請求項１に係る発明が、「共通処理を行うことにより、これら共通処理を、遊技を行うためのデータが正常と判定された場合と異常と判定された場合とで個別に実行する必要がないため、起動時の処理に用いるプログラム容量を削減することができる」という作用効果を有する「共通処理」に係る発明特定事項を有していなくとも、「データ記憶手段に記憶されているデータへのアクセスが許可された直後、他の処理が行われる前の状態のデータを用いて演算した結果に基づいてデータが正常か否かの判定が行われるため、データ判定の信頼性を高めることができる」という作用効果を有する１つの発明として技術的に理解できることから、「共通処理」にかかる技術事項が、原出願の明細書等に開示された発明として必須の前提事項であるとまでいうことはできない。 したがって、本件訂正前の請求項１に係る発明は原出願の分割直前の明細書等の記載された事項の範囲内であり、本件特許に係る出願は適法な分割出願である。 よって、不適法な分割出願であり出願日の遡及が認められないことを前提とする特許異議申立人のかかる主張は、採用することができない。 なお、「共通処理」に係る技術事項は、本件訂正により請求項１に係る発明の発明特定事項として追加されたので、特許異議申立人が主張する不適法な分割出願であることの根拠理由は消滅した。 第６　むすび 以上のとおりであるから、取消理由通知（決定の予告）に記載した取消理由及び特許異議申立書に記載した特許異議申立理由によっては、本件請求項１に係る特許を取り消すことはできない。 また、他に本件請求項１に係る特許を取り消すべき理由を発見しない。 よって、結論のとおり決定する。