審決検索MVP
← 検索一覧に戻る
特許拒絶査定不服審判

2016-012152

磁気トンネル接合(MTJ)に基づくメモリセルをパルス読出電流に基づき読み出す方法及びシステム

審判番号
2016-012152
法域
特許
審判種別
拒絶査定不服審判(拒絶査定不服の審決)
出願番号
特願2014-559878外部サイト(J-PlatPat)へ移動します
請求日
2016年08月10日
審決日
2017年04月21日
公報発行日
2017年06月30日
結論
原査定取消(特許/登録すべき)
当事者
審判長/審判官
分類
P18 .121-WY (G11C)
根拠条文(結論部分から自動抽出・参考)
特許法17条の2第3項
条文(本文から自動抽出・参考)
特許法第17条の2第3項、特許法第17条の2第6項、特許法第164条第3項、特許法第17条の2第5項第2号、特許法第17条の2第4項
データ出所
審決公報(SGML)

事件の表示

特願2014-559878「磁気トンネル接合(MTJ)に基づくメモリセルをパルス読出電流に基づき読み出す方法及びシステム」拒絶査定不服審判事件〔平成25年10月 3日国際公開、WO2013/147728、平成27年 4月 2日国内公表、特表2015-510217、請求項の数(31)〕について、次のとおり審決する。

結論

【結 論】 原査定を取り消す。 本願の発明は、特許すべきものとする。

理由

【理 由】 第1 手続の経緯 本願は、平成24年3月25日を国際出願日とする出願であって、平成27年8月6日付けで拒絶理由が通知され、平成27年11月9日付けで意見書が提出されると共に手続補正がされ、平成28年4月8日付けで拒絶査定がされ、これに対し、平成28年8月10日に拒絶査定不服審判が請求されると共に手続補正がされ、平成28年9月8日付けで審査官により特許法第164条第3項に基づく前置報告がされたものである。 第2 平成28年8月10日付けの手続補正(以下、「本件補正」という。)の適否 1.補正の内容 本件補正は、平成27年11月9日付け手続補正で補正した特許請求の範囲(以下、「補正前の請求項」という。)の記載を次のとおり補正した。(下線は、補正に係り請求人が付与したものである。) 「【請求項1】 論理値を磁化配向として記憶する磁気トンネル接合と、 読出動作中に電気パルスの列を前記磁気トンネル接合へ適用するコントローラと を有し、 前記コントローラは、前記電気パルスの夫々の存続期間を、当該存続期間の間に起こる前記磁化配向の変化が、該磁化配向が切り替わる臨界レベルから所定のマージンだけ上回ったままであるように設定し、前記電気パルスどうしの間に設けられる時間を、前記電気パルスの夫々の存続期間の間に起こった前記磁化配向の変化が、該変化の前の状態へ緩和されるように設定する、 メモリ装置。 【請求項2】 前記読出動作中に前記磁気トンネル接合を通る電荷フローを積分する積分器と、 前記積分された電荷フローに基づき前記記憶された論理値を決定するよう実施されるセンサと を更に有する請求項1に記載のメモリ装置。 【請求項3】 前記積分器は、前記電気パルスの列に応答して前記磁気トンネル接合を通るパルス読出電流としてプレチャージ電圧の少なくとも一部を放電するプレチャージ容量構造を有し、 前記センサは、前記読出動作の終わりに残りのプレチャージ電圧に基づき前記記憶された論理値を決定する電圧センサを有する、 請求項2に記載のメモリ装置。 【請求項4】 前記容量構造は、集積回路トレースの固有キャパシタンスを含む、 請求項3に記載のメモリ装置。 【請求項5】 アクセスデバイスを更に有し、 前記磁気トンネル接合の第1ノードはビットラインへ結合され、 前記アクセスデバイスは、前記磁気トンネル接合の第2ノードをソースラインへ制御可能に結合するよう実施され、 前記コントローラは、プレチャージされたビットラインから前記磁気トンネル接合を通るパルス読出電流を供給するために、読出動作中に、前記ビットラインをプレチャージし、前記ソースラインを接地へ結合し、前記電気パルスの列により前記アクセスデバイスを制御するよう実施され、 前記センサは、前記読出動作の終わりに前記ビットラインの電圧を検知する電圧センサを有する、 請求項2に記載のメモリ装置。 【請求項6】 前記コントローラは、略同じ振幅及び存続期間を有する対称な電気パルスの列として前記電気パルスの列を生成するよう実施される、 請求項1乃至5のうちいずれか一項に記載のメモリ装置。 【請求項7】 前記コントローラは、振幅及び存続期間のうちの1以上が前記電気パルスの他の1つの振幅及び存続期間と異なる1以上のパルスを含むように前記電気パルスの列を生成するよう実施される、 請求項1乃至5のうちいずれか一項に記載のメモリ装置。 【請求項8】 前記コントローラは、前記磁気トンネル接合を通る逓減する電流を提供するように前記電気パルスの列を生成するよう実施される、 請求項1乃至5のうちいずれか一項に記載のメモリ装置。 【請求項9】 前記コントローラは、逓減する振幅を有する前記電気パルスの列を生成するよう実施される、 請求項8に記載のメモリ装置。 【請求項10】 前記コントローラは、逓減するパルス存続期間を有する前記電気パルスの列を生成するよう実施される、 請求項8に記載のメモリ装置。 【請求項11】 論理値を磁化配向として記憶する磁気トンネル接合を夫々有する不揮発メモリセルのアレイと、 読出動作中に前記アレイのワードラインへ電気読出パルスの列を適用し、該電気パルスの夫々の存続期間を、当該存続期間の間に起こる前記磁化配向の変化が、該磁化配向が切り替わる臨界レベルから所定のマージンだけ上回ったままであるように設定し、前記電気パルスどうしの間に設けられる時間を、前記電気パルスの夫々の存続期間の間に起こった前記磁化配向の変化が、該変化の前の状態へ緩和されるように設定するコントローラと、 前記ワードラインの磁気トンネル接合のうちの対応する1つの磁気トンネル接合において記憶されている論理値を、前記読出動作中に当該磁気トンネル接合を通る総電荷フローに基づき夫々決定するビットラインセンサと を有するメモリシステム。 【請求項12】 前記読出動作中に前記ワードラインの磁気トンネル接合のうちの対応する1つの磁気トンネル接合を通る電荷フローを夫々積分する積分器を更に有し、 前記センサは、前記対応する積分された電荷フローに基づき前記記憶された論理値を決定するよう実施される、 請求項11に記載のメモリシステム。 【請求項13】 前記積分器は、プレチャージ容量構造を有し、該プレチャージ容量構造の夫々は、前記電気パルスの列に応答して前記ワードラインの磁気トンネル接合のうちの対応する1つの磁気トンネル接合を通るパルス読出電流としてプレチャージ電圧の少なくとも一部を放電し、 前記センサは、前記読出動作の終わりに残りのプレチャージ電圧に基づき前記記憶された論理値を決定する電圧センサを有する、 請求項12に記載のメモリシステム。 【請求項14】 前記容量構造は、集積回路トレースの固有キャパシタンスを含む、 請求項13に記載のメモリシステム。 【請求項15】 前記磁気トンネル接合は、対応するビットラインへ結合される第1ノードを有し、 前記メモリセルは夫々、前記ワードラインのうちの1つの制御下で対応する磁気トンネル接合の第2ノードを対応するソースラインへ制御可能に結合するアクセスデバイスを有し、 前記コントローラは、プレチャージされたビットラインから前記ワードラインの磁気トンネル接合を通るパルス読出電流を供給するために、読出動作中に、前記ビットラインをプレチャージし、前記ソースラインを接地へ結合し、前記電気パルスの列を前記ワードラインへ適用するよう実施され、 前記センサの夫々は、前記読出動作の終わりに対応するビットラインの残りの電圧を検知する電圧センサを有する、 請求項11に記載のメモリシステム。 【請求項16】 前記コントローラは、略同じ振幅及び存続期間を有する対称な電気パルスの列として前記電気パルスの列を生成するよう実施される、 請求項11乃至15のうちいずれか一項に記載のメモリシステム。 【請求項17】 前記コントローラは、振幅及び存続期間のうちの1以上が前記電気パルスの他の1つの振幅及び存続期間と異なる1以上のパルスを含むように前記電気パルスの列を生成するよう実施される、 請求項11乃至15のうちいずれか一項に記載のメモリシステム。 【請求項18】 前記コントローラは、前記磁気トンネル接合を通る逓減する電流を提供するように前記電気パルスの列を生成するよう実施される、 請求項11乃至15のうちいずれか一項に記載のメモリシステム。 【請求項19】 前記コントローラは、逓減する振幅を有する前記電気パルスの列を生成するよう実施される、 請求項18に記載のメモリシステム。 【請求項20】 前記コントローラは、逓減するパルス存続期間を有する前記電気パルスの列を生成するよう実施される、 請求項18に記載のメモリシステム。 【請求項21】 通信ネットワークと通信する通信システムと、 前記通信システムとユーザインターフェースシステムとの間をインターフェース接続するプロセッサと、 前記プロセッサ、前記通信システム、及び前記ユーザインターフェースシステムのうちの1以上の制御下でデータを記憶するメモリシステムと、 筐体と を有し、 前記メモリシステムは、 論理値を磁化配向として記憶する磁気トンネル接合と、 読出動作中に電気パルスの列を前記磁気トンネル接合へ適用し、該電気パルスの夫々の存続期間を、当該存続期間の間に起こる前記磁化配向の変化が、該磁化配向が切り替わる臨界レベルから所定のマージンだけ上回ったままであるように設定し、前記電気パルスどうしの間に設けられる時間を、前記電気パルスの夫々の存続期間の間に起こった前記磁化配向の変化が、該変化の前の状態へ緩和されるように設定するコントローラと、 前記読出動作中に前記磁気トンネル接合を通る総電荷フローに基づき前記記憶された論理値を決定するセンサと を有し、 前記プロセッサ、前記通信システム、及び前記メモリシステムは、前記筐体内に位置付けられる、システム。 【請求項22】 前記通信システムは、無線通信システムを有し、 前記筐体は、持ち運び可能な筐体を有し、 前記ユーザインターフェースシステムの少なくとも一部、前記メモリシステム、前記プロセッサ、及び前記通信システムは、前記筐体内に位置付けられる、 請求項21に記載のシステム。 【請求項23】 前記読出動作中に前記磁気トンネル接合を通る電荷フローを積分する積分器を更に有し、 前記センサは、前記積分された電荷フローに基づき前記記憶された論理値を決定するよう実施される、 請求項21に記載のシステム。 【請求項24】 前記積分器は、前記電気パルスの列に応答して前記磁気トンネル接合を通るパルス読出電流としてプレチャージ電圧の少なくとも一部を放電するプレチャージ容量構造を有し、 前記センサは、前記読出動作の終わりに残りのプレチャージ電圧に基づき前記記憶された論理値を決定する電圧センサを有する、 請求項23に記載のシステム。 【請求項25】 前記容量構造は、集積回路トレースの固有キャパシタンスを含む、 請求項24に記載のシステム。 【請求項26】 アクセスデバイスを更に有し、 前記磁気トンネル接合の第1ノードはビットラインへ結合され、 前記アクセスデバイスは、前記磁気トンネル接合の第2ノードをソースラインへ制御可能に結合するよう実施され、 前記コントローラは、プレチャージされたビットラインから前記磁気トンネル接合を通るパルス読出電流を供給するために、読出動作中に、前記ビットラインをプレチャージし、前記ソースラインを接地へ結合し、前記電気パルスの列により前記アクセスデバイスを制御するよう実施され、 前記センサは、前記読出動作の終わりに前記ビットラインの電圧を検知する電圧センサを有する、 請求項21に記載のシステム。 【請求項27】 前記コントローラは、略同じ振幅及び存続期間を有する対称な電気パルスの列として前記電気パルスの列を生成するよう実施される、 請求項21乃至26のうちいずれか一項に記載のシステム。 【請求項28】 前記コントローラは、振幅及び存続期間のうちの1以上が前記電気パルスの他の1つの振幅及び存続期間と異なる1以上のパルスを含むように前記電気パルスの列を生成するよう実施される、 請求項21乃至26のうちいずれか一項に記載のシステム。 【請求項29】 前記コントローラは、前記磁気トンネル接合を通る逓減する電流を提供するように前記電気パルスの列を生成するよう実施される、 請求項21乃至26のうちいずれか一項に記載のシステム。 【請求項30】 前記コントローラは、逓減する振幅を有する前記電気パルスの列を生成するよう実施される、 請求項29に記載のシステム。 【請求項31】 前記コントローラは、逓減するパルス存続期間を有する前記電気パルスの列を生成するよう実施される、 請求項29に記載のシステム。」(以下、「補正後の請求項」という。) (1)補正事項1 請求項1について(請求項11、21は請求項1と同様の補正事項を有するので、請求項1を代表させる。) 本件補正により、補正前の請求項1における「前記コントローラは、前記電気パルスどうしの間に設けられる時間を、該時間の間に起こる前記磁化配向の緩和が該磁化配向を変化させる臨界レベルを超えないように設定する」は、 「前記コントローラは、前記電気パルスの夫々の存続期間を、当該存続期間の間に起こる前記磁化配向の変化が、該磁化配向が切り替わる臨界レベルから所定のマージンだけ上回ったままであるように設定し、前記電気パルスどうしの間に設けられる時間を、前記電気パルスの夫々の存続期間の間に起こった前記磁化配向の変化が、該変化の前の状態へ緩和されるように設定する」に補正された。 2.補正の適否 (1)特許法第17条の2第3項について 補正事項1について 補正事項1は、当初明細書の段落【0038】の「 図7の例では、磁化配向706は状態+1で始まる。夫々のパルス702の間、読出電流はトルクをMTJの自由層に加えて、磁化配向をわずかに状態+1から離して状態-1へと引き寄せる。パルス702どうしの間、磁化配向は、時間706及び708の間に表されているように、元の状態+1へ緩和する。パルス702どうしの間の緩和は、臨界レベル608に対してマージン704を与える。マージン704は、MTJの自由層のモーメントの強さを低減及び/又は削除することができ、その間に、擾乱の可能性を低減することができる。」との記載、当該「磁化配向をわずかに状態+1から離して状態-1へと引き寄せる」ことは図7の記載をあわせれば「磁化配向の変化」とみることができるものである。 してみれば、補正事項1は、出願当初の願書に最初に添付した明細書、特許請求の範囲又は図面(以下、「当初明細書等」と呼ぶ。)に記載した事項の範囲内においてしたものである。 したがって、本件補正は、特許法第17条の2第3項の規定に適合する。 (2)補正の目的について 補正事項1について 補正事項1は、請求項1に記載した発明を特定するために必要な事項である「コントローラ」が「電気パルスどうしの間に設けられる時間」を「設定する」ことについて、即ち、「前記コントローラは、前記電気パルスどうしの間に設けられる時間を、該時間の間に起こる前記磁化配向の緩和が該磁化配向を変化させる臨界レベルを超えないように設定する」事項について、前記コントローラは、「前記電気パルスの夫々の存続期間を、当該存続期間の間に起こる前記磁化配向の変化が、該磁化配向が切り替わる臨界レベルから所定のマージンだけ上回ったままであるように設定し、」前記電気パルスどうしの間に設けられる時間を、「前記電気パルスの夫々の存続期間」の間に「起こった」前記磁化配向の「変化」が、該変化の前の状態へ緩和されるように設定する、なる限定を加えるものであって、補正前の請求項に記載された発明と補正後の請求項に記載された発明の産業上の利用分野及び解決しようとする課題が同一であるから、特許法第17条の2第5項第2号の特許請求の範囲の減縮を目的とするものに該当する。 また、特許法第17条の2第4項に違反するところはない。 そこで、補正後の前記請求項1~31に記載された発明(以下、請求項1を代表させて「補正発明1」という。)が特許法第17条の2第6項において準用する同法第126条第7項の規定に適合するか(特許出願の際独立して特許を受けることができるものであるか)について以下に検討する。 (3)刊行物の記載事項 (3.1)引用文献1の記載 原査定の拒絶の理由に引用された引用文献1(特開2008-47257号公報には、次の事項が記載されている。 ア.「【請求項4】 磁化の向きが固着された磁化固着層と、磁化の向きが可変の磁気記憶層と、前記磁化固着層と前記磁気記憶層との間に設けられた非磁性層と、を備え、前記磁気記憶層に電流パルスを流すことにより前記磁気記憶層の磁化の向きが反転可能である磁気記憶素子を有するメモリセルと、 前記磁気記憶層から情報を読み出すための読み出し電流パルスを発生する読み出し回路と、 前記読み出し電流パルスのパルス幅よりも大きなパルス幅を有する、前記磁気記憶層に情報を書き込むための書き込み電流パルスを発生する書き込み回路と、 前記磁気記憶素子の一方の端子が接続され書き込み時は前記書き込み電流パルスが流れ、読み出し時は前記読み出し電流が流れる第1配線と、 前記磁気記憶素子の他方の端子が接続され書き込み時は前記書き込み電流パルスが流れ、読み出し時に前記読み出し電流が流れる第2配線と、 を備えていることを特徴とする磁気メモリ。 【請求項5】 前記書き込み電流パルスおよび前記読み出し電流パルスの印加を複数回行う場合、前記書き込み電流パルスの1つのパルスの幅が前記読み出し電流パルスの1つのパルスの幅より大きいことを特徴とする請求項4記載の磁気メモリ。」 イ.「【0019】 図4に示すように、書き込み電流I2と読み出し電流I3は、ばらついて分布し、読み出し電流値I3の最大値I3maxと、書き込み電流I2の最小値I2minとの比I3max/I2minが1に近づくと、読み出し時に磁気記憶層2に誤書き込みが生じる。」 ウ.「【0034】 以上説明したように、本実施形態によれば、図9に示すように、磁気記憶層から情報(データ)を読み出すための読み出しパルスの幅(通電時間)を、書き込むための書き込みパルスの幅より小さくすることにより、読み出し時の誤書き込みを防ぐことができる。図9においては、パルスの幅を比較するため、読み出しパルスと書き込みパルスの立ち上がりを揃えて表示している。なお、読み出しパルスの幅とは1回のパルスで生じる読み出し時間の長さを示し、書き込みパルスの幅とは1回のパルスで生じる書き込み時間の長さを示す。 【0035】 読み出しパルスの幅が短くなると、読み出し電流値が小さくなるため“1”と“0”の情報を取得するために必要な出力が十分に得られなくなる。このため、図9に示すように、パルス幅の短いパルスの読み出し電流を複数回に分け、積算した読み出し電流値によって情報を取得すれば、十分な出力を得ることができる。」 エ. (3.2)引用文献1に記載された発明 前記ア.ないしウ.の下線部の記載及び図4の「読み出しディスターブ」を読み出し電流I3と書き込み電流I2の間に設けるとの記載から次の発明(以下、「引用発明」という。)をよみとることができる。 「磁化の向きが固着された磁化固着層と、磁化の向きが可変の磁気記憶層と、前記磁化固着層と前記磁気記憶層との間に設けられた非磁性層と、を備え、前記磁気記憶層に電流パルスを流すことにより前記磁気記憶層の磁化の向きが反転可能である磁気記憶素子を有するメモリセルと、 前記磁気記憶層から情報を読み出すための読み出し電流パルスを発生する読み出し回路と、 前記読み出し電流パルスのパルス幅よりも大きなパルス幅を有する、前記磁気記憶層に情報を書き込むための書き込み電流パルスを発生する書き込み回路と、 前記磁気記憶素子の一方の端子が接続され書き込み時は前記書き込み電流パルスが流れ、読み出し時は前記読み出し電流が流れる第1配線と、 前記磁気記憶素子の他方の端子が接続され書き込み時は前記書き込み電流パルスが流れ、読み出し時に前記読み出し電流が流れる第2配線と、 を備え、 前記書き込み電流パルスおよび前記読み出し電流パルスの印加を複数回行う場合、前記書き込み電流パルスの1つのパルスの幅が前記読み出し電流パルスの1つのパルスの幅より大きくすることにより読み出し時の誤書き込みを防ぐことと、 読み出し電流値I3の最大値I3maxと、書き込み電流I2の最小値I2minとの比I3max/I2minが1に近づくと、読み出し時に磁気記憶層2に誤書き込みが生じるので、読み出しディスターブを設けることとを特徴とする磁気メモリ。」 (3.3)引用文献2の記載 原査定の拒絶の理由に引用された引用文献2(特開2002-140888号公報には、次の事項が記載されている。 オ. (3.4)引用文献2に記載された技術 引用文献2(前記オ参照)には、プリチャージ後に(プル・アップ・トランジスタにパルスを生じさせ選択されたビット線及び直接注入電荷増幅器の入力をアレイ電圧まで引き上げる)放電される電流量を積算して(センス電流で積分コンデンサを放電させる、コンデンサ電圧が基準電圧に達する時間を測定する)論理値を導出する(測定時間と基準しきい値を比較する)ことに相当する技術が示されている。 (4)対比 補正発明1と引用発明とを対比する。 A.引用発明の「磁化の向きが固着された磁化固着層と、磁化の向きが可変の磁気記憶層と、前記磁化固着層と前記磁気記憶層との間に設けられた非磁性層と、を備え、前記磁気記憶層に電流パルスを流すことにより前記磁気記憶層の磁化の向きが反転可能である磁気記憶素子を有するメモリセル」は、当該補正発明1の「磁気記憶層の磁化の向きが反転」により高抵抗、低抵抗に対応する論理値が得られることは自明である点を加味すると、補正発明1の「論理値を磁化配向として記憶する磁気トンネル接合」に相当する。 B.引用発明の「磁気記憶層から情報を読み出すための読み出し電流パルスを発生する読み出し回路」は「読み出し電流パルスの印加を複数回行う場合」があることから、補正発明1の「読出動作中に電気パルスの列を前記磁気トンネル接合へ適用するコントローラ」に相当する。 C.引用発明の「前記書き込み電流パルスおよび前記読み出し電流パルスの印加を複数回行う場合、前記書き込み電流パルスの1つのパルスの幅が前記読み出し電流パルスの1つのパルスの幅より大きくすることにより読み出し時の誤書き込みを防ぐこと」に関し、「読み出し電流値I3の最大値I3maxと、書き込み電流I2の最小値I2minとの比I3max/I2minが1に近づくと、読み出し時に磁気記憶層2に誤書き込みが生じるので、図4に記載されたように読出しディスターブを設ける」ことは、磁化配向が切り替わる臨界レベルから所定のマージンだけ上回ったままである、と換言できる。この点を加味すれば、引用発明の前記事項と補正発明1とは「前記コントローラは、前記電気パルスの夫々の存続期間を、当該存続期間の間に起こる前記磁化配向の変化が、該磁化配向が切り替わる臨界レベルから所定のマージンだけ上回ったままであるように設定し」の点で共通する。 前記A.ないしC.の対比によれば、補正発明1と引用発明とは次の点で一致し、そして相違する。 [一致点] 論理値を磁化配向として記憶する磁気トンネル接合と、 読出動作中に電気パルスの列を前記磁気トンネル接合へ適用するコントローラと を有し、 前記コントローラは、前記電気パルスの夫々の存続期間を、当該存続期間の間に起こる前記磁化配向の変化が、該磁化配向が切り替わる臨界レベルから所定のマージンだけ上回ったままであるように設定する、 メモリ装置。 〈相違点〉 コントローラが設定することに関し、補正発明1は「電気パルスどうしの間に設けられる時間を、前記電気パルスの夫々の存続期間の間に起こった前記磁化配向の変化が、該変化の前の状態へ緩和されるように設定する」のに対し、引用発明はそのような特定がされていない点。 (5)判断 引用文献1ないし2には、補正発明1の「電気パルスどうしの間に設けられる時間を、前記電気パルスの夫々の存続期間の間に起こった前記磁化配向の変化が、該変化の前の状態へ緩和されるように設定する」(以下、「特徴的事項」という。)ことについては記載も示唆もない。特徴的事項に関連し、引用文献1には、前記ウ.と図8、9に「読み出しパルスの幅が短くなると、読み出し電流値が小さくなるため“1”と“0”の情報を取得するために必要な出力が十分に得られなくなる。このため、図9に示すように、パルス幅の短いパルスの読み出し電流を複数回に分け、積算した読み出し電流値によって情報を取得すれば、十分な出力を得ることができる」ことが記載されているものの、この記載は読み出し電流を生成する複数回に分けるパルス幅(パルス存続期間)について記載するものであり、電気パルスどうしの間の時間(パルス存続期間の間の期間)の設定を説明するものではなく、電気パルスどうしの間の時間の設定について「前記電気パルスの夫々の存続期間の間に起こった前記磁化配向の変化が、該変化の前の状態へ緩和されるように設定する」という技術的な設定に係る事項についての記載もない。そして、このような設定が周知技術であるとも認められない。 してみれば、引用文献1ないし2にはいずれにも「特徴的事項」は示されていないので、補正発明1は、引用文献1ないし2に記載された発明に基いて当業者が容易に発明をすることができたとはいえない。 また、補正後の請求項1を直接的、間接的に引用する請求項2~請求項10に係る発明、請求項1とはカテゴリが異なるが、実質的に特徴的事項を備える請求項11、21に係る発明、請求項11、21を直接的、間接的に引用する請求項12~請求項20に係る発明、請求項22~請求項31に係る発明についても同様のことがいえる。 よって、補正後の請求項1~31の発明は、特許法第17条の2第6項において準用する同法第126条第7項の規定に適合する。 3.むすび 本件補正は、特許法第17条の2第3項ないし第6項の規定に適合する。 第3 本願発明 本件補正は前記のとおり、特許法第17条の2第3項ないし第6項の規定に適合するから、本願の請求項1~31に係る発明は、本件補正により補正された特許請求の範囲の請求項1~31に記載された事項により特定されるとおりのものである。 そして、本願請求項1~31に係る発明は、前記第2の2.のとおり、当業者が引用文献に記載された発明に基いて容易に発明をすることができたものではない。 したがって、本願については、原査定の拒絶理由を検討してもその理由によって拒絶すべきものとすることはできない。 また、他に本願を拒絶すべき理由を発見しない。 よって、結論のとおり審決する。

審決本文(J-PlatPat)

J-PlatPatの審決検索トップを開きます。番号入力で「審判番号」を選び、下の番号を貼り付けて検索してください。

J-PlatPat 審決検索を開く
2016-012152

番号・当事者・条文・審決分類・商標の称呼が一致(または近い)審決を機械的に集めた候補です。判断内容は各審決の本文でご確認ください。

同じ当事者の審決79件(インテル コーポレイション)
  • 2025-002461拒絶査定不服審判 / 2025-10-22 / 原査定取消(特許/登録すべき)集積回路パッケージのための有機インターポーザー
    同じ当事者: インテル コーポレイション
  • 2025-000159拒絶査定不服審判 / 2025-08-18 / 原査定取消(特許/登録すべき)小型電子アセンブリ
    同じ当事者: インテル コーポレイション
  • 2022-012970拒絶査定不服審判 / 2023-07-19 / 原査定取消(特許/登録すべき)無線装置
    同じ当事者: インテル コーポレイション
  • 2022-014585拒絶査定不服審判 / 2023-06-05 / 原査定取消(特許/登録すべき)意図的でないタッチセンサへの接触を排除するモバイルデバイス
    同じ当事者: インテル コーポレイション
  • 2021-007273拒絶査定不服審判 / 2022-08-09 / 原査定取消(特許/登録すべき)能動素子を有するキーキャップ
    同じ当事者: インテル コーポレイション
検索でもっと見る →
同じ根拠条文の審決305件(特許法17条の2第3項)
  • 2025-004779拒絶査定不服審判 / 2026-06-23 / 請求不成立プログラム、情報処理方法、及び情報処理装置
    共通の条文: 特許法17条の2第3項
  • 2025-005199拒絶査定不服審判 / 2026-05-19 / 原査定取消(特許/登録すべき)遊技機
    共通の条文: 特許法17条の2第3項
  • 2025-006572拒絶査定不服審判 / 2026-05-08 / 請求不成立補正装置及びプログラム
    共通の条文: 特許法17条の2第3項
  • 2025-012023拒絶査定不服審判 / 2026-04-28 / 原査定取消(特許/登録すべき)メディアファイル処理方法、装置、デバイス、可読記憶媒体および製品
    共通の条文: 特許法17条の2第3項
  • 2024-014084拒絶査定不服審判 / 2026-03-24 / 請求不成立監視カメラシステム
    共通の条文: 特許法17条の2第3項
検索でもっと見る →
同じ論点・分野の審決(審決分類)63件(121・G11C)
  • 2024-005422拒絶査定不服審判 / 2025-07-18 / 原査定取消(特許/登録すべき)メモリサブシステムにおけるプログラムされたビット数に基づいて読み出し電圧レベルを…
    共通の審決分類: 121・G11C
  • 2023-017366拒絶査定不服審判 / 2025-03-28 / 原査定取消(特許/登録すべき)持続的保持アーキテクチャ及びクリーンアップ回路を備えたDRAMメモリ
    共通の審決分類: 121・G11C
  • 2023-006335拒絶査定不服審判 / 2024-02-27 / 請求不成立フラッシュメモリのマルチパスプログラミングのための先読み技法
    共通の審決分類: 121・G11C
  • 2022-018146拒絶査定不服審判 / 2023-10-31 / 原査定取消(特許/登録すべき)強誘電体ランダムアクセスメモリのセンシング方式
    共通の審決分類: 121・G11C
  • 2023-006433拒絶査定不服審判 / 2023-10-24 / 原査定取消(特許/登録すべき)不揮発性メモリデバイスおよび複数のビット線バイアス電圧を印加することによる不揮発…
    共通の審決分類: 121・G11C

メモ・タグ(非公開)

あなただけに表示されます。審決本文の公開範囲は変わりません。

メモとタグは Pro の機能です。ログイン/Proでメモを保存