2015-020102

特願２０１２－　６１２２８「パッシブ発振防止用のＩＩＩ族窒化物トランジスタ」拒絶査定不服審判事件〔平成２４年１０月１８日出願公開、特開２０１２－１９９５４９〕について、次のとおり審決する。

【結　論】 本件審判の請求は、成り立たない。

【理　由】 １　手続の経緯 本願は，平成２４年（２０１２年）３月１６日（パリ条約による優先権主張　外国庁受理２０１１年３月２１日，米国及び２０１２年３月１４日，米国）の出願であって，その手続の経緯は以下のとおりである。 平成２４年　５月１６日　審査請求・手続補正 平成２５年１１月１９日　拒絶理由通知 平成２６年　５月２６日　意見書・手続補正 平成２６年　９月３０日　拒絶理由通知（最後） 平成２７年　４月　７日　意見書・手続補正 平成２７年　６月３０日　補正却下・拒絶査定 平成２７年１１月　９日　審判請求・手続補正 平成２８年　４月　６日　上申書 平成２８年　９月２９日　拒絶理由通知（以下，「当審拒絶理由」という。） 平成２９年　２月　２日　意見書・手続補正 ２　本願発明について （１）本願発明 本願の請求項１に係る発明（以下，「本願発明」という。）は，平成２９年２月２日付け手続補正により補正された特許請求の範囲の請求項１に記載された，次のとおりのものと認める。 「【請求項１】 パッシブ発振制御を含むIII族窒化物トランジスタであって， ソース電極，ゲート電極およびドレイン電極と， 前記パッシブ発振制御を前記III族窒化物トランジスタに提供するように構成したダンピング抵抗器とを備え， 前記ダンピング抵抗器が少なくとも一つの分布抵抗器に直列する少なくとも一つの集中抵抗器を含み， 前記III族窒化物トランジスタのゲートは前記ダンピング抵抗器を介してのみ駆動するよう構成され， 前記ダンピング抵抗器は５Ω以下の抵抗値を有することを特徴とするIII族窒化物トランジスタ。」 （２）引用文献１の記載 ア　引用文献１ 当審拒絶理由で引用された特開平０９－１５３４９９号公報（以下，「引用文献１」という。）には，図面とともに次の記載がある。（下線は当審において付加した。以下同じ。） （ア）「【０００１】 【発明の属する技術分野】本発明は，半導体装置に関し，特に高出力電界効果トランジスタに係る半導体装置に関する。」 （イ）「【０００８】 【発明が解決しようとする課題】前記従来の高出力電界効果トランジスタでは，周波数：４０～７０ＧＨｚの範囲に，ゲ－トバスバ－９やゲ－ト電極パツド７を介した正帰還の寄生発振が発生し，不安定動作を引き起こし，増幅素子としての機能を低下させるという問題があった。 【０００９】本発明は，上記問題点に鑑み成されたものであって，その目的とするところは，寄生発振が生じない高出力電界効果トランジスタ，具体的には，実効的ゲ－ト抵抗(Ｒｇ)を増大させ，最大発振周波数（最大有能電力利得＝０）を周波数４０ＧＨｚ未満に低下減少させ，この効果によりゲ－トバスバ－やゲ－ト電極パッドを介した“正帰還による寄生発振”を抑制する高出力電界効果トランジスタに係る半導体装置を提供することにある。 【００１０】 【課題を解決するための手段】本発明は，ｎ型導電層を有する半導体基板上に前記ｎ型導電層に対する２種類のオ－ム性電極が交互に複数個あり，前記２種類のオ－ム性電極間に前記ｎ型導電層に対するショットキ－接合をなす制御電極があり，前記２種類のオ－ム性電極と制御電極へ外部電力を供給する３種類の電極パッドがあり，前記３種類の電極と３種類の電極パッドを金属配線で結合した構成を持つ高出力電界効果トランジスタにおいて，(1) 前記制御電極，電極パッド間を構成する配線材料のシ－ト抵抗が0.15Ω／□以下であり，前記配線の幅が９μｍ以下である構成とすること，(2) 前記制御電極，電極パッド間を構成する配線材料のシ－ト抵抗が0.15Ω／□以下であり，かつ該配線を電界効果トランジスタを構成する基本電界効果トランジスタの半数以上の基本電界効果に対し基本電界効果トランジスタ当たり１箇所切断した構造を有すること，(3) 前記３種類の電極パッドの中で前記制御電極に電力を供給する電極パッド数を他の２種類の電極パッド数より少なくした構成とすること，(4) 前記(1)～(3)を組み合せた構成とすること，を特徴とし，上記(1)，(2)，(3)又は(4)により，従来の高出力電界効果トランジスタの前記した問題点を解決したものであり，前記目的とする寄生発振が生じない高出力電界効果トランジスタを提供するものである。」 （ウ）「【００１６】 【実施例】次に，本発明に係る高出力電界効果トランジスタの実施例を挙げ，本発明を詳細に説明するが，本発明は，以下の実施例により限定されるものではない。 【００１７】（実施例１）図１は，本発明の第１の実施例(実施例１)を示す高出力電界効果型トランジスタの平面図である。図１において，１はｎ型ガリウム砒素導電層，２は前記ｎ型ガリウム砒素導電層１に対しオ－ム性接続をなすドレイン電極，３は同じくオ－ム性接続をなすソ－ス電極，４は前記ｎ型ガリウム砒素導電層１に対しショットキ－接合をなすゲ－トフインガ－，５は前記ドレイン電極２に外部電力を供給するドレイン電極パッド，６は前記ソ－ス電極３に外部電力を供給するソ－ス電極パッド，７は前記ゲ－トフインガ－４に外部電力を供給するゲ－ト電極パッド，８は前記ソ－ス電極３とソ－ス電極パッド６を配線するソ－スバスバ－，９は前記ゲ－トフインガ－４とゲ－ト電極パッド７を配線するゲ－トバスバ－である。また，Ａは，ゲ－トバスバ－９の幅を示す。 【００１８】本実施例１が従来例と異なる点は，周波数が４０ＧＨｚ以上の範囲に発生するゲ－トバスバ－を介した正帰還による寄生発振を抑制し，かつ高出力電界効果トランジスタの使用帯域である５００ＭＨｚから２５ＧＨｚにおいて，電界効果型トランジスタの基本性能指数である電力利得の低下のないようにした点にあり，そして，ゲ－トバスバ－９を，従来と同様，シ－ト抵抗0.15Ω／□以下の金属で形成するが，ゲ－トバスバ－９の幅Ａを９μｍ以下で構成したものである。 【００１９】このようにゲ－トバスバ－９の幅Ａを細くすることで，ゲ－トフィンガ－４に対する直列抵抗の増加が起き，回路的にはゲ－ト抵抗(Ｒｇ)が増加することと等価となる。このゲ－ト抵抗(Ｒｇ)の増加は，Ｒｇの関数である最大発振周波数(ｆmax)の減少を引き起こす。」 （エ）図１には，ゲートフィンガー４は，ゲートバスバー９の幅Ａが細くなった部分を介してゲート電極パッド７に接続されること，が記載されている。 イ　引用発明１ 前記アより，引用文献１には次の発明（以下，「引用発明１」という。）が記載されていると認められる。 「実効的ゲート抵抗を増大させて寄生発振を抑制する高出力電界効果トランジスタにおいて，ドレイン電極，ソース電極，ガリウム砒素導電層に対しショットキー接合をなすゲートフィンガー，及び前記ゲートフィンガーとゲート電極パッドを配線するゲートバスバーを有し，ゲートバスバーの幅を細くすることでゲート抵抗が増加する高出力電界効果トランジスタ。」 （３）引用文献２の記載 ア　引用文献２ 当審拒絶理由で引用された特開２００６－３５１６９１号公報（以下，「引用文献２」という。）には，図面とともに次の記載がある。 （ア）「【技術分野】 【０００１】 この発明は，半導体装置に関し，特に耐圧維持部分がシリコン（Ｓｉ）よりもバンドギャップの広い半導体材料（以下，ワイドバンドギャップ半導体とする）で構成されたパワー半導体装置に関する。 【背景技術】 【０００２】 従来より，高周波デバイス用半導体素子では，半導体材料として窒化ガリウム（ＧａＮ）系化合物半導体が用いられている。例えば，シリコンからなるｐ型導電性基板上に順に，高抵抗の窒化アルミニウムガリウム（ＡｌxＧａ1-xＮ，０＜ｘ≦１）からなるバッファ層，アンドープの窒化ガリウムからなるキャリア走行層，およびｎ型の窒化アルミニウムガリウム（ＡｌyＧａ1-yＮ，０＜ｙ≦１）からなる表面障壁層（キャリア供給層）が積層され，表面障壁層の上にショットキー性を有するゲート電極が選択的に形成された構成のヘテロ接合電界効果トランジスタ（以下，ＨＦＥＴとする）が公知である（例えば，特許文献１参照。）。 【０００３】 近時，パワー半導体装置の分野でも，窒化ガリウム系化合物半導体等のワイドバンドギャップ半導体を用いる試みがなされている。例えば，特許文献１に開示された半導体素子は，前記表面障壁層の上にソース電極とドレイン電極が選択的に形成されており，そのいずれか一方の電極が，バッファ層とキャリア走行層と表面障壁層を貫通する孔に充填されることにより，前記導電性基板と電気的に接続した構成となっている。」 （イ）「【００１９】 実施の形態１． 図１は，本発明の実施の形態１にかかる半導体装置の構成を示す断面図である。図１に示すように，ｐ型の単結晶シリコン基板１の一部の上に順に，バッファ層となる高抵抗の窒化アルミニウムガリウム（ＡｌxＧａ1-xＮ，０＜ｘ≦１）層２，キャリア走行層となるアンドープまたはｎ型の窒化ガリウム（ＧａＮ）層３，および表面障壁層（キャリア供給層）となるｎ型の窒化アルミニウムガリウム（ＡｌyＧａ1-yＮ，０＜ｙ≦１）層４が積層されている。 【００２０】 シリコン基板１は，第１の半導体層に相当する。第１の半導体層は，単結晶シリコンではなく，炭化ケイ素でできていてもよい。シリコン基板１上に積層されたＡｌxＧａ1-xＮ２，ＧａＮ層３およびＡｌyＧａ1-yＮ層４は，第２の半導体層を構成する。この第２の半導体層には，ゲート電極によって電流制御が可能なＨＦＥＴ１００が形成されている。 【００２１】 ＨＦＥＴ１００のドレイン電極５とゲート電極６は，ＡｌyＧａ1-yＮ層４の表面に選択的に形成されている。ドレイン電極５は，ＡｌyＧａ1-yＮ層４にオーミック接触している。また，ゲート電極６は，ＡｌyＧａ1-yＮ層４にオーミック接合している。」 イ　引用発明２ 前記アより，引用文献２には次の発明（以下，「引用発明２」という。）が記載されていると認められる。 「窒化ガリウム系化合物半導体を用いた電界効果トランジスタ。」 （４）引用文献３の記載 ア　引用文献３ 当審拒絶理由で引用された特開２０１０－２７８２８０号公報（以下，「引用文献３」という。）には，図面とともに次の記載がある。 （ア）「【技術分野】 【０００１】 本発明は，高周波半導体装置に関し，特に，ＧａＡｓ，ＧａＮなど高周波動作に適した半導体材料を用いた高周波半導体装置において，任意の動作周波数に対して，ループ発振を抑制する高周波半導体装置を提供することにある。 【背景技術】 【０００２】 高利得の電界効果トランジスタ（ＦＥＴ：Field Effect Transistor）では，高周波動作の際にループ発振や分周発振が生じる可能性がある。ＦＥＴのループ発振や分周発振の存在は，ＦＥＴの通常動作にとって致命的な悪影響を与える。このため，整合回路の調整により，ＦＥＴのループ発振を抑制することは，一般的に行われている。 【０００３】 一般に，ループ発振周波数が高くなるにつれて，このループは小さくなるため，高周波半導体装置を構成するＦＥＴセル間のループで発振が起こる。このループ発振を抑制するためには，高周波半導体装置をＦＥＴセル単位で電気的に分割する手法が有効である。 【０００４】 さらに，高周波動作時においては，ＦＥＴセル間に生じる位相差が発振の原因となる。この位相差に基づく発振は，分割したＦＥＴセル間に適切な抵抗体を挿入することでＦＥＴセル間に生じる電位差を無くし，抑制することができる。 【０００５】 従来の高周波半導体装置１２５は，例えば，図２３に示すように，基板１００上に形成され，基板１００の第１表面に配置されたゲート端子電極Ｇ１～Ｇ４，ソース端子電極Ｓ１～Ｓ５およびドレイン端子電極Ｄ１～Ｄ４とを備える。ＦＥＴセル４００間に生じる位相差に基づく発振を抑制するため，隣接するゲート端子電極Ｇ１とＧ２，Ｇ２とＧ３およびＧ３とＧ４間には，抵抗体３００を挿入している。」 （イ）「【発明の効果】 【００１７】 本発明によれば，任意の動作周波数に対して，最適な抵抗値を有する抵抗体をゲート端子電極間，および/若しくはドレイン端子電極間に，パターンサイズの変更なしに，選択配置可能であり，ループ発振，分周発振を抑制する高周波半導体装置を提供することができる。」 （ウ）「【００３２】 （抵抗体の構成） （構成例１） 図１のＩ－Ｉ線に沿う模式的断面構成として，抵抗体３０の構成例１は，図３に示すように，基板１０上に直接配置された金属薄膜層３６と，金属薄膜層３６の両端に配置されたゲート端子電極Ｇ１およびＧ２を備える。基板１０上に直接配置された金属薄膜層３６の厚さとパターンサイズを調整することによって，所定の抵抗ＲＧをゲート端子電極Ｇ１およびＧ２間に形成することができる。金属薄膜層３６は，例えば，Ａｌ，Ａｕ，Ｐｔ， Ｔｉ，Ｍｏ，Ｗ，或いはこれらの多層膜によって形成することができる。基板１０は，例えば半絶縁性のＧａＡｓ基板で形成することができる。ゲート端子電極Ｇ１およびＧ２は，例えばＡｌで形成することができる。 【００３３】 尚，図３においては，ゲート端子電極Ｇ１とＧ２間に配置される抵抗体３０の構造について説明したが，ゲート端子電極Ｇ２とＧ３間に配置される抵抗体３０，ゲート端子電極Ｇ３とＧ４間に配置される抵抗体３０などについても図３と同様に形成することができる。 【００３４】 （構成例２） 図１のＩ－Ｉ線に沿う模式的断面構成として，抵抗体３０の構成例２は，図４に示すように，基板１０に対してイオン注入などによって形成された拡散層３２と，拡散層３２上に配置された絶縁層３４と，絶縁層３４をパターニングして拡散層３２の両端部に配置されたゲート端子電極Ｇ１およびＧ２を備える。基板１０に形成される拡散層３２の深さとパターンサイズを調整することによって，所定の抵抗ＲＧをゲート端子電極Ｇ１およびＧ２間に形成することができる。拡散層３２は，例えば，Ｂ，Ａｌなどのイオン注入によって形成することができる。基板１０は，例えば半絶縁性のＧａＡｓ基板で形成することができる。ゲート端子電極Ｇ１およびＧ２は，例えばＡｌで形成することができる。絶縁層３４は，例えば，化学的気相堆積（ＣＶＤ：Chemical Vapor Deposition）法によって形成した酸化膜，窒化膜などで形成することができる。 【００３５】 尚，抵抗体３０の形成時，アイソレーション領域を形成するための領域にのみ拡散層を形成し，抵抗体３０の形成部分には，拡散層３２を形成しないで，基板１０のパターンニングのみ実施しても良い。 【００３６】 尚，図４においては，ゲート端子電極Ｇ１とＧ２間に配置される抵抗体３０の構造について説明したが，ゲート端子電極Ｇ２とＧ３間に配置される抵抗体３０，ゲート端子電極Ｇ３とＧ４間に配置される抵抗体３０などについても同様に形成することができる。 ・・・ 【００４０】 具体的な材料としては，ＧａＡｓ系ＨＥＭＴの場合には，基板１０はＧａＡｓ基板で形成され，エピタキシャル成長層１２は，ＧａＡｓ層で形成され，電子供給層１８は，例えば，アルミニウムガリウム砒素層（ＡｌyＧａ1-yＡｓ）（０．１≦ｙ≦１）で形成される。ＧａＮ系ＨＥＭＴの場合には，基板１０はＧａＮ基板若しくは，ＳｉＣ基板などで形成され，エピタキシャル成長層１２は，ＧａＮ層で形成され，電子供給層１８は，例えば，アルミニウム窒化ガリウム層（ＡｌxＧａ1-xＮ）（０．１≦ｘ≦１）で形成される。」 イ　引用発明３ 前記アより，引用文献３には次の発明（以下，「引用発明３」という。）が記載されていると認められる。 「発振を抑制するための抵抗体として，基板上に直接配置された金属薄膜層の厚さとパターンサイズを調整することによって，所定の抵抗ＲＧを形成する抵抗体。」 （５）本願発明と引用発明１との対比 ア　引用発明１の「実効的ゲート抵抗を増大させて寄生発振を抑制する高出力電界効果トランジスタ」は，下記相違点１を除いて，本願発明の「パッシブ発振制御を含むトランジスタ」に相当すると認められる。 イ　引用発明１の「ソース電極」，「ゲートフィンガー」及び「ドレイン電極」は，それぞれ本願発明の「ソース電極」，「ゲート電極」及び「ドレイン電極」に相当すると認められる。 ウ　引用発明１の「ゲートバスバーの幅を細くすることでゲート抵抗が増加すること」は，引用発明１において「実効的ゲート抵抗を増大させて寄生発振を抑制する」から，下記相違点１を除いて，本願発明の「前記パッシブ発振制御を前記トランジスタに提供するように構成したダンピング抵抗器」に相当すると認められる。 エ　引用発明１においては，ゲートフィンガーは，ゲートバスバーの幅が細くなった部分を介してゲート電極パッドに接続されること（前記（２）ア（エ））から，本願発明の「前記トランジスタのゲートは前記ダンピング抵抗器を介してのみ駆動するよう構成されること」を満たす。 オ　すると，本願発明と引用発明１とは，下記カの点で一致し，下記キの点で相違すると認められる。 カ　一致点 「パッシブ発振制御を含むトランジスタであって， ソース電極，ゲート電極およびドレイン電極と， 前記パッシブ発振制御を前記トランジスタに提供するように構成したダンピング抵抗器とを備え， 前記トランジスタのゲートは前記ダンピング抵抗器を介してのみ駆動するよう構成されること， を特徴とするトランジスタ。」 キ　相違点 （ア）相違点１ 本願発明の「トランジスタ」は「III族窒化物トランジスタ」であるのに対し，引用発明１の「トランジスタ」はそうではない点。 （イ）相違点２ 本願明細書の段落【００１８】には，「分布抵抗器３７２は素子配置の生成物でもよい。」ことが記載されているので，本願発明の「分布抵抗器」には素子配置の生成物に付随する抵抗が態様として含まれ得るものである。そして，引用発明１の「ゲートバスバー」は，素子配置に用いられるものであり，付随する抵抗を有しているものであるから「分布抵抗器」と呼び得るものである。そうすると，本願発明においては「前記ダンピング抵抗器が少なくとも一つの分布抵抗器に直列する少なくとも一つの集中抵抗器を含む」のに対し，引用発明１においては「ゲートバスバー」は分布抵抗器であるが「直列する少なくとも一つの集中抵抗器」を含まない点。 （ウ）相違点３ 本願発明においては「前記ダンピング抵抗器は５Ω以下の抵抗値を有する」のに対し，引用発明１においてはゲート抵抗の抵抗値が開示されていない点。 （６）相違点についての検討 ア　相違点１について 引用発明１の高出力電界効果トランジスタの高出力性能を高めるためにワイドバンドギャップである半導体材料を採用し，引用発明２の窒化ガリウム系化合物半導体を用いた電界効果トランジスタとすることは，当業者が容易になし得ることである。 イ　相違点２について 引用発明１は，寄生発振を防止するためにダンピング抵抗器を形成したものであるが，当該ダンピング量は利用する周波数等により異なるものと認められる。そして，発振を抑制するため，抵抗として抵抗体を用いることは，引用発明３に開示されているので，必要とするダンピング量を実現するのに，ゲートバスバーに付随する抵抗だけではなく，引用発明３に開示されている発振を抑制するための抵抗体と組み合わせて所望の抵抗値を得ることは，当業者が容易に思いつくことである。そして，抵抗体と「組み合わせる」際に，「直列」に組み合わせることは回路素子の組み合わせとして普通に行われていることであるから，当業者が適宜なし得ることにすぎない。 ウ　相違点３について ダンピング抵抗の抵抗値は，所望の周波数特性を実現するために，当業者が通常の設計能力の範囲内で決定できる事項にすぎない。さらに，本願発明の抵抗値の範囲は下限が特定されておらず，限りなく０に近い値でダンピング抵抗として実効性のないものを含んでおり，技術的意義が認められない。 エ　請求人の主張について 請求人は意見書において，引用発明１における課題解決のための手段をあえて置換することは引用発明１の目的に反する旨，主張している。 しかし，引用発明１の目的は「寄生発振が生じない高出力電界効果トランジスタ，具体的には，実効的ゲ－ト抵抗(Ｒｇ)を増大させ，最大発振周波数（最大有能電力利得＝０）を周波数４０ＧＨｚ未満に低下減少させ，この効果によりゲ－トバスバ－やゲ－ト電極パッドを介した“正帰還による寄生発振”を抑制する高出力電界効果トランジスタに係る半導体装置を提供すること」（前記（２）ア（イ）【０００９】）であり，引用発明１において引用発明３の抵抗体を組み合わせれば「実効的ゲート抵抗が増大」するから，前記目的に整合するものであって，何ら阻害要因とはならないから，請求人の前記主張は採用できない。 （７）本願発明の効果について 本願発明の効果は，引用発明１ないし３の構成から当業者が予測できるものであり，格別のものではない。 （８）まとめ よって，本願発明は，引用文献１ないし３に記載された発明に基づいて，当業者が容易に発明をすることができたものである。 ３　結言 以上のとおり，本願の請求項１に係る発明については，特許法第２９条第２項の規定により，特許を受けることができないから，他の請求項について検討するまでもなく，本願は拒絶されるべきものである。 よって，結論のとおり審決する。