2024-390026

特許第７４２２８８２号に関する訂正審判事件について、次のとおり審決する。

結 論 特許第７４２２８８２号の特許請求の範囲を本件審判請求書に添付された訂正特許請求の範囲のとおり、訂正後の請求項１５について訂正することを認める。

理 由 第１ 手続の経緯 特許第７４２２８８２号（以下「本件特許」という。）に係る出願は、令和２年１２月１１日（パリ条約による優先権主張外国庁受理２０２０年（令和２年）１月９日、米国。）の国際出願であって、令和６年（２０２４年）１月１８日にその特許権の設定登録がなされ、その後、令和６年３月２９日に訂正審判（以下「本件訂正審判」という。）の請求がされたものである。 第２ 請求の趣旨 本件訂正審判の請求の趣旨は、「特許第７４２２８８２号の特許請求の範囲を本件審判請求書に添付した特許請求の範囲のとおり、訂正後の請求項１５について訂正することを認める、との審決を求める。」というものである。 第３ 訂正の内容 １ 訂正事項 本件訂正審判の請求に係る訂正（以下「本件訂正」という。）は、訂正前の請求項１５を独立形式に改めた上で、下記のとおりとするものである（下線は請求人が付したものである。）。 「【請求項１５】 イオン注入システムであって、 イオンを発生させるイオン源と、 前記イオンをワークピースに向かって加速させる直線加速器であって、１又は複数のキャビティを含む直線加速器と、 前記１又は複数のキャビティのうちの１つにおいて励起コイルを励起するための電気信号を供給するＲＦ発生器と、 前記キャビティのうちの１つに近接して配置されたピックアップループと、 入力と、出力と、サンプルクロックとを有するアナログデジタル変換器（ＡＤＣ）と、 入力クロックと、遅延量を決定する制御入力と、前記ＡＤＣのための前記サンプルクロックを含む出力とを有するクロック遅延発生器であって、出力される前記ＡＤＣのための前記サンプルクロックは、前記入力クロックを前記遅延量だけ遅延させたクロックである、クロック遅延発生器と、 前記ピックアップループから作成された入力アナログ波形を含む第１の入力と、前記励起コイルに供給される前記電気信号を表すアナログ励起電圧を含む第２の入力との２つの入力を有し、かつ、前記ＡＤＣの前記入力として前記ＡＤＣに供給される出力を有する、アナログマルチプレクサと、 処理装置とメモリデバイスとを含むコントローラと を備える、イオン注入システム。」 ２ 訂正事項の整理 本件訂正は、訂正前の請求項１５に対する訂正であり、当該請求項１５は訂正前の請求項１４を引用するものである。ここで、訂正前の請求項１４及び１５は、以下のとおりである。 「【請求項１４】 イオン注入システムであって、 イオンを発生させるイオン源と、 前記イオンをワークピースに向かって加速させる直線加速器であって、１又は複数のキャビティを含む直線加速器と、 前記１又は複数のキャビティのうちの１つにおいて励起コイルを励起するための電気信号を供給するＲＦ発生器と、 前記キャビティのうちの１つに近接して配置されたピックアップループと、 前記ピックアップループから作成された入力アナログ波形を含む入力と、出力と、サンプルクロックとを有するアナログデジタル変換器（ＡＤＣ）と、 入力クロックと、遅延量を決定する制御入力と、前記ＡＤＣのための前記サンプルクロックを含む出力とを有するクロック遅延発生器であって、出力される前記ＡＤＣのための前記サンプルクロックは、前記入力クロックを前記遅延量だけ遅延させたクロックである、クロック遅延発生器と、 処理装置とメモリデバイスとを含むコントローラと を備える、イオン注入システム。」 「【請求項１５】 前記ピックアップループから作成された入力アナログ波形を含む第１の入力と、前記励起コイルに供給される前記電気信号を表すアナログ励起電圧を含む第２の入力との２つの入力を有し、かつ、前記ＡＤＣの前記入力として前記ＡＤＣに供給される出力を有する、 アナログマルチプレクサを更に備える、請求項１４に記載のイオン注入システム。」 以上の訂正前の請求項１４及び１５の記載を踏まえ、本件訂正の内容を訂正事項として整理すると、以下のとおりである。 （１）訂正事項１ 本件訂正前の請求項１５について、請求項１４を引用しない独立形式の請求項の記載に訂正する。すなわち、請求項１５を下記のとおり訂正する。 「【請求項１５】 イオン注入システムであって、 イオンを発生させるイオン源と、 前記イオンをワークピースに向かって加速させる直線加速器であって、１又は複数のキャビティを含む直線加速器と、 前記１又は複数のキャビティのうちの１つにおいて励起コイルを励起するための電気信号を供給するＲＦ発生器と、 前記キャビティのうちの１つに近接して配置されたピックアップループと、 前記ピックアップループから作成された入力アナログ波形を含む入力と、出力と、サンプルクロックとを有するアナログデジタル変換器（ＡＤＣ）と、 入力クロックと、遅延量を決定する制御入力と、前記ＡＤＣのための前記サンプルクロックを含む出力とを有するクロック遅延発生器であって、出力される前記ＡＤＣのための前記サンプルクロックは、前記入力クロックを前記遅延量だけ遅延させたクロックである、クロック遅延発生器と、 処理装置とメモリデバイスとを含むコントローラと 前記ピックアップループから作成された入力アナログ波形を含む第１の入力と、前記励起コイルに供給される前記電気信号を表すアナログ励起電圧を含む第２の入力との２つの入力を有し、かつ、前記ＡＤＣの前記入力として前記ＡＤＣに供給される出力を有する、 アナログマルチプレクサを更に備える、イオン注入システム。」 （２）訂正事項２ 訂正事項１に係る訂正後の請求項１５における「アナログデジタル変換器（ＡＤＣ）」について、「前記ピックアップループから作成された入力アナログ波形を含む入力と、出力と、サンプルクロックとを有するアナログデジタル変換器（ＡＤＣ）」とあったものを「入力と、出力と、サンプルクロックとを有するアナログデジタル変換器（ＡＤＣ）」として、「前記ピックアップループから作成された入力アナログ波形を含む」との記載を削除し、 訂正事項１に係る訂正後の請求項１５における「前記ピックアップループから作成された入力アナログ波形を含む第１の入力と、前記励起コイルに供給される前記電気信号を表すアナログ励起電圧を含む第２の入力との２つの入力を有し、かつ、前記ＡＤＣの前記入力として前記ＡＤＣに供給される出力を有する、アナログマルチプレクサ」との記載を「前記ピックアップループから作成された入力アナログ波形を含む第１の入力と、前記励起コイルに供給される前記電気信号を表すアナログ励起電圧を含む第２の入力との２つの入力を有し、かつ、前記ＡＤＣの前記入力として前記ＡＤＣに供給される出力を有する、アナログマルチプレクサと」として、末尾に「と」を加えた上で、「処理装置とメモリデバイスとを含むコントローラと」の前に移動し、 訂正事項１に係る訂正後の請求項１５における「を更に備える、イオン注入システム。」を「を備える、イオン注入システム。」として、「更に」を削除する訂正。 第４ 当合議体の判断 １ 訂正事項１について （１）訂正の目的 訂正事項１の訂正は、請求項１４を引用する訂正前の請求項１５を、独立形式請求項とするものであるから、特許法第１２６条第１項ただし書第４号に規定する「他の請求項の記載を引用する請求項の記載を当該他の請求項の記載を引用しないものとすること」を目的とするものである。 （２）新規事項の有無 前記（１）に照らせば、訂正事項１は、新たな技術的事項を導入するものではないから、特許法第１２６条第５項に適合するものである。 （３）実質上特許請求の範囲を拡張又は変更することの有無 訂正事項１は、何ら実質的な内容の変更を伴うものではないから、特許法第１２６条第６項に適合するものである。 （４）独立特許要件について 訂正事項１は、上記（１）のとおり、特許法第１２６条第１項ただし書第４号に掲げる事項を目的とするものであるから、同条第７項に規定する独立特許要件は課されない。 （５）小括 よって、訂正事項１は、特許法第１２６条第１項ただし書第４号に掲げる事項を目的とするものであり、また、同条第５項及び第６項の規定に適合するものであり、同条第７項に規定する要件は課されないものである。 ２ 訂正事項２について （１）訂正の目的 訂正前の請求項１４においては、「アナログデジタル変換器（ＡＤＣ）」の「入力」に関する記載について、「前記ピックアップループから作成された入力アナログ波形を含む入力」と規定していた。一方、訂正前の請求項１５においては、「アナログマルチプレクサ」について、「前記ピックアップループから作成された入力アナログ波形を含む第１の入力」を有することを規定していた。そうすると、訂正前の請求項１４を引用する請求項１５は、「前記ピックアップループから作成された入力アナログ波形を含む」「入力」について、「アナログデジタル変換器（ＡＤＣ）」に入力される記載（訂正前の請求項１４）と「アナログマルチプレクサ」に入力される記載（訂正前の請求項１５）の双方が存在していたことになるところ、当該記載によれば、次の２通りの解釈が可能である。 ア 「前記ピックアップループから作成された入力アナログ波形を含む」「入力」が、「アナログマルチプレクサ」に入力され、「アナログマルチプレクサ」の出力として「アナログデジタル変換器（ＡＤＣ）」に入力されるという解釈（以下「間接入力経路解釈」という。）。 イ 「前記ピックアップループから作成された入力アナログ波形を含む」「入力」は、第１の入力経路により「アナログマルチプレクサ」に入力される一方で、「アナログマルチプレクサ」の入力とは別に、第２の入力経路により「アナログデジタル変換器（ＡＤＣ）」に直接入力されるという解釈（以下「直接入力経路解釈」という。）。 そのため、訂正前の請求項１４を引用する請求項１５において、前記２通りの解釈が可能である記載は不明瞭であったということができる。 そして、訂正事項２の「前記ピックアップループから作成された入力アナログ波形を含む」との記載を削除する訂正は、前記２通りの解釈について、訂正前の請求項１４及び１５の記載の関係を整理して、訂正後の請求項１５に係る発明においては、直接入力経路解釈ではなく間接入力経路解釈であることを明らかにするものであるから、当該訂正は、「アナログデジタル変換器（ＡＤＣ）」の「入力」について、明瞭でない記載の釈明を目的とするものということができる。 また、訂正事項２における他の訂正は、請求項１５を独立形式の請求項に書き換えたことに伴い、発明特定事項の記載順序を自然な形に変更するもの、及び冗長な記載となっていた「更に」という記載を削除するものであるから、特許法第１２６条第１項ただし書第３号に規定する「明瞭でない記載の釈明」を目的とするものである。 （２）新規事項の有無 ア 本件特許の登録時の明細書、特許請求の範囲又は図面（以下「本件明細書等」という。）の記載 本件明細書等には以下の記載がある（下線は当審が付した。）。 「【００２６】 図２は、監視制御回路１００の第１の実施形態を示す図である。 【００２７】 監視制御回路１００は、前置増幅器１１０を含む。前置増幅器１１０は、ピックアップループ１０１に誘起された正弦波信号を増幅するために用いられる。例えば、前置増幅器１１０の出力１１１は、０～１０ボルトの間、又は±５ボルトの間の電圧であってよい。他の実施形態では、前置増幅器１１０の出力１１１は、異なる範囲の電圧を有し得る。この出力１１１は、入力アナログ波形と称され得る。 【００２８】 前置増幅器１１０の出力１１１は、アナログデジタル変換器（ＡＤＣ）１３０への入力として機能し得る。ＡＤＣ１３０は、前置増幅器１１０から受信された入力アナログ波形をサンプリングし、そのアナログ波形のデジタル表現を生成する。デジタル表現は、特定の実施形態では、８、１２又は１６ビット表現であってよい。ＡＤＣ１３０は、クロック遅延発生器１２０からの出力１２３に基づいてアナログ波形をサンプリングする。」 「【００３４】 制御信号１２２をクロック遅延発生器１２０へ供給することに加えて、コントローラ１５０は、ＡＤＣ１３０から出力１３１を受信する。この出力１３１は、第２のメモリデバイス１５３に記憶されてよく、以下により詳細に説明するように、サブナノ秒の解像度を有する入力アナログ波形のデジタルバージョンを作成するために使用される。」 「【００６３】 上記の説明では、ピックアップループ１０１から受信した入力アナログ波形に関する監視制御回路１００の動作について説明したが、更なる機能も可能である。 【００６４】 例えば、監視制御回路１００は、励起コイル４５に供給される励起電流を監視することもできる。まず、上述したように、電流は、電流電圧変換器４７を用いて電圧に変換される。その後、アナログ励起電圧は、監視制御回路１００への入力として供給される。その後、アナログ励起電圧は、ピックアップループ１０１からのアナログ波形に関して上述したのと同様の方法でデジタル化され得る。これは、様々な方法で達成され得る。 【００６５】 まず、図８に示すように、アナログマルチプレクサ１１４を用いて、ピックアップループ１０１からの入力アナログ波形と、電流電圧変換器４７からのアナログ励起電圧とを選択し得る。このように、コントローラ１５０は、アナログマルチプレクサ１１４への選択入力を操作することによって、２つの入力のうちの１つを選択することができる。コントローラ１５０は次に、アナログマルチプレクサ１１４を操作することによって、これら両方のアナログ波形のデジタル化表現を生成することができる。」 「【図２】 ［図：0001414136000001.jpg］ 」 「【図８】 ［図：0001414136000002.jpg］ 」 イ 判断 本件明細書等の【００２７】、【００２８】、【００３４】、【００６５】、図２及び図８等の記載から、ＡＤＣ１３０は、前置増幅器１１０から受信された入力アナログ波形をサンプリングし、そのアナログ波形のデジタル表現を生成するものであり、アナログマルチプレクサ１１４は、「ピックアップループ１０１からの入力アナログ波形と、電流電圧変換器４７からのアナログ励起電圧とを選択し得る」ものであって、アナログ励起電圧は、ピックアップループ１０１からのアナログ波形と同様の方法でデジタル化され得るものであるところ、「ピックアップループから作成された入力アナログ波形を含む」「入力」が、「アナログマルチプレクサ」に入力され、「アナログマルチプレクサ」の出力として「アナログデジタル変換器（ＡＤＣ）」に入力されることが記載されているため、前記（１）に記載の間接入力経路解釈による入力形態は本件明細書等に記載されているものと認められる。 そのため、訂正事項２は、本件明細書等に記載された事項の範囲内であって、新たな技術的事項を導入するものではないから、特許法第１２６条第５項に適合するものである。 （３）実質上特許請求の範囲を拡張又は変更することの有無 前記（２）のとおり、訂正前の請求項１５は、本件明細書等の記載によれば、間接入力経路解釈による入力形態を前提としたものであると認められることに照らせば、訂正後の請求項１５の記載は、訂正前の請求項１５の記載に接した当業者が当然にその意味であると理解する内容となっているといえる。そうすると、訂正事項２は、訂正前の請求項１５で特定されていた「前記ピックアップループから作成された入力アナログ波形を含む入力」の入力態様を変更するものではなく、また、ＡＤＣの入力の限定事項を削除して特許請求の範囲を実質的に拡張又は変更するものでもない。 よって、訂正事項２は、上述のとおり特許請求の範囲を実質的に変更するものではないから、特許法第１２６条第６項に適合するものである。 （４）独立特許要件について 訂正事項２は、前記（１）のとおり、特許法第１２６条第１項ただし書第３号に掲げる事項を目的とするものであるから、同条第７項に規定する独立特許要件は課されない。 （５）小括 よって、訂正事項２は、特許法第１２６条第１項ただし書第３号に掲げる事項を目的とするものであり、また、同条第５項及び第６項の規定に適合するものであり、同条第７項に規定する要件は課されないものである。 第５ むすび 以上のとおり、本件訂正は、特許法第１２６条第１項ただし書第３号及び第４号に掲げる事項を目的とするものであり、また、同条第５項及び第６項の規定に適合するものであり、同条第７項に規定する要件は課されないものである。 よって、結論のとおり審決する。