2024-005435

特願２０２２－５３３４３５「画素内補償及び酸化物駆動トランジスタを有する電子ディスプレイ」拒絶査定不服審判事件〔令和 ３年 ７月 １日国際公開、ＷＯ２０２１／１３３４６１、令和 ５年 ２月 ６日国内公表、特表２０２３－５０４６９６〕について、次のとおり審決する。

結 論 本件審判の請求は、成り立たない。

理 由 第１ 手続の経緯 本願は、２０２０年（令和２年）１０月２７日を国際出願日とする外国語特許出願であって（パリ条約による優先権主張 外国庁受理２０１９年１２月２３日、２０２０年１０月２０日 いずれも米国（ＵＳ）。２０１９年１２月２３日を以下「優先日」という。」）、その手続の経緯の概略は、次のとおりである。 令和４年 ６月 ３日 ：翻訳文の提出 同日 ：手続補正書（以下「１次補正」という。） の提出 令和５年 ４月２７日付け：拒絶理由通知書 （以下「最初の拒絶理由通知書」という。） 同年 ８月 ７日 ：手続補正書（以下「２次補正」という。） 及び意見書の提出 同月１４日付け：拒絶理由通知書（最後） 同年１１月２４日 ：意見書、手続補正書の提出 同年１１月３０日付け：補正の却下の決定 同日付け：拒絶査定（以下「原査定」という。） （同年１２月 ４日 ：原査定の謄本の送達） 令和６年 ４月 ２日 ：審判請求書、手続補正書の提出 同年 ５月１７日 ：手続補正書（方式）の提出 令和６年５月１７日に提出された手続補正書（方式）は、審判請求書の【請求の理由】の欄を補正して、その内容を補充するものである。令和６年５月１７日に提出された手続補正書（方式）により補正された審判請求書を以下、単に「審判請求書」という。 第２ 令和６年４月２日にされた手続補正についての補正の却下の決定 ［補正の却下の決定の結論］ 令和６年４月２日にされた手続補正を却下する。 ［補正の却下の決定の理由］ １ 補正の内容 令和６年４月２日にされた手続補正（以下「本件補正」という。）は、特許請求の範囲の補正をするものであって、本件補正により、次の(１)に示す本件補正前（２次補正後のものをいう。以下同じ。）の特許請求の範囲の請求項１の記載は、後記(２)に示す本件補正後の特許請求の範囲の請求項１の記載に補正された。下線は補正箇所を示す。 (１) 本件補正前の請求項１ 「 【請求項１】 アノード端子及びカソード端子を有する有機発光ダイオードと、 前記有機発光ダイオードと直列に結合された酸化物半導体駆動トランジスタであって、ゲート端子、ドレイン端子、及びソース端子を含む、酸化物半導体駆動トランジスタと、 前記酸化物半導体駆動トランジスタの前記ゲート端子に結合された第１の端子、及び前記有機発光ダイオードの前記アノード端子に結合された第２の端子を有する、蓄積コンデンサと、 前記有機発光ダイオードと直列に結合され、発光信号を受け取るように構成された第１の発光トランジスタと、 前記有機発光ダイオードと直列に結合され、別の画素行から追加の発光信号を受け取るように構成された第２の発光トランジスタと、 前記アノード端子と初期化ラインとの間に結合され、前記発光信号を受け取るように構成された初期化トランジスタと、 を備える表示画素。」 (２) 本件補正後の請求項１ 「 【請求項１】 アノード端子及びカソード端子を有する有機発光ダイオードと、 前記有機発光ダイオードと直列に結合された酸化物半導体駆動トランジスタであって、ゲート端子、ドレイン端子、及びソース端子を含む、酸化物半導体駆動トランジスタと、 前記酸化物半導体駆動トランジスタの前記ドレイン端子と前記ゲート端子にわたって結合された酸化物半導体ゲート電圧設定トランジスタと、 前記酸化物半導体駆動トランジスタの前記ゲート端子に結合された第１の端子、及び前記有機発光ダイオードの前記アノード端子に結合された第２の端子を有する、蓄積コンデンサと、 初期化電圧が提供される初期化ラインと、 前記初期化ラインと前記有機発光ダイオードの前記アノード端子との間に結合された酸化物半導体初期化トランジスタと、 前記酸化物半導体駆動トランジスタと前記有機発光ダイオードの前記アノード端子との間に直列に結合されたｐ型シリコン発光トランジスタと、を備え、 前記ｐ型シリコン発光トランジスタ及び前記酸化物半導体初期化トランジスタは、発光制御回路によって生成された発光制御信号を受け取るように構成されている、表示画素。」 ２ 補正の目的 (１) 本件補正後の請求項１についての補正の内容 ア 本件補正前の請求項１には、次の構成を備えることの特定があった。 「前記有機発光ダイオードと直列に結合され、発光信号を受け取るように構成された第１の発光トランジスタと、 前記有機発光ダイオードと直列に結合され、別の画素行から追加の発光信号を受け取るように構成された第２の発光トランジスタと」 イ したがって、本件補正前の請求項１は、「前記有機発光ダイオードと直列に結合され、発光信号を受け取るように構成された第１の発光トランジスタ」に加えて、「前記有機発光ダイオードと直列に結合され、別の画素行から追加の発光信号を受け取るように構成された第２の発光トランジスタ」を備えるものであった。 ウ しかるに、本件補正後の請求項１においては、「発光トランジスタ」については、次の特定があるのみで、発光トランジスタとして前記の二つのものを含むことは特定されておらず、発光トランジスタは一つでもよいものとなっている。 「前記酸化物半導体駆動トランジスタと前記有機発光ダイオードの前記アノード端子との間に直列に結合されたｐ型シリコン発光トランジスタと、を備え、 前記ｐ型シリコン発光トランジスタ及び前記酸化物半導体初期化トランジスタは、発光制御回路によって生成された発光制御信号を受け取るように構成されている」 (２) 補正の目的要件の充足性についての当審の判断 請求人は審判請求書において、前記(１)の補正事項は、請求項の削除、誤記の訂正、又は、明瞭でない記載の釈明を目的とするものであると主張する。 しかし、発光トランジスタとして二つのものを含む本件補正前の請求項１に記載された発明から、発光トランジスタは一つでもよいものである本件補正後の請求項１に記載される発明に補正することが、特許法１７条の２第５項各号に掲げる「請求項の削除」、「特許請求の範囲の減縮」、「誤記の訂正」及び「明りようでない記載の釈明（拒絶理由通知に係る拒絶の理由に示す事項についてするものに限る。）」のいずれを目的とするものでないことは明らかである。 (３) 目的要件についての検討のまとめ 前記(２)に検討のとおり、本件補正後の請求項１についてする補正は、特許法１７条の２第５項各号に掲げるいずれの事項を目的とするものにも該当せず、同項の規定に適合しない。 したがって、本件補正は、同法１７条の２第５項の規定に適合しないから、同法１５９条１項において読み替えて準用する同法５３条１項の規定により却下されるべきものである。 ３ 本件補正の却下の決定の理由のむすび 前記２(３)のとおり、本件補正後の請求項１についてする補正は、特許法１７条の２第５項の各号に掲げるいずれの事項を目的とするものにも該当せず、同項の規定に適合しないから、同法１５９条１項において読み替えて準用する同法５３条１項の規定により却下されるべきものである。 よって、前記補正の却下の決定の結論のとおり決定する。 ４ 本件補正後の請求項１に係る発明について 本件補正は、前記１～３に検討したとおり、特許法１７条の２第５項の規定に適合しないものであり、同法１５９条１項において読み替えて準用する同法５３条１項の規定により却下されるべきものである。 このため、本件補正後の請求項１に係る発明（以下「本件補正発明」という。）について審理することは本来必要ないものである。しかしながら、本件補正は、発明の特別な技術的特徴を変更する補正であるという特許法１７条の２第４項の拒絶の理由を解消することを目的とするためのものでもあることも斟酌し、請求人の納得性の向上の観点から、同法２９条２項の規定に適合しないものであることを示す。すなわち、本件補正発明について特許要件の審理をしたとしても、本審決の結論に変わりない。 なお、特許法１７条の２第５項の規定に違反する拒絶理由に対しては、請求人は特許法４４条に規定する分割出願を利用すべきであったことを付言する。 (１) 本件補正発明 ア 本件補正発明の認定と分説 本件補正発明は、前記１(２)に摘記した本件補正後の請求項１に記載された事項により特定されるとおりのものと認める。 ここで、検討の便宜上、本件補正発明の構成を次のとおり構成Ｘと構成Ａから構成Ｈまでに分説する。また、参考図として、本願の【図３Ａ】を元に作成したものを示す。 ＜本件補正発明の分説＞ Ａ アノード端子及びカソード端子を有する有機発光ダイオードと、 Ｂ 前記有機発光ダイオードと直列に結合された酸化物半導体駆動トランジスタであって、ゲート端子、ドレイン端子、及びソース端子を含む、酸化物半導体駆動トランジスタと、 Ｃ 前記酸化物半導体駆動トランジスタの前記ドレイン端子と前記ゲート端子にわたって結合された酸化物半導体ゲート電圧設定トランジスタと、 Ｄ 前記酸化物半導体駆動トランジスタの前記ゲート端子に結合された第１の端子、及び前記有機発光ダイオードの前記アノード端子に結合された第２の端子を有する、蓄積コンデンサと、 Ｅ 初期化電圧が提供される初期化ラインと、 Ｆ 前記初期化ラインと前記有機発光ダイオードの前記アノード端子との間に結合された酸化物半導体初期化トランジスタと、 Ｇ 前記酸化物半導体駆動トランジスタと前記有機発光ダイオードの前記アノード端子との間に直列に結合されたｐ型シリコン発光トランジスタと、を備え、 Ｈ 前記ｐ型シリコン発光トランジスタ及び前記酸化物半導体初期化トランジスタは、発光制御回路によって生成された発光制御信号を受け取るように構成されている、 Ｘ 表示画素。 ＜参考図＞（図３Ａを元に作成） ［図：0001430582000001.jpg］ イ 課題・作用効果等に関連する明細書の発明の詳細な説明の記載 本願明細書の発明の詳細な説明の記載のうち、発明が解決しようとする課題及び作用効果等に関連する記載を抜粋すると、次の記載がある。 「【技術分野】 【０００１】 これは全般的に、ディスプレイを伴う電子デバイスに関し、より詳細には、有機発光ダイオードディスプレイなどのディスプレイに対するディスプレイドライバ回路に関する。 …（中略）… 【背景技術】 【０００２】 電子デバイスは、多くの場合、ディスプレイを含む。例えば、セルラー電話機及びポータブルコンピュータは、ユーザに情報を提示するためのディスプレイを含む。 【０００３】 有機発光ダイオードディスプレイなどのディスプレイは、発光ダイオードによる表示画素のアレイを有する。このタイプのディスプレイでは、各表示画素は、発光ダイオードと、発光ダイオードを発光させるための信号の印加を制御する薄膜トランジスタとを含む。 【０００４】 有機発光ダイオード表示画素は、アクセス薄膜トランジスタを介してデータラインに接続された駆動薄膜トランジスタを含む。アクセストランジスタは、対応する走査ラインを介して走査信号を受信するゲート端子を有し得る。走査信号をアサートしてアクセストランジスタをオンにすることによって、データライン上の画像データを表示画素内にロードすることができる。表示画素は、有機発光ダイオードに電流を供給して発光させる電流源トランジスタを更に含む。 【０００５】 有機発光ダイオード表示画素内のトランジスタは、プロセス、電圧、及び温度（ＰＶＴ）の変動の影響を受けることがある。このような変動に起因して、異なる表示画素間でトランジスタ閾値電圧に変動することがある。トランジスタ閾値電圧の変動の結果、表示画素が生成する光の量が、所望の画像にマッチしない可能性がある。本明細書に記載される実施形態はこうした背景から生まれたものである。 【発明の概要】 【０００６】 電子デバイスが、表示画素のアレイを有するディスプレイを含んでもよい。表示画素は、有機発光ダイオード表示画素であってもよい。各表示画素は、発光する有機発光ダイオード（ＯＬＥＤ）と、ＯＬＥＤと直列に結合された駆動トランジスタと、駆動トランジスタ及びＯＬＥＤと直列に結合された第１及び第２の発光トランジスタと、駆動トランジスタのゲート端子とドレイン端子との間に結合されたゲート電圧設定トランジスタと、駆動トランジスタのゲート端子及びＯＬＥＤのアノード端子にわたって結合された単一の蓄積コンデンサと、駆動トランジスタのソース端子とデータラインとの間に結合されたデータローディングトランジスタと、ＯＬＥＤのアノード端子に結合された初期化トランジスタと、を備えてもよい。 【０００７】 駆動トランジスタ、ゲート電圧設定トランジスタ、及び初期化トランジスタは、酸化物半導体トランジスタとして実装されてもよく、対して、発光トランジスタ及びデータローディングトランジスタは、ｐ型シリコントランジスタ（例えば、ＰＭＯＳ ＬＴＰＳ薄膜トランジスタ）として実装されてもよい。駆動トランジスタを酸化物半導体トランジスタとして実装することにより、駆動トランジスタ閾値電圧ヒステリシスが軽減されて、高リフレッシュレートでの最初のフレーム応答が改善され、低リフレッシュレートでの望ましくない輝度ジャンプが減少し、画像固着が減少する。ゲート電圧設定トランジスタを酸化物半導体トランジスタとして実装することにより、駆動トランジスタのゲート端子でのリークが減少する。初期化トランジスタを酸化物半導体トランジスタとして実装することにより、初期化トランジスタと、発光トランジスタのうち少なくとも１つとを共有発光信号によって制御して、ルーティングの複雑さを減少させることができる。更に、２つのタイプの薄膜トランジスタのみ（例えば、酸化物半導体トランジスタ及びｐ型シリコントランジスタのみ）を有することにより、リソグラフィマスクの総数が減少し、よって製造コストを最小限に抑えるのに役立つ。」 「 【００２１】 実際には、表示画素２２内のトランジスタは、プロセス、電圧、及び温度（ＰＶＴ）の変動の影響を受けることがある。そのような変動に起因して、異なる表示画素２２間でトランジスタ閾値電圧の変動することがあり、その結果、画素２２は、所望の画像とマッチしない量の光を生成する可能性がある。図３は、「画素内」閾値電圧補償をサポートするように動作可能な、ディスプレイ１４内の例示的な有機発光ダイオード表示画素２２の回路図である（例えば、外部の電流感知動作を使用せずに、一切の閾値電圧依存性を内部的に相殺するように構成された画素）。図３に示すように、表示画素２２は、ＯＬＥＤ３０４などの有機発光ダイオード、コンデンサＣｓｔ１などの蓄積コンデンサ、トランジスタＴｄｒｉｖｅなどの駆動トランジスタ、駆動トランジスタのゲート（Ｇ）端子とドレイン（Ｄ）端子とにわたって結合されたトランジスタＴｇｄなどのゲート電圧設定トランジスタ、トランジスタＴｅｍ１などの第１の発光トランジスタ、トランジスタＴｅｍ２など第２の発光トランジスタ、トランジスタＴｄａｔａなどのデータローディングトランジスタ、及びトランジスタＴｉｎｉなどの初期化トランジスタを含んでもよい。 …（中略）… 【００２８】 図３Ａの例では、ゲート設定トランジスタＴｇｄ、駆動トランジスタＴｄｒｉｖｅ、及び初期化トランジスタＴｉｎｉは、酸化物半導体トランジスタ（例えば、インジウムガリウム亜鉛酸化物すなわちＩＧＺＯ又はインジム錫亜鉛酸化物すなわちＩＴＺＯなどの酸化物半導体から形成されたｎ型チャネルを有するトランジスタ）を使用して実装されてもよく、対して、残りのトランジスタＴｅｍ１、Ｔｅｍ２、及びＴｄａｔａは、シリコンなどの半導体（例えば、ＬＴＰＳ又は低温ポリシリコンと称されることのある、低温プロセスを使用して堆積されたポリシリコンチャネル）から形成された薄膜トランジスタ（ＴＦＴ）であってもよい。画素２２内の酸化物半導体トランジスタは、それらのトランジスタを取り囲むサークルで示されている。酸化物半導体トランジスタは、シリコントランジスタよりも比較的低いリークを呈し、トランジスタＴｇｄを酸化物半導体トランジスタとして実装することは、トランジスタＴｄｒｉｖｅのゲート端子での電流リークを防止するために役立ち得、フリッカを減少させるために役立つ。 【００２９】 一実施形態によれば、駆動トランジスタＴｄｒｉｖｅを酸化物半導体トランジスタとして実装することは、高リフレッシュレート動作（例えば、少なくとも６０Ｈｚ、少なくとも１２０Ｈｚ、少なくとも２４０Ｈｚなどのリフレッシュレートで動作するディスプレイなど）で最初のフレーム応答を改善するために役立ち得、低リフレッシュレート動作（例えば、１Ｈｚ、２Ｈｚ、１～１０Ｈｚ未満、３０Ｈｚ未満、６０Ｈｚ未満、又は他の低レートのリフレッシュレートで動作するディスプレイなど）で望ましくない輝度ジャンプを減少させ、画像固着（すなわち、現在の画像が新しい画像への変化に抗う現象）を減少させるために役立ち得る。 【００３０】 上述したように、各表示画素を流れる発光電流の量は、駆動トランジスタ閾値電圧に依存する。駆動トランジスタ閾値電圧はまた、駆動トランジスタのゲートソース間電圧Ｖｇｓの現在値に応じて変動し得る。例えば、駆動トランジスタ閾値電圧は、Ｖｇｓがローからハイに上昇しているときには第１の平均レベルを呈し得るが、Ｖｇｓがハイからローに低下しているときには第１の平均レベルとは異なる第２の平均レベルを呈し得るので、異なった電流電圧（Ｉ－Ｖ）特性曲線が生じる。この、実際のＶｇｓ値への閾値電圧の依存は、トランジスタ「ヒステリシス」と称されることがあり、考慮が払われない場合には、このヒステリシスは表示画素の性能に悪影響を及ぼす可能性がある。 【００３１】 トランジスタＴｄｒｉｖｅの閾値電圧はヒステリシスに影響されることがあるため、駆動トランジスタをトップゲート酸化物半導体トランジスタとして形成することは、ヒステリシスを減少させるのに役立ち得る（例えば、トップゲートＩＧＺＯトランジスタに影響する閾値電圧ヒステリシスは、シリコントランジスタよりも低い）。そのようなシナリオでは、製造ステップを簡素化するために役立つように、酸化物半導体トランジスタＴｄｒｉｖｅ、Ｔｇｄ、及びＴｉｎｉの全てをトップゲート酸化物トランジスタとして形成することが望ましいことがある。酸化物半導体トランジスタは、温度変化に対してシリコントランジスタと比較して高い電流感度を呈するので、酸化物半導体駆動トランジスタを有する図３Ａに示すタイプの画素２２は、ディスプレイ全体にわたって十分に制御されているか管理可能な温度プロファイルと共に電子デバイスに使用すべきである。 【００３２】 更に、トランジスタＴｉｎｉを酸化物半導体トランジスタとして実装することにより、トランジスタＴｅｍ２及びＴｉｎｉを同じ信号ＥＭ（ｎ）によって制御することが可能になる。その理由は、ＥＭ（ｎ）をローに駆動するとＴｅｍ２をオンにする一方でＴｉｎｉをオフにすることになり、逆も同様だからである。信号ＥＭ（ｎ）を共有すると、形成すべき行制御ラインが少なくなり、それによってルーティングの複雑さが減少する。ｎ型酸化物半導体トランジスタのみ、及びｐ型シリコントランジスタのみを使用して画素２２を形成することによって、相補のｎ型シリコントランジスタを形成する必要がなくなり、これは、画素２２を製造するために必要なマスクの数を劇的に減少し、コストを削減させるために役立ち得る。」 (２) 引用文献２の記載事項及び引用発明２の認定 ア 引用文献２に記載された事項 最初の拒絶理由通知書の拒絶の理由において引用された、本願の優先日前に発行された文献である特開２０１２－４７８９４号公報（以下「引用文献２」という。）には、次の記載がある。なお、当合議体により、後記イの引用発明２の認定に直接用いる記載に下線を付した。 (ア) 特許請求の範囲 「【請求項１】 それぞれ発光素子を有するとともに、マトリクス状に配列された複数の画素と、 階調値に応じた映像信号電圧を前記各画素に供給する信号線と、 前記各発光素子に発光電力を供給する電源線と、 前記各画素に所定の電圧を供給する所定電圧供給線と、を有する表示装置であって、 前記各画素は、更に、 前記発光素子の駆動電流を制御するための電界効果トランジスタと、 前記電界効果トランジスタのソースと前記発光素子のアノード端子との間に設けられた第１のスイッチと、 前記電界効果トランジスタのソースと前記信号線との間に設けられた第２のスイッチと、 前記電界効果トランジスタのドレインと前記電源線との間に設けられた第３のスイッチと、 前記電界効果トランジスタのドレインとゲートとの間に設けられた第４のスイッチと、 前記電界効果トランジスタのゲートと前記発光素子のアノード端子との間に設けられた容量と、 前記発光素子のアノード端子と前記所定電圧供給線との間に設けられた第５のスイッチと、 を有することを特徴とする表示装置。」 (イ) 段落【０００１】～【００１８】 「【技術分野】 【０００１】 本発明は、表示装置に関し、特には、自発光素子を有する表示装置に関する。 【背景技術】 【０００２】 近年、有機発光ダイオード（Organic Light Emitting Diode）に代表される有機ＥＬ（Organic Electro-luminescent）素子と呼ばれる自発光体を用いた画像表示装置（以下、「有機ＥＬ表示装置」という。）が実用化段階にある。この有機ＥＬ表示装置は、従来の液晶表示装置と比較して、自発光体を用いているため、視認性、応答速度の点で優れているだけでなく、バックライトのような補助照明装置を要しないため、更なる薄型化が可能となっている。 【０００３】 下記特許文献１及び２には、このような有機ＥＬ素子を用いた表示装置が開示されている。図１５は、下記特許文献１に開示されている有機ＥＬ表示装置の各画素の構成を説明するための図である。図１５に示すように、各画素６００は、有機ＥＬ素子６０１、駆動ＴＦＴ（Thin Film-Transistor）６０３、スイッチ６０２、６０５等を有する。 【０００４】 有機ＥＬ素子６０１のアノードは、スイッチ６０２と、駆動ＴＦＴ６０３を介して電源Ｖｏｌｅｄに接続される。また、駆動ＴＦＴのゲート・ソース間にはスイッチ６０５が接続される。駆動ＴＦＴ６０３のゲートは、書込み容量６０７とスイッチ６０８を介して、信号線６０９に接続されるとともに、信号保持容量６０６を介して、電源Ｖｏｌｅｄに接続される。ここで、信号線６０９には、各画素６００の階調値に応じた信号が入力される。 【０００５】 次に、当該各画素６００の動作について簡単に説明する。まず、スイッチ６０２、スイッチ６０５をオンすることにより、信号保持容量６０６に高電圧を印加する。その後、スイッチ６０８をオンして、信号線６０９から所定の電圧を書込み容量６０７に入力すると同時に、スイッチ６０２をオフすることにより、信号保持容量６０６に駆動ＴＦＴ６０３のしきい値電圧が書込まれる。 【０００６】 次に、信号線６０９に信号電圧を印加することにより、信号電圧は、書込み容量６０７と信号保持容量６０６に分圧されて、信号保持容量６０６に追加書込みされる。これにより、信号保持容量６０６は、駆動ＴＦＴ６０３のしきい値電圧と分圧された信号電圧の和を記憶する。そして、駆動ＴＦＴ６０３を当該しきい値電圧と分圧された信号電圧の和により駆動することにより、駆動ＴＦＴ６０３は、しきい値電圧のばらつきに影響されることなく、有機ＥＬ素子６０１を発光させることができる。 【０００７】 上記特許文献１に記載の表示装置によれば、駆動ＴＦＴ６０３のしきい値電圧のばらつきに影響されることのない、有機ＥＬ(Electro Luminescence)素子を用いた表示装置を実現することができる（特許文献１参照）。 【０００８】 図１６は、特許文献２に開示されている表示装置の各画素の構成を説明するための図である。図１６に示すように、当該表示装置の各画素６２０は、駆動ＴＦＴ６１０にｎＭＯＳを採用するとともに、駆動ＴＦＴ６１０のソースを有機ＥＬ素子６０１のアノードに接続する。 【０００９】 具体的には、各画素６２０に含まれる有機ＥＬ素子６０１のアノードは、駆動ＴＦＴ６１０を介して、電源Ｖｏｌｅｄに接続される。また、駆動ＴＦＴ６１０のゲート・ソース間には、容量６１２が接続される。駆動ＴＦＴ６１０のゲートには、ＴＦＴスイッチ６１３を介して、信号が入力され、駆動ＴＦＴ６１０のソースには、ＴＦＴスイッチ６１１を介して、所定の電圧が入力される。 【００１０】 次に、画素６２０の動作について簡単に説明する。まず、ＴＦＴスイッチ６１３、６１１がオンすることによって、容量６１２の両端には信号電圧と上記所定の電圧との電位差が記憶される。その後、ＴＦＴスイッチ６１３、６１１がオフし、容量６１２の両端に記憶された上記電位差が駆動ＴＦＴ６１０のゲート-ソース間に保持される。そして、駆動ＴＦＴ６１０は、上記信号電圧に対応した駆動電流で有機ＥＬ素子６０１を発光させる。 【先行技術文献】 【特許文献】 【００１１】 【特許文献１】特許第４２５１３７７号公報 【特許文献２】特許第４０５２８６５号公報 【発明の概要】 【発明が解決しようとする課題】 【００１２】 一般に、ＴＦＴは、ホールを伝導キャリアとするｐＭＯＳよりも、電子を伝導キャリアとするｎＭＯＳの方が、電流駆動力が大きい。特に、画素数の多い大型のパネルでは有機ＥＬ素子を発光させる駆動ＴＦＴは電流駆動能力が大きいことが望ましいため、駆動ＴＦＴとしては、ｎＭＯＳを用いる方が望ましい。また、一般にヒステリシスのようなＴＦＴの特性の動的な歪みも、ｐＭＯＳよりもｎＭＯＳの方が少ないため、この意味でも高画質化のためには駆動ＴＦＴはｎＭＯＳの方が望ましい。 【００１３】 また、一般に有機ＥＬ素子のプロセスは、基板側からの積層構造を取るため、基板からみて上側に設ける共通電極にＩＴＯのようなアノード電極を設けることは、プロセスダメージによる性能劣化をもたらす。従って、有機ＥＬ素子の共通電極にはカソード電極を採用し、駆動ＴＦＴは、アノード電極と接続されるのが一般的である。 【００１４】 しかしながら、駆動ＴＦＴにｎＭＯＳを採用しようとすると、駆動ＴＦＴのソースは、有機ＥＬ素子のアノード電極と接続する必要がある。したがって、この場合、上記特許文献１による画素の構成を用いることができなくなるという課題がある。 【００１５】 これに対して、特許文献２に開示の画素の構成においては、駆動ＴＦＴにｎＭＯＳを採用し、駆動ＴＦＴのソースを有機ＥＬ素子のアノード電極と接続する。よって、駆動ＴＦＴにｎＭＯＳを用いることができる。 【００１６】 しかしながら、特許文献２に記載の画素は、特許文献１に記載の画素とは異なり、駆動ＴＦＴのしきい値電圧のばらつきをキャンセルすることができないため、駆動ＴＦＴのしきい値電圧のばらつきに起因する固定ノイズにより、大幅に画質が劣化するという課題がある。 【００１７】 上記のような課題を鑑みて、本発明は、駆動ＴＦＴにｎＭＯＳを用い、かつ、駆動ＴＦＴのソースを有機ＥＬ素子のアノード電極に接続するとともに、駆動ＴＦＴのしきい値電圧のばらつきに影響されない画素構成を有する表示装置を提供することを目的とする。これは、特に、近い将来に、高画質でかつ画素数の多い大型のパネルを実現するためには、極めて重要である。 【課題を解決するための手段】 【００１８】 本発明の表示装置は、それぞれ発光素子を有するとともに、マトリクス状に配列された複数の画素と、階調値に応じた映像信号電圧を前記各画素に供給する信号線と、前記各発光素子に発光電力を供給する電源線と、前記各画素に所定の電圧を供給する所定電圧供給線と、を有する。また、前記各画素は、更に、前記発光素子の駆動電流を制御するための電界効果トランジスタと、前記電界効果トランジスタのソースと前記発光素子のアノード端子との間に設けられた第１のスイッチと、前記電界効果トランジスタのソースと前記信号線との間に設けられた第２のスイッチと、前記電界効果トランジスタのドレインと前記電源線との間に設けられた第３のスイッチと、前記電界効果トランジスタのドレインとゲートとの間に設けられた第４のスイッチと、前記電界効果トランジスタのゲートと前記発光素子のアノード端子との間に設けられた容量と、前記発光素子のアノード端子と前記所定電圧供給線との間に設けられた第５のスイッチとを有する。 …（中略）… 【発明の効果】 【００３４】 表示装置の駆動ＴＦＴに駆動能力が大きいｎＭＯＳを用いることができるとともに、駆動ＴＦＴのしきい値電圧のばらつきをキャンセルすることができる。よって、表示画面の高画質化を図ることができる。」 (ウ) 【００５１】～【００５４】、【図３】 「【００５１】 図３に示すように、各画素２２０は、有機ＥＬ素子３０１を有し、当該有機ＥＬ素子３０１のカソードは、共通電極２１５に接地され、アノードは、ｐＭＯＳスイッチ３０２を介して、駆動ＴＦＴ３０３のソースに接続される。また、有機ＥＬ素子３０１のアノードは、ｎＭＯＳスイッチ３０７を介して、所定の電圧が印加された電位線２１３に接続される。なお、駆動ＴＦＴ３０３は、電界効果トランジスタであって、例えば、多結晶Ｓｉ半導体デバイス、微結晶Ｓｉ半導体デバイス、アモルファス半導体デバイス、または、酸化物半導体デバイスにより形成される。 【００５２】 駆動ＴＦＴ３０３のソースは、ｎＭＯＳスイッチ３０８を介して、信号線６０９に接続される。一方、駆動ＴＦＴ３０３のドレインは、ｐＭＯＳスイッチ３０４を介して、電源線２１０に接続されるとともに、ｎＭＯＳスイッチ３０５を介して、駆動ＴＦＴ３０３のゲートに接続される。駆動ＴＦＴ３０３のゲートは、保持容量３０６を介して、有機ＥＬ素子３０１のアノードに接続される。 【００５３】 ｎＭＯＳスイッチ３０８とｐＭＯＳスイッチ３０４は、画素走査線２１１に接続され、ｎＭＯＳスイッチ３０５は、リセット線２１４に接続される。また、ｐＭＯＳスイッチ３０２とｎＭＯＳスイッチ３０７は、発光制御線２１２に接続される。 【００５４】 なお、上記各スイッチ及び駆動ＴＦＴ３０３は、例えば、そのサイズ以外は同一の基本構造を有する多結晶Ｓｉ－ＴＦＴで構成され、各画素２２０はガラス基板上に設けられる。」 「【図３】 ［図：0001430582000002.jpg］ 」 (エ) 【００６０】～【００７０】、【図５】 「【００６０】 図５は、各動作期間における、各画素の各スイッチの動作を示したタイミングチャートである。なお、図５においては、「ｏｎ」はスイッチのオン、「ｏｆｆ」はスイッチのオフを意味し、矩形の動作波形は、各スイッチにおけるゲート電圧の高／低を意味する。また、ｎＭＯＳは、ゲート電圧が高電圧の時にオンし、ｐＭＯＳは、ゲート電圧が低電圧の時にオンすることはいうまでもない。」 「【図５】 ［図：0001430582000003.jpg］ 」 「【００６１】 まず、プリチャージ（Pre-charge）動作期間においては、ｐＭＯＳスイッチ３０４がオン、ｎＭＯＳスイッチ３０８がオフ、ｎＭＯＳスイッチ３０５がオン、ｎＭＯＳスイッチ３０７がオン、ｐＭＯＳスイッチ３０２がオフである。 【００６２】 これにより、電源線２１０の電圧は、ｐＭＯＳスイッチ３０４とｎＭＯＳスイッチ３０５を介して、保持容量３０６の一端に入力され、また、同時に電位線２１３に入力されている所定の電圧（例えば０Ｖ）が、保持容量３０６の他端に入力される。 【００６３】 従って、保持容量３０６の両端の電圧は、電源線２１０の電圧と、電位線２１３に入力されている所定の電圧（例えば０Ｖ）にプリチャージされる。 【００６４】 ここで、電位線２１３に入力されている所定の電圧は、有機ＥＬ素子３０１の発光開始電圧以下の電圧とする。これにより、上記特許文献１に記載の表示装置と異なり、プリチャージ動作期間時の有機ＥＬ素子３０１の誤発光を回避し、結果として、表示画面のコントラスト比を向上させることができる。なお、本実施の形態は上記に限られず、電位線２１３に入力されている所定の電圧は、電源線２１０の電圧以下の任意の電圧を選択してもよい。 【００６５】 次の書込み（Write）動作期間においては、ｐＭＯＳスイッチ３０４がオフ、ｎＭＯＳスイッチ３０８がオン、ｎＭＯＳスイッチ３０５がオン、ｎＭＯＳスイッチ３０７がオン、ｐＭＯＳスイッチ３０２がオフとなる。 【００６６】 これにより、信号線２０９に書込まれている信号電圧は、ｎＭＯＳスイッチ３０８を介して、駆動ＴＦＴ３０３のソースに入力される。 【００６７】 ここで、上述のように、駆動ＴＦＴ３０３のドレインとゲートは共に、電源線２１０の電圧がプリチャージされた保持容量３０６の一端に、ｎＭＯＳスイッチ３０５を介して、接続されている。よって、保持容量３０６の両端の電圧が、（信号電圧＋Ｖｔｈ（駆動ＴＦＴ３０３のしきい値電圧）－（電位線２１３に入力されている所定の電圧））に低下したところで駆動ＴＦＴ３０３がオフして、保持される。 【００６８】 次の発光（Light-on）動作期間においては、ｐＭＯＳスイッチ３０４がオン、ｎＭＯＳスイッチ３０８がオフ、ｎＭＯＳスイッチ３０５がオフ、ｎＭＯＳスイッチ３０７がオフ、ｐＭＯＳスイッチ３０２がオンとなる。 【００６９】 これにより、駆動ＴＦＴ３０３のドレインには、電源線２１０の電源電圧が入力される。また、駆動ＴＦＴ３０３のゲートとソースの間には、保持容量３０６の両端に保持されている、（信号電圧＋Ｖｔｈ（駆動ＴＦＴ３０３のしきい値電圧）－（電位線２１３に入力されている所定の電圧））の電圧が入力される。また、駆動ＴＦＴ３０３のソースは、有機ＥＬ素子３０１に接続される。 【００７０】 したがって、有機ＥＬ素子３０１は、保持容量３０６に書込まれていた信号電圧に応じた電流に対応する階調輝度で発光する。このとき、駆動ＴＦＴ３０３のＶｔｈ（しきい値電圧）のばらつきの影響を受けることはない。上述のように、書き込み動作期間において、保持容量には（信号電圧＋Ｖｔｈ（駆動ＴＦＴ３０３のしきい値電圧）－（電位線２１３に入力されている所定の電圧））が保持され、当該保持容量に保持された電位差により、駆動ＴＦＴ３０３が駆動されるからである。」 (オ) 【００７７】～【００７８】 「【００７７】 上記のように、本実施の形態によれば、駆動ＴＦＴに駆動能力が大きいｎＭＯＳを用いることができる。これにより、特に画素数の多い大型のパネルを実現することができる。また、ｎＭＯＳにはヒステリシスのようなＴＦＴの特性の動的な歪みが少ないことから、高画質化を図ることができる。更に、有機ＥＬ素子には、性能、信頼性に勝るカソード電極構造を採用することができる。 【００７８】 また、同時に、駆動ＴＦＴのしきい値電圧のばらつきをキャンセルすることができる。よって、駆動ＴＦＴのしきい値電圧のばらつきに起因する固定ノイズによる大幅な画質の劣化を回避することもできる。更に、これらの効果は、画素回路の複雑化を回避しつつ、実現することができる。」 イ 引用発明２の認定 前記アに摘記した引用文献２の記載事項を総合すると、引用文献２には次の発明（以下「引用発明２」という。）が記載されていると認められる。なお、認定の根拠となる記載箇所を括弧内に示した。 ＜引用発明２＞ 「 画素２２０であって、 有機ＥＬ素子３０１を有し、当該有機ＥＬ素子３０１のカソードは、共通電極２１５に接地され、アノードは、ｐＭＯＳスイッチ３０２を介して、駆動ＴＦＴ３０３のソースに接続されるものであり、（【００５１】） 有機ＥＬ素子３０１のアノードは、ｎＭＯＳスイッチ３０７を介して、所定の電圧が印加された電位線２１３に接続され、（【００５１】） 駆動ＴＦＴ３０３は、電界効果トランジスタであって、例えば、多結晶Ｓｉ半導体デバイス、微結晶Ｓｉ半導体デバイス、アモルファス半導体デバイス、または、酸化物半導体デバイスにより形成され、（【００５１】） 駆動ＴＦＴ３０３のソースは、ｎＭＯＳスイッチ３０８を介して、信号線６０９に接続され、（【００５２】） 駆動ＴＦＴ３０３のドレインは、ｐＭＯＳスイッチ３０４を介して、電源線２１０に接続されるとともに、ｎＭＯＳスイッチ３０５を介して、駆動ＴＦＴ３０３のゲートに接続されるものであり、（【００５２】） 駆動ＴＦＴ３０３のゲートは、保持容量３０６を介して、有機ＥＬ素子３０１のアノードに接続され、（【００５２】） ｎＭＯＳスイッチ３０８とｐＭＯＳスイッチ３０４は、画素走査線２１１に接続され、ｎＭＯＳスイッチ３０５は、リセット線２１４に接続され、（【００５３】） ｐＭＯＳスイッチ３０２とｎＭＯＳスイッチ３０７は、発光制御線２１２に接続され、（【００５３】） 有機ＥＬ素子３０１は、保持容量３０６に書込まれていた信号電圧に応じた電流に対応する階調輝度で発光する、（【００７０】） 画素２２０。」 ＜引用発明２の参考図＞ ［図：0001430582000004.jpg］ (３) 引用文献１の記載事項及び引用文献１技術事項の認定 ア 引用文献１に記載された事項 最初の拒絶理由通知書の拒絶の理由において引用された、本願の優先日前に発行された文献である米国特許出願公開第２０１９／００５７６４６号明細書（以下「引用文献１」という。）には、次の記載がある。括弧内は当合議体が作成した日本語訳である。なお、当合議体により、後記第５の１(２)イの引用発明１の認定に直接用いる記載等に下線を付した。 「[0004] Displays such as organic light-emitting diode displays have an array of display pixels based on light-emitting diodes. In this type of display, each display pixel includes a light-emitting diode and thin-film transistors for controlling application of a signal to the light-emitting diode to produce light.」 （有機発光ダイオードディスプレイなどのディスプレイは、発光ダイオードに基づくディスプレイピクセルのアレイを有する。このタイプのディスプレイでは、各表示画素は、発光ダイオードと、発光ダイオードへの信号の印加を制御して光を生成する薄膜トランジスタとを含む。） 「[0005] Threshold voltage variations in the thin-film transistors can cause undesired visible display artifacts. For example, threshold voltage hysteresis can cause white pixels to be displayed differently depending on context. The white pixels in a frame may, as an example, be displayed accurately if they were preceded by a frame of white pixels, but may be displayed inaccurately (i.e., they may have a gray appearance) if they were preceded by a frame of black pixels. This type of history-dependent behavior of the light output of the display pixels in a display causes the display to exhibit a low response time. To address the issues associated with threshold voltage variations, displays such as organic light-emitting diode displays are provided with threshold voltage compensation circuitry. Such circuitry may not, however, adequately address all threshold voltage variations, may not satisfactorily improve response times, and may have a design that is difficult to implement.」 （薄膜トランジスタのしきい値電圧変動は、望ましくない表示アーティファクト（表示の乱れ）を引き起こす可能性がある。例えば、しきい値電圧ヒステリシスは、白画素が状況によって異なって表示されることを引き起こし得る。一例として、フレーム内の白色ピクセルは、それらが白色ピクセルのフレームによって先行される場合、正確に表示され得るが、それらが黒色ピクセルのフレームによって先行される場合、不正確に表示され得る（すなわち、それらは灰色の外観を有し得る。）。ディスプレイにおける表示画素の光出力のこのタイプの履歴依存挙動は、ディスプレイが低い応答時間を示す原因となる。しきい値電圧変動に関連する問題に対処するために、有機発光ダイオードディスプレイなどのディスプレイには、しきい値電圧補償回路が設けられる。しかしながら、そのような回路は、全てのしきい値電圧変動に適切に対処することができず、応答時間を十分に改善することができず、実装するのが難しい設計を有することがある。） 「[0006] An electronic device may include a display having an array of display pixels. The display pixels may be organic light-emitting diode display pixels. Each display pixel may include a light-emitting diode, a power supply line, a data line, an initialization line, a first transistor with a drain terminal coupled to the data line and a source terminal, a second transistor with a source terminal coupled to the source terminal of the first transistor, a drain terminal, and a gate terminal, a third transistor coupled between the drain and gate terminals of the second transistor, a fourth transistor coupled between the power supply line and the second transistor, a fifth transistor coupled between the second transistor and light-emitting diode, a sixth transistor coupled between the initialization line and the light-emitting diode, and a storage capacitor coupled in series between the third transistor and the sixth transistor.」 （電子デバイスは、表示画素のアレイを有するディスプレイを含み得る。表示画素は、有機発光ダイオード表示画素であり得る。各表示画素は、発光ダイオードと、電源線と、データ線と、初期化線と、データ線に結合されたドレイン端子とソース端子とを有する第１のトランジスタと、第１のトランジスタのソース端子に結合されたソース端子とドレイン端子とゲート端子とを有する第２のトランジスタと、第２のトランジスタのドレイン端子とゲート端子との間に結合された第３のトランジスタと、電源線と第２のトランジスタとの間に結合された第４のトランジスタと、第２のトランジスタと発光ダイオードとの間に結合された第６のトランジスタと、第３のトランジスタと第６のトランジスタとの間に直列に結合された蓄積コンデンサとを含み得る。） 「[0007] The third transistor has a gate terminal that receives a first scan signal. The sixth transistor has a gate terminal that receives the first scan signal. The first transistor has a gate terminal that receives a second scan signal that is different than the first scan signal. The fifth transistor has a gate terminal that receives a first emission signal. The fourth transistor has a gate terminal that receives a second emission signal that is different than the first emission signal.」 （第３のトランジスタは、第１の走査信号を受信するゲート端子を有する。第６のトランジスタは、第１の走査信号を受信するゲート端子を有する。第１のトランジスタは、第１の走査信号とは異なる第２の走査信号を受信するゲート端子を有する。第５のトランジスタは、第１の発光信号を受信するゲート端子を有する。第４のトランジスタは、第１の発光信号とは異なる第２の発光信号を受信するゲート端子を有する。） 「[0008] The display pixel may be refreshed using a four-phase refresh scheme, which includes an initialization phase during which only the first scan signal and the second emission signal are asserted, an on-bias stress phase during which only the second scan signal is asserted, a threshold voltage sampling and data writing phase during which only the first and second scan signals are asserted, and an emission phase during which only the first and second emission signals are asserted. Performing the on-bias stress phase before the threshold voltage sampling and data writing phase can help mitigate threshold voltage hysteresis of the second transistor, which prevents first frame dimming (e.g., prevents noticeable luminance dimming when the pixel is transitioning from displaying a black level to a white level). （表示画素は、４段階リフレッシュ方式を用いて更新され得る。この方式には以下の段階が含まれる。：第１の走査信号及び第２の放出信号のみがアサートされる初期化段階と、第２の走査信号のみがアサートされるオンバイアスストレス段階と、第１及び第２の走査信号のみがアサートされるしきい値電圧サンプリング及びデータ書込み段階と、第１及び第２の放出信号のみがアサートされる放出段階。しきい値電圧サンプリング及びデータ書込み段階の前にオンバイアスストレス段階を実行することは、第２のトランジスタのしきい値電圧ヒステリシスを緩和するのに役立ち、それは、第１のフレームの輝度低下を防止する（例えば、画素が黒レベルを表示することから白レベルに遷移しているときに目立つ輝度の低下を防止する。）。） 「[0035] A schematic diagram of an illustrative organic light-emitting diode display pixel 22 in display 14 that can be used to support low refresh rate operation is shown in FIG.4. As shown in FIG.4, display pixel 22 may include a storage capacitor Cst and transistors such as n-type (i.e., n-channel) transistors T1, T2, T2, T3, T4, T5, and T6. The transistors of pixel 22 may be thin-film transistors formed from a semiconductor such as silicon (e.g., polysilicon deposited using a low temperature process, sometimes referred to as LTPS or low-temperature polysilicon), semiconducting oxide (e.g., indium gallium zinc oxide(IGZO)), etc.」 （低リフレッシュレート動作をサポートするために使用され得るディスプレイ14内の例示的な有機発光ダイオード表示画素22の概略図が、図4に示される。図4に示されるように、表示画素22は、蓄積コンデンサCstと、n型（すなわち、ｎチャネル）トランジスタT1、T2、T2、T3、T4、T5及びT6などのトランジスタとを含み得る。画素22のトランジスタは、シリコン（例えば、LTPS又は低温ポリシリコンと呼ばれることもある、低温プロセスを用いて堆積されたポリシリコン）、半導体酸化物（例えば、酸化インジウムガリウム亜鉛（IGZO））などの半導体から形成された薄膜トランジスタであり得る。） 「Fig.4（図４） ［図：0001430582000005.jpg］ 」 「[0036] In one suitable arrangement, transistor T3 may be implemented as a semiconducting-oxide transistor while remaining transistors T1, T2, and T4-T6 are silicon transistors. Semiconducting-oxide transistors exhibit relatively lower leakage than silicon transistors, so implementing transistor T3 as a semiconducting-oxide transistor will help reduce flicker at low refresh rates (e.g., by preventing current from leakage through T3).」 （一つの適切な構成では、トランジスタT3は半導体酸化物トランジスタとして実装されてもよく、残りのトランジスタT1、T2及びT4～T6はシリコントランジスタである。半導体酸化物トランジスタは、シリコントランジスタよりも比較的低い漏れを示し、したがって、トランジスタT3を半導体酸化物トランジスタとして実装することは、（例えば、T3を通じた電流の漏れを防止することによって）低リフレッシュレートにおいてフリッカを低減するのに役立つ。） 「[0037] In another suitable arrangement, transistors T3 and T6 may be implemented as semiconducting-oxide transistors while remaining transistors T1, T2, T4, and T5 are silicon transistors. Since both transistors T3 and T6 are controlled by signal Scan1, forming them as the same transistor type can help simplify fabrication.」 （別の好適な構成では、トランジスタT3及びT6は半導体酸化物トランジスタとして実装されてもよく、残りのトランジスタT1、T2、T4及びT5はシリコントランジスタである。トランジスタT3及びT6の両方が信号Scan1によって制御されるので、それらを同じトランジスタタイプとして形成することは、製造を単純化するのに役立つことができる。） 「[0038] In yet another suitable arrangement, transistors T3, T6, and also T2 may be implemented as semiconducting-oxide transistors while remaining transistors T1, T4, and T5 are silicon transistors.Transistor T2 serves as the drive transistor and has a threshold voltage that is critical to the emission current of pixel 22. As described below in connection with at least FIG. 7, the threshold voltage of the drive transistor may experience hysteresis. Thus, forming the drive transistor as a top-gate semiconducting-oxide transistor can help reduce the hysteresis (e.g., a top-gate IGZO transistor experiences less Vth hysteresis than a silicon transistor). If desired, all of transistors T1-T6 may be semiconducting-oxide transistors. Moreover, any one or more of transistors T1-T6 may be p-type (i.e., p-channel) thin-film transistors.」 （更に別の適切な構成では、トランジスタT3、T6とT2も、半導体酸化物トランジスタとして実装され得るものであり、残りのトランジスタT1、T4及びT5は、シリコントランジスタである。トランジスタT2は、駆動トランジスタとして機能し、画素22の発光電流を左右する極めて重要なしきい値電圧を有する。少なくとも図7に関連して以下で説明するように、駆動トランジスタのしきい値電圧はヒステリシス特性を有する。したがって、駆動トランジスタをトップゲート半導体酸化物トランジスタとして形成することは、ヒステリシスを低減するのに役立ち得る（例えば、トップゲートIGZOトランジスタは、シリコントランジスタに比較してより小さいVthヒステリシスを示す。）。必要に応じて、トランジスタT1～T6の全てを半導体酸化物トランジスタとし得る。さらに、トランジスタT1～T6のうちの任意の一つ又は複数は、p型（すなわち、ｐチャネル）薄膜トランジスタであり得る。） 「[0039] Display pixel 22 may include light-emitting diode 304. A positive power supply voltage VDDEL may be supplied to positive power supply terminal 300 and a ground power supply voltage VSSEL (e.g., 0 volts or other suitable voltage) may be supplied to ground power supply terminal 302. The state of drive transistor T2 controls the amount of current flowing from terminal 300 to terminal 302 through diode 304, and therefore the amount of emitted light 306 from display pixel 22. Diode 304 may have an associated parasitic capacitance COLED (not shown).」 （表示画素22は、発光ダイオード304を含み得る。正電源電圧VDDELは正電源端子300に供給され、接地電源電圧VSSEL（例えば、0ボルト又は他の適切な電圧）は接地電源端子302に供給され得る。駆動トランジスタT2の状態は、ダイオード304を介して端子300から端子302に流れる電流量を制御し、したがって、表示画素22から放射される光306の量を制御する。ダイオード304は、関連する寄生容量COLED（不図示）を有し得る。） 「[0040] Terminal 308 is used to supply an initialization voltage Vini (e.g., a negative voltage such as －1V or －2V or other suitable voltage) to assist in turning off diode 304 when diode 304 is not in use. Control signals from display driver circuitry such as row driver circuitry 18 of FIG.1 are supplied to control terminals such as terminals 312, 313, 314, and 315. Terminals 312 and 313 may serve respectively as first and second scan control terminals, whereas terminals 314 and 315 may serve respectively as first and second emission control terminals. Scan control signals Scan1 and Scan2 may be applied to scan terminals 312 and 313, respectively. Emission control signals EM1 and EM2 may be supplied to terminals 314 and 315, respectively. A data input terminal such as data signal terminal 310 is coupled to a respective data line 26 of FIG.1 for receiving image data for display pixel 22.」 （端子308は、ダイオード304が使用されていないときにダイオード304をオフにするのを助けるための初期化電圧Vini（例えば、-1V又は-2Vなどの負電圧、又はその他の適切な電圧）を供給するために使用される。図1の行駆動回路18などのディスプレイ駆動回路からの制御信号は、端子312、313、314及び315などの制御端子に供給される。端子312及び313はそれぞれ第１及び第２の走査制御端子として機能し、端子314及び315はそれぞれ第１及び第２の発光制御端子として機能する。走査制御信号Scan1及びScan2は、それぞれ走査端子312及び313に印加される。発光制御信号EM1及びEM2は、それぞれ端子314及び315に供給される。データ信号端子310などのデータ入力端子は、表示画素22のイメージデータを受け取るために図1のそれぞれのデータライン26に接続される。） 「Fig.1（図１） ［図：0001430582000006.jpg］ 」 「[0041] In the example of FIG.4, transistors T4, T2, T5, and diode 304 may be coupled in series between power supply terminals 300 and 302. In particular, transistor T4 may have a drain terminal that is coupled to positive power supply terminal 300, a gate terminal that receives emission control signal EM2, and a source terminal (labeled as Node1). The terms “source” and “drain” terminals of a transistor can sometimes be used interchangeably and may therefore be referred to herein as “source-drain” terminals. Drive transistor T2 may have a drain terminal that is coupled to Node1, a gate terminal (labeled as Node2), and a source terminal (labeled as Node3). Transistor T5 may have a drain terminal that is coupled to Node3, a gate terminal that receives emission control signal EM1, and a source terminal (labeled as Node4) that is coupled to ground power supply terminal 302 via diode 304.」 （図4の例では、トランジスタT4、T2、T5及びダイオード304は、電源端子300と302の間に直列に接続されている。特に、トランジスタT4は、正電源端子300に接続されたドレイン端子、発光制御信号EM2を受信するゲート端子、及び、ソース端子（ノード1と表記）を有している。トランジスタの「ソース」端子と「ドレイン」端子という用語は、互換的に使用される場合があり、したがって、本明細書では「ソース・ドレイン」端子と呼ぶことがある。駆動トランジスタT2は、ノード1に接続されたドレイン端子、ゲート端子（ノード2と表記）、及び、ソース端子（ノード3と表記）を有している。トランジスタT5は、ノード3に接続されたドレイン端子、発光制御信号EM1を受信するゲート端子、及び、ダイオード304を介して接地電源端子302に接続されたソース端子（ノード4と表記）を有している。） 「（再掲）Fig.4（図４） ［図：0001430582000007.jpg］ 」 「[0042] Transistor T3, capacitor Cst, and transistor T6 may be coupled in series between Node1 and power supply terminal 308. Transistor T3 may have a drain terminal that is coupled to Node1, a gate terminal that receives scan control signal Scan1, and a source terminal that is coupled Node2. Storage capacitor Cst may have a first terminal that is coupled to Node2 and a second terminal that is coupled to Node4. Transistor T6 may have a drain terminal that is coupled to Node4, a gate terminal that receives scan control signal Scan1, and a source terminal that receives voltage Vini via terminal 308. Transistor T1 may have a drain terminal that receives data line signal DL via terminal 310, a gate terminal that receives scan control signal Scan2, and a source terminal that is coupled to Node3. Connected in this way, signal EM2 may be asserted to enable transistor T4; signal EM1 may be asserted to activate transistor T5; signal Scan2 may be asserted to turn on transistor T1; and signal Scan1 may be asserted to switch into use transistors T3 and T6.」 （トランジスタT3、コンデンサCst及びトランジスタT6は、ノード1と電源端子308の間に直列に接続され得る。トランジスタT3は、ノード1に接続されたドレイン端子、スキャン制御信号Scan1を受信するゲート端子、及び、ノード2に接続されたソース端子を有し得る。蓄積コンデンサCstは、ノード2に接続された第１端子及びノード4に接続された第２端子を有し得る。トランジスタT6は、ノード4に接続されたドレイン端子、スキャン制御信号Scan1を受信するゲート端子、及び、端子308を介して電圧Viniを受信するソース端子を有する。トランジスタT1は、端子310を介してデータ線信号DLを受信するドレイン端子、スキャン制御信号Scan2を受信するゲート端子、及び、ノード3に接続されたソース端子を有する。このように接続することにより、信号EM2がアサートされてトランジスタT4を有効化し、信号EM1がアサートあれてトランジスタT5をアクティブ化し、信号Scan2がアサートされてトランジスタT1をオンにし、信号Scan1がアサートされ、トランジスタT3とT6が使用されるように切り替えられ得る。） イ 引用文献１技術事項１～４の認定 (ア) 引用文献１技術事項１ 前記アで摘記した引用文献１の記載事項（特に段落[0038]を参照）から、引用文献１には次の技術事項が記載されていると認められる（以下「引用文献１技術事項１」という。）。 ＜引用文献１技術事項１＞ 「画素の発光電流を左右する極めて重要なしきい値電圧を有する駆動トランジスタとして機能するトランジスタT2について、しきい値電圧のヒステリシスを低減するために半導体酸化物トランジスタを利用すること。」 (イ) 引用文献１技術事項２ 前記アで摘記した引用文献１の記載事項（特に段落[0036]、[0041]、[0042]及びFig.4を参照）から、引用文献１には次の技術事項が記載されていると認められる（以下「引用文献１技術事項２」という。）。 ＜引用文献１技術事項２＞ 「ノード1及びノード2を介して駆動トランジスタT2のドレイン端子とゲート端子にわたって結合されたトランジスタT3について、漏れ電流を防止し低リフレッシュレートにおけるフリッカを低減するために半導体酸化物トランジスタを利用すること。」 (ウ) 引用文献１技術事項３ 前記アで摘記した引用文献１の記載事項（特に段落[0038]参照）から、引用文献１には次の技術事項が記載されていると認められる（以下「引用文献１技術事項３」という。）。 ＜引用文献１技術事項３＞ 「ノード4に接続されたドレイン端子、スキャン制御信号Scan1を受信するゲート端子、及び、端子308を介して電圧Viniを受信するソース端子を有するトランジスタT6を半導体酸化物トランジスタとできること。」 (エ) 引用文献１技術事項４ ａ 段落[0038]には、次のとおり記載されている。 「トランジスタT3、T6とT2も、半導体酸化物トランジスタとして実装され得るものであり、残りのトランジスタT1、T4及びT5は、シリコントランジスタである。」 ｂ 上記段落[0038]には、次の記載もある。 「必要に応じて、トランジスタT1～T6の全てを半導体酸化物トランジスタとし得る。さらに、トランジスタT1～T6のうちの任意の一つ又は複数は、p型（すなわち、ｐチャネル）薄膜トランジスタであり得る。」 ｃ 前記ｂの記載及びｐ型シリコントランジスタは当業者に周知のものであることを考慮すると、引用文献１には次の技術事項が記載されていると認められる（以下「引用文献１技術事項４」という。）。 ＜引用文献１技術事項４＞ 「トランジスタT1、T4及びT5は、ｐ型シリコントランジスタとできること」及び 「ノード3に接続されたドレイン端子、発光制御信号EM1を受信するゲート端子、及び、ダイオード304を介して接地電源端子302に接続されたソース端子（ノード4）を有するトランジスタT5をｐ型シリコントランジスタとできること。」 (４) 本件補正発明と引用発明２の対比 ア 対比分析 次の引用発明２の欄に記載した引用発明２の各構成は、それぞれ、対応する本件補正発明の欄に記載した次の本件補正発明の構成に対応する。 ＜引用発明２＞ ＜本件補正発明＞ 有機ＥＬ素子３０１ 有機発光ダイオード 駆動ＴＦＴ３０３ 酸化物半導体駆動トランジスタ ｎＭＯＳスイッチ３０５ 酸化物半導体ゲート電圧設定トランジスタ 保持容量３０６ 蓄積コンデンサ 電位線２１３ 初期化ライン ｎＭＯＳスイッチ３０７ 酸化物半導体初期化トランジスタ ｐＭＯＳスイッチ３０２ ｐ型シリコン発光トランジスタ ＜引用発明２の参考図＞ ＜本件補正発明の参考図＞ ［図：0001430582000008.jpg］ イ 一致点及び相違点 前記アに示した対応関係を踏まえると、本件補正発明と引用発明２は、次の(ア)に示す一致点において一致し、後記(イ)に示す相違点及び一応の相違点において、相違又は一応相違すると認められる。 (ア) 一致点 「 アノード端子及びカソード端子を有する有機発光ダイオードと、 前記有機発光ダイオードと直列に結合された駆動トランジスタであって、ゲート端子、ドレイン端子、及びソース端子を含む、駆動トランジスタと、 前記駆動トランジスタの前記ドレイン端子と前記ゲート端子にわたって結合されたゲート電圧設定トランジスタと、 前記駆動トランジスタの前記ゲート端子に結合された第１の端子、及び前記有機発光ダイオードの前記アノード端子に結合された第２の端子を有する、蓄積コンデンサと、 初期化電圧が提供される初期化ラインと、 前記初期化ラインと前記有機発光ダイオードの前記アノード端子との間に結合された初期化トランジスタと、 前記駆動トランジスタと前記有機発光ダイオードの前記アノード端子との間に直列に結合された発光トランジスタと、を備え、 前記発光トランジスタ及び前記初期化トランジスタは、発光制御回路によって生成された発光制御信号を受け取るように構成されている、 表示画素。」 である点。 (イ) 相違点及び一応の相違点 ａ 一応の相違点１（駆動トランジスタ） 「駆動トランジスタ」について、 本件補正発明は「酸化物半導体」からなるトランジスタを用いているのに対し、 引用発明２は「多結晶Ｓｉ半導体デバイス、微結晶Ｓｉ半導体デバイス、アモルファス半導体デバイス、または、酸化物半導体デバイスにより形成され［る］」点。 ｂ 相違点２（ゲート電圧設定トランジスタ） 「ゲート電圧設定トランジスタ」について、 本件補正発明は「酸化物半導体」からなるトランジスタを用いているのに対し、 引用発明２は「ｎＭＯＳ」からなるトランジスタを用いている点。 ｃ 相違点３（初期化トランジスタ） 「初期化トランジスタ」について、 本件補正発明は「酸化物半導体」からなるトランジスタを用いているのに対し、 引用発明２は「ｎＭＯＳ」からなるトランジスタを用いている点。 ｄ 相違点４（発光トランジスタ） 「発光トランジスタ」について、 本件補正発明は「ｐ型シリコン」からなるトランジスタを用いているのに対し、 引用発明２は「ｐＭＯＳ」からなるトランジスタを用いている点。 (５) 判断 ア 一応の相違点１（駆動トランジスタ）について 引用発明２は、「駆動ＴＦＴ」として「酸化物半導体デバイス」により形成されることが選択肢の一つとして特定されているから、一応の相違点１は、実質的にみて相違点ではない。 仮にこの点が相違点であるとしても、引用文献１には「画素の発光電流を左右する極めて重要なしきい値電圧を有する駆動トランジスタとして機能するトランジスタT2について、しきい値電圧のヒステリシスを低減するために前記駆動トランジスタとして半導体酸化物トランジスタを利用すること」（「引用文献１技術事項１」を参照）が記載されており、引用発明２においても駆動ＴＦＴのしきい値電圧のヒステリシスを低減するために引用文献１技術事項１を適用して駆動ＴＦＴとして「酸化物半導体トランジスタ」を用いることとして、一応の相違点１に係る本件補正発明の構成を備えるようにすることは、当業者が容易に想到し得る設計上の事項にすぎない。 イ 相違点２（ゲート電圧設定トランジスタ）について 引用文献１には「ノード1及びノード2を介して駆動トランジスタT2のドレイン端子とゲート端子にわたって結合されたトランジスタT3について、漏れ電流を防止し低リフレッシュレートにおけるフリッカを低減するために半導体酸化物トランジスタを利用すること」（「引用文献１技術事項２」を参照）が記載されている。引用発明２においても、トランジスタの漏れ電流を防止し低リフレッシュレートにおけるフリッカを低減するために、引用文献１技術事項２を適用して「ｎＭＯＳスイッチ３０５」に代えて「半導体酸化物トランジスタ」を用いることとして、相違点２に係る本件補正発明の構成を備えるようにすることは、当業者にとっては自明の設計変更にすぎない。 ウ 相違点３（初期化トランジスタ）について 引用発明２の「有機ＥＬ素子３０１」は「保持容量３０６に書込まれていた信号電圧に応じた電流に対応する階調輝度で発光する」ものであって、すなわち「保持容量３０６」の電圧は発光輝度を決定づけるものであるから、「保持容量３０６」に接続された「ｎＭＯＳスイッチ３０７」の漏れ電流が少ない方が望ましいことは、当業者に明らかであるといえる。 さらに、引用文献１においても、「ｎＭＯＳスイッチ３０７」に相当するトランジスタであるトランジスタT6を「半導体酸化物トランジスタ」しても良いことが記載されている（「引用文献１技術事項３」を参照）。 してみれば、引用発明２の「ｎＭＯＳスイッチ３０７」に代えて、漏れ電流をすくなくするために「半導体酸化物トランジスタ」を用いることとして、相違点３に係る本件補正発明の構成を備えるようにすることは、当業者にとっては自明の設計変更にすぎない。 エ 相違点４（発光トランジスタ）について ｐＭＯＳスイッチ３０２に相当する部分としてどのようなトランジスタを用いるかは、引用文献１において「ｐＭＯＳスイッチ３０２」に相当する部分に「ｐ型シリコントランジスタ」を用いている（「引用文献１技術事項４」を参照）ことからも明らかなように、当業者が適宜選択し得る設計上の事項にすぎず、引用発明２のｐＭＯＳスイッチ３０２に代えてｐ型シリコントランジスタを用いることとして、相違点４に係る本件補正発明の構成を備えるようにすることは、当業者にとっては自明の設計変更にすぎない。 オ 総合評価 前記ア～エにおいて検討したとおり、引用発明２において、前記相違点１～４に係る本件補正発明の構成を備えるようにすることは、引用発明２及び引用文献１技術事項１～４に基づいて当業者が容易に想到し得たことである。 そして、相違点１～４を総合的に勘案しても、本件補正発明が奏する効果としては、当該構成が奏するものとして当業者が予測・発見困難であり、かつ、格別顕著な効果を認めることはできない。 したがって、本件補正発明は、引用発明２及び引用文献１技術事項１～４に基づいて当業者が容易に発明をすることができたものである。 カ 補足（進歩性要件の充足に関する請求人の主張が無いこと） 請求人は審判請求書において、本件補正後の請求項１の記載は１次補正後の請求項１、２、４、５の記載を根拠とすること、及び、本件補正後の請求項１～４に係る発明は特許法第１７条の２第４項に規定する要件を満たしていることを主張している。 請求人の主張するように、本件補正後の請求項１に係る発明は、１次補正後の特許請求の範囲の請求項１、２、４の記載の全てを引用する請求項５に係る発明（以下「１次審査時発明５」という。）と同じであると認められる。 最初の拒絶理由通知書において、１次審査時発明５については引用発明２及び引用文献１に記載された事項からみて進歩性を有しないとの拒絶理由が通知されているところ、請求人は、本件補正により、本件補正発明を１次審査時発明５と同じものとなるようにしたにもかかわらず、最初の拒絶理由通知書において通知された進歩性を有しないとの拒絶理由について何ら意見を述べておらず、本件補正発明が進歩性を有することについて何ら主張もしていない。 (６) まとめ 前記(１)～(５)で検討したとおり、本件補正発明は特許法２９条２項の規定に適合しない。 第３ ２次補正発明と原査定の拒絶の理由 １ ２次補正発明 本件補正は、前記第２のとおり却下したので、本願の請求項１に係る発明は、２次補正後の特許請求の範囲の請求項１～１１に記載された次に示す事項により特定されるとおりのものであり、以下、それぞれ請求項に従って「２次補正発明１」などという。 「 【請求項１】 アノード端子及びカソード端子を有する有機発光ダイオードと、 前記有機発光ダイオードと直列に結合された酸化物半導体駆動トランジスタであって、ゲート端子、ドレイン端子、及びソース端子を含む、酸化物半導体駆動トランジスタと、 前記酸化物半導体駆動トランジスタの前記ゲート端子に結合された第１の端子、及び前記有機発光ダイオードの前記アノード端子に結合された第２の端子を有する、蓄積コンデンサと、 前記有機発光ダイオードと直列に結合され、発光信号を受け取るように構成された第１の発光トランジスタと、 前記有機発光ダイオードと直列に結合され、別の画素行から追加の発光信号を受け取るように構成された第２の発光トランジスタと、 前記アノード端子と初期化ラインとの間に結合され、前記発光信号を受け取るように構成された初期化トランジスタと、 を備える表示画素。 【請求項２】 前記酸化物半導体駆動トランジスタの前記ドレイン端子と前記ゲート端子にわたって結合された酸化物半導体ゲート電圧設定トランジスタを更に備える、 請求項１に記載の表示画素。 【請求項３】 前記初期化トランジスタは、酸化物半導体初期化トランジスタを含む、請求項１に記載の表示画素。 【請求項４】 前記第１及び第２の発光トランジスタは、ｐ型シリコン発光トランジスタを含む、請求項２に記載の表示画素。 【請求項５】 正の電源ラインと、 データラインと、 前記データラインと前記酸化物半導体駆動トランジスタの前記ソース端子との間に結合されたｐ型シリコンデータローディングトランジスタと、 前記酸化物半導体ゲート電圧設定トランジスタに第１の走査信号を提供するように構成された第１の走査ラインと、 前記ｐ型シリコンデータローディングトランジスタに第２の走査信号を提供するように構成された第２の走査ラインと、 を更に備える、請求項４に記載の表示画素。 【請求項６】 前記蓄積コンデンサが、前記酸化物半導体駆動トランジスタの上方に積層されており、前記酸化物半導体駆動トランジスタのシールドを提供する、請求項１に記載の表示画素。 【請求項７】 前記酸化物半導体駆動トランジスタが、 活性酸化物半導体材料と、 前記活性酸化物半導体材料の上方に形成されたトップゲート導体と、 前記活性酸化物半導体材料の下方に形成され、前記酸化物半導体駆動トランジスタの前記ゲート端子又は前記ソース端子のうち選択された１つに結合されたボトムゲート導体と、 を含む、請求項１に記載の表示画素。 【請求項８】 発光ダイオード、駆動トランジスタ、ゲート設定トランジスタ、初期化トランジスタ、及びデータローディングトランジスタを含む画素を動作させる方法であって、 第１のスキャン信号をアサートして前記ゲート設定トランジスタをアクティブ化することにより、及び発光信号をデサートして前記初期化トランジスタをアクティブ化することにより、初期化動作を実施することと、 前記第１のスキャン信号がアサートされている間に、第２のスキャン信号をアサートして前記データローディングトランジスタをアクティブ化することにより、閾値電圧サンプリング及びデータプログラミング動作を実施することと、 発光動作の前に前記発光信号をアサートすることと、含む方法。 【請求項９】 前記画素は、ある画素行の一部であり、前記方法は、 前記初期化動作及び前記発光動作の間に、前記ある画素行とは異なる別の画素行からの追加の発光信号をアサートして前記画素内の発光トランジスタをアクティブ化することと、 前記閾値電圧サンプリング及びデータプログラミング動作の間に、前記追加の発光信号をデサートすることと、をさらに含む請求項８に記載の方法。 【請求項１０】 前記閾値電圧サンプリング及びデータプログラミング動作の前に、前記第１のスキャン信号がデサートされている間に、及び前記発光信号及び前記追加の発光信号がデサートされている間に、前記第２のスキャン信号をアサートして前記データローディングトランジスタをアクティブ化することにより、オンバイアスストレス動作を実施すること、をさらに含む請求項８に記載の方法。 【請求項１１】 前記第２のスキャン信号内に第１のパルスを生成して前記オンバイアスストレス動作を開始することと、 前記第２のスキャン信号内に第２のパルスを生成して前記閾値電圧サンプリング及びデータプログラミング動作を開始することと、をさらに含む請求項１０に記載の方法。」 ２ 原査定における拒絶の理由の概要 原査定の拒絶の理由、すなわち令和５年８月１４日付け拒絶理由通知書に記載された拒絶の理由の概要は、次のとおりである。 （発明の特別な技術的特徴を変更する補正）令和５年８月７日に提出した手続補正書による補正である２次補正は、２次補正発明１～１１が下記の点で、２次補正前に受けた拒絶理由通知において特許をすることができないものか否かについての判断が示された発明と、特許法３７条の発明の単一性の要件を満たす一群の発明に該当するものではないから、同法１７条の２第４項に規定する要件を満たしていない。 記 (１) 特別な技術的特徴に基づく審査対象の決定 ２次補正前の令和５年４月２７日付け拒絶理由通知書においては、１次補正後の（請求項１～２、４を引用する）請求項５に係る発明に、「請求項１～２、４で特定される表示画素において「前記ｐ型シリコン発光トランジスタ及び前記酸化物半導体初期化トランジスタが、発光制御回路によって生成された発光制御信号を受信する」という特別な技術的特徴が発見されたこと」が記載されている。 そして、２次補正発明１～１１は、前記特別な技術的特徴と同一の又は対応する特別な技術的特徴を有する発明ではない。 (２) 審査の効率性に基づく審査対象の決定 ２次補正発明１～７は、１次補正後の請求項１に係る発明の発明特定事項を全て含む同一カテゴリーの発明である。しかしながら、１次補正後の請求項１に係る発明に対して追加された２次補正発明１～７の技術的特徴は「前記有機発光ダイオードと直列に結合され、発光信号を受け取るように構成された第１の発光トランジスタと、前記有機発光ダイオードと直列に結合され、別の画素行から追加の発光信号を受け取るように構成された第２の発光トランジスタと、前記アノード端子と初期化ラインとの間に結合され、前記発光信号を受け取るように構成された初期化トランジスタ」であるのに対し、１次補正後の請求項１に係る発明の技術的特徴は発光トランジスタ、初期化トランジスタを有していないため、両者の技術的関連性は低い。 ２次補正発明８～１１は、１次補正後の請求項１に係る発明の発明特定事項を全て含む同一カテゴリーの発明ではない。 そして、２次補正発明１～１１は、審査対象とされた発明を審査した結果、実質的に追加的な先行技術調査や判断を必要とすることなく審査を行うことが可能である発明ではなく、当該発明とまとめて審査を行うことが効率的であるといえる他の事情も無い。 したがって、２次補正発明１～１１は、特許法１７条の２第４項以外の要件についての審査対象としない。 (３) 令和５年８月７日に提出の意見書における出願人の主張 出願人は令和５年８月７日に提出の意見書において、１次補正後の請求項１～６に係る発明と２次補正発明１～１１との特別な技術的特徴が共通するものであるので、特許法１７条の２第３項及び４項の要件を充足するものと主張しているが、「発明の先行技術に対する貢献を明示する技術的特徴」であるところの「特別な技術的特徴」として、前記拒絶理由通知書において提示した引用例１に記載された発明に対する貢献を明示する技術的特徴は、１次補正後の請求項１～６と２次補正発明１～１１とでは共通していないことから、前記主張は採用できない。 第４ １次補正後の特許請求の範囲の各請求項に係る発明 １次補正後の特許請求の範囲の請求項１～２０の記載は、次のとおりである。以下、１次補正後の特許請求の範囲の各請求項に係る発明を、各請求項の番号に従って「１次補正発明１」などという。 「 【請求項１】 アノード端子及びカソード端子を有する有機発光ダイオードと、 前記有機発光ダイオードと直列に結合された酸化物半導体駆動トランジスタであって、ゲート端子、ドレイン端子、及びソース端子を含む、酸化物半導体駆動トランジスタと、 前記酸化物半導体駆動トランジスタの前記ゲート端子に結合された第１の端子、及び前記有機発光ダイオードの前記アノード端子に結合された第２の端子を有する、蓄積コンデンサと、 を備える表示画素。 【請求項２】 前記酸化物半導体駆動トランジスタの前記ドレイン端子と前記ゲート端子にわたって結合された酸化物半導体ゲート電圧設定トランジスタを更に備える、 請求項１に記載の表示画素。 【請求項３】 初期化電圧が提供される初期化ラインと、 前記初期化ラインと前記有機発光ダイオードの前記アノード端子との間に結合された酸化物半導体初期化トランジスタと、 を更に備える、請求項１に記載の表示画素。 【請求項４】 初期化電圧が提供される初期化ラインと、 前記初期化ラインと前記有機発光ダイオードの前記アノード端子との間に結合された酸化物半導体初期化トランジスタと、 前記酸化物半導体駆動トランジスタと前記有機発光ダイオードの前記アノード端子との間に直列に結合されたｐ型シリコン発光トランジスタと、 を更に備える、請求項２に記載の表示画素。 【請求項５】 前記ｐ型シリコン発光トランジスタ及び前記酸化物半導体初期化トランジスタが、発光制御回路によって生成された発光制御信号を受信するように構成されている、請求項４に記載の表示画素。 【請求項６】 正の電源ラインと、 前記正電源ラインと前記酸化物半導体駆動トランジスタとの間に直列に結合された追加のｐ型シリコン発光トランジスタと、 データラインと、 前記データラインと前記酸化物半導体駆動トランジスタの前記ソース端子との間に結合されたｐ型シリコンデータローディングトランジスタと、 前記酸化物半導体ゲート電圧設定トランジスタに第１の走査信号を提供するように構成された第１の走査ラインと、 前記ｐ型シリコンデータローディングトランジスタに第２の走査信号を提供するように構成された第２の走査ラインと、 を更に備える、請求項４に記載の表示画素。 【請求項７】 前記蓄積コンデンサが、前記酸化物半導体駆動トランジスタの上方に積層されており、前記酸化物半導体駆動トランジスタのシールドを提供する、請求項１に記載の表示画素。 【請求項８】 前記酸化物半導体駆動トランジスタが、 活性酸化物半導体材料と、 前記活性酸化物半導体材料の上方に形成されたトップゲート導体と、 前記活性酸化物半導体材料の下方に形成され、前記酸化物半導体駆動トランジスタの前記ゲート端子又は前記ソース端子のうち選択された１つに結合されたボトムゲート導体と、 を含む、請求項１に記載の表示画素。 【請求項９】 シリコントランジスタと、 前記シリコントランジスタの上方に形成された酸化物半導体トランジスタと、 前記酸化物半導体トランジスタの上方に積層された蓄積コンデンサであって、前記酸化物半導体トランジスタを少なくとも部分的にシールドすることによって、画素クロストークを減少させ、水素が前記酸化物半導体トランジスタのチャネル内に浸透するのを防止するように構成されている、蓄積コンデンサと、 を備える、ディスプレイ。 【請求項１０】 前記蓄積コンデンサが、前記酸化物半導体トランジスタのゲート端子に直接接続された第１の端子及び、前記シリコントランジスタのドレイン端子に直接接続された第２の端子を有する、請求項９に記載のディスプレイ。 【請求項１１】 前記酸化物半導体トランジスタがボトムゲート導体を有し、前記シリコントランジスタがトップゲート導体を有し、前記酸化物半導体トランジスタの前記ボトムゲート導体及び前記シリコントランジスタの前記トップゲート導体が同じ導電層から形成されている、請求項９に記載のディスプレイ。 【請求項１２】 前記酸化物半導体トランジスタが、 第１のゲート導体と、 前記酸化物半導体トランジスタのゲート端子又はソース端子のうち選択された１つに結合された第２のゲート導体と、 を含む、請求項９に記載のディスプレイ。 【請求項１３】 前記酸化物半導体トランジスタが、前記蓄積コンデンサのボトムプレートとして構成されたゲート導体を有する、請求項９に記載のディスプレイ。 【請求項１４】 前記蓄積コンデンサが前記酸化物半導体トランジスタの前記ゲート導体を覆っているトッププレートを有し、前記蓄積コンデンサの前記トッププレートが、前記酸化物半導体トランジスタに電気的シールド及び光学的シールドを提供する、請求項９に記載のディスプレイ。 【請求項１５】 アノード端子及びカソード端子を有する発光ダイオードと、 第１の層に形成された酸化物半導体材料を有し、第１のゲート導体を有する第１の酸化物半導体トランジスタであって、前記発光ダイオードの前記アノード端子に結合された駆動トランジスタを含む、第１の酸化物半導体トランジスタと、 前記第１の層とは異なる第２の層に形成された半導体材料を有し、第２のゲート導体を有する第２の酸化物半導体トランジスタと、 を備える、ディスプレイ。 【請求項１６】 前記第１のゲート導体及び前記第２のゲート導体が同じゲート層に形成されている、請求項１５に記載のディスプレイ。 【請求項１７】 前記第１の酸化物半導体トランジスタの前記半導体材料の下方に形成された第１のゲート金属と、 前記第２の酸化物半導体トランジスタの前記半導体材料の下方に形成された第２のゲート金属であって、前記第１のゲート金属及び前記第２のゲート金属が同じゲート金属層に形成されている、第２のゲート金属と、 を更に備える、請求項１５に記載のディスプレイ。 【請求項１８】 前記アノード端子と前記第１のゲート導体との間に形成された、ただ１つの平坦化層を更に備える、請求項１５に記載のディスプレイ。 【請求項１９】 前記第１の層が前記第２の層の上方又は下方にある、請求項１５に記載のディスプレイ。 【請求項２０】 前記第１のゲート導体と同じゲート層に形成された第１の端子を有する蓄積コンデンサを更に備え、 前記蓄積コンデンサが、前記第１の端子の上方の金属層に形成された第２の端子を有する、請求項１５に記載のディスプレイ。」 第５ 引用発明１と１次補正発明４の新規性の欠如について ２次補正が特許法１７条の２第４項に規定する要件を満たしているか否かの判断に際して、１次補正発明１及び１次補正発明２の発明特定事項の全てを含む１次補正発明４が、引用文献１に記載された発明に照らして特別な技術的特徴を有しているか否かの判断が必要となることから、以下、この点について検討する。 １ 引用文献１に記載された事項 引用文献１に記載された事項は、前記第２の４(３)アのとおりである。 ２ 引用文献１に記載された発明の認定 (１) 認定事項Ａ 段落[0035]に示されるように、図4に示される表示画素22は「有機発光ダイオード表示画素」であるから、引用文献１における「発光ダイオード304」及び「ダイオード304」は「有機発光ダイオード」であると認められる（認定事項Ａ）。 (２) 引用発明１の認定 前記(１)で認定した認定事項Ａ、前記第２の４(３)イ(エ)で認定した引用文献１技術事項４及び第２の４(３)アに摘記した引用文献１の記載事項を総合すると、引用文献１には次の発明（以下「引用発明１」という。）が記載されていると認められる。なお、認定の根拠となる記載箇所を括弧内に示した。 ＜引用発明１＞ 「 表示画素22であって、（[0035]） 蓄積コンデンサCstと、n型トランジスタT1、T2、T2、T3、T4、T5及びT6などのトランジスタとを含み、前記トランジスタは、シリコン、半導体酸化物などの半導体から形成された薄膜トランジスタであって、（[0035]） 半導体酸化物トランジスタは、シリコントランジスタよりも比較的低い漏れを示し、したがって、トランジスタT3を半導体酸化物トランジスタとして実装することにより、T3を通じた電流の漏れを防止することによって、低リフレッシュレートにおいてフリッカを低減するのに役立つものであり、（[0036]） トランジスタT3、T6及びT2は、半導体酸化物トランジスタとして実装され得るものであり、残りのトランジスタT1、T4及びT5は、ｐ型シリコントランジスタであり、（[0038]、引用文献１技術事項４） トランジスタT2は、駆動トランジスタとして機能し、画素22の発光電流を左右する極めて重要なしきい値電圧を有し、（[0038]） 駆動トランジスタをトップゲート半導体酸化物トランジスタとして形成することにより、ヒステリシスを低減するのに役立ち得るものであり、（[0038]） 端子308は、ダイオード304が使用されていないときにダイオード304をオフにするのを助けるための初期化電圧Viniを供給するために使用されるものであり、（[0040]） トランジスタT4、T2、T5及びダイオード304は、電源端子300と302の間に直列に接続されており、（[0041]） 駆動トランジスタT2は、ノード1に接続されたドレイン端子、ゲート端子（ノード2）、及び、ソース端子（ノード3）を有しており、（[0041]） トランジスタT5は、ノード3に接続されたドレイン端子、発光制御信号EM1を受信するゲート端子、及び、有機発光ダイオード304を介して接地電源端子302に接続されたソース端子（ノード4）を有しており、（[0041]、認定事項Ａ） トランジスタT3は、ノード1に接続されたドレイン端子、スキャン制御信号Scan1を受信するゲート端子、及び、ノード2に接続されたソース端子を有し、（[0042]） 蓄積コンデンサCstは、ノード2に接続された第１端子及びノード4に接続された第２端子を有し、（[0042]） トランジスタT6は、ノード4に接続されたドレイン端子、スキャン制御信号Scan1を受信するゲート端子、及び、端子308を介して電圧Viniを受信するソース端子を有する、（[0042]） 表示画素22。」 ３ 引用発明１と対比した１次補正発明４の新規性 (１) 次の引用発明１の欄に記載した引用発明１の各構成は、それぞれ、対応する１次補正発明４の欄に記載した次の１次補正発明４の構成に相当する。 ＜引用発明１＞ ＜１次補正発明４＞ 有機発光ダイオード 有機発光ダイオード 酸化物半導体駆動トランジスタ 半導体酸化物トランジスタT2 酸化物半導体ゲート電圧設定 半導体酸化物トランジスタT3 蓄積コンデンサ 蓄積コンデンサ 初期化ライン 端子308 半導体初期化トランジスタ トランジスタT6 ｐ型シリコン発光トランジスタ ｐ型シリコントランジスタT5 (２) 前記(１)で示したトランジスタ等の相当関係を踏まえると、１次補正発明４は引用発明１と相違する点が認められない。 第６ 特許法１７条の２第４項に規定する要件の充足性 １ 「特許・実用新案審査基準」による具体的判断手法 (１) 特許法１７条の２第４項の審査基準 ア 特許法１７条の２第４項の規定 特許法１７条の２第４項は次のとおり規定されている。 「前項に規定するもののほか，第１項各号に掲げる場合において特許請求の範囲について補正をするときは，その補正前に受けた拒絶理由通知において特許をすることができないものか否かについての判断が示された発明と，その補正後の特許請求の範囲に記載される事項により特定される発明とが，第３７条の発明の単一性の要件を満たす一群の発明に該当するものとなるようにしなければならない。」（なお、条文及び項の番号については算用数字に改めた。） イ 特許法１７条の２第４項の要件の判断手法の審査基準 特許法１７条の２第４項が規定する要件の具体的判断手法について、「特許・実用新案審査基準」（以下、単に「審査基準」という。）の「第IV部」の「第３章 発明の特別な技術的特徴を変更する補正(特許法１７条の２第４項)」は、次のように定めている。以下、(1)から(3)の手順を、それぞれ「補正判断手順１」などといい、まとめて「補正判断手順」という。 ＜特許法１７条の２第４項が規定する要件の具体的判断手法＞ 「 審査官は、以下の(1)から(3)までの手順により、補正が発明の特別な技術的特徴を変更する補正であるか否かを判断する。 (1)補正後の特許請求の範囲に記載される事項により特定される全ての発明が、拒絶理由通知において特許をすることができないものか否かについての判断が示された全ての発明の後に続けて記載されていたと仮定する。 (2)そのように仮定した場合において、補正後の発明が、「第II部第3章 発明の単一性」の2.に照らして、第37条の要件以外の要件についての審査対象となるか否かを判断する。 (3)(2)の判断の結果、審査対象とならない発明があった場合は、当該補正は、発明の特別な技術的特徴を変更する補正であると判断する。」 (２) 特許法３７条の要件と審査基準 ア 特許法３７条及び省令の規定 (ア) 特許法３７条の規定 特許法１７条の２第４項が参照する特許法３７条は、次のとおり規定する。 「二以上の発明については，経済産業省令で定める技術的関係を有することにより発明の単一性の要件を満たす一群の発明に該当するときは，一の願書で特許出願をすることができる。」 (イ) 特許法施行規則第２５条の８の規定 そして、特許法３７条における「経済産業省令で定める技術的関係」について、特許法施行規則第２５条の８は、次のとおり規定する。 「特許法第三十七条の経済産業省令で定める技術的関係とは，二以上の発明が同一の又は対応する特別な技術的特徴を有していることにより，これらの発明が単一の一般的発明概念を形成するように連関している技術的関係をいう。 ２ 前項に規定する特別な技術的特徴とは，発明の先行技術に対する貢献を明示する技術的特徴をいう。 ３ 第一項に規定する技術的関係については，二以上の発明が別個の請求項に記載されているか単一の請求項に択一的な形式によって記載されているかどうかにかかわらず，その有無を判断するものとする。」 イ 特許法３７条の要件の判断手法の審査基準 特許法３７条の要件についての具体的判断手法について、「審査基準」は、次のように定めている（注などの記載は省いている。）。以下、「4.1 特別な技術的特徴に基づく審査対象の決定」の手順を「手順４．１」といい、「4.2審査の効率性に基づく審査対象の決定」の手順を「手順４．２」という。） ＜審査基準における、審査対象請求項の決定の具体的判断手順＞ 「4.1 特別な技術的特徴に基づく審査対象の決定 審査官は、以下の(1)から(4)までの手順により、「特別な技術的特徴」に基づいて審査対象とする発明を決定する。なお、請求項の発明特定事項が選択肢で表現されている場合(多数項引用形式の場合を含む。)は、審査官は、選択肢ごとに把握される発明が、その選択肢の順序でそれぞれ別の請求項として記載されているものとして以下の手順を行う。 (1)特許請求の範囲の最初に記載された発明について、特別な技術的特徴の有無を判断する。 (2)特許請求の範囲の最初に記載された発明が特別な技術的特徴を有しない場合は、特許請求の範囲の最初に記載された発明の発明特定事項を全て含む同一カテゴリーの請求項に係る発明があるか否かを判断する。そのような発明がある場合は、そのうち、請求項に付した番号が最も小さい請求項に係る発明について、特別な技術的特徴の有無を判断する。 (3)既に特別な技術的特徴の有無を判断した請求項に係る発明が特別な技術的特徴を有しない場合は、直前に特別な技術的特徴の有無を判断した請求項に係る発明の発明特定事項を全て含む同一カテゴリーの請求項に係る発明があるか否かを判断する。そのような発明がある場合は、そのうち、請求項に付した番号の最も小さい請求項に係る発明を選択して、特別な技術的特徴の有無を判断する。この手順を、特別な技術的特徴が発見されるか、又は直前に特別な技術的特徴の有無を判断した請求項に係る発明の発明特定事項を全て含む同一カテゴリーの請求項に係る発明が存在しなくなるまで繰り返す。 (4)手順(1)から(3)までにおいて、特別な技術的特徴が発見された場合は、以下の(i)及び(ii)を審査対象とする。手順(1)から(3)までにおいて、特別な技術的特徴が発見されなかった場合は、以下の(i)を審査対象とする。 (i)それまでに特別な技術的特徴の有無を判断した発明 (ii)発見された特別な技術的特徴と同一の又は対応する特別な技術的特徴を有する発明 4.2 審査の効率性に基づく審査対象の決定 審査官は、審査対象とした発明とまとめて審査をすることが効率的である発明については、審査対象に加える。審査官は、まとめて審査をすることが効率的であるか否かを、明細書、特許請求の範囲及び図面の記載、出願時の技術常識、先行技術調査の観点等を総合的に考慮して判断する。 審査官は、例えば、以下の(1)又は(2)に該当する発明は、審査対象とした発明とまとめて審査をすることが効率的である発明として、審査対象に加える。 (1)特許請求の範囲の最初に記載された発明の発明特定事項を全て含む同一カテゴリーの請求項に係る発明 ただし、以下の(i)又は(ii)に該当する発明は除外してもよい。 (i)特許請求の範囲の最初に記載された発明が解決しようとする課題と、その発明に対して追加された技術的特徴から把握される、発明が解決しようとする具体的な課題との関連性が低い発明 (ii)特許請求の範囲の最初に記載された発明の技術的特徴と、その発明に対して追加された技術的特徴との技術的関連性が低い発明 なお、(i)の関連性及び(ii)の技術的関連性については、明細書、特許請求の範囲及び図面の記載並びに出願時の技術常識に加え、先行技術調査の観点を考慮して判断する。 (2)上記4.1 及び4.2(1)に基づいて審査対象とした発明について審査をした結果、実質的に追加的な先行技術調査及び判断を必要とすることなく審査をすることが可能である発明 例えば、以下の(i)から(v)までのいずれかに該当する発明は、通常、実質的に追加的な先行技術調査及び判断を必要とすることなく審査をすることが可能である発明である。 (i)上記4.1 及び4.2(1)に基づいて審査対象とした発明と表現上の差異があるだけの他の発明 (ii)上記4.1及び4.2(1)に基づいて審査対象とした発明に対し、周知技術、慣用技術の付加、削除、転換等をした他の発明であって、新たな効果を奏するものではないもの (iii)上記4.1及び4.2(1)に基づいて審査対象とした発明との差異が「技術の具体的適用に伴う設計変更」又は「数値範囲の最適化又は好適化」である他の発明であって、その差異が引用発明と比較した有利な効果を奏するものでもないことを容易に判断できるもの (iv)上記4.1及び4.2(1)に基づいて審査対象とした発明を審査した結果、その発明が新規性又は進歩性を有しないことが判明した場合において、その発明を包含する広い概念の他の発明 (v)上記4.1及び4.2(1)に基づいて審査対象とした発明を審査した結果、ある発明特定事項を有する点で、その発明が新規性及び進歩性を有していることが判明した場合において、その発明特定事項を含む他の発明」 ２ 特許法１７条の２第４項の適合性についての当審の判断 (１) 手順４．１に基づく２次補正前の審査対象請求項の決定 ア 前記第５で検討したとおり、１次補正発明４は、引用発明１からみて新規性が欠如しており、発明の先行技術に対する貢献を明示する技術的特徴を有するとはいえないから、これらの発明は特別な技術的特徴を有しない。 イ そうすると、令和５年４月２７日付け拒絶理由通知書の理由１において示された特別な技術的特徴についての次の認定判断（以下「拒絶理由通知書における特別な技術的特徴についての認定判断」という。）は、妥当であるといえる。 ＜拒絶理由通知書における特別な技術的特徴についての認定判断＞ １次補正発明５に、請求項１～２、４で特定される表示画素において「前記ｐ型シリコン発光トランジスタ及び前記酸化物半導体初期化トランジスタが、発光制御回路によって生成された発光制御信号を受信する」という特別な技術的特徴が発見された。 ウ そして、１次補正発明６～２０には前記特別な技術的特徴と同一の又は対応する特別な技術的特徴を有する請求項に係る発明が存在せず、手順４．１に基づく２次補正前の審査対象請求項は、それまでに特別な技術的特徴の有無を判断した請求項１、２、４、５に係る発明であるから、原査定において、特別な技術的特徴に基づく審査対象の決定の結果として、１次補正発明１、２、４、５を審査対象としたことは、前記手順４．１に従ったものであるということができ、この点において審査官の判断に誤りはない。 (２) 手順４．２に基づく２次補正前の審査対象請求項の決定 ２次補正前の特許請求の範囲には、請求項１～２０が記載されていたところ、審査対象に請求項３、６も加えて請求項１～６を審査対象としたことは、前記手順４．２に従ったものである。 (３) ２次補正の特許法１７条の２第４項適合性の当審の判断 審査基準の前記補正判断手順に従って、本件補正２により特許請求の範囲についてした補正が特許法１７条の２第４項に規定する要件を満たすか否か検討する。 ア 補正判断手順１ ２次補正後の請求項１～１１が、２次補正前、すなわち１次補正後の請求項１～６の後に続けて記載されていたと仮定する。 イ 補正判断手順２ 次に、前記アのように仮定した場合において、２次補正発明１～１１が、「第II部第3章 発明の単一性」の「2.」に照らして、第３７条の要件以外の要件についての審査対象となるか否かを判断する。 (ア) 手順４．１に基づく判断 １次補正発明５は、「前記ｐ型シリコン発光トランジスタ及び前記酸化物半導体初期化トランジスタが、発光制御回路によって生成された発光制御信号を受信する」という特別な技術的特徴を含んでいるところ、２次補正発明１～１１は、当該特別な技術的特徴を含んでいない。 したがって、２次補正発明１～１１は、直前に特別な技術的特徴の有無を判断した請求項に係る発明である、１次補正発明１、２、４の発明特定事項を全て含む１次補正発明５の発明特定事項を全て含む同一カテゴリーの請求項に係る発明ではない。 したがって、手順４．１に従っては、２次補正発明１～１１は審査対象とならない。 (イ) 手順４．２に基づく判断 ２次補正発明１～７は、１次補正発明１の発明特定事項を全て含む同一カテゴリーの発明である。 しかしながら、１次補正発明１に対して追加された２次補正発明１～７の技術的特徴は、「前記有機発光ダイオードと直列に結合され、発光信号を受け取るように構成された第１の発光トランジスタと、前記有機発光ダイオードと直列に結合され、別の画素行から追加の発光信号を受け取るように構成された第２の発光トランジスタと、前記アノード端子と初期化ラインとの間に結合され、前記発光信号を受け取るように構成された初期化トランジスタ」であるのに対し、１次補正発明１の技術的特徴は発光トランジスタ、初期化トランジスタを有していないため、両者の技術的関連性は低い。 ２次補正発明８～１１は、方法の発明であって、１次補正発明１の発明特定事項の全てを含んでいない上に、発明のカテゴリーも異なっており、「第１のスキャン信号をアサートして前記ゲート設定トランジスタをアクティブ化することにより、及び発光信号をデサートして前記初期化トランジスタをアクティブ化することにより、初期化動作を実施することと、前記第１のスキャン信号がアサートされている間に、第２のスキャン信号をアサートして前記データローディングトランジスタをアクティブ化することにより、閾値電圧サンプリング及びデータプログラミング動作を実施することと、発光動作の前に前記発光信号をアサートすること」といった、物の発明である１次補正発明１との技術的関連性が低い技術的特徴を含んでいる。 そして、２次補正発明１～１１に係る発明は、審査対象とされた発明を審査した結果、実質的に追加的な先行技術調査や判断を必要とすることなく審査を行うことが可能である発明ではなく、当該発明とまとめて審査を行うことが効率的であるといえる他の事情もみあたらない。 したがって、手順４．２に従っても、２次補正発明１～１１を審査対象としなかったことには適切な理由があると、当審は判断する。 ウ 補正判断手順３ 前記イにおいて、２次補正発明１～１１は審査対象とならないものであるから、令和５年８月７日に提出した手続補正により特許請求の範囲についてした補正は、発明の特別な技術的特徴を変更する補正であると判断し、特許法１７条の２第４項に規定する要件を満たしていないと判断した原査定の判断に、誤りはない。 ３ 請求人の主張 なお、請求人は、令和５年８月１４日付け拒絶理由通知書における、発明の特別な技術的特徴を変更する補正に関する拒絶理由に対して、補正で対応しようとしたこともあり、その後に提出された意見書及び審判請求書において何ら意見を述べていない。 第７ むすび 以上のとおり、２次補正、すなわち令和５年８月７日に提出された手続補正により特許請求の範囲についてした補正は、特許法第１７条の２第４項の規定する要件を満たしていないから、本願は拒絶すべきものである。 よって、結論のとおり審決する。