2021-000169

第２ 令和３年１月６日にされた手続補正についての補正の却下の決定

［補正の却下の決定の結論］

令和３年１月６日にされた手続補正を却下する。

［補正の却下の決定の理由］

１ 補正の内容

令和３年１月６日にされた手続補正（以下「本件補正」という。）は、特許請求の範囲についてした補正であり、この補正により、以下に示すとおり、本件補正前の請求項１が、本件補正後の請求項１に補正された。

＜本件補正前の請求項１＞

「 【請求項１】

カスケード接続された複数のＧＯＡユニットを含み、各ＧＯＡユニットはいずれも正逆方向走査制御モジュールと、前記正逆方向走査制御モジュールに電気的に接続された出力モジュールと、前記出力モジュールに電気的に接続されたプルダウンモジュールと、前記正逆方向走査制御モジュール、出力モジュール及びプルダウンモジュールにいずれも電気的に接続されたプルダウン制御モジュールとを含み、

ｎ及びｍはいずれも正の整数とし、第１段と最終段のＧＯＡユニット以外の第ｎ段のＧＯＡユニットにおいて、

前記正逆方向走査制御モジュールは、前段である第ｎ－１段のＧＯＡユニットのゲート走査駆動信号、次段である第ｎ＋１段のＧＯＡユニットのゲート走査駆動信号、及び第１の定電圧電位に接続され、前段である第ｎ－１段のＧＯＡユニットのゲート走査駆動信号又は次段である第ｎ＋１段のＧＯＡユニットのゲート走査駆動信号に基づいて、出力モジュールに第１の定電圧電位を出力し、さらに前記出力モジュールをオンに制御し、ＧＯＡ回路の正方向走査又は逆方向走査を実現し、

前記出力モジュールは、第ｎ段のＧＯＡユニットの作用期間に第ｎ段のＧＯＡユニットのゲート走査駆動信号を出力し、

前記プルダウンモジュールは、第ｎ段のＧＯＡユニットの非作用期間に前記第ｎ段のＧＯＡユニットのゲート走査駆動信号の電位をプルダウンし、

前記プルダウン制御モジュールは、第ｎ段のＧＯＡユニットの作用期間にプルダウンモジュールをオフにし、出力モジュールをオンに維持し、第ｎ段のＧＯＡユニットの非作用期間にプルダウンモジュールをオンにし、出力モジュールをオフにし、

前記正逆方向走査制御モジュールは、ゲートが前段である第ｎ－１段のＧＯＡユニットのゲート走査駆動信号に接続され、ソースが第１の定電圧電位に接続され、ドレインが第１のノードに電気的に接続された第１の薄膜トランジスタと、ゲートが次段である第ｎ＋１段のＧＯＡユニットのゲート走査駆動信号に接続され、ソースが第１の定電圧電位に接続され、ドレインが第１のノードに電気的に接続された第３の薄膜トランジスタとを含み、

前記ＧＯＡ回路は、さらに電圧安定化モジュールを含み、前記電圧安定化モジュールは、ゲートが第１の定電圧電位に接続され、ソースが第１のノードに電気的に接続され、ドレインが前記出力モジュールに電気的に接続された第５の薄膜トランジスタを含む、ことを特徴とするＧＯＡ回路。」

＜本件補正後の請求項１＞

「 【請求項１】

カスケード接続された複数のＧＯＡユニットを含み、各ＧＯＡユニットはいずれも正逆方向走査制御モジュールと、前記正逆方向走査制御モジュールに電気的に接続された出力モジュールと、前記出力モジュールに電気的に接続されたプルダウンモジュールと、前記正逆方向走査制御モジュール、出力モジュール及びプルダウンモジュールにいずれも電気的に接続されたプルダウン制御モジュールとを含み、

ｎ及びｍはいずれも正の整数とし、第１段と最終段のＧＯＡユニット以外の第ｎ段のＧＯＡユニットにおいて、

前記正逆方向走査制御モジュールは、前段である第ｎ－１段のＧＯＡユニットのゲート走査駆動信号、次段である第ｎ＋１段のＧＯＡユニットのゲート走査駆動信号、及び第１の定電圧電位に接続され、前段である第ｎ－１段のＧＯＡユニットのゲート走査駆動信号又は次段である第ｎ＋１段のＧＯＡユニットのゲート走査駆動信号に基づいて、出力モジュールに第１の定電圧電位を出力し、さらに前記出力モジュールをオンに制御し、ＧＯＡ回路の正方向走査又は逆方向走査を実現し、

前記出力モジュールは、第ｎ段のＧＯＡユニットの作用期間に第ｎ段のＧＯＡユニットのゲート走査駆動信号を出力し、

前記プルダウンモジュールは、第ｎ段のＧＯＡユニットの非作用期間に前記第ｎ段のＧＯＡユニットのゲート走査駆動信号の電位をプルダウンし、

前記プルダウン制御モジュールは、第ｎ段のＧＯＡユニットの作用期間にプルダウンモジュールをオフにし、出力モジュールをオンに維持し、第ｎ段のＧＯＡユニットの非作用期間にプルダウンモジュールをオンにし、出力モジュールをオフにし、

前記正逆方向走査制御モジュールは、ゲートが前段である第ｎ－１段のＧＯＡユニットのゲート走査駆動信号に接続され、ソースが第１の定電圧電位に接続され、ドレインが第１のノードに電気的に接続された第１の薄膜トランジスタと、ゲートが次段である第ｎ＋１段のＧＯＡユニットのゲート走査駆動信号に接続され、ソースが第１の定電圧電位に接続され、ドレインが第１のノードに電気的に接続された第３の薄膜トランジスタとを含み、

前記ＧＯＡ回路は、さらに電圧安定化モジュールを含み、前記電圧安定化モジュールは、ゲートが第１の定電圧電位に接続され、ソースが第１のノードに電気的に接続され、ドレインが前記出力モジュールに電気的に接続された第５の薄膜トランジスタを含み、

前記第１の薄膜トランジスタのソースに接続される第１の定電圧電位、前記第３の薄膜トランジスタのソースに接続される第１の定電圧電位及び前記第５の薄膜トランジスタのゲートに接続される第１の定電圧電位は、同一の定電圧電位である、ことを特徴とするＧＯＡ回路。」

（下線は、補正箇所を示す。）

２ 補正の目的

本件補正は、本件補正前の「第１の薄膜トランジスタ」のソースに接続される「第１の定電圧電位」、「第３の薄膜トランジスタ」のソースに接続される「第１の定電圧電位」及び「第５の薄膜トランジスタ」のゲートに接続される「第１の定電圧電位」が、「同一の定電圧電位」であるとの限定を行うものであり、かつ本件補正前の請求項１に記載された発明と本件補正後の請求項１に記載される発明は、産業上の利用分野及び解決しようとする課題が同一であることから、本件補正は、特許法１７条の２第５項２号に規定する特許請求の範囲の減縮を目的とする補正である。

そこで、本件補正後の請求項１に係る発明（以下「本願補正発明」という。）が、特許出願の際独立して特許を受けることができるものであるかについて検討する。

３ 独立特許要件の判断

（１） 本願補正発明

本願補正発明は、本件補正後の請求項１に記載された事項により特定されるとおりのものと認める。

（２） 引用文献に記載された発明の認定等

ア 引用文献４に記載された事項と引用発明の認定

（ア） 引用文献４に記載された事項

原査定の拒絶の理由に引用され、本願の優先日前に頒布された中国特許出願公開第１０４５７５４３６号明細書（以下、原査定において引用された順番に従って、この文献を「引用文献４」という。）には、以下の事項が記載されている。翻訳文は当審によるもので、以下同様である。

「

［図：0001382143000001.jpg］

」

（技術分野

[0001] 本発明は、回路駆動技術に関し、特に、シフトレジスタユニット及びそれを用いたゲート駆動回路(ゲートドライバＩＣ)並びに表示装置に関する。）

「

［図：0001382143000002.jpg］

［図：0001382143000003.jpg］

」

（[0044] [第１実施例]

[0045] 第１実施例は、本発明のシフトレジスタユニットの基本的な回路であり、ゲート駆動回路の基本的なカスケード回路を構成する。図２は、第１実施例のシフトレジスタユニットの回路図である。以下の実施例は、スイッチングトランジスタがいずれもＮ型トランジスタであるものとして説明する。もちろん、Ｐ型トランジスタを用いて、本発明の実施形態を実現することも可能である。

[0046] 本発明の第１実施例の構造を詳細に説明する図２に示されるように、シフトレジスタユニットは以下の構成を含むことができる。

[0047] 入力モジュール：第１クロック信号(ｃｋ４及びｃｋ２のいずれか一つ)に基づき、入力信号ＯＵＴ_Ｎ－１を、第１ノードＰＵ(プルアップノード)に提供する。

[0048] 第１制御モジュール：前記入力信号ＯＵＴ_Ｎ－１及び第３クロック信号ｃｋ１に基づき、前記第３クロック信号ｃｋ１を前記シフトレジスタユニットの出力ノードＯＵＴ_Ｎに提供することによってプルアップ出力を実現し、次に第２クロック信号(ｃｋ４及びｃｋ２のうちの他方)に基づき、電源電圧（ＶＧＬ）を前記出力ノードに提供することによってプルダウン出力を実現する。

[0049] 第２制御モジュール：第４クロック信号ｃｋ３に基づき、前記出力ノードのレベルを前記電源電圧（ＶＧＬ）に保持する。

[0050] ここで、前記第１制御モジュールは、第１トランジスタＴ１を含み、前記第１トランジスタＴ１はプルアップ出力後に引き続き導通してプルダウン出力を行い、前記第２制御モジュールは第２トランジスタＴ２を含み、前記出力ノードのレベルを保持することに用いられる。）

「

［図：0001382143000004.jpg］

」

（[0051] 以下では図２を参照しながら、本実施例のシフトレジスタの各構成部分をそれぞれ詳細に説明する。

[0052] 図２に示すように、入力モジュールは、ゲートがクロック信号ｃｋ４に接続され、ソースが入力信号ＯＵＴ_Ｎ－１に接続され、ドレインが第１ノードＰＵに接続される第３トランジスタＴ３と、ゲートがクロック信号ｃｋ２に接続され、ドレインが入力信号ＯＵＴ_Ｎ＋１に接続され、ソースが第１ノードＰＵに接続される第４トランジスタＴ４を含んでもよい。ここで注意すべきことは、第１トランジスタＴ１のゲートとドレインとの間に第１コンデンサＣ１を有し、プルアップノードＰＵの電圧保持容量となることである。入力信号ＯＵＴ_Ｎ－１は、シフトレジスタユニットの現在の出力信号ＯＵＴ_Ｎの前段の出力信号であり、その初期値はＳＴＶであり、例えば順方向シフトの場合に信号ＳＩＵであり、逆方向シフトの場合に信号ＳＩＤである。入力信号ＯＵＴ_Ｎ＋１は、シフトレジスタユニットの現在のステージの出力信号ＯＵＴ_Ｎの次のステージの出力信号である。

[0053] 第１制御モジュールは、ゲートが第１ノードＰＵに接続され、ソースがクロック信号ｃｋ１に接続され、ドレインがシフトレジスタユニットの出力ノードＯＵＴ_Ｎに接続される第１トランジスタＴ１と、ゲートが前記第１ノードＰＵに接続され、ソースが第２コンデンサＣ２の一端及び第２ノードＰＤ(プルダウンノード)に接続され、ドレインが前記第２コンデンサＣ２の他端及び電源電圧（ＶＧＬ）に接続される第７トランジスタＴ７を含むことができ、前記第２コンデンサＣ２は、第２ノードＰＤの電圧保持容量として機能する。

[0054] 当業者であれば、第１コンデンサＣ１及び第２コンデンサＣ２は、トランジスタ間の固有寄生容量であってもよいし、追加したコンデンサであってもよいことが分かるだろう。

[0055] 第２制御モジュールは、ゲートが第２ノードＰＤに接続され、ドレインが電源電圧ＶＧＬに接続され、ソースが前記出力ノードＯＵＴ_Ｎに接続される第２トランジスタＴ２と、ゲート及びドレインがクロック信号ｃｋ３に接続され、ソースが第２ノードＰＤに接続される第５トランジスタＴ５と、ゲートが前記第２ノードＰＤに接続され、ソースが第１ノードＰＵに接続され、ドレインが前記電源電圧（ＶＧＬ）に接続される第６トランジスタＴ６を含むことができる。）

「

［図：0001382143000005.jpg］

」

（[0059] 図３は、本実施例のシフトレジスタユニットが順方向シフトを行う時の信号タイミングを示す。次に図２及び図３を参照して、本実施例のシフトレジスタユニットの動作原理を説明する。

[0060] 図３に示すように、第１段階（ｔ１）において、ｃｋ４はＳＩＵのパルスと同期し、ＳＩＵとｃｋ４はハイレベルであり、残りのクロック信号はローレベルである。有効なＳＩＵ（ＮＭＯＳトランジスタの場合はハイレベル）が入力されると、ｃｋ４によって制御される第３トランジスタＴ３がオンし、ＳＩＵのハイレベル信号を第１トランジスタＴ１のゲートに伝達し、第１トランジスタＴ１がオンし、第１コンデンサＣ１を充電する。同時に、この信号は第７のトランジスタＴ７もオンにする。このとき、第１ノードＰＵの電圧は高くなり、第２ノードＰＤの電圧は、第１ノードＰＵの電圧によって徐々に低くなり、第２コンデンサＣ２の両端はいずれもローレベルである。このとき、ｃｋ１はローレベルであり、第１トランジスタＴ１がオンすることにより、第１コンデンサＣ１が充電され、出力ノードＯＵＴ_Ｎの電圧Ｏｕｔ１はローレベルである。

[0061] 第２段階（ｔ２）において、ｃｋ１はハイレベルであり、残りのクロック信号はローレベルであり、ＳＩＵ信号はローレベルになる。出力ノードＯＵＴ_Ｎの電圧Ｏｕｔ１は、ローレベルからハイレベルに遷移する。第１コンデンサＣ１のブートストラップ効果は、第１ノードＰＵの電圧をポンピングし、このとき、第１トランジスタＴ１はｃｋ１の高レベルを出力ノードＯＵＴ_Ｎに完全に出力することができる。このとき、第７トランジスタＴ７がターンオンされるので、第２ノードＰＤの電圧はローレベルにされる。

[0062] 第３段階（ｔ３）において、ｃｋ２はハイレベルであり、残りのクロック信号はローレベルであり、ＳＩＵ信号はローレベルを保持する。ｃｋ２はハイレベルであり、第４トランジスタＴ４がオンする。第４トランジスタＴ４が導通するため、第１ノードＰＵの電圧はもはやブートストラップされないが、依然として第１トランジスタＴ１の導通を維持することができ、出力ノードＯＵＴ_Ｎの電圧Ｏｕｔ１は、ハイレベルからローレベルとする。したがって、クロック信号ｃｋ４、ｃｋ１及びｃｋ２のハイレベル期間において、第一トランジスタＴ１はいずれもオンし、第２ノードＰＤの電圧はいずれもローレベルであり、且つ第２トランジスタＴ２はいずれもオフとなる。

[0063] 第４段階（ｔ４）において、ｃｋ３はハイレベルであり、残りのクロック信号はローレベルであり、ＳＩＵ信号はローレベルを保持する。ｃｋ３はハイレベルであり、第５トランジスタＴ５がオンすることにより、第２ノードＰＤのレベルが引き上げられるとともに、第２コンデンサＣ２が充電され、第２トランジスタＴ２がオンし、出力ノードＯＵＴ_Ｎのローレベルが維持される。第６トランジスタ（Ｔ６）は、第１ノードＰＵの電圧を低くし、第1トランジスタＴ１をオフ状態にする。

[0064] 第５段階（ｔ５）において、ｃｋ４はハイレベルであり、残りのクロック信号はローレベルであり、ＳＩＵ信号はハイレベルになる。この時、ｃｋ４によって制御される第３トランジスタＴ３がオンされ、前述した第１段階の過程が繰り返されて、シフトレジスタ部の次のサイクルの動作が開始される。）

「

［図：0001382143000006.jpg］

［図：0001382143000007.jpg］

」

（[0065] 図４は第１実施例のゲート駆動回路のカスケード接続図を示す。本実施形態のシフトレジスタユニットは、カスケード接続によりゲート駆動回路を構成することにより、シフトレジスタユニットのシフトにより各画素行の連続的な走査を実現する。図において、ＳＩＵ及びＳＩＤはそれぞれ順方向及び逆方向走査の入力起動パルスである。）

「

［図：0001382143000008.jpg］

」

（[0076] 本実施例のシフトレジスタユニットのカスケード構造に基づき、制御信号と入力信号のタイミングを調整するだけで、順方向走査と逆方向走査の切り替えを実現することができ、回路の制御信号を減少させ（他の従来のシフトレジスタはほとんど２本の方向制御信号を印加する必要がある)、狭額縁及び高解像度の表示パネルの配線に有利である。）

「図２

［図：0001382143000009.jpg］

」

「図３

［図：0001382143000010.jpg］

」

「図４

［図：0001382143000011.jpg］

」

（イ） 引用発明の認定

上記（ア）の記載事項を総合すると、引用文献４には、次の発明（以下「引用発明」という。）が記載されているものと認められる。

「シフトレジスタユニットのカスケード接続により構成されたゲート駆動回路（[0065]、[0076]）であって、順方向走査と逆方向走査の切り替えを実現し（[0076]）、

前記シフトレジスタユニットは、入力モジュール、第１制御モジュール、第２制御モジュールを含み（[0046]～[0049]）、

前記入力モジュールは、ゲートがクロック信号ｃｋ４に接続され、ソースが入力信号ＯＵＴ_Ｎ－１に接続され、ドレインが第１ノードＰＵに接続される第３トランジスタＴ３と、ゲートがクロック信号ｃｋ２に接続され、ドレインが入力信号ＯＵＴ_Ｎ＋１に接続され、ソースが第１ノードＰＵに接続される第４トランジスタＴ４を含み（[0052]）、

前記第１制御モジュールは、ゲートが第１ノードＰＵに接続され、ソースがクロック信号ｃｋ１に接続され、ドレインがシフトレジスタユニットの出力ノードＯＵＴ_Ｎに接続される第１トランジスタＴ１と、ゲートが前記第１ノードＰＵに接続され、ソースが第２コンデンサＣ２の一端及び第２ノードＰＤ(プルダウンノード)に接続され、ドレインが前記第２コンデンサＣ２の他端及び電源電圧（ＶＧＬ）に接続される第７トランジスタＴ７を含み（[0053]）、

前記第２制御モジュールは、ゲートが第２ノードＰＤに接続され、ドレインが電源電圧ＶＧＬに接続され、ソースが前記出力ノードＯＵＴ_Ｎに接続される第２トランジスタＴ２と、ゲート及びドレインがクロック信号ｃｋ３に接続され、ソースが第２ノードＰＤに接続される第５トランジスタＴ５と、ゲートが前記第２ノードＰＤに接続され、ソースが第１ノードＰＵに接続され、ドレインが前記電源電圧（ＶＧＬ）に接続される第６トランジスタＴ６を含み ([0055])、

第２段階（ｔ２）において、出力ノードＯＵＴ_Ｎの電圧Ｏｕｔ１は、ローレベルからハイレベルに遷移し、第１コンデンサＣ１のブートストラップ効果は、第１ノードＰＵの電圧をポンピングし、第１トランジスタＴ１はｃｋ１の高レベルを出力ノードＯＵＴ_Ｎに完全に出力することができるとともに、第７トランジスタＴ７がターンオンされ、第２ノードＰＤの電圧はローレベルにされ（[0061]）、

第４段階（ｔ４）において、ｃｋ３はハイレベルであり、第５トランジスタＴ５がオンすることにより、第２ノードＰＤのレベルが引き上げられるとともに、第２トランジスタＴ２がオンし、出力ノードＯＵＴ_Ｎのローレベルが維持されるとともに、第６トランジスタ（Ｔ６）は、第１ノードＰＵの電圧を低くし、第1トランジスタＴ１をオフ状態にする（[0063]）、

ゲート駆動回路。」

イ 引用文献２に記載された事項の認定

（ア） 引用文献２に記載された事項

原査定の拒絶の理由に引用され、本願の優先日前に頒布された中国特許出願公開第１０４７６６５８４号明細書（以下、原査定において引用された順番に従って、この文献を「引用文献２」という。）には、以下の事項が記載されている。

「

［図：0001382143000012.jpg］

」

（[0004] アクティブ型液晶ディスプレイにおいて、各画素は１つの薄膜トランジスタ（ＴＦＴ）に電気的に接続され、薄膜トランジスタのゲート（Ｇａｔｅ）は水平走査線に接続され、ドレイン（Ｄｒａｉｎ）は垂直方向のデータ線に接続され、ソース（Ｓｏｕｒｃｅ）は画素電極に接続される。水平走査線に十分な電圧を印加することにより、該水平走査線に電気的に接続された全てのＴＦＴをオンにし、それによりデータ線における信号電圧を画素に書き込むことができ、異なる液晶の透過率を制御してさらに色と輝度を制御する効果を達成する。現在のアクティブ型液晶表示パネルの水平走査線の駆動は、主に外付けの集積回路基板（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ、ＩＣ）によって完了され、外付けのＩＣは各段の水平走査線の段階的な充電及び放電を制御することができる。ＧＯＡ技術（Ｇａｔｅ Ｄｒｉｖｅｒ ｏｎ Ａｒｒａｙ）、即ちアレイ基板行駆動技術は、液晶表示パネルのアレイ製造プロセスを用いてゲート駆動回路をＴＦＴアレイ基板に製造することができ、ゲートに対して行ごとに走査する駆動方式を実現する。ＧＯＡ技術は外付けＩＣのボンディング（ｂｏｎｄｉｎｇ）工程を減少させることができ、生産能力を向上させ且つ製品コストを低減させる可能性があり、且つ液晶表示パネルを狭額縁又は無額縁の表示製品にさらに適合させることができる。）

「

［図：0001382143000013.jpg］

」

（[0061]本発明は正逆走査機能を有するＧＯＡ回路を提供する。図１は、本発明の正逆走査機能を有するＧＯＡ回路の第１実施例を示し、カスケード接続された複数のＧＯＡユニット回路を含み、各段のＧＯＡユニット回路はいずれも以下を含む。：プルアップ制御モジュール１００、プルアップモジュール２００、プルダウンモジュール３００、第一プルダウンモジュール４００、ブートストラップコンデンサモジュール５００、及びプルダウン維持モジュール６００。

[0062]Ｎを正の整数とし、第一段及び最終段のＧＯＡユニット回路以外の第Ｎ段のＧＯＡユニット回路において：

[0063]前記プルアップ制御モジュール１００は、ＧＯＡ回路を制御して順方向走査又は逆方向走査を行うことに用いられ、ゲートが前段の第Ｎ－１段のＧＯＡユニット回路の段伝送信号ＳＴ（Ｎ－１）に接続され、ソースが正電圧定電圧源ＶＤＤに接続され,ドレインが第１ノードＱ（Ｎ）に電気的に接続される第１１薄膜トランジスタＴ１１と、ゲートが後段の第Ｎ＋１段のＧＯＡユニット回路の段伝送信号ＳＴ（Ｎ＋１）に接続され,ソースが正電圧定電圧源ＶＤＤに接続され、ドレインが第１のノードＱ（Ｎ）に電気的に接続される第１２薄膜トランジスタＴ１２を含む。前記第１１薄膜トランジスタＴ１１は、順方向走査を制御することに用いられ、第１２薄膜トランジスタＴ１２は、逆方向走査を制御することに用いられる。

[0064]前記プルアップモジュール２００は、ゲートが第１ノードＱ（Ｎ）に電気的に接続され、ソースがクロック信号ＣＫ（Ｍ）に電気的に接続され、ドレインが走査駆動信号Ｇ（Ｎ）を出力する第２１薄膜トランジスタＴ２１を含む。

[0065]前記ダウンリンクモジュール300は、ゲートが第１ノードＱ（Ｎ）に電気的に接続され、ソースがクロック信号ＣＫ（Ｍ）に電気的に接続され、ドレインが段伝送信号ＳＴ（Ｎ）を出力する第２２薄膜トランジスタＴ２２を含む。）

「図１

［図：0001382143000014.jpg］

」

[0064]、[0065]の記載及び図１から、走査駆動信号Ｇ（Ｎ）を出力する第２１薄膜トランジスタＴ２１と、段伝送信号ＳＴ（Ｎ）を出力する第２２薄膜トランジスタＴ２２は、いずれもゲートが第１ノードＱ（Ｎ）に接続され、ソースがクロック信号ＣＫ（Ｍ）に接続されており、走査駆動信号Ｇ（Ｎ）と段伝送信号ＳＴ（Ｎ）は同じ信号であることが読み取れる。

したがって、上記記載及び図１から、「プルアップ制御モジュール１００」の「第１１薄膜トランジスタＴ１１」のゲートが前段の第Ｎ－１段のＧＯＡユニット回路の走査駆動信号Ｇ（Ｎ－１）に接続され、「第１２薄膜トランジスタＴ１２」のゲートが後段の第Ｎ＋１段のＧＯＡユニット回路の走査駆動信号Ｇ（Ｎ＋１）に接続されている構成についても読み取れる。

（イ） 周知技術の認定

引用文献２の上記（ア）の摘記箇所の記載に例示されるように、次の２つの事項は、いずれも周知技術であると認める（以下「周知技術Ａ」、「周知技術Ｂ」という。）。

＜周知技術Ａ＞

「液晶表示パネルのアレイ製造プロセスを用いてゲート駆動回路をＴＦＴアレイ基板に製造するＧＯＡ技術（Ｇａｔｅ Ｄｒｉｖｅｒ ｏｎ Ａｒｒａｙ）。（[0004])」

＜周知技術Ｂ＞

「ゲートが前段の第Ｎ－１段のＧＯＡユニット回路の走査駆動信号Ｇ（Ｎ－１）に接続され、ソースが正電圧定電圧源ＶＤＤに接続され,ドレインが第１ノードＱ（Ｎ）に電気的に接続される第１１薄膜トランジスタＴ１１と、ゲートが後段の第Ｎ＋１段のＧＯＡユニット回路の走査駆動信号Ｇ（Ｎ＋１）に接続され,ソースが正電圧定電圧源ＶＤＤに接続され、ドレインが第１のノードＱ（Ｎ）に電気的に接続される第１２薄膜トランジスタＴ１２を含む、ＧＯＡ回路を制御して順方向走査又は逆方向走査を行うことに用いられるプルアップ制御モジュール１００（[0063]～[0065]、図１）。」

ウ 引用文献７に記載された事項の認定

（ア） 引用文献７に記載された事項

原査定の拒絶の理由に引用され、本願の優先日前に頒布された中国特許出願公開第１０４８５１３８３号明細書（以下、原査定において引用された順番に従って、この文献を「引用文献７」という。）には、以下の事項が記載されている。

「

［図：0001382143000015.jpg］

」

（技術分野

[0001] 本発明は表示技術分野に関し、具体的には、シフトレジスタ、ゲート駆動回路及び表示装置に関する。）

「

［図：0001382143000016.jpg］

」

（[0039] 図３に示される実施例と図１に示される実施例との相違点は、図３に示されるシフトレジスタの回路において、出力ユニットｎ型のトランジスタＴ９を含み、且つハイレベル信号をトランジスタＴ９のゲートに印加し、セット及びリセットユニットとプルダウンユニットがトランジスタＴ９を介してプルアップノードＰＵに接続されることである。トランジスタＴ９を導入するため、出力段階Ｂの期間において、プルアップノードＰＵをより高い高レベル(ＶＧＨより大きい)にする時、トランジスタＴ９はコンデンサＣ１に対して電流制限クランプの役割を果たすことができる。）

「図１

［図：0001382143000017.jpg］

」

「図３

［図：0001382143000018.jpg］

」

（イ） 周知技術の認定

引用文献７の上記（ア）の摘記箇所の記載に例示されるように、次の事項は、周知技術であると認める（以下「周知技術Ｃ」という。）。

＜周知技術Ｃ＞

「シフトレジスタの回路において、出力ユニットｎ型のトランジスタＴ９を含み、且つハイレベル信号をトランジスタＴ９のゲートに印加し、セット及びリセットユニットとプルダウンユニットがトランジスタＴ９を介してプルアップノードＰＵに接続すること（[0039]）。」

（３） 対比

ア 本願補正発明と引用発明の対比

本願補正発明と引用発明を対比する。

（ア）引用発明の「シフトレジスタユニット」と本願補正発明の「ＧＯＡユニット」は、「シフトレジスタユニット」という点で共通する。

そして、引用発明の「シフトレジスタユニット」は、入力信号ＯＵＴ_Ｎ－１及び入力信号ＯＵＴ_Ｎ＋１に接続されており、第１段と最終段以外の第ｎ段のシフトレジスタユニットであることは明らかであるから、本願補正発明の「ｎ及びｍはいずれも正の整数とし、第１段と最終段のＧＯＡユニット以外の第ｎ段のＧＯＡユニット」と、「ｎ及びｍはいずれも正の整数とし、第１段と最終段のシフトレジスタユニット以外の第ｎ段のシフトレジスタユニット」という点で共通する。

（イ） 引用発明の「前記入力モジュールは、ゲートがクロック信号ｃｋ４に接続され、ソースが入力信号ＯＵＴ_Ｎ－１に接続され、ドレインが第１ノードＰＵに接続される第３トランジスタＴ３と、ゲートがクロック信号ｃｋ２に接続され、ドレインが入力信号ＯＵＴ_Ｎ＋１に接続され、ソースが第１ノードＰＵに接続される第４トランジスタＴ４を含む」ことと、本願補正発明の「前記正逆方向走査制御モジュールは、前段である第ｎ－１段のＧＯＡユニットのゲート走査駆動信号、次段である第ｎ＋１段のＧＯＡユニットのゲート走査駆動信号、及び第１の定電圧電位に接続され、前段である第ｎ－１段のＧＯＡユニットのゲート走査駆動信号又は次段である第ｎ＋１段のＧＯＡユニットのゲート走査駆動信号に基づいて、出力モジュールに第１の定電圧電位を出力し、さらに前記出力モジュールをオンに制御し、ＧＯＡ回路の正方向走査又は逆方向走査を実現し」、「前記正逆方向走査制御モジュールは、ゲートが前段である第ｎ－１段のＧＯＡユニットのゲート走査駆動信号に接続され、ソースが第１の定電圧電位に接続され、ドレインが第１のノードに電気的に接続された第１の薄膜トランジスタと、ゲートが次段である第ｎ＋１段のＧＯＡユニットのゲート走査駆動信号に接続され、ソースが第１の定電圧電位に接続され、ドレインが第１のノードに電気的に接続された第３の薄膜トランジスタとを含」むことは、「前記正逆方向走査制御モジュールは、前段である第ｎ－１段のシフトレジスタユニットのゲート走査駆動信号、次段である第ｎ＋１段のシフトレジスタユニットのゲート走査駆動信号に接続され、前段である第ｎ－１段のシフトレジスタユニットのゲート走査駆動信号又は次段である第ｎ＋１段のシフトレジスタユニットのゲート走査駆動信号に基づいて、前記出力モジュールをオンに制御し、ゲート駆動回路の正方向走査又は逆方向走査を実現し」、「前記正逆方向走査制御モジュールは、第１のトランジスタと、第３のトランジスタとを含」むという点で共通する。

（ウ） 引用発明の「第１制御モジュール」に含まれる「第１トランジスタＴ１」は、「ゲートが第１ノードＰＵに接続され、ソースがクロック信号ｃｋ１に接続され、ドレインがシフトレジスタユニットの出力ノードＯＵＴ_Ｎに接続される」もので、「第２段階（ｔ２）」において、「出力ノードＯＵＴ_Ｎの電圧Ｏｕｔ１」を、「ローレベルからハイレベルに遷移」させるものである。

そして、引用発明の「第２段階（ｔ２）」は、本願補正発明の「作用期間」に相当する。

よって、本願補正発明の「第ｎ段のＧＯＡユニットの作用期間に第ｎ段のＧＯＡユニットのゲート走査駆動信号を出力する」「前記出力モジュール」と、「第ｎ段のシフトレジスタユニットの作用期間に第ｎ段のシフトレジスタユニットのゲート走査駆動信号を出力する」「前記出力モジュール」という点で共通する。

（エ） 引用発明の「第２制御モジュール」に含まれる「第２トランジスタＴ２」は、「ゲートが第２ノードＰＤに接続され、ドレインが電源電圧ＶＧＬに接続され、ソースが前記出力ノードＯＵＴ_Ｎに接続される」もので、「第４段階（ｔ４）」において、「出力ノードＯＵＴ_Ｎのローレベル」を維持するものである。

そして、引用発明の「第４段階（ｔ４）」は、本願補正発明の「非作用期間」に相当する。

よって、本願補正発明の「第ｎ段のＧＯＡユニットの非作用期間に前記第ｎ段のＧＯＡユニットのゲート走査駆動信号の電位をプルダウン」する「プルダウンモジュール」と、「第ｎ段のシフトレジスタユニットの非作用期間に前記第ｎ段のシフトレジスタユニットのゲート走査駆動信号の電位をプルダウン」する「プルダウンモジュール」という点で共通する。

（オ） 引用発明の「第１制御モジュール」に含まれる「第７トランジスタＴ７」と「第２制御モジュール」に含まれる「第５トランジスタＴ５」及び「第６トランジスタＴ６」は、「第２段階（ｔ２）」において、第１ノードＰＵの電圧をハイレベルとし第２ノードＰＤの電圧はローレベルとすることで、「第１トランジスタＴ１」をオンにし、「第２トランジスタＴ２」をオフにするものであり、「第４段階（ｔ４）」において、第１ノードＰＵの電圧をローレベルとし第２ノードＰＤの電圧はハイレベルとすることで、「第１トランジスタＴ１」をオフにし、「第２トランジスタＴ２」をオンにするものである。

よって、本願補正発明の「第ｎ段のＧＯＡユニットの作用期間にプルダウンモジュールをオフにし、出力モジュールをオンに維持し、第ｎ段のＧＯＡユニットの非作用期間にプルダウンモジュールをオンにし、出力モジュールをオフに」する「プルダウン制御モジュール」と、「第ｎ段のシフトレジスタユニットの作用期間にプルダウンモジュールをオフにし、出力モジュールをオンに維持し、第ｎ段のシフトレジスタユニットの非作用期間にプルダウンモジュールをオンにし、出力モジュールをオフに」する「プルダウン制御モジュール」という点で共通する。

（カ） 上記（ア）～（オ）の相当関係からみて、引用発明の「入力モジュール」、「第１制御モジュール」及び「第２制御モジュール」からなる回路は、本願補正発明の「正逆方向走査制御モジュール」、「出力モジュール」、「プルダウンモジュール」及び「プルダウン制御モジュール」からなる回路に相当する。

そして、引用発明の上記各「モジュール」は、第１ノードＰＵを介して、互いに電気的に接続されているから、本願補正発明の上記各「モジュール」が、互いに電気的に接続されている構成に相当する。

よって、引用発明の「シフトレジスタユニットのカスケード接続により構成されたゲート駆動回路であって、順方向走査と逆方向走査の切り替えを実現し、前記シフトレジスタユニットは、入力モジュール、第１制御モジュール、第２制御モジュールを含」むことと、本願補正発明の「カスケード接続された複数のＧＯＡユニットを含み、各ＧＯＡユニットはいずれも正逆方向走査制御モジュールと、前記正逆方向走査制御モジュールに電気的に接続された出力モジュールと、前記出力モジュールに電気的に接続されたプルダウンモジュールと、前記正逆方向走査制御モジュール、出力モジュール及びプルダウンモジュールにいずれも電気的に接続されたプルダウン制御モジュールとを含」むことは、「カスケード接続された複数のシフトレジスタユニットを含み、各シフトレジスタユニットはいずれも正逆方向走査制御モジュールと、前記正逆方向走査制御モジュールに電気的に接続された出力モジュールと、前記出力モジュールに電気的に接続されたプルダウンモジュールと、前記正逆方向走査制御モジュール、出力モジュール及びプルダウンモジュールにいずれも電気的に接続されたプルダウン制御モジュールとを含」むという点で共通する。

（キ） 引用発明の「ゲート駆動回路」と本願補正発明の「ＧＯＡ回路」は、「ゲート駆動回路」という点で共通する。

イ 一致点及び相違点

上記アの検討を総合すると、本願補正発明と引用発明の両者は、以下の一致点で一致し、以下の相違点１～３において相違する。

＜一致点＞

カスケード接続された複数のシフトレジスタユニットを含み、各シフトレジスタユニットはいずれも正逆方向走査制御モジュールと、前記正逆方向走査制御モジュールに電気的に接続された出力モジュールと、前記出力モジュールに電気的に接続されたプルダウンモジュールと、前記正逆方向走査制御モジュール、出力モジュール及びプルダウンモジュールにいずれも電気的に接続されたプルダウン制御モジュールとを含み、

ｎ及びｍはいずれも正の整数とし、第１段と最終段のシフトレジスタユニット以外の第ｎ段のシフトレジスタユニットにおいて、 前記正逆方向走査制御モジュールは、前段である第ｎ－１段のシフトレジスタユニットのゲート走査駆動信号、次段である第ｎ＋１段のシフトレジスタユニットのゲート走査駆動信号に接続され、前段である第ｎ－１段のシフトレジスタユニットのゲート走査駆動信号又は次段である第ｎ＋１段のシフトレジスタユニットのゲート走査駆動信号に基づいて、前記出力モジュールをオンに制御し、ゲート駆動回路の正方向走査又は逆方向走査を実現し、

前記出力モジュールは、第ｎ段のシフトレジスタユニットの作用期間に第ｎ段のシフトレジスタユニットのゲート走査駆動信号を出力し、

前記プルダウンモジュールは、第ｎ段のシフトレジスタユニットの非作用期間に前記第ｎ段のシフトレジスタユニットのゲート走査駆動信号の電位をプルダウンし、

前記プルダウン制御モジュールは、第ｎ段のシフトレジスタユニットの作用期間にプルダウンモジュールをオフにし、出力モジュールをオンに維持し、第ｎ段のシフトレジスタユニットの非作用期間にプルダウンモジュールをオンにし、出力モジュールをオフにし、

前記正逆方向走査制御モジュールは、第１のトランジスタと、第３のトランジスタとを含む、

ゲート駆動回路、である点。

＜相違点１＞

「カスケード接続された複数のシフトレジスタユニット」を含む「ゲート駆動回路」が、本願補正発明は、「複数のＧＯＡユニット」を含む「ＧＯＡ回路」であるのに対して、引用発明は、ＧＯＡ技術（Ｇａｔｅ Ｄｒｉｖｅｒ ｏｎ Ａｒｒａｙ）を用いて作製されたものか不明な点。

＜相違点２＞

「前段である第ｎ－１段のシフトレジスタユニットのゲート走査駆動信号、次段である第ｎ＋１段のシフトレジスタユニットのゲート走査駆動信号に接続され、前段である第ｎ－１段のシフトレジスタユニットのゲート走査駆動信号又は次段である第ｎ＋１段のシフトレジスタユニットのゲート走査駆動信号に基づいて、前記出力モジュールをオンに制御し」、「正方向走査又は逆方向走査を実現」する「正逆方向走査制御モジュール」が、本願補正発明は、「ゲートが前段である第ｎ－１段のＧＯＡユニットのゲート走査駆動信号に接続され、ソースが第１の定電圧電位に接続され、ドレインが第１のノードに電気的に接続された第１の薄膜トランジスタと、ゲートが次段である第ｎ＋１段のＧＯＡユニットのゲート走査駆動信号に接続され、ソースが第１の定電圧電位に接続され、ドレインが第１のノードに電気的に接続された第３の薄膜トランジスタとを含」むものであるのに対して、引用発明は、そのような構成ではない点。

＜相違点３＞

本願補正発明では、「前記ＧＯＡ回路は、さらに電圧安定化モジュールを含み、前記電圧安定化モジュールは、ゲートが第１の定電圧電位に接続され、ソースが第１のノードに電気的に接続され、ドレインが前記出力モジュールに電気的に接続された第５の薄膜トランジスタを含み、前記第１の薄膜トランジスタのソースに接続される第１の定電圧電位、前記第３の薄膜トランジスタのソースに接続される第１の定電圧電位及び前記第５の薄膜トランジスタのゲートに接続される第１の定電圧電位は、同一の定電圧電位である」のに対して、引用発明では、そのような構成を有していない点。

（４） 当審の判断

ア 相違点１についての判断

上記相違点１について検討する。

前記（２）イの「（イ）周知技術の認定」において周知技術Ａとして示したとおり、液晶表示パネルのアレイ製造プロセスを用いてゲート駆動回路をＴＦＴアレイ基板に製造するＧＯＡ技術（Ｇａｔｅ Ｄｒｉｖｅｒ ｏｎ Ａｒｒａｙ）は、本願優先日前に周知である。

よって、引用発明に当該周知技術Ａを適用して、上記相違点１に係る構成とすることは、当業者が容易に想到し得たことである。

イ 相違点２についての判断

上記相違点２について検討する。

前記（２）イの「（イ）周知技術の認定」において周知技術Ｂとして示したとおり、ゲートが前段の第Ｎ－１段のＧＯＡユニット回路の走査駆動信号Ｇ（Ｎ－１）に接続され、ソースが正電圧定電圧源ＶＤＤに接続され、ドレインが第１ノードＱ（Ｎ）に電気的に接続される第１１薄膜トランジスタＴ１１と、ゲートが後段の第Ｎ＋１段のＧＯＡユニット回路の走査駆動信号Ｇ（Ｎ＋１）に接続され、ソースが正電圧定電圧源ＶＤＤに接続され、ドレインが第１のノードＱ（Ｎ）に電気的に接続される第１２薄膜トランジスタＴ１２を含む、ＧＯＡ回路を制御して順方向走査又は逆方向走査を行うことに用いられるプルアップ制御モジュール１００を有するＧＯＡユニット回路は、本願優先日前に周知である。

そして、当該周知技術Ｂの「第１１薄膜トランジスタＴ１１」、「第１２薄膜トランジスタＴ１２」、「正電圧定電圧源ＶＤＤ」、「第１ノードＱ（Ｎ）」、「走査駆動信号」は、それぞれ本願補正発明の「第１の薄膜トランジスタ」、「第３の薄膜トランジスタ」、「第１の定電圧電位」、「第１のノード」、「ゲート走査駆動信号」に相当する。

引用発明における入力モジュールと周知技術Ｂにおけるプルアップ制御モジュール１００は、いずれもゲート駆動回路のシフトレジスタの一部を構成する回路であり、走査駆動信号を出力するトランジスタのゲートの電位を制御して、前記トランジスタのオンオフを制御するとともに、順方向走査と逆方向走査の切替えが可能であるという機能においても共通するものであるから、引用発明の入力モジュールの構成として、前記周知技術Ｂを適用して、上記相違点２に係る構成とすることは、当業者が容易に想到し得たことである。

ウ 相違点３についての判断

上記相違点３について検討する。

前記（２）ウの「（イ）周知技術の認定」において周知技術Ｃとして示したとおり、シフトレジスタの回路において、出力ユニットｎ型のトランジスタＴ９を含み、且つハイレベル信号をトランジスタＴ９のゲートに印加し、セット及びリセットユニットとプルダウンユニットがトランジスタＴ９を介してプルアップノードＰＵに接続することは、本願優先日前に周知である。

そして、当該周知技術Ｃの「トランジスタＴ９」、「ハイレベル信号」は、それぞれ本願補正発明の「電圧安定化モジュール」、「第１の定電圧電位」に相当する。

引用発明と周知技術Ｃは、いずれもシフトレジスタの回路に関するものであり、当該周知技術Ｃの構成から、トランジスタＴ９がない場合に比べて、ある場合の方が、プルアップノードＰＵの充放電が早くなり、シフトレジスタ回路の出力が安定化することは明らかであるから、引用発明においても、シフトレジスタの回路の出力が安定化させるために、周知技術Ｃを適用することは、当業者が容易に想到し得たことである。

そして、周知技術Ｂにおける「正電圧定電圧源ＶＤＤ」は「走査駆動信号Ｇ（Ｎ）を出力する第２１薄膜トランジスタＴ２１」をオンにするためのものであり、周知技術Ｃにおける「ハイレベル信号」は「トランジスタＴ９」をオンにするためのものであり、いずれもトランジスタをオンにするための電圧を供給するものであること、回路設計において電源線や配線はなるべく共用化して構成を簡略化することは、一般によく行われていることを踏まえれば、引用発明に、周知技術Ｂ、Ｃを適用する際に、前記「正電圧定電圧源ＶＤＤ」と前記「ハイレベル信号」を供給する電源線を共用化して、同じ定電圧電位として、上記相違点３に係る構成とすることに格別の困難性があるものではない。

エ 小括

したがって、上記相違点１～３に係る本願補正発明の構成は、引用発明、周知技術Ａ～Ｃに基づいて当業者が容易に想到し得たものである。

そして、本願補正発明によって奏される効果は、引用発明、周知技術Ａ～Ｃから当業者が予測し得る程度のものにすぎない。

よって、本願補正発明は、引用発明、周知技術Ａ～Ｃに基づいて当業者が容易に発明をすることができたものであるから、特許法２９条２項の規定により、特許出願の際独立して特許を受けることができない。

オ 請求人の主張について

請求人は、審判請求の理由において、次の主張をしている。

（審判請求書７頁１３行～８頁５行）

「しかしながら、審判請求人は、審査官殿は、正逆方向走査制御モジュール及びＶＤＤを公開している引用文献２、５と、電圧安定化モジュール及びＶＧＨを公開している引用文献６、７と、を単に列挙したに過ぎないと思料いたします。即ち、引用文献２、５が公開しているのは、いずれもＶＤＤ（本願請求項１の第１の定電圧電位に相当）が正逆方向走査制御モジュールにしか接続されていないことであって、『電圧安定化モジュール』を開示も教示もしていません。当然ながら、『前記第１の薄膜トランジスタのソースに接続される第１の定電圧電位、前記第３の薄膜トランジスタのソースに接続される第１の定電圧電位（正逆方向走査制御モジュールに接続される第１の定電圧電位）及び前記第５の薄膜トランジスタのゲートに接続される第１の定電圧電位（電圧安定化モジュールに接続される第１の定電圧電位）は、同一の定電圧電位である』についても開示や教示は一切ありません。また、引用文献６、７が公開しているのは、いずれもＶＧＨ（本願請求項１の第１の定電圧電位に相当）が電圧安定化モジュールにしか接続されていないことであり、引用文献６、７が公開する構成は、本願の明細書の段落［０００４］－［０００５］及び図１の従来の構成に相似しています。

このような状況下で、引用文献２、５と引用文献６、７を組み合わせたとしても、『前記第１の薄膜トランジスタのソースに接続される第１の定電圧電位、前記第３の薄膜トランジスタのソースに接続される第１の定電圧電位及び前記第５の薄膜トランジスタのゲートに接続される第１の定電圧電位は、同一の定電圧電位である』という技術的特徴を含む請求項１に係る発明を想到することはないと思料いたします。」

請求人の主張は、要約すると、引用文献２、５が公開しているのは、いずれもＶＤＤ（本願請求項１の第１の定電圧電位に相当）が正逆方向走査制御モジュールにしか接続されていないことであって、また引用文献６、７が公開しているのは、いずれもＶＧＨ（本願請求項１の第１の定電圧電位に相当）が電圧安定化モジュールにしか接続されていないことである、というものである。

しかしながら、引用発明に周知技術Ｂ、周知技術Ｃを適用し、その際、トランジスタをオンにするために必要とされる電圧を、同じ定電圧電位として、電源線を共用化することは、「イ 相違点２についての判断」や「ウ 相違点３についての判断」で検討したとおり、格別困難性があるものでない。

したがって、当該主張は採用できない。

（５） まとめ

以上のとおり、本件補正は、特許法１７条の２第６項で準用する同法１２６条７項の規定に違反するものであり、同法１５９条１項で読み替えて準用する同法５３条１項の規定により却下されるべきものである。

よって、上記補正の却下の決定の結論のとおり決定する。

第３ 本願発明

本件補正は上記第２において説示したとおり却下されたので、本願の請求項１に係る発明（以下「本願発明」という。）は、令和２年６月１５日にされた手続補正により補正された特許請求の範囲の請求項１に記載された次の事項により特定されるとおりのものと認める。

「 【請求項１】

カスケード接続された複数のＧＯＡユニットを含み、各ＧＯＡユニットはいずれも正逆方向走査制御モジュールと、前記正逆方向走査制御モジュールに電気的に接続された出力モジュールと、前記出力モジュールに電気的に接続されたプルダウンモジュールと、前記正逆方向走査制御モジュール、出力モジュール及びプルダウンモジュールにいずれも電気的に接続されたプルダウン制御モジュールとを含み、

ｎ及びｍはいずれも正の整数とし、第１段と最終段のＧＯＡユニット以外の第ｎ段のＧＯＡユニットにおいて、

前記正逆方向走査制御モジュールは、前段である第ｎ－１段のＧＯＡユニットのゲート走査駆動信号、次段である第ｎ＋１段のＧＯＡユニットのゲート走査駆動信号、及び第１の定電圧電位に接続され、前段である第ｎ－１段のＧＯＡユニットのゲート走査駆動信号又は次段である第ｎ＋１段のＧＯＡユニットのゲート走査駆動信号に基づいて、出力モジュールに第１の定電圧電位を出力し、さらに前記出力モジュールをオンに制御し、ＧＯＡ回路の正方向走査又は逆方向走査を実現し、

前記出力モジュールは、第ｎ段のＧＯＡユニットの作用期間に第ｎ段のＧＯＡユニットのゲート走査駆動信号を出力し、

前記プルダウンモジュールは、第ｎ段のＧＯＡユニットの非作用期間に前記第ｎ段のＧＯＡユニットのゲート走査駆動信号の電位をプルダウンし、

前記プルダウン制御モジュールは、第ｎ段のＧＯＡユニットの作用期間にプルダウンモジュールをオフにし、出力モジュールをオンに維持し、第ｎ段のＧＯＡユニットの非作用期間にプルダウンモジュールをオンにし、出力モジュールをオフにし、

前記正逆方向走査制御モジュールは、ゲートが前段である第ｎ－１段のＧＯＡユニットのゲート走査駆動信号に接続され、ソースが第１の定電圧電位に接続され、ドレインが第１のノードに電気的に接続された第１の薄膜トランジスタと、ゲートが次段である第ｎ＋１段のＧＯＡユニットのゲート走査駆動信号に接続され、ソースが第１の定電圧電位に接続され、ドレインが第１のノードに電気的に接続された第３の薄膜トランジスタとを含み、

前記ＧＯＡ回路は、さらに電圧安定化モジュールを含み、前記電圧安定化モジュールは、ゲートが第１の定電圧電位に接続され、ソースが第１のノードに電気的に接続され、ドレインが前記出力モジュールに電気的に接続された第５の薄膜トランジスタを含む、ことを特徴とするＧＯＡ回路。」

第４ 原査定における拒絶の理由

原査定の拒絶の理由のうち、理由３（進歩性）については、次のとおりである。

本願発明は、下記引用文献４に記載された発明、下記引用文献２に記載された周知技術及び下記引用文献７に記載された周知技術に基づいて、その優先日前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法２９条２項の規定により特許を受けることができない。

記

引用文献２．中国特許出願公開第１０４７６６５８４号明細書

引用文献４. 中国特許出願公開第１０４５７５４３６号明細書

引用文献７．中国特許出願公開第１０４８５１３８３号明細書

第５ 引用文献に記載された発明の認定等

引用文献４に記載された発明は、前記第２の３（２）アの「（イ） 引用発明の認定」において、引用発明として示したとおりであり、引用文献２に記載された周知技術は、前記第２の３（２）イの「（イ） 周知技術の認定」において周知技術Ａ、Ｂとして認定したとおりであり、引用文献７に記載された周知技術は、前記第２の３（２）ウの「（イ） 周知技術の認定」において周知技術Ｃとして認定したとおりである。

第６ 対比・判断

本願発明は、本願補正発明（前記第２の３の「（１） 本願補正発明」参照。）から、「前記第１の薄膜トランジスタのソースに接続される第１の定電圧電位、前記第３の薄膜トランジスタのソースに接続される第１の定電圧電位及び前記第５の薄膜トランジスタのゲートに接続される第１の定電圧電位は、同一の定電圧電位である」との限定を省いたものである。

そうすると、本願発明の発明特定事項を全て含み、さらに当該発明特定事項の一部を限定したものに相当する本願補正発明が、前記第２の３の「（４） 当審の判断」において説示したとおり、引用発明、周知技術Ａ～Ｃに基づいて当業者が容易に発明をすることができたものであるから、同様の理由により、本願発明も引用発明、周知技術Ａ～Ｃに基づいて当業者が容易に発明をすることができたものである。

第７ むすび

以上のとおり、本願発明は、引用発明、周知技術Ａ～Ｃに基づいて当業者が容易に発明をすることができたものであるから、特許法２９条２項の規定により特許を受けることができない。

したがって、他の請求項に係る発明について審理するまでもなく、本願は拒絶すべきものである。

よって、結論のとおり審決する。