特許拒絶査定不服審判
2017-013882
一体的ファラデーシールドを備えた多層電子構造体
- 審判番号
- 2017-013882
- 法域
- 特許
- 審判種別
- 拒絶査定不服審判(拒絶査定不服の審決)
- 出願番号
- 特願2012-213734外部サイト(J-PlatPat)へ移動します
- 請求日
- 2017年09月19日
- 審決日
- 2018年11月12日
- 公報発行日
- 2019年05月31日
- 結論
- 請求不成立
- 当事者
- 【請求人】ツーハイ アクセス セミコンダクター カンパニー リミテッド
- 【請求人代理人】▲吉▼川 俊雄
- 分類
- P18 .561-Z (H01L) / P18 .57 -Z (H01L) / P18 .121-Z (H01L)
- 根拠条文(結論部分から自動抽出・参考)
- 特許法29条2項
- 条文(本文から自動抽出・参考)
- 特許法第17条の2第3項、特許法第17条の2第5項第2号、特許法第17条の2第5項、特許法第29条第2項
- データ出所
- 審決公報(SGML)
事件の表示
特願2012-213734「一体的ファラデーシールドを備えた多層電子構造体」拒絶査定不服審判事件〔平成25年12月12日出願公開、特開2013-251520〕について、次のとおり審決する。
結論
【結 論】
本件審判の請求は、成り立たない。
理由
【理 由】
第1.手続の経緯
本願は、平成24年9月27日(パリ条約による優先権主張外国庁受理 2012年5月30日 米国)の出願であって、平成28年8月15日付けで拒絶理由が通知なされ、これに対し、同年11月4日に意見書が提出されるとともに手続補正がなされ、平成29年4月28日付けで拒絶査定がなされ、これに対し、同年9月19日に拒絶査定不服審判の請求がなされると同時に手続補正がなされた。
第2.平成29年9月19日にされた手続補正についての補正却下の決定
[補正の却下の決定の結論]
平成29年9月19日にされた手続補正(以下「本件補正」という。)を却下する。
[理由]
1.本件補正における特許請求の範囲の請求項1
平成29年9月19日にされた手続補正により、補正前の特許請求の範囲の請求項1について、
「【請求項1】
誘電材料内に封入される少なくとも1個の機能金属構成要素を含み、かつ外部電磁場からの干渉から前記少なくとも1個の機能金属構成要素をシールドするための、かつ前記少なくとも1個の機能金属構成要素からの電磁放出を防ぐための、前記誘電材料内に少なくとも1個のファラデーバリアを更に備える多層電子支持構造体であって、
前記少なくとも1個の機能金属構成要素が、上下に隣接するフィーチャ層を連結するビア柱を備え、前記ビア柱の層内に位置し、
前記ビア柱の直流抵抗は、前記少なくとも1個の機能金属構成要素の直流抵抗より低いことを特徴とする、多層電子支持構造体。」
とあったものが、
「【請求項1】
ポリマー誘電材料内に封入される複数の信号キャリア要素と前記信号キャリア要素にファラデーシールドを提供するための複数の面内ファラデーシールドバリアとを含み、電気メッキされたビア柱を含むビア柱の層と電気メッキされたフィーチャを含むフィーチャ層とが交互に配置される多層電子支持構造体であって、
少なくとも1個の前記信号キャリア要素が、上下に隣接する前記フィーチャ層を連結する前記ビア柱を備え、前記ビア柱の層内に位置し、
前記ビア柱の直流抵抗は、前記信号キャリア要素の直流抵抗より低く、
前記信号キャリア要素、及び前記面内ファラデーシールドバリアは、ラミネーション加工の前に、電気メッキによって同時に堆積されたことを特徴とする、多層電子支持構造体。」
と補正された。(下線は補正事項を示している。)
2.補正の適否
(1)補正事項
上記補正は、
ア.請求項1に記載された「誘電材料」について、「ポリマー誘電材料」と材料を限定するものである。
イ.請求項1に記載された「少なくとも1個の機能金属構成要素」について、個数を「複数」に限定し、さらに、機能金属構成要素の機能を「信号キャリア要素」に限定するものである。
ウ.請求項1に記載された「少なくとも1個のファラデーバリア」について、個数を「複数」に限定し、また、「面内ファラデーシールドバリア」と補正し、さらに、ファラデーバリア(補正後の「面内ファラデーシールドバリア」)が「外部電磁場からの干渉から前記少なくとも1個の機能金属構成要素をシールドするための、かつ前記少なくとも1個の機能金属構成要素からの電磁放出を防ぐため」のものであったのを、「前記信号キャリア要素にファラデーシールドを提供するため」のものと補正するものである。
エ.請求項1に記載された「多層電子支持構造体」について、「電気メッキされたビア柱を含むビア柱の層と電気メッキされたフィーチャを含むフィーチャ層とが交互に配置され」、さらに「前記信号キャリア要素、及び前記面内ファラデーシールドバリアは、ラミネーション加工の前に、電気メッキによって同時に堆積され」る構成を付加し限定するものである。
(2)新規事項について
上記「ウ.」の、「ファラデーバリア」を「面内ファラデーシールドバリア」と補正することについて検討する。
まず、願書に最初に添付した明細書、特許請求の範囲又は図面(以下、「当初明細書等」という。)には、シールドに関して「ファラデーシールド」、「ファラデーバリア」、「ファラデーケージ」なる記載が認められるが、これらは同一のシールドに関して用いられている(以下、まとめて「ファラデーシールド」という)。しかしながら、「面内ファラデーシールドバリア」に関しては記載されていない。
この点について審判請求人は、審判請求書において「(b)補正の内容及び根拠の明示」の「A)補正後請求項1について」の項において「面内ファラデーシールドバリア」に関して、「補正前に成されていた『ファラデーバリア』という要素を『面内ファラデーシールドバリア』という要素、即ち、図3における導体(301、303、307)のような、信号キャリア要素(302、304、305、306、308)にファラデーシールドを提供し、更に信号キャリア要素(302、304、305、306、308)と同一面内に配置される要素に限定したものです。」と主張している。
しかしながら、図3(及び段落【0058】)を参照すると、導体301、302、303、304、305、306、307、308が3層サブ回路(請求項1における「信号キャリア要素」)を形成することは記載されているが、導体301、303、307が、導体302、304、305、306、308にシールドを提供することは記載されていない。
したがって、上記主張は認められない。
よって、当初明細書等に、「面内ファラデーシールドバリア」が記載されているとはいえない。また、本願出願時の技術常識に照らしても、当初明細書等に記載されているのと同然であるということもできない。
したがって、本件補正における請求項1の補正は、当初明細書等に記載された事項、又は当初明細書等の記載から自明な事項であるとはいえないから、本件補正は、当初明細書等の全ての記載を総合することにより導かれる技術的事項との関係において、新たな技術事項を導入しないものであるとはいえず、特許法第17条の2第3項に規定に違反するものである。
(3)補正の目的要件について
上記「ア.」「イ.」及び上記「エ.」については、特許法第17条の2第5項第2号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
しかしながら、上記「ウ.」についての、「外部電磁場からの干渉から前記少なくとも1個の機能金属構成要素をシールドするための、かつ前記少なくとも1個の機能金属構成要素からの電磁放出を防ぐため」のものであったのを、「前記信号キャリア要素にファラデーシールドを提供するため」のものとする補正は、
前者では、ファラデーバリアが、外部電磁場からの干渉と金属構成要素からの電磁放出の両方のためのものであったものを、後者では、面内ファラデーシールドバリア(補正前の「ファラデーバリア」)が、外部電磁場からの干渉と金属構成要素からの電磁放出のいずれか一方のためのものをも含むとするものであるから、特許法第17条の2第5項第2号に掲げる特許請求の範囲の減縮(いわゆる限定的減縮)を目的とするものに該当するとはいえない。
また、第1号に掲げる請求項の削除、第3号に掲げる誤記の訂正、第4号に掲げる拒絶の理由に示す事項についてする明りょうでない記載の釈明のいずれを目的とするものにも該当しないことも明らかである。
よって、本件補正は、特許法第17条の2第5項の各号に掲げるいずれの目的とするものにも該当しない。
3.結語
したがって、本件補正は、特許法第17条の2第3項の規定に違反し、また、特許法第17条の2第5項の各号に掲げるいずれの事項を目的とするものにも該当せず、同法第159条第1項で読み替えて準用する同法第53条第1項の規定により却下すべきものである。
第3.本願発明について
1.本願発明
平成29年9月19日にされた手続補正は上記のとおり却下されたので、本願の請求項1ないし20に係る発明は、平成28年11月4日にされた手続補正により補正された特許請求の範囲の請求項1ないし20に記載された事項により特定されたものであるところ、請求項1に係る発明(以下、「本願発明」という)は、上記「第2.1.」に本件補正前の請求項1として記載した以下のとおりのものである。
「【請求項1】
誘電材料内に封入される少なくとも1個の機能金属構成要素を含み、かつ外部電磁場からの干渉から前記少なくとも1個の機能金属構成要素をシールドするための、かつ前記少なくとも1個の機能金属構成要素からの電磁放出を防ぐための、前記誘電材料内に少なくとも1個のファラデーバリアを更に備える多層電子支持構造体であって、
前記少なくとも1個の機能金属構成要素が、上下に隣接するフィーチャ層を連結するビア柱を備え、前記ビア柱の層内に位置し、
前記ビア柱の直流抵抗は、前記少なくとも1個の機能金属構成要素の直流抵抗より低いことを特徴とする、多層電子支持構造体。」
2.引用文献・引用発明
原査定の拒絶の理由において引用された、国際公開98/47331号(以下、「引用文献」という。)には、図面とともに以下の事項が記載されている。(下線部は、当審において付加した。)
ア.「技術分野
本発明は複数の配線層を有する配線基板に関し、特に電磁障害の小さな配線基板に関する。また生産性が高く、高密度実装に的した構造を有する配線基板に関する。
また本発明は配線基板の製造方法に関し、特に高密度実装に適した配線基板を高い生産性で製造することができる配線基板の製造方法に関する。
さらに本発明は半導体パッケージに関し、特に電磁障害が小さな半導体パッケージに関する。また集積度の高い半導体素子を搭載した半導体パッケージに関する。」(1頁4~13行)
イ.「(実施例2)
図3は本発明の配線基板の構成の別の例を概略的に示す断面図であり、図4、図5、図6は図3の配線基板の別の方向の断面構造を概略的に示す図である。図4では図3のBB方向の断面を、図5では図3のCC方向の断面を、図6では図5のDD方向の断面をそれぞれ概略的に示している。なお図3は図6のEE方向の断面構造に対応している。
この配線基板は、異なる配線層に形成された線路11Lと線路13Lとを導電性ピラー7Lにより層間接続するとともに、その周囲を導体層10S、14S、シールドパターン11S、12S、13Sおよび導電性ピラー7Sとによりシールドしたものである。(32頁末行~33頁9行)
ウ.「各配線層はプリプレグなどの絶縁層21により絶縁されており、導電性ピラー7L、7Sは絶縁層を貫通して各導体層の層間接続を行っている。つまり、線路11Lと線路13Lとは、絶縁層21を貫通して配設された導電性ピラー7Lとビアランド12Vとにより層間接続されている(図3、図4参照)。また導体層10Sと導体層14Sとは、導電性ピラー7Sとシールドパターン11S、12S、13Sとにより層間接続されている(図3、図5参照)。
本発明ではこのような構成を採用することにより、多層配線基板内で複数の配線層にわたって配設された線路についても効果的に遮蔽することができる。
また、線路11Lと線路13Lとの層間接続を行う導電性ピラー7Lとビアランド12Vからなる線路の伸長方向に対しては、シールドのための導電性ピラー12Sはその中心軸がほぼ平行になっている。このような配線基板の層間接続を行う線路の周囲を導電性ピラー7Sにより取り囲むことにより、配線基板の表面と平行な線路のみならず層間接続部も遮蔽することができるようになる。導電性ピラー7Lを用いて配線基板表面の半導体素子等の電子部品への接続端子への層間接続を行うとともに、この層間接続部の遮蔽を前述のように行うことにより、配線基板の線路を、搭載する電子部品の端子の近傍まで遮蔽することができる。したがって半導体パッケージ、MCM等の電磁障害を効果的に防止する ことができる。」(33頁10行~34頁4行)
エ.「産業上の利用可能性
以上説明したように、本発明の配線基板によれば配線基板の内層の配線層の線路の周囲を360°にわたって効果的にシールドすることができる。これにより、例えば線路からの不要な輻射に起因する悪影響が、配線基板内の他の線路、配線基板に搭載された電子部品、あるいは配線基板の外側へ及ぶのを防ぐことができる。また線路Lへの、これらの部分からの悪影響も排除することができる。 」(46頁11~17行)
オ.図3(注:図における「12L」は「12V」の誤記と認められる。)
カ.図4
キ.図5
上記引用文献の記載及び関連する図面には以下の事項が記載されている。
a.上記イ.、ウ.の記載及び、図3~5によれば、引用文献には、異なる配線層に形成された線路11Lと線路13Lとを導電性ピラー7Lとビアランド12Vにより層間接続された線路が、記載されている。
また、上記イ.には、配線基板が、上記線路と、その線路をシールドする、導体層10S、14S、シールドパターン11S、12S、13Sおよび導電性ピラー7Sとよりなるシールドからなる、ことが記載されている。
したがって、引用文献には、異なる配線層に形成された線路11Lと線路13Lとを導電性ピラー7Lと導電性ピラー7L間のビアランド12Vにより層間接続された線路と、その線路をシールドする、絶縁層21内の導体層10S、14S、シールドパターン11S、12S、13Sおよび導電性ピラー7Sとよりなるシールドと、からなる配線基板、が記載されているといえる。
b.上記ウ.には、各配線層はプリプレグなどの絶縁層21により絶縁されること、及び、線路11Lと線路13Lとは、絶縁層21を貫通して配設された導電性ピラー7Lとビアランド12Vとにより層間接続される、ことが記載されている。
また、図3~図5から、線路11Lと線路13Lの間の絶縁層中にビアランド12Vが配置されること、さらに、ピラー7Lは、絶縁層21を貫通して線路11Lとビアランド12V、ビアランド12Vと線路13L、を各々連結する、ことが読み取れる。
してみれば、引用文献には、上記線路は、プリプレグなどの絶縁層21により絶縁された線路11Lと線路13Lと、線路11Lと線路13Lの間の絶縁層中のビアランド12Vと、絶縁層21を貫通して線路11Lとビアランド12V、ビアランド12Vと線路13L、の各々を連結するピラー7Lとからなる、ことが記載されているといえる。
c.上記ウ.には、導電性ピラー7Sは絶縁層を貫通して各導体層の層間接続を行うこと、及び、導体層10Sと導体層14Sとは、導電性ピラー7Sとシールドパターン11S、12S、13Sとにより層間接続される、ことが記載されている。
また、図3~図5から、導体層10Sは線路11Lの上の絶縁層21中に配置され、導体層14Sは線路13Lの下の絶縁層21中に配置され、シールドパターン11Sは線路11Lと同じ層に配置され、シールドパターン12Sはビアランド12Vと同じ層に配置され、シールドパターン13Sは線路13Lと同じ層に配置され、ピラー7Sは絶縁層21を貫通して、導体層10Sとシールドパターン11S、シールドパターン11Sとシールドパターン12S、シールドパターン12Sとシールドパターン13S、シールドパターン13Sと導体層14S、を各々連結している、ことが読み取れる。
してみれば、引用文献には、上記シールドは、線路11Lの上の絶縁層21中に配置される導体層10Sと、線路13Lの下の絶縁層21中に配置される導体層14Sと、線路11Lと同じ層に配置されるシールドパターン11Sと、ビアランド12Vと同じ層に配置されるシールドパターン12Sと、線路13Lと同じ層に配置されるシールドパターン13Sと、絶縁層21を貫通して、導体層10Sとシールドパターン11S、シールドパターン11Sとシールドパターン12S、シールドパターン12Sとシールドパターン13S、シールドパターン13Sと導体層14S、の各々を連結するピラー7Sとからなる、ことが記載されているといえる。
d.上記エ.には、配線基板は、シールドが配線基板の内層の配線層の線路の周囲を360°にわたって効果的にシールドすることができ、線路からの不要な輻射に起因する悪影響が、配線基板内の他の線路、配線基板に搭載された電子部品、あるいは配線基板の外側へ及ぶのを防ぐことができ、また線路への、これらの部分からの悪影響も排除することができる、ことが記載されている。
以上総合すると、引用文献には、次の発明(以下、「引用発明」という。)が開示されていると認められる。
「異なる配線層に形成された線路11Lと線路13Lとを導電性ピラー7Lとビアランド12Vにより層間接続された線路と、その線路をシールドする導体層10S、14S、シールドパターン11S、12S、13Sおよび導電性ピラー7Sとよりなるシールドと、からなる配線基板において、
上記線路は、
プリプレグなどの絶縁層21により絶縁された線路11Lと線路13L と、
線路11Lと線路13Lの間の絶縁層中のビアランド12Vと、
絶縁層21を貫通して、線路11Lとビアランド12V、ビアランド1 2Vと線路13L、の各々を連結するピラー7Lとからなり、
上記シールドは、
線路11Lの上の絶縁層21中に配置される導体層10Sと、
線路13Lの下の絶縁層21中に配置される導体層14Sと、
線路11Lと同じ層に配置されるシールドパターン11Sと、
ビアランド12Vと同じ層に配置されるシールドパターン12Sと、
線路13Lと同じ層に配置されるシールドパターン13Sと、
絶縁層21を貫通して、導体層10Sとシールドパターン11S、シー ルドパターン11Sとシールドパターン12S、シールドパターン12 Sとシールドパターン13S、シールドパターン13Sと導体層14S 、の各々を連結するピラー7Sとからなっており、
上記シールドが配線基板の内層の配線層の上記線路の周囲を360°にわたって効果的にシールドすることができ、上記線路からの不要な輻射に起因する悪影響が、配線基板内の他の線路、配線基板に搭載された電子部品、あるいは配線基板の外側へ及ぶのを防ぐことができ、また、上記線路への、これらの部分からの悪影響も排除することができる、
配線基板。」
3.対比・判断
本願発明と引用発明とを対比する。
ア.配線基板における絶縁層を誘電材料で構成することは技術常識であるから、引用発明の「絶縁層21」は、本願発明の「誘電材料」に相当する。
また、引用発明の「線路」は、電流のための線路であって金属から構成されていることは明らかである。また、線路11Lと線路13Lとはプリプレグなどの絶縁層21により絶縁され、導電性ピラー7Sは絶縁層21を貫通するものであって、ビアランド12Vは絶縁層21中にあるものである。
したがって、引用発明の「線路」を構成する「プリプレグなどの絶縁層21により絶縁された線路11Lと線路13L」、「線路11Lと線路13Lの間の絶縁層中のビアランド12V」、「絶縁層21を貫通して、線路11Lとビアランド12V、ビアランド12Vと線路13L、の各々を連結するピラー7L」は、本願発明の「誘電材料内に封入される少なくとも1個の機能金属構成要素」に相当する。
イ.引用発明の「シールド」は、導体である導体層10S、14S、シールドパターン11S、12S、13Sおよび導電性ピラー7Sによって、線路を構成する線路11L、線路13L、ビアランド12V、ピラー7Lの周囲を360°にわたってシールドしており、導体によって線路を囲っているものと認められ、いわゆるファラデーバリアといえる。
また、引用発明のシールドを構成する「導体層10S、14S、シールドパターン11S、12S、13Sおよび導電性ピラー7S」は、絶縁層内にあり、また、シールドは線路からの不要な輻射に起因する悪影響が、配線基板内の他の線路、配線基板に搭載された電子部品、あるいは配線基板の外側へ及ぶのを防ぐことができ、また線路Lへの、これらの部分からの悪影響も排除することができるものである。
したがって、引用発明の「その線路をシールドする絶縁層21内の導体層10S、14S、シールドパターン11S、12S、13Sおよび導電性ピラー7Sとによりなるシールド」は、本願発明の「外部電磁場からの干渉から前記少なくとも1個の機能金属構成要素をシールドするための、かつ前記少なくとも1個の機能金属構成要素からの電磁放出を防ぐための、前記誘電材料内に少なくとも1個のファラデーバリア」に相当する。
ウ.引用発明の「配線基板」は、異なる層からなる線路とシールドからなり、多層の配線基板と認められ、また、配線基板は電子部品を支持する構造体といえるから、本願発明の「多層電子支持構造体」に相当する
したがって、引用発明の「異なる配線層に形成された線路11Lと線路13Lとを導電性ピラー7Lとビアランド12Vにより層間接続された線路と、その線路をシールドする、絶縁層21内の導体層10S、14S、シールドパターン11S、12S、13Sおよび導電性ピラー7Sとよりなるシールドからなる、配線基板」は、本願発明の「誘電材料内に封入される少なくとも1個の機能金属構成要素を含み、かつ外部電磁場からの干渉から前記少なくとも1個の機能金属構成要素をシールドするための、かつ前記少なくとも1個の機能金属構成要素からの電磁放出を防ぐための、前記誘電材料内に少なくとも1個のファラデーバリアを更に備える多層電子支持構造体」に相当する。
エ.また、引用発明の線路の「ピラー7L」は、本願発明の「ビア柱」に相当する。
そして、引用発明において「線路11L」と「ビアランド12V」、「ビアランド12V」と「線路13L」は、上下に隣接し、「ピラー7L」で連結しているといえるから、引用発明の線路における「線路11L」、「ビアランド12V」、「線路13L」は、本願発明の「フィーチャ層」に相当し、また、「ピラー7L」が、「ピラー7L」がある層内にあることは明らかである。
したがって、引用発明の「上記線路は、プリプレグなどの絶縁層21により絶縁された線路11Lと線路13Lと、線路11Lと線路13Lの間の絶縁層中のビアランド12Vと、絶縁層21を貫通して、線路11Lとビアランド12V、ビアランド12Vと線路13L、の各々を連結するピラー7Lとからな」ることは、本願発明の「前記少なくとも1個の機能金属構成要素が、上下に隣接するフィーチャ層を連結するビア柱を備え、前記ビア柱の層内に位置する」に相当する。
但し、本願発明では、「前記ビア柱の直流抵抗は、前記少なくとも1個の機能金属構成要素の直流抵抗より低い」ものであるの対して、引用発明では、「ピラー7L」に関してその旨の特定がされていない点で相違する。
したがって、本願発明と引用発明は、以下の点で一致ないし相違する。
(一致点)
「誘電材料内に封入される少なくとも1個の機能金属構成要素を含み、かつ外部電磁場からの干渉から前記少なくとも1個の機能金属構成要素をシールドするための、かつ前記少なくとも1個の機能金属構成要素からの電磁放出を防ぐための、前記誘電材料内に少なくとも1個のファラデーバリアを更に備える多層電子支持構造体であって、
前記少なくとも1個の機能金属構成要素が、上下に隣接するフィーチャ層を連結するビア柱を備え、前記ビア柱の層内に位置する、
多層電子支持構造体。」
(相違点)
本願発明では、「前記ビア柱の直流抵抗は、前記少なくとも1個の機能金属構成要素の直流抵抗より低い」ものであるの対して、引用発明では、その旨の特定がされていない点。
以下、上記相違点について検討する。
多層基板における、線路、ピラーの抵抗をどのように設定するかは設計的事項に過ぎない。
そして、層間接続を行う際に、層間接続部分の抵抗が低い方が層間での伝送損失等を減らせるのは明らかである。
してみれば、引用発明において層間接続部分の抵抗を低くするために、線路11Lと線路13Lとの層間接続部分であるピラーの抵抗を線路11Lと線路13Lより低く設定することで、本願発明における相違点の構成とすることは、当業者が容易に想到し得たことである。
そして、本願発明の効果も、引用発明から当業者が予測できる範囲のものである。
したがって、本願発明は、上記引用文献に記載された発明に基づいて当業者が容易に発明できたものである。
4.むすび
以上のとおり、本願発明は、上記引用文献に記載された発明に基づいて当業者が容易に発明をすることができたものと認められるから、特許法第29条第2項の規定により特許を受けることができない。
よって、結論のとおり審決する。
審決本文(J-PlatPat)
J-PlatPatの審決検索トップを開きます。番号入力で「審判番号」を選び、下の番号を貼り付けて検索してください。
J-PlatPat 審決検索を開く
2017-013882