2022-019314

第１ 手続の経緯

本願は、２０１７年（平成２９年）１２月１４日（パリ条約による優先権主張外国庁受理 ２０１６年１２月１５日 米国）を国際出願日とする出願であって、その手続の経緯は以下のとおりである。

第２ 原査定の概要

原査定（令和４年７月２６日付け拒絶査定）の概要は、次のとおりである。

１ 理由１

（新規性）本願請求項１～３，６，８～１２，１５，１８～１９に係る発明は、その出願前に日本国内又は外国において、頒布された以下の引用文献１に記載された発明であるから、特許法第２９条第１項第３号に該当し、特許を受けることができない。

２ 理由２

（進歩性）本願請求項１～２０に係る発明は、以下の引用文献１～６（当審注：引用文献２～６のいずれかは一部の請求項に対しては引用されていない。）に記載された発明に基づいて、その発明の属する技術の分野における通常の知識を有する者（以下「当業者」という。）が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。

第３ 本願発明

本願請求項１～８に係る発明（以下、それぞれ「本願発明１」～「本願発明８」という。）は、令和４年１１月３０日に提出された手続補正書により補正された特許請求の範囲の請求項１～８に記載された事項により特定される発明であり、本願発明１は次のとおりの発明である。

「【請求項１】

複数の集積回路（ＩＣ）用の配電ネットワークを含む、配電のための装置であって、

前記配電ネットワークは、複数の重なり合う電源／グランド（ＰＧ）プレーンセグメントと、１つ又は複数の重なり合わないＰＧ（ｎｏ－ＰＧ）プレーンセグメントと、を含み、

それぞれの重なり合うＰＧプレーンセグメントは、少なくとも１つのｎｏ－ＰＧプレーンセグメントによって、別の重なり合うＰＧプレーンセグメントから分離されており、

前記１つ又は複数のｎｏ－ＰＧプレーンセグメントのそれぞれは、電源（Ｐ）プレーンセグメント、グランド（Ｇ）プレーンセグメント、多層電源（Ｐ）プレーンセグメント、又は多層グランド（Ｇ）プレーンセグメント、の少なくとも１つであり、

前記多層電源（Ｐ）プレーンセグメントは、何れのＰＧプレーンのグランド基準も有さず、前記多層グランド（Ｇ）プレーンセグメントは、何れのＰＧプレーンの電源基準も有さない、装置。」

なお、本願発明２～８は、本願発明１を減縮した発明である。

第４ 引用文献の記載、引用発明等

１ 引用文献１、引用発明

（１）原査定の拒絶の理由にて引用された引用文献１には、図面とともに、次の記載がある（下線は当審による。以下同様。）。

「【００１７】図１は本発明の多層配線基板に係る積層配線体の実施の形態の一例を示す分解平面図であり、同図（ａ）は第１の絶縁層の、（ｂ）は第２の絶縁層の、（ｃ）は第３の絶縁層の平面図をそれぞれ示している。また、図２はこれらを積層して成る積層配線体から成る本発明の多層配線基板の実施の形態の一例を示す透視平面図であり、図３はそのＡ?Ｂ線断面図である。

【００１８】これらの図において、Ｉ１～Ｉ４はそれぞれ第１～第４の絶縁層であり、Ｌ１～Ｌ３はそれぞれ第１～第３の絶縁層Ｉ１～Ｉ３の上面に略平行に配設された第１～第３の平行配線群、Ｓ１～Ｓ３はそれぞれ第１～第３の平行配線群Ｌ１～Ｌ３中の信号配線、ＳＰ１は互いに隣接する２本の信号配線Ｓ１から成る第１の平行配線群Ｌ１中の信号配線対、Ｇ１～Ｇ３はそれぞれ第１～第３の平行配線群Ｌ１～Ｌ３中の接地配線、Ｐ１～Ｐ３はそれぞれ第１～第３の平行配線群Ｌ１～Ｌ３中の電源配線、Ｔは第１～第３の平行配線群Ｌ１～Ｌ３の少なくとも２つの平行配線群を所定の箇所で電気的に接続する貫通導体群である。これらにより本発明の多層配線基板に係る積層配線体が構成されている。

【００１９】なお、同じ平面に配設された複数の信号配線Ｓ１～Ｓ３はそれぞれ異なる信号を伝送するものとしてもよく、同じ平面に配設された複数の電源配線Ｐ１～Ｐ３はそれぞれ異なる電源を供給するものとしてもよい。また、信号配線対ＳＰ１は２本の信号配線によって差動回路を構成するようにすることが好ましいが、２本の信号配線で同じ信号を伝送するようにしてもよい。また、信号配線対ＳＰ１は複数設けてもよく、第２および第３の平行配線群Ｌ２・Ｌ３中にも同様の信号配線対を設けてもよい。

【００２０】このような本発明の多層配線基板には、例えばその表面にＭＰＵ（Micro Processing Unit）・ＡＳＩＣ（Application Specific Integrated Circuit）・ＤＳＰ（Digital Signal Processor）のような半導体素子等の電子部品が搭載される。そして、半導体素子収納用パッケージ等の電子部品収納用パッケージや電子部品搭載用基板、多数の半導体集積回路素子が搭載されるいわゆるマルチチップモジュールやマルチチップパッケージ、あるいはマザーボード等として使用される。これらの電子部品は、例えばいわゆるバンプ電極によりこの多層配線基板の表面に実装されて、あるいは接着剤・ろう材等により搭載部に取着されるとともにボンディングワイヤ等を介して、貫通導体等により例えば第２の平行配線群Ｌ２と電気的に接続される。なお、外部電気回路との接続部ならびに搭載される半導体素子等の電子部品との接続部は図示していない。」

「【図１】

［図：0001404448000001.jpg］

【図２】

［図：0001404448000002.jpg］

【図３】

［図：0001404448000003.jpg］

」

（２）段落【００１８】の記載から、積層配線体は、第１～第４の絶縁層Ｉ１～Ｉ４と、それぞれ第１～第３の絶縁層Ｉ１～Ｉ３の上面に略平行に配設された第１～第３の平行配線群Ｌ１～Ｌ３中の信号配線Ｓ１～Ｓ３、接地配線Ｇ１～Ｇ３及び電源配線Ｐ１～Ｐ３と、互いに隣接する２本の信号配線Ｓ１から成る第１の平行配線群Ｌ１中の信号配線対ＳＰ１と、第１～第３の平行配線群Ｌ１～Ｌ３の少なくとも２つの平行配線群を所定の箇所で電気的に接続する貫通導体群Ｔとにより構成されるものであるといえる。

（３）上記（１）、（２）から、引用文献１には、次の発明（以下「引用発明」という。）が記載されていると認められる。

「第１～第４の絶縁層Ｉ１～Ｉ４と、

それぞれ第１～第３の絶縁層Ｉ１～Ｉ３の上面に略平行に配設された第１～第３の平行配線群Ｌ１～Ｌ３中の信号配線Ｓ１～Ｓ３、接地配線Ｇ１～Ｇ３及び電源配線Ｐ１～Ｐ３と、

互いに隣接する２本の信号配線Ｓ１から成る第１の平行配線群Ｌ１中の信号配線対ＳＰ１と、

第１～第３の平行配線群Ｌ１～Ｌ３の少なくとも２つの平行配線群を所定の箇所で電気的に接続する貫通導体群Ｔとにより構成され、

表面に電子部品が搭載され、多数の半導体集積回路素子が搭載されるいわゆるマルチチップモジュールとして使用される、多層配線基板。」

２ 引用文献２

原査定の拒絶の理由にて引用された引用文献２には、図面とともに、次の記載がある。

「【００４２】図４において、スタック３０の底部から頂部へ向かって、基板（図面を簡単にするため、図示しない）上に形成された、４つのセラミック誘電体層３３，３５，３７，３９がある。各誘電体層のベースに形成された導体ラインがあるが、この場合、導体ライン（１つの層内で、交互する電源ラインおよびグランドラインである）は、交互する層内にＹ軸に平行に、またはＸ軸に平行に配向されており、導体ラインは誘電体層の底部に平行に延びている。

【００４３】図４において、上側誘電体層３９のベースには、４本の平行な導体ライン３８Ａ，３８Ｂ，３９Ｃ，３８Ｄがあり、これら導体ラインは、Ｙ軸に平行に延びており、２本のグランドライン３８Ｂ，３８Ｄは、２本の電源／電圧ライン３８Ａ，３８Ｃと交互に配列されている。次の誘電体層３７のベースには、４本の平行な導体ライン３６Ａ，３６Ｂ，３６Ｃ，３６Ｄがあり、これら導体ラインは、Ｘ軸に平行に延びており、グランドライン３６Ａ，３６Ｃは、２本の電源／電圧ライン３６Ｂ，３６Ｄと交互に配列されている。

【００４４】電源／電圧ライン３６Ｂ，３６Ｄは、電源バイア４０Ａ，４０Ｃ，４０Ｂ，４０Ｄによって、電源／電圧ライン３８Ａ，３８Ｃに接続されている。グランドライン３６Ａ，３６Ｃは、グランドライン３６Ａ，３６Ｃからそれぞれグランドライン３８Ｂに達するグランドバイア４２Ａ，４２Ｃによって、およびグランドライン３６Ａ，３６Ｃからそれぞれグランドライン３８Ｄに達するグランドバイア４２Ｄ，４２Ｂによって、グランドライン３８Ｂ，３８Ｄに接続されている。Ｚ軸に平行なバイアホールは、ドリリングまたはパンチングにより穴あけされて、最終スタック３０に導電バイアを形成する導電材料で充てんされる。

【００４５】このように、従来の１つの標準メッシュプレーンは、２つの共面金属層で置き換えられている。これら共面金属層は、第１の層上でＹ軸方向に配向された電源／電圧ライン３８Ａ／３８Ｃおよびグランドライン３８Ｂ／３８Ｄと、第２の層上でＸ軸方向に配向された電源／電圧ライン３６Ｂ／３６Ｄおよびグランドライン３６Ａ，３６Ｃを有し、電気的短絡を阻止する誘電体材料の層３７が介在されている。この誘電体材料に穴あけされた垂直電源／電圧バイア４０Ａ，４０Ｂ，４０Ｃ，４０Ｄおよび垂直グランドバイア４２Ａ，４２Ｂ，４２Ｃ，４２Ｄは、直交する電圧およびグランド・メッシュまたはバスラインの２つの別個の組を電気的に相互接続する。電圧およびグランド・バスラインの水平Ｘ軸およびＹ軸のピッチに比べて、垂直バイアが比較的短いならば、このＰＶＤ構造の電圧（またはグランド）バスラインの直交組は、従来の標準メッシュ電圧（またはグランド）プレーンに実質的に電気的に等価であるが、従来の標準メッシュ電圧（またはグランド）プレーンとは、位相幾何学的に異なっている。

【００４６】図４～図６の本発明に基づく集積化メッシュまたはバスラインＰＶＤキャリアは、ＤＣ電流およびＡＣ電流に対する低インピーダンスの通常の要件を有する完全な電源配布システムを形成する。」

「【図４】

［図：0001404448000004.jpg］

【図５】

［図：0001404448000005.jpg］

【図６】

［図：0001404448000006.jpg］

」

３ 引用文献３

原査定の拒絶の理由にて引用された引用文献３には、図面とともに、次の記載がある。

「【００２５】

（第１の実施の形態）

図１に示されるように、本発明の第１の実施の形態による多層基板１０は、絶縁体（即ち、誘電体）とパターンとをウエハース状に積み重ねて形成されている。パターンは、例えばビアホールによって電気的に互いに接続されている。多層基板１０は、ＰＣ等の電子機器（図示せず）に搭載されて使用される。

【００２６】

本実施の形態による多層基板１０は、上述のパターンとして、１つの電源層１００、１つのグラウンド層２００及び１つの信号層３００を備えている。但し、多層基板１０は、例えば複数の電源層１００を備えていてもよいし、複数のグラウンド層２００を備えていてもよい。多層基板１０が複数の電源層１００を備えている場合、複数の電源層１００は互いに接続されていてもよい。換言すれば、多層基板１０は、少なくとも１つの電源層１００と、少なくとも１つのグラウンド層２００とを備えていればよい。

【００２７】

多層基板１０の内層プレーンである電源層１００には、基幹電源（図示せず）から電源が供給される。多層基板１０の表層である信号層３００には、ＩＣ（Integrated Circuit）チップ（電子部品）３１０等の様々な電子部品が搭載されている。電子部品３１０は、ビアホールを経由して電源層１００及び（多層基板１０の内層プレーンである）グラウンド層２００と接続されており、これにより、電源層１００に供給された電源は電子部品３１０に供給される。」

「【図１】

［図：0001404448000007.jpg］

」

４ 引用文献４

原査定の拒絶の理由にて引用された引用文献４には、図面とともに、次の記載がある。

「【００１５】

図１は、本実施の形態における電子機器設計支援装置１０１の構成を示す構成図である。同図に示す電子機器設計支援装置１０１は、電源層と、グラウンド層と、電源層及びグラウンド層を貫通する構造の差動配線を構成する差動ビアとを有する多層プリント基板の設計を支援する装置であり、プリント基板レイアウト情報入力部（以下、「レイアウト情報入力部」）１０２と、層構成＆信号配線レイアウト抽出部（以下、「レイアウト抽出部」）１０３と、差動配線ペア情報入力部１０４とを備える。

【００１６】

レイアウト情報入力部１０２には、設計対象の電子機器を構成する多層プリント基板のレイアウト情報が入力される。レイアウト抽出部１０３は、入力されたプリント基板のレイアウト情報から層構成の情報と信号配線に関係するレイアウトを抽出する。差動配線ペア情報入力部１０４は、プリント基板の配線レイアウトからペアを構成する差動配線情報を入力する。」

【００１７】

上記構成に加え、電子機器設計支援装置１０１は、差動ビア情報抽出部１０５と、放射電界強度増加量算出条件判断部（以下、「条件判断部」）１０６と、放射強度増加量算出部（以下、「算出部」）１０８と、放射強度増加量算出用近似式データベース部（以下、近似式データベース部）１０７と、最大放射強度増加量出力部（以下、「出力部」）１０９とを備える。

【００１８】

差動ビア情報抽出部１０５は、プリント基板の差動配線ペア情報が入力された差動配線レイアウトから、内層の電源層及びグラウンド層を貫く差動ビアを検索し、その位置情報を抽出する。条件判断部１０６は、抽出された差動ビアの位置情報とその周囲の層構成情報から放射電界強度増加量を算出するための条件を判断する。近似式データベース部１０７には、差動ビア間の相対距離（以下、「差動ビア間相対距離」）と、電源層及びグラウンド層間の距離（以下、「電源層?グラウンド層間距離」）とから放射電界強度増加量を算出するための関係近似式および定数（係数）が格納されている。算出部１０８は、近似式データベース部１０７の関係近似式および定数を用いて、差動ビアが引き起こす電源層及びグラウンド層間の共振による不要電磁放射の最大増加量を算出する。出力部１０９は、算出部１０８により算出された値を表示及び印刷などにより出力する。」

「【００２７】

すなわち、電子機器設計支援装置１０１が起動すると、まず、多層プリント基板のレイアウト情報が入力されるのを待つ待機状態となる。レイアウト情報は、例えば、電源層やグラウンド層の構造、ＬＳＩやＩＣなどの電子デバイスとデカップリングコンデンサなどの部品の搭載位置などのプリント基板のレイアウトに関するデータである。なお、対象となるプリント基板においては、多層構造のいずれかの層に基板平面と平行な状態の電源層とグラウンド層が少なくとも１対以上備えられている。さらに、相互に重ねたときの電源層とグラウンド層のサイズ（基板上からみて、重なる部分のサイズ）は、周波数帯域３０ＭＨｚ?１ＧＨｚ内に少なくとも１つ以上の共振周波数が存在する大きさである。

【００２８】

上記のような多層プリント基板のレイアウト情報が、操作者（設計者）の操作によりレイアウト情報入力部１０２に入力される（ステップＳｔ１）。そうすると、入力されたデータの中で設計対象の一部である配線レイアウト情報が、レイアウト抽出部１０３に出力される。」

「【図１】

［図：0001404448000008.jpg］

」

５ 引用文献５

原査定の拒絶の理由にて引用された引用文献５には、図面とともに、次の記載がある。

「[0107] （第２の実施の形態）

図９は、本開示の第２の実施の形態に係る半導体装置２の一部を拡大して表したものであり、具体的には、チップ配設領域２０Ａ内の三本の第１配線１５１および三本の第２配線１５２の平面構成を表している。なお、図９の上面図では、わかりやすくするために半導体チップ１０およびアンダーフィル樹脂４０を省略している。

[0108] 本実施の形態は、複数の第１配線１５１および複数の第２配線１５２を斜め方向ＤＳの直線とするようにしたものである。このことを除いては、この半導体装置２は、上記第１の実施の形態の半導体装置１と同様の構成、作用および効果を有している。よって、対応する構成要素には同一の符号を付して説明する。

[0109] 一般的に、パッケージ基板２０上に銅（Ｃｕ）よりなる配線１５０を設ける場合、隣接する配線１５０間のスペースで制約が生じる。本実施の形態では、複数の第１配線１５１および複数の第２配線１５２を直線とし、複数の第１電極１３１および複数の第２電極１３２を直線状に結線することによって、第１配線１５１と第２配線１５２との距離ｄ１５０を一定に保ったままで、はんだを含む電極１３０間のピッチを最短化することが可能となる。

[0110] このように本実施の形態では、複数の第１配線１５１および複数の第２配線１５２を直線とするようにしたので、第１電極１３１および第２電極１３２を市松配置としながら、第１配線１５１と第２配線１５２との距離ｄ１５０を一定にすることが可能となる。また、このことにより、パッケージ基板１０製造時の配線１５０の加工が容易となり、歩留が向上すると共に、配線１５０の幅を広くとることが可能となる。

[0111] また、複数の第１電極１３１および複数の第２電極１３２を、チップ本体１０の中央部に、行方向Ｘおよび列方向Ｙの両方に交互に配置（市松配置）することによって、半導体チップ１０側の電源設計を容易にすることが可能となる。

[0112] 更に、一般的にパッケージ基板２０上の配線１５０を形成する際には、配線１５０間の距離ｄ１５０の最小値が加工精度から定められている。よって、第１配線１５１および第２配線１５２が直線であれば、はんだを含む電極１３０間の距離ｄ１３０は配線１５０間の距離ｄ１５０よりも大きいために、配線１５０の幅を太くすることが可能である。露出した配線１５１の側面５４にもはんだ層３２が覆うように、配線１５０の幅を太くすることによって、パッケージ基板２０上の配線１５０でのＩＲドロップをできる限り抑えて、より接合部の強度に優れたフリップチップ型の半導体装置２を実現することが可能となる。」

「[図９]

［図：0001404448000009.jpg］

」

６ 引用文献６

原査定の拒絶の理由にて引用された引用文献６には、図面とともに、次の記載がある。

「[0017] The present invention provides an interconnection medium wherein the number of interconnect layers is reduced while the low inductance power distribution characteristics of parallel power and ground planes, as well as the high wiring density for signal interconnect wires characteristic of photolithographic fabrication techniques are retained.

[0018] To that end, the present invention inventively combines aspects of mesh planes and interdigitation to create what is referred to herein as dual offset mesh planes or an interconnected mesh power system. The word dual denotes the provision of both power and ground planes. The word offset denotes the appearance of conductive regions of one electrical plane on two different interconnect layers.

[0019] As explained below, in a single offset mesh plane, all X direction conductors are carried on a first metal layer, and all Y direction conductors are carried on a second metal layer. At each point where these conductive regions overlie one another, they can be interconnected by means of a conducting hole or via through the dielectric separating the two metal layers. These conductive regions thus can define one electrical plane. Another plane can be incorporated into the structure by interdigitating in both metal levels a conductive region of opposite polarity between every conductor region of the first plane, and similarly connecting the overlying regions with vias to provide two offset mesh planes. Thus, the two metal levels can contain the electrical equivalent of two mesh planes, with the critically important topological feature that all conductive regions (i.e., conductors) lying in a given metal layer run in the same direction.

[0020] These features allow signal conductors to be effectively woven into a fabric of power and ground conductors. During the design process, when a signal path must be included between two points, the designer can determine the necessary X and Y conductors which must be included in the signal path and then isolate portions of the power and/or ground conductors on the metal layers necessary to provide a signal path. Of course, this process can be automated---specifically, computer-implemented-with the use of a computer aided design (CAD) system.」

（当審訳：[0017]本発明は、フォトリソグラフィー製作技術の信号相互接続配線のための高い配線密度とともに、平行電源プレーン及び接地プレーンの低インダクタンス電力分配特性を共に保持しつつ、相互接続層の数を減少させた相互接続媒体を提供する。

[0018]この目的のために、本発明は、デュアルオフセットメッシュプレーンまたは相互結合メッシュパワーシステムと呼ばれるものを創作するため、本発明は、メッシュプレーンと相互組合せの考え方を結合する。ここで、用語「デュアル」は、電源及び接地プレーンの両方の導入を表す。用語「オフセット」は、２つの異なる相互接続層における１つの電気的プレーンの導電性領域の出現を表す。

[0019]以下に説明するように、シングルオフセットメッシュプレーンにおいては、全てのＸ方向導電体が第一金属層上に搭載され、全てのＹ方向導電体が第２金属層上に搭載される。これらの導電性領域が互いに重なる場所の各点で、導電性のホール又はビアを用いて、２つの金属層を分離する誘電体を介して相互接続され得る。これらの導電性領域は、1つの電気的プレーンを画定し得る。別のプレーンは、第１のプレーンの各導電領域間において逆極性の導電性領域を両方の金属レベルで交差し、２つのオフセットメッシュプレーンを提供するために同様に重畳領域をビアで接続することによって、構造体に組み込むことができる。このようにして、２つの金属が、与えられた金属層に存在する全ての導電性領域(すなわち、導体)が同じ方向に走る決定的に重要なトポロジ的特徴を備えた、２つのメッシュプレーンとの電気的等価性を有することがでる。

[0020]これらの特徴は、信号導体が電源及び接地導体の組織内に織り込まれることを可能にする。設計過程において、信号経路が２点間に含まれなければならない場合、設計者は、信号経路に含まれなければならない必要なＸ及びＹ導電体を決定することができ、その後、信号経路の設定に必要な金属層上の電源及び／又は接地導体を絶縁することができる。もちろん、この過程は自動化され得るものであり、特に、計算機支援設計（ＣＡＤ）システムを用いてコンピュータ実装化され得る。）

第５ 対比・判断

１ 本願発明１について

（１）対比

ア 本願発明１と引用発明とを対比すると、次のことがいえる。

（ア）引用発明の「多層配線基板」は、「接地配線Ｇ１～Ｇ３」、「電源配線Ｐ１～Ｐ３」等を含み、「表面に電子部品が搭載され、多数の半導体集積回路素子が搭載されるいわゆるマルチチップモジュールとして使用される」ものであり、ここで、「電源配線Ｐ１～Ｐ３」等が「半導体集積回路素子」への配電のためのものであることは明らかであるから、「接地配線Ｇ１～Ｇ３」及び「電源配線Ｐ１～Ｐ３」が、「多数」の「半導体集積回路素子」用の配電のためのネットワークとして機能するといえる。

そして、引用発明の「半導体集積回路素子」は、本願発明１の「集積回路（ＩＣ）」に相当し、引用発明の「接地配線Ｇ１～Ｇ３」及び「電源配線Ｐ１～Ｐ３」は、本願発明１の「配電ネットワーク」に相当する。

以上から、引用発明の「多層配線基板」は、後述する相違点を除き、本願発明１の「複数の集積回路（ＩＣ）用の配電ネットワークを含む、配電のための装置」に相当する。

（イ）引用発明の「多層配線基板」は、「第１～第３の絶縁層Ｉ１～Ｉ３」が積層され、「第１～第３の絶縁層Ｉ１～Ｉ３の上面に略平行に配設された第１～第３の平行配線群Ｌ１～Ｌ３中」の「接地配線Ｇ１～Ｇ３及び電源配線Ｐ１～Ｐ３」が、「第１～第３の絶縁層Ｉ１～Ｉ３」の各層に配設されたものであるといえる。

また、引用文献１の図１～３から見て取れる事項も考慮すると、引用発明の「接地配線Ｇ１～Ｇ３」及び「電源配線Ｐ１～Ｐ３」は、「接地配線Ｇ１～Ｇ３」のいずれかの導体と「電源配線Ｐ１～Ｐ３」のいずれかの導体とが重なり合うセグメント（導体同士が交差する箇所）と、「接地配線Ｇ１～Ｇ３」のいずれかの導体と「電源配線Ｐ１～Ｐ３」のいずれかの導体とが互いに重なり合わないセグメントとを、それぞれ複数含み、複数の前者のセグメントのうちのいずれか２つは、（絶縁層Ｉ１～Ｉ３のみが存在するセグメントによって）互いに分離されているといえる。

そして、引用発明における「接地配線Ｇ１～Ｇ３」のいずれかの導体と「電源配線Ｐ１～Ｐ３」のいずれかの導体とが重なり合う複数のセグメントと、本願発明１の「複数の重なり合う電源／グランド（ＰＧ）プレーンセグメント」とは、「複数の重なり合う電源／グランド（ＰＧ）導体セグメント」である点で共通する。

また、引用発明における「接地配線Ｇ１～Ｇ３」のいずれかの導体と「電源配線Ｐ１～Ｐ３」のいずれかの導体とが互いに重なり合わない複数のセグメントと、本願発明１の「１つ又は複数の重なり合わないＰＧ（ｎｏ－ＰＧ）プレーンセグメント」とは、「複数の重なり合わないＰＧ（ｎｏ－ＰＧ）導体セグメント」である点で共通し、個数が「複数」であることは、「１つ又は複数」に含まれる。

以上の点について、上記（ア）を踏まえると、引用発明において、「第１～第３の絶縁層Ｉ１～Ｉ３」が積層され、「第１～第３の絶縁層Ｉ１～Ｉ３の上面に略平行に配設された第１～第３の平行配線群Ｌ１～Ｌ３中」の「接地配線Ｇ１～Ｇ３及び電源配線Ｐ１～Ｐ３」が、「第１～第３の絶縁層Ｉ１～Ｉ３」の各層に配設されていることと、本願発明１の

「前記配電ネットワークは、複数の重なり合う電源／グランド（ＰＧ）プレーンセグメントと、１つ又は複数の重なり合わないＰＧ（ｎｏ－ＰＧ）プレーンセグメントと、を含み、

それぞれの重なり合うＰＧプレーンセグメントは、少なくとも１つのｎｏ－ＰＧプレーンセグメントによって、別の重なり合うＰＧプレーンセグメントから分離されて」いる

こととは、

「前記配電ネットワークは、複数の重なり合う電源／グランド（ＰＧ）導体セグメントと、１つ又は複数の重なり合わないＰＧ（ｎｏ－ＰＧ）導体セグメントと、を含み、

それぞれの重なり合うＰＧ導体セグメントは、別の重なり合うＰＧ導体セグメントから分離されて」いる

ことであるという点で共通する。

なお、引用発明の「接地配線Ｇ１～Ｇ３」の各導体及び「電源配線Ｐ１～Ｐ３」の各導体は、いずれも「配線」であって、プレーンとして形成されたものではないことから、引用発明の上記の各セグメントは本願発明１の「複数の重なり合う電源／グランド（ＰＧ）プレーンセグメント」等に相当するとはいえない。

（ウ）引用発明における、上記（イ）で述べた「接地配線Ｇ１～Ｇ３」のいずれかの導体と「電源配線Ｐ１～Ｐ３」のいずれかの導体とが互いに重なり合わない複数のセグメントのそれぞれは、「電源配線Ｐ１～Ｐ３」の導体のいずれか１つが単独で存在するセグメント、「接地配線Ｇ１～Ｇ３」の導体のいずれか１つが単独で存在するセグメント、「電源配線Ｐ１～Ｐ３」の各導体のいずれか２つが多層をなしているセグメント、又は「接地配線Ｇ１～Ｇ３」の各導体のいずれか２つが多層をなしているセグメント、の少なくとも１つである、との構成であるということができ、引用発明の当該構成と、本願発明１の「電源（Ｐ）プレーンセグメント、グランド（Ｇ）プレーンセグメント、多層電源（Ｐ）プレーンセグメント、又は多層グランド（Ｇ）プレーンセグメント、の少なくとも１つ」とは、「電源（Ｐ）導体セグメント、グランド（Ｇ）導体セグメント、多層電源（Ｐ）導体セグメント、又は多層グランド（Ｇ）導体セグメント、の少なくとも１つ」である点で共通する。

また、引用発明の上記構成において、「電源配線Ｐ１～Ｐ３」の各導体のいずれか２つが多層をなしているセグメントは、各導体の電位が接地電位ではないことから、上記（イ）で述べた「接地配線Ｇ１～Ｇ３」のいずれかの導体と「電源配線Ｐ１～Ｐ３」のいずれかの導体とが重なり合う全てのセグメントのうちのいずれのセグメントにおける導体のグランド基準も満たさず、同じく、「接地配線Ｇ１～Ｇ３」の各導体のいずれか２つが多層をなしているセグメントは、各導体の電位が電源の電位ではないことから、「接地配線Ｇ１～Ｇ３」のいずれかの導体と「電源配線Ｐ１～Ｐ３」のいずれかの導体とが重なり合う全てのセグメントのうちのいずれのセグメントにおける導体の電源基準も満たさないといえる。

以上の点について、上記（イ）でさらに検討した点を踏まえると、引用発明において、「接地配線Ｇ１～Ｇ３」のいずれかの導体と「電源配線Ｐ１～Ｐ３」のいずれかの導体とが互いに重なり合わない複数のセグメントのそれぞれは、「電源配線Ｐ１～Ｐ３」の導体のいずれか１つが単独で存在するセグメント、「接地配線Ｇ１～Ｇ３」の導体のいずれか１つが単独で存在するセグメント、「電源配線Ｐ１～Ｐ３」の各導体のいずれか２つが多層をなしているセグメント、又は「接地配線Ｇ１～Ｇ３」の各導体のいずれか２つが多層をなしているセグメント、の少なくとも１つであることと、本願発明１の

「前記１つ又は複数のｎｏ－ＰＧプレーンセグメントのそれぞれは、電源（Ｐ）プレーンセグメント、グランド（Ｇ）プレーンセグメント、多層電源（Ｐ）プレーンセグメント、又は多層グランド（Ｇ）プレーンセグメント、の少なくとも１つであり、

前記多層電源（Ｐ）プレーンセグメントは、何れのＰＧプレーンのグランド基準も有さず、前記多層グランド（Ｇ）プレーンセグメントは、何れのＰＧプレーンの電源基準も有さない」

こととは、

「複数のｎｏ－ＰＧ導体セグメントのそれぞれは、電源（Ｐ）導体セグメント、グランド（Ｇ）導体セグメント、多層電源（Ｐ）導体セグメント、又は多層グランド（Ｇ）導体セグメント、の少なくとも１つであり、

前記多層電源（Ｐ）導体セグメントは、何れのＰＧ導体のグランド基準も有さず、前記多層グランド（Ｇ）導体セグメントは、何れのＰＧ導体の電源基準も有さない」

ことであるという点で共通する。

イ したがって、本願発明１と引用発明とは以下の点で一致する。

（一致点）

「複数の集積回路（ＩＣ）用の配電ネットワークを含む、配電のための装置であって、

前記配電ネットワークは、複数の重なり合う電源／グランド（ＰＧ）導体セグメントと、１つ又は複数の重なり合わないＰＧ（ｎｏ－ＰＧ）導体セグメントと、を含み、

それぞれの重なり合うＰＧ導体セグメントは、別の重なり合うＰＧ導体セグメントから分離されており、

前記複数のｎｏ－ＰＧ導体セグメントのそれぞれは、電源（Ｐ）導体セグメント、グランド（Ｇ）導体セグメント、多層電源（Ｐ）導体セグメント、又は多層グランド（Ｇ）導体セグメント、の少なくとも１つであり、

前記多層電源（Ｐ）導体セグメントは、何れのＰＧ導体のグランド基準も有さず、前記多層グランド（Ｇ）導体セグメントは、何れのＰＧ導体の電源基準も有さない、装置。」

ウ また、本願発明１と引用発明とは以下の点で相違する。

（相違点１）

「重なり合う電源／グランド（ＰＧ）導体セグメント」について、本願発明１では、「重なり合う電源／グランド（ＰＧ）プレーンセグメント」であるのに対して、引用発明は、「接地配線Ｇ１～Ｇ３」のいずれかの導体と「電源配線Ｐ１～Ｐ３」のいずれかの導体とが重なり合うセグメントである点。

（相違点２）

「重なり合わないＰＧ（ｎｏ－ＰＧ）導体セグメント」について、本願発明１では、「重なり合わないＰＧ（ｎｏ－ＰＧ）プレーンセグメント」であるのに対して、引用発明は、「接地配線Ｇ１～Ｇ３」のいずれかの導体と「電源配線Ｐ１～Ｐ３」のいずれかの導体とが互いに重なり合わないセグメントである点。

（相違点３）

本願発明１では、「重なり合う電源／グランド（ＰＧ）導体セグメント」同士の「分離」が、「少なくとも１つのｎｏ－ＰＧプレーンセグメントによって」行われるのに対して、引用発明では、「接地配線Ｇ１～Ｇ３」のいずれかの導体と「電源配線Ｐ１～Ｐ３」のいずれかの導体とが重なり合うセグメント同士の「分離」が、「接地配線Ｇ１～Ｇ３」のいずれかの導体と「電源配線Ｐ１～Ｐ３」のいずれかの導体とが互いに重なり合わないセグメントによって行われるものではない点。

（相違点４）

「電源（Ｐ）導体セグメント」、「グランド（Ｇ）導体セグメント」、「多層電源（Ｐ）導体セグメント」、「多層グランド（Ｇ）導体セグメント」について、本願発明１では、それぞれ、「電源（Ｐ）プレーンセグメント」、「グランド（Ｇ）プレーンセグメント」、「多層電源（Ｐ）プレーンセグメント」、「多層グランド（Ｇ）プレーンセグメント」であるのに対して、引用発明では、「電源配線Ｐ１～Ｐ３」の導体のいずれか１つが単独で存在するセグメント、「接地配線Ｇ１～Ｇ３」の導体のいずれか１つが単独で存在するセグメント、「電源配線Ｐ１～Ｐ３」の各導体のいずれか２つが多層をなしているセグメント、「接地配線Ｇ１～Ｇ３」の各導体のいずれか２つが多層をなしているセグメントである点。

（相違点５）

「グランド基準」及び「電源基準」について、本願発明１では、それぞれ「ＰＧプレーン」の基準（電位）であるのに対して、引用発明では、それぞれ、「接地配線Ｇ１～Ｇ３」のいずれかの導体と「電源配線Ｐ１～Ｐ３」のいずれかの導体とが重なり合うセグメントの基準である点。

（２）判断

まず、相違点１について検討する。

引用文献１には、引用発明の「電源配線Ｐ１～Ｐ３」及び「接地配線Ｇ１～Ｇ３」の各導体をプレーンとして形成し得ることについて示唆する記載はなく、自明であるともいえない。

そうすると、重なり合う電源／グランド（ＰＧ）プレーンそれ自体は周知技術である（例えば、引用文献３は当該周知技術を示すものといえる。）としても、当該周知技術を引用発明の「電源配線Ｐ１～Ｐ３」及び「接地配線Ｇ１～Ｇ３」に適用する動機付けがあるとはいえない。

よって、相違点１は実質的な相違点であり、他の相違点について検討するまでもなく、本願発明１は、引用文献１に記載された発明ではなく、また、当業者であっても引用文献１～６に記載された発明に基づいて容易に発明をすることができたものであるとはいえない。

２ 本願発明２～８について

本願発明２～８は、本願発明１を減縮した発明であり、相違点１に係る構成を含むことから、本願発明１と同様に、引用文献１に記載された発明ではなく、また、当業者であっても引用文献１～６に記載された発明に基づいて容易に発明をすることができたものであるとはいえない。

３ 小括

したがって、原査定を維持することはできない。

第６ むすび

以上のとおり、原査定の理由によって、本願を拒絶することはできない。

また、他に本願を拒絶すべき理由を発見しない。

よって、結論のとおり審決する。