2021-014351

特願２０２０－５０３７２７「電気光学ディスプレイおよびそれを駆動するための方法」拒絶査定不服審判事件〔平成３１年 １月３１日国際公開、ＷＯ２０１９／０２３１５５、令和 ２年 ９月２４日国内公表、特表２０２０－５２８５７５〕について、次のとおり審決する。

結 論 本件審判の請求は、成り立たない。

理 由 第１ 手続の経緯 本願は、平成３０年７月２４日を国際出願日とする外国語特許出願（パリ条約による優先権主張、平成２９年７月２４日、米国）であって、その手続の経緯の概略は、以下のとおりである。 令和 ２年 １月２３日 ：国内書面の提出 同年 ３月１０日 ：翻訳文の提出 令和 ３年 ３月 ５日付け：拒絶理由通知書 同年 ６月 ２日 ：手続補正書、意見書の提出 同月２２日付け：拒絶査定（以下「原査定」という。） （同月２５日 ：原査定の謄本の送達） 同年１０月２２日 ：審判請求書、手続補正書の提出 第２ 令和３年１０月２２日にされた手続補正についての補正の却下の決定 ［補正の却下の決定の結論］ 令和３年１０月２２日にされた手続補正を却下する。 ［補正の却下の決定の理由］ １ 補正の内容 令和３年１０月２２日にされた手続補正（以下「本件補正」という。）は、特許請求の範囲について補正をするものである。本件補正前（令和３年６月２日にされた手続補正後をいう。以下同じ。）の特許請求の範囲の請求項１及び本件補正後の特許請求の範囲の請求項１の記載は、次のとおりである。下線は補正箇所を示す。 (１) 本件補正前の請求項１ 「 少なくとも１つのディスプレイピクセルを備えるディスプレイを駆動するための方法であって、前記方法は、 波形を前記少なくとも１つのディスプレイピクセルに印加することと、 浮遊状態を前記ディスプレイピクセル上で維持することと、 前記ディスプレイピクセルを短絡させることと をこの順番で含み、 前記短絡させるステップは、前記浮遊状態を維持するステップより長い持続時間を有する、方法。」 (２) 本件補正後の請求項１ 「 少なくとも１つのディスプレイピクセルを備えるディスプレイを駆動するための方法であって、前記方法は、 波形を前記少なくとも１つのディスプレイピクセルに印加することであって、前記波形は、前記少なくとも１つのディスプレイピクセルを第１の光学状態に駆動するように構成される第１の複数の駆動パルスを含む、ことと、 浮遊状態を前記少なくとも１つのディスプレイピクセル上で維持することと、 前記少なくとも１つのディスプレイピクセルを短絡させることと をこの順番で含み、 前記少なくとも１つのディスプレイピクセルを短絡させることは、前記浮遊状態を前記少なくとも１つのディスプレイピクセル上で維持することより長い持続時間を有し、 前記少なくとも１つのディスプレイピクセルを短絡させることは、第２の波形が前記少なくとも１つのディスプレイピクセルに印加されるまで維持され、前記第２の波形は、前記少なくとも１つのディスプレイピクセルを第２の光学状態に駆動するように構成される第２の複数の駆動パルスを含む、方法。」 ２ 本件補正の適否 (１) 本件補正の目的 ア 本件補正のうち、特許請求の範囲の請求項１についての補正は、以下の(ア)及び(イ)の限定をするものである。 (ア) 「波形を前記少なくとも１つのディスプレイピクセルに印加すること」について「前記波形は、前記少なくとも１つのディスプレイピクセルを第１の光学状態に駆動するように構成される第１の複数の駆動パルスを含む」点を限定すること。 (イ) ディスプレイピクセルを短絡させることについて、「前記少なくとも１つのディスプレイピクセルを短絡させることは、第２の波形が前記少なくとも１つのディスプレイピクセルに印加されるまで維持され、前記第２の波形は、前記少なくとも１つのディスプレイピクセルを第２の光学状態に駆動するように構成される第２の複数の駆動パルスを含む」点を限定すること。 イ そして、本件補正前の請求項１に記載された発明と本件補正後の請求項１に記載される発明の産業上の利用分野及び解決しようとする課題は、同一である。 ウ したがって、本件補正のうちの請求項１についての補正は、特許法１７条の２第５項２号の特許請求の範囲の減縮を目的とするものに該当する。 (２) 独立特許要件について 本件補正のうち請求項１についての補正は、特許法１７条の２第５項２号の特許請求の範囲の減縮を目的とするものであるから、本件補正後の請求項１に記載されている事項により特定される発明（以下「本件補正発明」という。）が同条６項において準用する同法１２６条７項の規定に適合するか、すなわち、特許出願の際独立して特許を受けることができるものであるかについて、以下検討を行う。 ア 本件補正発明 本件補正発明は、前記１(２)に摘記した、本件補正後の請求項１に記載された事項により特定されるとおりのものである。 イ 引用文献１及び引用発明の認定 (ア) 引用文献１の記載事項 原査定の拒絶の理由において引用された、本願の優先日前に発行された国際公開第２０１６／１２６７７１号（以下「引用文献１」という。）には、以下の記載がある。下線は、当合議体において付したものであり、後述の引用発明の認定に直接用いるところに付してある。また、括弧内に、当合議体による日本語訳を付す。 ａ 段落[0002]-[0004] 「BACKGROUND [0002] Aspects of the present disclosure relate to an electro-optic display with reduced remnant voltage and to techniques for reducing remnant voltage in an electro-optic display. Some embodiments relate to an electrophoretic display with reduced remnant voltage and to techniques for reducing remnant voltage in an electrophoretic display. SUMMARY [0003] Even after the electro-optic display is at rest for a relatively long period of time, a remnant voltage of the electro-optic display may remain. Even low remnant voltages can give rise to artifacts in electro-optic displays. Thus, discharging a remnant voltage of an electro-optic display may improve the quality of the displayed image, even in circumstances where the remnant voltage is already low. However, conventional techniques for discharging a remnant voltage of an electro-optic display may not fully discharge the remnant voltage. Thus, techniques for more fully discharging remnant voltages from electro-optic displays are needed. [0004] A remnant voltage of a pixel of an electro-optic display may be discharged by activating the pixel's transistor and setting the voltages of the front and rear electrodes of the pixel to approximately a same value. The pixel may discharge the remnant voltage for a specified period of time, and/or until the amount of remnant voltage remaining in the pixel is less than a threshold amount. The remnant voltages of two or more pixels in two or more rows (e.g., the remnant voltages of all pixels in two or more rows, or the remnant voltages of all pixels in all rows) of an active matrix of pixels of an electro-optic display may be simultaneously discharged by placing the selected pixels in a same state, characterized by (1) the transistor of each selected pixel being active, and (2) the voltages applied to the front and rear electrodes of each selected pixel being approximately equal.」 （背景 [0002] 本開示の特徴は、残留電圧が低減された電気光学ディスプレー及び電気光学ディスプレーにおける残留電圧を低減するための技法に関する。いくつかの実施形態は、残留電圧が低減された電気泳動ディスプレー及び電気泳動ディスプレーにおける残留電圧を低減するための技法に関する。 要約 [0003] 電気光学ディスプレーが比較的長い期間にわたって静止した後であっても、電気光学ディスプレーの残留電圧は残り得る。低い残留電圧であっても、電気光学ディスプレーにアーチファクトを生じさせ得る。したがって、電気光学ディスプレーの残留電圧を放電することは、残留電圧が既に低い状況であっても、表示される画像の品質を改善し得る。しかしながら、電気光学ディスプレーの残留電圧を放電するための従来の技法は、残留電圧を完全には放電しないことがある。したがって、電気光学ディスプレーから残留電圧をより完全に放電するための技法が必要とされる。 [0004] 電気光学ディスプレーのピクセルの残留電圧は、ピクセルのトランジスターをアクティブ化し、ピクセルの前面電極及び背面電極の電圧をほぼ同じ値に設定することによって放電され得る。ピクセルは、指定された期間にわたって、及び／又はピクセルに残っている残留電圧の量が閾値量未満になるまで、残留電圧を放電することができる。電気光学ディスプレーのピクセルのアクティブマトリクスの２以上の行における２以上のピクセルの残留電圧（例えば、２以上の行における全てのピクセルの残留電圧又は全ての行における全てのピクセルの残留電圧）は、選択されたピクセルを同じ状態に置くことによって同時に放電され得、その状態は、(１)各選択されたピクセルのトランジスターがアクティブであること、及び、(２)各選択されたピクセルの前面電極及び背面電極に印加される電圧がほぼ等しいことによって特徴付けられる。） ｂ 段落[0015] 「[0015] The term "remnant voltage" is used herein to refer to a persistent or decaying voltage (which also may be referred to as open-circuit electrical potential and is typically measured in volts or millivolts) that may remain in an electro-optic display after an addressing pulse (a voltage pulse used to change the optical state of the electro-optic medium) is terminated. Such remnant voltages can lead to undesirable effects on the images displayed on electro-optic displays, including, without limitation, so-called "ghosting" phenomena, in which, after the display has been rewritten, traces of the previous image are still visible.」 （[0015] 「残留電圧」という用語は、ここでは、アドレス指定パルス（電気光学媒体の光学状態を変化させるために使用される電圧パルス）が終了した後において電気光学ディスプレー内に残り得る、持続電圧又は減衰電圧（開回路電位とも称され、典型的にはボルト又はミリボルトで測定される)を指すために用いられる。そのような残留電圧は、電気光学ディスプレー上に表示される画像に対する望ましくない影響につながり得る。そのような影響は、限定はしないが、ディスプレーが書き換えられた後でも以前の画像の痕跡が依然として見える、いわゆる「ゴースト」現象を含む。） ｃ 段落[0019] 「[0019] The terms "bistable" and "bistability" are used herein in their conventional meaning in the art to refer to displays comprising display elements having first and second display states differing in at least one optical property, and such that after any given element has been driven, by means of an addressing pulse of finite duration, to assume either its first or second display state, after the addressing pulse has terminated, that state will persist for at least several times, for example at least four times, the minimum duration of the addressing pulse used to change the state of the display element. It is shown in published U. S. Patent Application No. 2002/0180687 that some particle-based electrophoretic displays capable of gray scale are stable not only in their extreme black and white states but also in their intermediate gray states, and the same is true of some other types of electro-optic displays. This type of display is properly called "multi-stable" rather than bistable, although for convenience the term "bistable" may be used herein to cover both bistable and multi-stable displays.」 （[0019] 「双安定」及び「双安定性」という用語は、ここでは、本技術分野における従来の意味で、少なくとも一つの光学特性が異なる第１及び第２の表示状態を有する表示素子を含むディスプレーであって、有限時間のアドレス指定パルスによって任意の素子が駆動されてその第１又は第２の表示状態のいずれかを呈した後に、アドレス指定パルスが終了した後でも、その状態が、表示素子の状態を変化させるために使用されるアドレス指定パルスの最小期間の少なくとも数倍、例えば、少なくとも４倍の期間にわたって持続するような、ディスプレーを指すのに用いられる。米国特許出願公開2002/0180687号公報には、いくつかのグレースケール可能な粒子型の電気泳動ディスプレーは、極端な白黒状態だけでなく、それらの中間のグレー状態においても安定であり、同じことがいくつかの他のタイプの電気光学ディスプレーにも当てはまることが示されている。このタイプのディスプレーは、適切には、双安定ではなく「多安定」と呼ばれるが、便宜上、「双安定」という用語は、ここでは、双安定ディスプレー及び多安定ディスプレーの両方を包含するように使用され得る。） ｄ 段落[0064]-[0067] 「[0064] FIG. 1 shows a schematic of a pixel 100 of an electro-optic display, according to some embodiments. Pixel 100 may include an imaging film 110. In some embodiments, imaging film 110 may be bistable. In some embodiments, imaging film 110 may include, without limitation, an encapsulated electrophoretic imaging film, which may include, for example, charged pigment particles. [0065] Imaging film 110 may be disposed between a front electrode 102 and a rear electrode 104. Front electrode 102 may be formed between the imaging film and the front of the display. In some embodiments, front electrode 102 may be transparent. In some embodiments, front electrode 102 may be formed of any suitable transparent material, including, without limitation, indium tin oxide (ITO). Rear electrode 104 may be formed opposite a front electrode 102. In some embodiments, a parasitic capacitance (not shown) may be formed between front electrode 102 and rear electrode 104. [0066] Pixel 100 may be one of a plurality of pixels. The plurality of pixels may be arranged in a two-dimensional array of rows and columns to form a matrix, such that any specific pixel is uniquely defined by the intersection of one specified row and one specified column. In some embodiments, the matrix of pixels may be an "active matrix," in which each pixel is associated with at least one non-linear circuit element 120. The non-linear circuit element 120 may be coupled between back-plate electrode 104 and an addressing electrode 108. In some embodiments non-linear element 120 may include a diode and/or a transistor, including, without limitation, a MOSFET. The drain (or source) of the MOSFET may be coupled to back-plate electrode 104, the source (or drain) of the MOSFET may be coupled to addressing electrode 108, and the gate of the MOSFET may be coupled to a driver electrode 106 configured to control the activation and deactivation of the MOSFET. (For simplicity, the terminal of the MOSFET coupled to back-plate electrode 104 will be referred to as the MOSFET's drain, and the terminal of the MOSFET coupled to addressing electrode 108 will be referred to as the MOSFET's source. However, one of ordinary skill in the art will recognize that, in some embodiments, the source and drain of the MOSFET may be interchanged.) [0067] In some embodiments of the active matrix, the addressing electrodes 108 of all the pixels in each column may be connected to a same column electrode, and the driver electrodes 106 of all the pixels in each row may be connected to a same row electrode. The row electrodes may be connected to a row driver, which may select one or more rows of pixels by applying to the selected row electrodes a voltage sufficient to activate the non-linear elements 120 of all the pixels 100 in the selected row(s). The column electrodes may be connected to column drivers, which may place upon the addressing electrode 106 of a selected (activated) pixel a voltage suitable for driving the pixel into a desired optical state. The voltage applied to an addressing electrode 108 may be relative to the voltage applied to the pixel's front-plate electrode 102 (e.g., a voltage of approximately zero volts). In some embodiments, the front-plate electrodes 102 of all the pixels in the active matrix may be coupled to a common electrode.」 （[0064] 図１は、いくつかの実施形態による、電気光学ディスプレーの一つのピクセル100の概略図を示す。ピクセル100は、表示フィルム110を含んでもよい。いくつかの実施形態では、表示フィルム110は双安定であってもよい。いくつかの実施形態では、表示フィルム110は、これに限定されないが、カプセル化電気泳動表示フィルムを含み得るものであり、これは、例えば、荷電顔料粒子を含み得る。 [0065] 表示フィルム110は、前面電極102と背面電極104の間に配置され得る。前面電極102は、表示フィルムとディスプレーの前面との間に形成され得る。いくつかの実施形態では、前面電極102は透明であってもよい。いくつかの実施形態では、前面電極102は、これに限定されないが、インジウムスズ酸化物(ITO)を含む、任意の好適な透明材料から形成されてもよい。背面電極104は、前面電極102の反対側に形成されてもよい。いくつかの実施形態では、前面電極102と背面電極104の間に寄生容量（図示せず）が形成され得る。 [0066] ピクセル100は、複数のピクセルのうちの一つであり得る。複数のピクセルは、行及び列の２次元アレーに配列されてマトリクスを形成し得、任意の特定のピクセルは一つの特定の行と一つの特定の列の交差によって一意に定義される。いくつかの実施形態では、ピクセルのマトリクスは、「アクティブマトリクス」であってもよく、各ピクセルは、少なくとも一つの非線形回路素子120と関連付けられる。非線形回路素子120は、背面電極104とアドレス指定電極108の間に結合され得る。いくつかの実施形態では、非線形素子120は、ダイオード及び／又はトランジスターを含み、これに限定されないが、MOSFETを含む。MOSFETのドレイン（又はソース）は、背面電極104に結合され得、MOSFETのソース（又はドレイン）は、アドレス指定電極108に結合され得、MOSFETのゲートは、MOSFETのアクティブ化及び非アクティブ化を制御するように構成されたドライバー電極106に結合され得る（単純化のため、背面電極104に結合されたMOSFETの端子をMOSFETのドレインと呼び、アドレス電極108に結合されたMOSFETの端子をMOSFETのソースと呼ぶ。しかしながら、当業者は、いくつかの実施形態では、MOSFETのソース及びドレインが交換され得ることを認識するであろう）。 [0067] アクティブマトリクスのいくつかの実施形態では、各列の全てのピクセルのアドレス指定電極108は、同一の列電極に接続されてもよく、各行の全てのピクセルのドライバー電極106は、同一の行電極に接続されてもよい。全ての行電極は、一つの行ドライバーに接続されてもよく、行ドライバーは、選択された行の全てのピクセル100の非線形素子120を活性化するのに十分な電圧を選択された行電極に印加することによって、ピクセルの１以上の行を選択してもよい。全ての列電極は、複数の列ドライバーに接続されてもよく、列ドライバーは、選択された（活性化された）ピクセルのアドレス指定電極106に、ピクセルを所望の光学状態に駆動するのに適した電圧を掛けてもよい。アドレス電極108に印加される電圧は、ピクセルの前板電極102に印加される電圧（例えば、約０ボルトの電圧）に対して相対的なものであってもよい。いくつかの実施形態では、アクティブマトリクス内の全てのピクセルの前板電極102は、一つの共通電極に結合され得る。） ｅ 段落[0070]-[0075] 「[0070] The discharge of the remnant voltage of a pixel may be initiated and/or controlled by applying any suitable set of signals to a pixel, including, without limitation, a set of signals as illustrated in FIG. 3 or a set of signals as illustrated in FIG. 4. [0071] FIG. 3 shows a remnant voltage discharge pulse 350, according to some embodiments. As shown in the example of FIG. 3, the remnant voltage discharge pulse 350 may be preceded by an addressing pulse 320 (which may include a 'hold' frame 330) and a 'floating dwell' period 340. In the example of FIG. 3, voltage 302 is a gate voltage (e.g., the voltage applied to the gate of the pixel transistor), voltage 304 represents a reference voltage (e.g., zero volts), voltage 306 (commonly referred to as Vcom) is a voltage applied to a front electrode 102, voltage 308 is a source voltage, and voltage 310 is the voltage experienced by the electro-optic layer. [0072] As discussed above, the rate of decay of the remnant voltage may be slower as the remnant voltage approaches a threshold value. The threshold value may vary from display to display and may depend on the type of display, the materials in the display, the use of the display and the desired performance of the display, etc. For example, a threshold value for an electrophoretic display of FIG. 3 may be less than 1V, between approximately 500 mV and approximately 1V, between approximately 300 mV and 500 mV, and/or between approximately 200 mV and 300 mV. Whereas, a remnant voltage threshold value for a different electro-optic display may be greater than 1V or less than 200 mV. [0073] The remnant voltage discharge pulse 350 is characterized by the voltages 306 and 308 being set to approximately the same voltage 304, and the gate voltage 302 being set to a value suitable for activating the pixel's non-linear circuit element 120 (e.g., a value suitable for activating a pixel transistor). In some embodiments, the value sufficient to activate the pixel transistor may be approximately 300 mV or greater, approximately 400 mV or greater, approximately 450 mV or greater, approximately 700 mV or greater, approximately 1 V or greater, approximately 1.5 V or greater, and/or any other value greater than or equal to the pixel transistor's threshold voltage. [0074] The period during which the remnant voltage discharge pulse 350 is applied may be referred to as the "remnant voltage discharge pulse", "discharge period", "update post drive discharge", or "uPPD". During the discharge period, pixel 100 may discharge charge carriers from imaging film 110, reducing remnant voltage. The duration of discharge period 350 may be specified by a user, determined automatically based on the remaining level of remnant voltage, and/or determined using any other suitable technique. In some embodiments, the duration of the discharge period 350 may be specified (by the user and/or automatically) such that the level of remnant voltage at the end of the discharge period is less than or equal to a threshold (e.g., 1V, 500 mV, 250 mV, 100 mV, 50 mV, 25 mV, or 0 mV, depending on the display and desired optical performance). [0075] During 'floating dwell' period 340, pixel 100 may be placed in an electrically- floating state. The pixel may be placed in the electrically -floating state using any suitable technique, including, without limitation, setting the voltage 302 (e.g., the voltage applied to the gate of the pixel transistor) to a value suitable for de-activating the pixel transistor (e.g., a value lower than the pixel transistor's threshold voltage), and placing the pixel's front electrode in a high-impedance state. During the 'floating dwell' period, the remnant voltage may decay. In some embodiments, the remnant voltage may decay to a threshold voltage during the 'floating dwell' period.」 （[0070] ピクセルの残留電圧の放電は、これに限定されないが、図３に示すような信号のセット又は図４に示すような信号のセットを含む、適切な信号のセットをピクセルに印加することによって、開始及び／又は制御され得る。 [0071] 図３は、いくつかの実施形態による、残留電圧放電パルス350を示す。図３の例に示すように、残留電圧放電パルス350は、アドレス指定パルス320（これは「保持」フレーム330を含み得る）及び「浮遊停留」期間340に先行される。図３の例では、電圧302はゲート電圧（例えば、ピクセルトランジスターのゲートに印加される電圧）であり、電圧304は参照電圧（例えば、０ボルト）を表し、電圧306（一般にVcomと称される）は前面電極102に印加される電圧であり、電圧308はソース電圧であり、電圧310は電気光学層が感じる電圧である。 [0072] 上述したように、残留電圧の減衰速度は、残留電圧が閾値に近づくにつれてより遅くなり得る。閾値は、ディスプレーごとに異なることがあり、ディスプレーのタイプ、ディスプレー中の材料、ディスプレーの使用及びディスプレーの所望の性能などに依存することがある。例えば、図３の電気泳動ディスプレーの閾値は、1V未満、約500mV～約1V、約300mV～500mV、及び／又は約200mV～300mVであってもよい。一方、異なる電気光学ディスプレーの残留電圧閾値は、1Vよりも大きいか又は200mV未満であり得る。 [0073] 残留電圧放電パルス350は、電圧306及び308がほぼ同じ電圧304に設定され、ゲート電圧302がピクセルの非線形回路素子120をアクティブ化するのに適した値（例えば、ピクセルトランジスターをアクティブ化するのに適した値）に設定されることを特徴とする。いくつかの実施形態では、ピクセルトランジスターを活性化するのに十分な値は、約300mV以上、約400mV以上、約450mV以上、約700mV以上、約1V以上、約1.5V以上、及び／又は、ピクセルトランジスターの閾値電圧以上の任意のほかの値であってもよい。 [0074] 残留電圧放電パルス350が印加される期間は、「残留電圧放電パルス」、「放電期間」、「更新駆動後放電」又は「uPPD」と呼ばれ得る。 放電期間中、ピクセル100は、表示フィルム110から電荷キャリアーを放電し、残留電圧を低減し得る。放電期間350の持続時間は、ユーザーによって特定されてもよく、残留電圧の残留レベルに基づいて自動的に決定されてもよく、及び／又は、任意のほかの適切な技法を使用して決定されてもよい。いくつかの実施形態では、放電期間350の持続時間は、放電期間の終了時の残留電圧のレベルが閾値（例えば、ディスプレー及び所望の光学性能に応じて、1V、500mV、250mV、100mV、50mV、25mV又は0mV）以下となるものであるように、（ユーザーによって及び／又は自動的に）特定されてもよい。 [0075] 「浮遊停留」期間340の期間中、ピクセル100は、電気的浮遊状態に置かれ得る。ピクセルは任意の適切な技法を使用して電気的浮遊状態に置かれ得る。そのような技法は、これに限定されないが、電圧302（例えば、ピクセルトランジスターのゲートに印加される電圧）をピクセルトランジスターを非アクティブ化するのに適した値（例えば、ピクセルトランジスターの閾値電圧よりも低い値）に設定し、ピクセルの前面電極を高インピーダンス状態に置くことを含む。「浮遊停留」期間中、残留電圧は減衰し得る。いくつかの実施形態では、残留電圧は、「浮遊停留」の期間中に閾値電圧まで減衰し得る。） ｆ 段落[0085]-[0086] 「[0085] FIG. 7A plots measured remnant voltage values against the number of repeats of 1 minute draining of residual charge at four different applied voltages for a particular electro-optic display configuration. At applied voltage values of 3 volts 702 and 5 volts 704, the measured remnant voltage remains between approximately 0.05 volts and 0.1 volts even after draining over 40 times. At applied gate voltage values of 10 volts 706 and 15 volts 708, the measured remnant voltage drops to less than 0.05 volts after draining approximately 15 times. [0086] FIG. 7B is a graphical depiction of measured remnant voltage after 40 repeats of 1 minute draining of remnant charge against high level gate line voltage ("VDDH") values. In these experiments, the remnant voltage drops to lower values, approximately 10 millivolts (0.010 V), only when the applied VDDH voltage is greater than 7 volts.」 （[0085] 図７Ａは、特定の電気光学ディスプレー構成についての、４種類の異なる印可電圧における残留電荷の１分間の排出の繰り返し数に対する測定残留電圧値をプロットしたものである。３ボルトの印加電圧値702及び５ボルトの印加電圧値704では、40回を超えて排出した後でさえ、測定残留電圧は約0.05ボルトと0.1ボルトの間に留まる。10ボルトの印加ゲート電圧値706及び15ボルトの印加ゲート電圧値708では、測定残留電圧は、約15回の排出後に0.05ボルト未満に降下する。 [0086] 図７Ｂは、高レベルゲートライン電圧（「VDDH」）値に対する残留電荷の１分間の排出を40回繰り返した後の測定残留電圧のグラフ図である。これらの実験では、残留電圧は、印加されたVDDH電圧が7ボルトよりも大きいときにのみ、約10ミリボルト（0.010 V）という、低目の値に降下する。） ｇ 段落[0089]-[0090] 「[0089] The amount of remnant voltage discharged by a pixel during a remnant voltage discharge pulse may depend, at least in part, on the rate at which the pixel discharges the remnant voltage, and on the duration of the remnant voltage discharge pulse. In some embodiments, the duration of the period during which a remnant voltage discharge pulse is applied may be at least 50 ms, at least 100 ms, at least 200 ms, at least 300 ms, or any other suitable duration. Preferably, the remnant voltage discharge period is approximately 1 sec. Optimally, the discharge period is between about 0.5 sec and about 3 secs, however, if time permits, the discharge period may be 5 secs or longer. In some embodiments, the gate-source voltage of the pixel transistor during a remnant voltage discharge period (which influences the rate at which the remnant voltage discharges) and the duration of the remnant voltage discharge period may be determined such that a specified amount of remnant voltage is discharged during the remnant voltage discharge pulse, such that substantially all the remnant voltage is discharged during the remnant voltage discharge pulse, such that the remnant voltage is discharged to a specified threshold during the remnant voltage discharge pulse, or determined in any other suitable way. [0090] Remnant voltage discharge pulses may be applied to one or more pixels in response to any suitable event and/or at any suitable time. In some embodiments, a remnant voltage discharge pulse may be applied to a pixel after a first value is written to the pixel (e.g., after a first addressing pulse is applied to the pixel), and before a successive value is written to the pixel. In some embodiments, a remnant voltage discharge pulse may be applied to a pixel after the pixel has been updated a specified number of times. In some embodiments, a remnant voltage discharge pulse may be applied to all pixels after a value is written to any pixel in an active matrix of pixels or sometime after a value is written to any pixel in an active matrix of pixels, and before a successive update of any pixel in the active matrix. （後略）」 （[0089] 残留電圧放電パルスの期間中にピクセルによって放電される残留電圧の量は、少なくとも部分的に、ピクセルが残留電圧を放電するレートと残留電圧放電パルスの持続時間に依存し得る。いくつかの実施形態では、残留電圧放電パルスが印加される持続時間の長さは、少なくとも50ms、少なくとも100ms、少なくとも200ms、少なくとも300ms又は任意のほかの適切な持続時間であってもよい。好ましくは、残留電圧放電期間は約1秒である。しかし、好ましくは、放電期間は約0.5秒と約３秒の間であり、時間が許せば、放電期間は５秒以上であってもよい。いくつかの実施形態では、（残留電圧が放電するレートに影響を及ぼす）残留電圧放電期間におけるピクセルトランジスターのゲート-ソース電圧及び残留電圧放電期間の持続時間は、残留電圧放電パルス中に残留電圧の指定された量が放電されるように決定されてもよく、残留電圧放電パルス中に実質的に全残留電圧が放電されるように決定されてもよく、残留電圧放電パルス中に残留電圧が指定された閾値まで放電されるように決定されてもよく、又は、任意のほかの適切な方法で決定されてもよい。 [0090] 残留電圧放電パルスは、任意の適切なイベントに応答して及び／又は任意の適切な時間に、１以上のピクセルに印加され得る。いくつかの実施形態では、残留電圧放電パルスは、第１の値がピクセルに書き込まれた後（例えば、第１のアドレス指定パルスがピクセルに印加された後）で、かつ、次の値がそのピクセルに書き込まれる前に、ピクセルに印加されてもよい。いくつかの実施形態では、ピクセルが指定された回数更新された後に、残留電圧放電パルスがピクセルに印加されてもよい。いくつかの実施形態では、ピクセルのアクティブマトリクス内の任意のピクセルに値が書き込まれた後又はピクセルのアクティブマトリクス内の任意のピクセルに値が書き込まれてしばらくした後、かつ、アクティブマトリクス内の任意のピクセルの次の更新の前に、残留電圧放電パルスが全てのピクセルに印加されてもよい。（後略）） ｈ 図１、図３、図７Ａ、図７Ｂ 「図１ ［図：0001392700000001.jpg］ 」 「図３ ［図：0001392700000002.jpg］ 」 「図７Ａ、図７Ｂ ［図：0001392700000003.jpg］ 」 ｉ 図３から読み取れる事項 図３から、「アドレス指定パルス320が複数のパルスを含むこと」及び「アドレス指定パルス320、「浮遊停留」期間340及び残留電圧放電パルス350は、この順で実行されること」が読み取れる。 (イ) 引用発明の認定 前記(ア)ａからｈにおいて摘記した事項及び(ア)ｉにおいて認定した図３から読み取れる事項を総合すると、引用文献１には、次の発明（以下「引用発明」という。）が記載されていると認められる。 なお、引用発明を認定するにあたって、段落[0067]においては、「アドレス指定電極106」との記載があるところ、これは「アドレス指定電極108」の明らかな誤記であるから、当該誤記を正した上で引用発明を認定した。 ＜引用発明＞ 「適切な信号のセットを電気光学ディスプレーのピクセル100に印加する方法であって、（[0064]、[0070]） 電気光学ディスプレーのピクセル100は、表示フィルム110を含み、（[0064]） 表示フィルム110は、前面電極102と背面電極104の間に配置され、（[0065]） 非線形回路素子120は、背面電極104とアドレス指定電極108の間に結合され、（[0066]） 非線形素子120は、MOSFETであり、（[0066]） MOSFETのドレインは背面電極104に結合され、MOSFETのソースはアドレス指定電極108に結合され、MOSFETのゲートはMOSFETのアクティブ化及び非アクティブ化を制御するように構成されたドライバー電極106に結合され、（[0066]） 列ドライバーは、選択されたピクセルのアドレス指定電極108に、ピクセルを所望の光学状態に駆動するのに適した電圧を掛け、（[0067]） アドレス指定パルス320、「浮遊停留」期間340及び残留電圧放電パルス350は、この順で実行され、（図３（前記(ア)ｉ参照）） アドレス指定パルスは、電気光学媒体の光学状態を変化させるために使用される電圧パルスであり、（[0015]） 有限時間のアドレス指定パルスによって任意の素子が駆動されて少なくとも一つの光学特性が異なる第１及び第２の表示状態のいずれかを呈し、（[0019]） アドレス指定パルス320は複数のパルスを含み、（図３（前記(ア)ｉ参照）） 残留電圧放電パルス350は、前面電極102に印可される電圧である電圧306及びソース電圧である電圧308がほぼ同じ電圧304に設定され、ゲート電圧302がピクセルの非線形回路素子120をアクティブ化するのに適した値に設定されるものであり、（[0071]、[0073]） 電圧304は０ボルトの参照電圧であり、（[0071]） 放電期間350の持続時間は、放電期間の終了時の残留電圧のレベルが閾値（例えば、0mV）以下となるものであるように特定され、（[0074]） 「浮遊停留」期間340の期間中、ピクセル100は、電気的浮遊状態に置かれ、（[0075]） 放電期間は５秒以上であってもよく、（[0089]） 残留電圧放電パルスは、第１の値がピクセルに書き込まれた後で、かつ、次の値がそのピクセルに書き込まれる前に、ピクセルに印加される、（[0090]）方法。」 ウ 対比 (ア) 対比分析 本件補正後の請求項１の記載の順に沿って、本件補正発明と引用発明を対比する。 ａ(ａ) 引用発明における「ピクセル100」及び「電気光学ディスプレー」は、それぞれ本件補正発明における「ディスプレイピクセル」及び「ディスプレイ」に相当する。 (ｂ) 引用発明は、「適切な信号のセットを電気光学ディスプレイのピクセル100に印加する方法」であって、「アドレス指定パルスは、電気光学媒体の光学状態を変化させるために使用される電圧パルスであり」、「有限時間のアドレス指定パルスによって任意の素子が駆動されて少なくとも一つの光学特性が異なる第１及び第２の表示状態のいずれかを呈［する］」ものであるから、電気光学ディスプレーを駆動する方法であるといえる。したがって、本件補正発明と引用発明は、「少なくとも１つのディスプレイピクセルを備えるディスプレイを駆動するための方法」である点において一致する。 ｂ(ａ) 引用発明において「有限時間のアドレス指定パルスによって任意の素子」を「駆動［し］」「少なくとも一つの光学特性が異なる第１及び第２の表示状態のいずれかを呈［するようにする］」ことは、本件補正発明における「波形を前記少なくとも１つのディスプレイピクセルに印加することであって、」「前記波形は、前記少なくとも１つのディスプレイピクセルを第１の光学状態に駆動するように構成される」「第１の」「駆動パルスを含む」ことに相当する。 (ｂ) さらに、引用発明において「アドレス指定パルス320は複数のパルスを含［む］」ものであるから、本件補正発明と引用発明は、「波形を前記少なくとも１つのディスプレイピクセルに印加することであって、前記波形は、前記少なくとも１つのディスプレイピクセルを第１の光学状態に駆動するように構成される第１の複数の駆動パルスを含む、こと」を含む点で一致する。 ｃ 引用発明において「「浮遊停留」期間340の期間中、ピクセル100は、電気的浮遊状態に置かれ［る］」から、本件補正発明と引用発明は、「浮遊状態を前記少なくとも１つのディスプレイピクセル上で維持すること」を含む点で一致する。 ｄ(ａ) 本件補正発明における「短絡」に関して、本願明細書及び図面の記載を参照すると、段落【００６０】及び【図３】には、次のように記載されている。なお、下線は当合議体が付した。 「【００６０】 図３は、本明細書に提示される主題による、残留電圧を低減させるための信号のセットの一例示的実施形態を図示する。１つ以上の駆動波形または信号（すなわち、１つ以上の正および／または負の電圧パルス）が、ディスプレイピクセルに印加された後、ピクセルは、ある時間周期（例えば、１?１０秒）にわたって、浮遊状態（すなわち、ピクセルが実質的に隔離される、または任意の伝導経路に接続されていないかのような状態）に置かれ得、続いて、ピクセルは、次の更新時間まで、実質的に短絡され得る。」 「【図３】 ［図：0001392700000004.jpg］ 」 (ｂ) 明細書の段落【００６０】において「次の更新時間まで、実質的に短絡され得る。」と記載され、図３において「次の更新まで短絡」とされている期間において信号の電圧は「０Ｖ」となっているから、上記(ａ)の記載を参酌すると、本件補正発明における「短絡」とは、「ディスプレイピクセルに印可される電圧が０ボルトであること」を意味するものであると認められる。 (ｃ) 引用発明において「MOSFETのドレインは背面電極104に結合され、MOSFETのソースはアドレス指定電極108に結合され」、「残留電圧放電パルス350は、前面電極102に印可される電圧である電圧306及びソース電圧である電圧308がほぼ同じ電圧304に設定され、ゲート電圧302がピクセルの非線形回路素子120をアクティブ化するのに適した値に設定されるものであり」、「電圧304は０ボルトの参照電圧であ［る］」から、引用発明において、残留電圧放電パルス350は、前面電極102に印加される電圧と背面電極104に印可される電圧を、ほぼ同じ電圧304、すなわち０ボルトとするものである。 (ｄ) したがって、本件補正発明と引用発明は、「前記少なくとも１つのディスプレイピクセルを短絡させること」を含む点で一致する。 ｅ 引用発明においては「アドレス指定パルス320、「浮遊停留」期間340及び残留電圧放電パルス350は、この順で実行され［る］」から、前記ｂ～ｄの検討結果も踏まえると本件補正発明と引用発明は、次の事項を含む点で一致する。 「 波形を前記少なくとも１つのディスプレイピクセルに印加することであって、前記波形は、前記少なくとも１つのディスプレイピクセルを第１の光学状態に駆動するように構成される第１の複数の駆動パルスを含む、ことと、 浮遊状態を前記少なくとも１つのディスプレイピクセル上で維持することと、 前記少なくとも１つのディスプレイピクセルを短絡させることと をこの順番で含［む］」こと。 ｆ(ａ) 引用発明において、「残留電圧放電パルスは、第１の値がピクセルに書き込まれた後で、かつ、次の値がピクセルに書き込まれる前に、ピクセルに印加される」ところ、「第１の値」を書き込むことは「アドレス指定パルス320」を入力することである。この点も踏まえると、引用発明において「次の値」は、「アドレス指定パルス320」を入力することにより行われるのであるから、前記ｂの検討結果も踏まえると、本件補正発明における「第２の波形」に相当する。 (ｂ) また、引用発明における「次の値がそのピクセルに書き込まれる」ためのアドレス指定パルスに、ピクセルの「光学状態を変化させる」ものが含まれること及びこれが「複数のパルスを含［む］」ことは、明らかである。 (ｃ) 以上を踏まえると、本件補正発明と引用発明は、「第２の波形が前記少なくとも１つのディスプレイピクセルに印加される」点及び「前記第２の波形は、前記少なくとも１つのディスプレイピクセルを第２の光学状態に駆動するように構成される第２の複数の駆動パルスを含む」点で一致する。 (イ) 一致点及び相違点 前記(ア)の対比分析の結果をまとめると、本件補正発明と引用発明の一致点及び相違点は、次のとおりである。 ａ 一致点 「 少なくとも１つのディスプレイピクセルを備えるディスプレイを駆動するための方法であって、前記方法は、 波形を前記少なくとも１つのディスプレイピクセルに印加することであって、前記波形は、前記少なくとも１つのディスプレイピクセルを第１の光学状態に駆動するように構成される第１の複数の駆動パルスを含む、ことと、 浮遊状態を前記少なくとも１つのディスプレイピクセル上で維持することと、 前記少なくとも１つのディスプレイピクセルを短絡させることと をこの順番で含み、 第２の波形が前記少なくとも１つのディスプレイピクセルに印加され、前記第２の波形は、前記少なくとも１つのディスプレイピクセルを第２の光学状態に駆動するように構成される第２の複数の駆動パルスを含む、方法。」 ｂ 相違点 (ａ) 相違点１ 本件補正発明においては、 「前記少なくとも１つのディスプレイピクセルを短絡させることは、前記浮遊状態を前記少なくとも１つのディスプレイピクセル上で維持することより長い持続時間を有［する］」 のに対し、 引用発明においては、残留電圧放電パルス350と「浮遊停留」期間340の長さの関係については特定されていない点。 (ｂ) 相違点２ 本件補正発明においては、 「前記少なくとも１つのディスプレイピクセルを短絡させることは、第２の波形が前記少なくとも１つのディスプレイピクセルに印加されるまで維持され［る］」 のに対し、 引用発明においては、残留電圧放電パルス350が次の値が書き込まれるまで維持されることが特定されていない点。 エ 判断 (ア) 相違点の想到容易性について ａ 引用文献１の示唆 前記イ(ア)において摘記した、引用文献１の段落[0074]には、次のことが記載されており（下線は、当合議体において付したものである。）、できる限り残留電圧を小さくしたいということが理解される。 「放電期間350の持続時間は、放電期間の終了時の残留電圧のレベルが閾値（例えば、ディスプレー及び所望の光学性能に応じて、1V、500mV、250mV、100mV、50mV、25mV又は0mV）以下となるものであるように、（ユーザーによって及び／又は自動的に）特定されてもよい。」 前記イ(ア)において摘記した、引用文献１の段落[0085]-[0086]及び図７Ａ、図７Ｂには、１分間の放電による排出を40回繰り返したとしても、すなわち、40分間という長時間にもわたって残留電圧の放電を行ったとしても、残留電圧のレベルが0mV以下とはならず、せいぜい10mV程度であることが示されている。 したがって、引用文献１には、「できる限り残留電圧を小さくしたいところ、そのためには放電期間はできるだけ長い方が好ましい」ということが示唆されているといえる（以下「引用文献１の示唆」という。）。 ｂ 相違点１について 引用文献１の図３においては、残留電圧放電パルス350が「浮遊停留」期間340よりも長いものが図示されているから、図３が縮尺どおりに描かれたものであるか否かに関わらず、残留電圧放電パルス350を「浮遊停留」期間340よりも長くすることは、当業者が自然に想起し得たことである。 また、引用文献１の示唆があることからも、残留電圧放電パルス350を「浮遊停留」期間340よりも長くすることは、極めて自明な選択肢にすぎない。 したがって、相違点１は、引用文献１に接した当業者にとっては極めて自明のものにすぎず、実質的な相違点ではない。 ｃ 相違点２について 引用文献１の示唆により、残留電圧放電パルス350をできるだけ長くした結果として、残留電圧放電パルス350を次の値が書き込まれるまで維持することは、当業者が容易に想到し得たことである。 (イ) 請求人の主張について ａ 請求人は審判請求書において、本件補正発明は、「前記少なくとも１つのディスプレイピクセルを短絡させることは、前記浮遊状態を前記少なくとも１つのディスプレイピクセル上で維持することより長い持続時間を有し、」、「前記少なくとも１つのディスプレイピクセルを短絡させることは、第２の波形が前記少なくとも１つのディスプレイピクセルに印加されるまで維持され［る］」ことにより、次の効果を奏するものであると主張している。 ・ディスプレイピクセル上に存在するいずれの残留電圧をも放電することを確実にする。 ・次の波形の印加前にディスプレイピクセル上に更なる残留電圧が蓄積しないことを確実にする。 ・残留電圧によって生じさせられるところの画像の残影及び他の視覚的アーチファクトを除去することによって、ディスプレイの精度及び性能を改善することができる。 ・ＤＣ非平衡残留電圧を最小化あるいは除去することによってディスプレイの延命及び寿命を増大する。 ｂ(ａ) 上記ａの請求人の主張について検討すると、「少なくとも１つのディスプレイピクセルを短絡させる」時間が長いことが望ましいことは自明であるところ、当該時間が「前記浮遊状態を前記少なくとも１つのディスプレイピクセル上で維持する」時間を境として、その前後でどのような変化が生じるのかという点については、何ら立証されていないから、「少なくとも１つのディスプレイピクセルを短絡させる」時間と「前記浮遊状態を前記少なくとも１つのディスプレイピクセル上で維持する」時間の大小関係を規定することにより、どのような作用効果が生じるのか不明である。 (ｂ) また、同じく「少なくとも１つのディスプレイピクセルを短絡させる」時間が長いことが望ましいことは自明であるところ、「少なくとも１つのディスプレイピクセルを短絡させること」が第２の波形が印加されるまで維持されることには、単に当該時間がそれだけ確保されているということ以上にどのような技術的意義があるのか不明である。 (ｃ) 請求人の主張する効果はいずれも、残留電圧が十分に小さくされることによって達成されるものであり、引用発明において、引用文献１の示唆等に基づき、放電期間をできるだけ長くした場合、前記ａの効果と同様の効果が奏されると認められるところ、どうして、前記請求人の主張する効果が、引用文献１の示唆等に基づいて最適化したものとして予測できる水準を超えるものであるといえるのか、その根拠が不明である。 ｃ 以上のとおりであるから、請求人の上記主張は、前記(ア)の判断を左右するものではない。 (ウ) 小括 したがって、前記相違点１及び２は、当業者にとって自明のものであり、本件補正発明の作用効果としては、引用発明及び引用文献１の示唆等から予測される水準を超え、かつ、格別顕著なものを認めることはできないから、本件補正発明は引用発明に基づいて、当業者が容易に発明をすることができたものである。 オ 独立特許要件についての判断のまとめ 前記エにおいて検討したとおり、本件補正発明は、引用発明に基づいて、その出願前に当業者が容易に発明をすることができたものであるから、特許法２９条２項の規定により、特許出願の際独立して特許を受けることができない。 ３ 補正の却下の決定の理由のむすび 以上検討のとおり、本件補正は、特許法１７条の２第６項において準用する同法１２６条７項の規定に違反するから、同法１５９条１項において読み替えて準用する同法５３条１項の規定により却下すべきものである。 よって、補正の却下の決定の結論のとおり決定する。 第３ 本件発明について １ 本件発明の認定 本件補正は、前記第２において示したとおり却下したから、本願の請求項１に係る発明（以下「本件発明」という。）は、前記第２の１(１)に摘記した、本件補正前の請求項１に記載された事項により特定されるとおりのものである。 ２ 原査定における拒絶の理由の概要 原査定における請求項１についての拒絶の理由の概要は、次のとおりである。 （進歩性）この出願の請求項１に係る発明は、その優先権主張の日前に日本国内又は外国において、頒布された刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明（下記引用文献１参照）に基づいて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。 記 引用文献１．国際公開第２０１６／１２６７７１号 ３ 引用文献に記載された発明等 引用文献１に記載された技術事項及び引用発明の認定は、それぞれ前記第２の２(２)イ(ア)及び(イ)において示したとおりである。 ４ 対比・判断 本件発明は、本件補正発明のうち、前記第２の２(１)アに示した限定を省いたものである。そうすると、本件発明と引用発明の相違点は、前記相違点１（前記第２の２(２)ウ参照）の点である。 そして、前記相違点１は、前記第２の２(２)エにおいて示したとおり、当業者にとっては極めて自明のものにすぎない。 そして、本件発明の作用効果としては、引用発明及び引用文献１の示唆等から予測される水準を超え、かつ、格別顕著なものを認めることはできない。 したがって、本件発明は、引用発明に基づいて、当業者が容易に発明をすることができたものである。 第４ むすび 以上検討のとおり、本件発明は、特許法２９条２項の規定により、特許を受けることができないから、他の請求項に係る発明について検討するまでもなく、本願は拒絶されるべきものである。 よって、結論のとおり審決する。