2020-003082

第２　令和２年３月５日にされた手続補正についての補正却下の決定

［補正却下の決定の結論］

令和２年３月５日にされた手続補正（以下、「本件補正」という。）を却下する。

［理由］

１　本件補正の内容

本件補正は、令和元年５月１４日にされた手続補正により補正された請求項８（以下、「補正前の請求項８」という。）を、以下の請求項６（以下、「補正後の請求項６」という。）とする補正事項を含むものである。（下線は、補正箇所である。）

〔補正前の請求項８〕

「【請求項８】

再生コントローラであって、

エンコーダと複数の第３ＤＶＩインターフェースを備え、

複数の原画像データ流おける各原画像データ流に対して、前記エンコーダは該原画像データ流を符号化して画像データ流を取得し、該原画像データ流の画像位置情報を前記画像データ流の予約済みの制御ビットに符号化して、該原画像データ流に対応した第１画像データ流を取得し、且つ前記第１画像データ流を第３ＤＶＩインターフェースに送信し、前記画像位置情報は、前記第１画像データ流がディスプレイ画面上に表示されるべき位置を決定するように構成され、

第３ＤＶＩインターフェースのそれぞれは受信した第１画像データ流を出力する再生コントローラ。」

〔補正後の請求項６〕

「【請求項６】　再生コントローラであって、

エンコーダと複数の第３ＤＶＩインターフェースを備え、

複数の原画像データ流おける各原画像データ流に対して、前記エンコーダは該原画像データ流を符号化して画像データ流を取得し、該原画像データ流の画像位置情報を前記画像データ流の予約済みの制御ビットに符号化して、該原画像データ流に対応した第１画像データ流を取得し、且つ前記第１画像データ流を第３ＤＶＩインターフェースに送信し、前記画像位置情報は、前記第１画像データ流がディスプレイ画面上に表示されるべき位置を決定するように構成され、前記複数の第３ＤＶＩインターフェースは、ビデオコントローラの複数の第１ＤＶＩインターフェースに一対一で接続され、

第３ＤＶＩインターフェースのそれぞれは受信した第１画像データ流を出力する再生コントローラ。」

２　補正の適否

上記１の補正事項は、補正前の請求項８の特定事項である「複数の第３ＤＶＩインターフェース」を「前記複数の第３ＤＶＩインターフェースは、ビデオコントローラの複数の第１ＤＶＩインターフェースに一対一で接続され、」と限定し、補正後の請求項６とするものであって、補正前の請求項８に記載された発明と補正後の請求項６に記載される発明の産業上の利用分野及び解決しようとする課題が同一であるから、特許法第１７条の２第５項第２号の特許請求の範囲の減縮を目的とするものに該当する。

そこで、本件補正後の請求項６に記載されている事項により特定される発明（以下、「本件補正発明」という。）が同条第６項において準用する同法第１２６条第７項の規定に適合するか（特許出願の際独立して特許を受けることができるものであるか）について、以下、検討する。

（１）本件補正発明

本件補正発明は、上記１に記載した補正後の請求項６に記載されている事項により特定されるとおりであり、以下に再掲する。なお、当審において、「複数の原画像データ流おける」との記載は、「複数の原画像データ流における」との明らかな誤記であると認めた。

各構成の符号（Ａ）～（Ｄ２）は、当審が付したものであり、以下、各構成を構成Ａ～構成Ｄ２という。

〔本件補正発明〕【請求項６】

（Ａ）再生コントローラであって、

（Ｂ）エンコーダと複数の第３ＤＶＩインターフェースを備え、

（Ｃ）（Ｃ１）複数の原画像データ流における各原画像データ流に対して、前記エンコーダは

（Ｃ１１）該原画像データ流を符号化して画像データ流を取得し、

（Ｃ１２）該原画像データ流の画像位置情報を前記画像データ流の予約済みの制御ビットに符号化して、該原画像データ流に対応した第１画像データ流を取得し、

（Ｃ１３）且つ前記第１画像データ流を第３ＤＶＩインターフェースに送信し、

（Ｃ１２１）前記画像位置情報は、前記第１画像データ流がディスプレイ画面上に表示されるべき位置を決定するように構成され、

（Ｄ）（Ｄ１）前記複数の第３ＤＶＩインターフェースは、ビデオコントローラの複数の第１ＤＶＩインターフェースに一対一で接続され、

（Ｄ２）第３ＤＶＩインターフェースのそれぞれは受信した第１画像データ流を出力する

（Ａ）再生コントローラ。

（２）引用文献

ア　引用文献１について

（ア）引用文献１の記載

原査定の拒絶の理由で引用された本願の優先日前に頒布された又は電気通信回線を通じて公衆に利用可能となった文献である、国際公開第２０１３／０７７２０３号（以下、「引用文献１」という。）には、図面とともに次の記載がある。

なお、以下の下線は、強調のために当審が付したものである。

「[0001]　本発明は映像出力および映像表示に関する。」

「[0008]　本発明によれば、１フレームのフレームデータを分割して得られる複数の映像データを映像出力装置および表示装置間で複数チャネル（ケーブル）で伝送するときに、映像出力装置側の複数の出力端子と表示装置側の複数の入力端子との接続関係を間違えても正しいフレーム表示が得られる。」

「[0024]　〔実施例２〕

実施例１の映像システムは、図５に示すように、表示装置１と映像出力装置１０とを備える。

[0025]　表示装置１は、４チャネル（４つ）の入力端子ＩＴ１～ＩＴ４（ＨＤＭＩ規格）、マトリクススイッチｍｓｗおよび接続決定回路ｃｄｃを含むデータ振り分け回路１５と、第１～第４チャネルのポートＰＴ１～ＰＴ４を含む映像処理回路ＶＰ、タイミングコントローラＴＣ１～ＴＣ４、ソースドライバＳＤ１～ＳＤ２、ゲートドライバＧＤ１～ＧＤ２、および液晶パネルＬＣＰを備える。液晶パネルＬＣＰは、例えば、横３８４０画素または４０９６画素×縦２１６０画素のいわゆる４Ｋ２Ｋパネル（超高精細液晶パネル）である。なお、各入力端子は、ＨＤＭＩ（High-definition Multimedia Interface）規格のコネクタで構成され、入力端子ＩＴ１～ＩＴ４は、図５に示すように、マトリクススイッチｍｓｗを介して第１～第４チャネルのポートＰＴ１～ＰＴ４に接続される。

[0026]　映像出力装置１０は、映像データ生成回路ＶＧＣと、第１～第４チャネル（４つ）の出力端子ＯＴ１～ＯＴ４とを備える。なお、各出力端子は、ＨＤＭＩ規格のコネクタで構成される。映像データ生成回路ＶＧＣは、図６・７に示すように、１フレームのフレームデータＤｆを分割して第１～第４チャネルの映像データＤｖ１～Ｄｖ４を生成し、さらに、映像データＤｖ１～Ｄｖ４それぞれの１ライン目（データイネーブル信号ＤＥがアクティブである１９２０個の有効画素データ）の後にチャネルデータｄｘ１～ｄｘ４を付加した上で、それぞれに対応する第１～第４チャネルの映像端子ＶＴ１～ＶＴ４に並列出力するものである。フレームデータＤｆおよび映像データＤｖ１～Ｄｖ４については、図３に示すように、フレームデータＤｆが４Ｋ２Ｋサイズの単一映像に対応し、映像データＤｖ１～Ｄｖ４それぞれが２Ｋ１Ｋサイズの高精細部分映像（映像データＤｖ１が左上部分、映像データＤｖ２が右上部分、映像データＤｖ３が左下部分、映像データＤｖ４が右下部分）に対応する。

[0027]　図８は、映像出力装置１０と表示装置１との（誤った）接続状態を示すものである。すなわち、映像出力装置１０の出力端子ＯＴ１がケーブルＣＡ１（ＨＤＭＩ規格）を介して表示装置１の入力端子ＩＴ２に接続され、映像出力装置１０の出力端子ＯＴ２がケーブルＣＡ２（ＨＤＭＩ規格）を介して表示装置１の入力端子ＩＴ４に接続され、映像出力装置１０の出力端子ＯＴ３がケーブルＣＡ３（ＨＤＭＩ規格）を介して表示装置１の入力端子ＩＴ１に接続され、映像出力装置１０の出力端子ＯＴ４がケーブルＣＡ４（ＨＤＭＩ規格）を介して表示装置１の入力端子ＩＴ３に接続されている。

[0028]　この場合、表示装置１では、映像データＤｖ１内のチャネルデータｄｘ１が、出力端子ＯＴ１および入力端子ＩＴ２を介して接続決定回路ＣＤＣに入力され、映像データＤｖ２内のチャネルデータｄｘ２が、出力端子ＯＴ２および入力端子ＩＴ４を介して接続決定回路ＣＤＣに入力され、映像データＤｖ３内のチャネルデータｄｘ３が、出力端子ＯＴ３および入力端子ＩＴ１を介して接続決定回路ＣＤＣに入力され、映像データＤｖ４内のチャネルデータｄｘ４が、出力端子ＯＴ４および入力端子ＩＴ３を介して接続決定回路ＣＤＣに入力される。

[0029]　これにより、接続決定回路ｃｄｃは、出力端子ＯＴ１が入力端子ＩＴ２に接続され、出力端子ＯＴ２が入力端子ＩＴ４に接続され、出力端子ＯＴ３が入力端子ＩＴ１に接続され、出力端子ＯＴ４が入力端子ＩＴ３に接続されていることを認識し、マトリクススイッチｍｓｗに制御信号を送信する。この制御信号を受けて、マトリクススイッチｍｓｗは、入力端子ＩＴ１とポートＰＴ３とを接続し、入力端子ＩＴ２とポートＰＴ１とを接続し、入力端子ＩＴ３とポートＰＴ４とを接続し、入力端子ＩＴ４とポートＰＴ２とを接続する。この結果、第１～第４チャネルの映像データＤｖ１～Ｄｖ４はそれぞれ、第１～第４チャネルのポートＰＴ１～ＰＴ４から映像処理回路ＶＰに入力される。

[0030]　映像処理回路ＶＰからは４チャネルの出力があって、それぞれがタイミングコントローラＴＣ１～ＴＣ４に入力される。そして、タイミングコントローラＴＣ１・ＴＣ２は、ソースドライバＳＤ１並びにゲートドライバＧＤ１およびＧＤ２を制御し、タイミングコントローラＴＣ３・ＴＣ４は、ソースドライバＳＤ２並びにゲートドライバＧＤ１およびＧＤ２を制御する。

[0031]　これにより、ソースドライバＳＤ１並びにゲートドライバＧＤ１およびＧＤ２は、液晶パネルＬＣＰの左上領域ＡＲ１（画素数２Ｋ１Ｋ）および右上領域ＡＲ２（画素数２Ｋ１Ｋ）を駆動し、ソースドライバＳＤ２並びにゲートドライバＧＤ１およびＧＤ２は、液晶パネルＬＣＰの左下領域ＡＲ３（画素数２Ｋ１Ｋ）および右下領域ＡＲ４（画素数２Ｋ１Ｋ）を駆動する。」

「[0048]　本表示装置では、各入力端子がＨＤＭＩ（High-Definition Multimedia Interface）規格のコネクタで構成される構成とすることもできる。」

「[0052]　本発明は上記の実施の形態に限定されるものではなく、上記実施の形態を公知技術や技術常識に基づいて適宜変更したものやそれらを組み合わせて得られるものも本発明の実施の形態に含まれる。また、各実施の形態で記載した作用効果等もほんの例示に過ぎない。」

「［図５］

」

（イ）図５に記載されている事項

図５には、映像出力装置１０において、映像データ生成回路ＶＧＣにおける映像端子ＶＴ１～ＶＴ４の各々が出力端子ＯＴ１～ＯＴ４にそれぞれ接続されていることが読み取れる。

（ウ）引用発明

上記（ア）の記載及び（イ）の事項から、引用文献１には、次の発明（以下、「引用発明」という。）が記載されていると認められる。なお、接続決定回路に付された符号が「ＣＤＣ」又は「ｃｄｃ」と一貫していないが、当審において、同一のものを意味するものと認め、「ｃｄｃ」に記載を統一した。

引用発明の各構成の符号（ａ）～（ｍ）は、説明のために当審が付したものであり、以下、構成ａ～構成ｍという。また、各構成の末尾において、対応する記載箇所を括弧内に付した。

（引用発明）

（ａ）表示装置１と映像出力装置１０とを備え、（段落００２４）

（ｂ）表示装置１は、４チャネル（４つ）の入力端子ＩＴ１～ＩＴ４（ＨＤＭＩ規格）、マトリクススイッチｍｓｗおよび接続決定回路ｃｄｃを含むデータ振り分け回路１５と、第１～第４チャネルのポートＰＴ１～ＰＴ４を含む映像処理回路ＶＰ、タイミングコントローラＴＣ１～ＴＣ４、ソースドライバＳＤ１～ＳＤ２、ゲートドライバＧＤ１～ＧＤ２、および液晶パネルＬＣＰを備え、（段落００２５）

（ｃ）入力端子ＩＴ１～ＩＴ４は、マトリクススイッチｍｓｗを介して第１～第４チャネルのポートＰＴ１～ＰＴ４に接続され、（段落００２５）

（ｄ）映像出力装置１０は、映像データ生成回路ＶＧＣと、第１～第４チャネル（４つ）の出力端子ＯＴ１～ＯＴ４とを備え、（段落００２６）

（ｅ）各出力端子は、ＨＤＭＩ規格のコネクタで構成され、（段落００２６）

（ｆ）映像出力装置１０において、映像データ生成回路ＶＧＣにおける映像端子ＶＴ１～ＶＴ４の各々は、出力端子ＯＴ１～ＯＴ４にそれぞれ接続されており、（図５）

（ｇ）映像データ生成回路ＶＧＣは、１フレームのフレームデータＤｆを分割して第１～第４チャネルの映像データＤｖ１～Ｄｖ４を生成し、さらに、映像データＤｖ１～Ｄｖ４それぞれの１ライン目（データイネーブル信号ＤＥがアクティブである１９２０個の有効画素データ）の後にチャネルデータｄｘ１～ｄｘ４を付加した上で、それぞれに対応する第１～第４チャネルの映像端子ＶＴ１～ＶＴ４に並列出力するものであり、（段落００２６）

（ｈ）フレームデータＤｆが４Ｋ２Ｋサイズの単一映像に対応し、映像データＤｖ１～Ｄｖ４それぞれが２Ｋ１Ｋサイズの高精細部分映像（映像データＤｖ１が左上部分、映像データＤｖ２が右上部分、映像データＤｖ３が左下部分、映像データＤｖ４が右下部分）に対応し、（段落００２６）

（ｉ）映像出力装置１０と表示装置１との（誤った）接続状態として、映像出力装置１０の出力端子ＯＴ１がケーブルＣＡ１（ＨＤＭＩ規格）を介して表示装置１の入力端子ＩＴ２に接続され、映像出力装置１０の出力端子ＯＴ２がケーブルＣＡ２（ＨＤＭＩ規格）を介して表示装置１の入力端子ＩＴ４に接続され、映像出力装置１０の出力端子ＯＴ３がケーブルＣＡ３（ＨＤＭＩ規格）を介して表示装置１の入力端子ＩＴ１に接続され、映像出力装置１０の出力端子ＯＴ４がケーブルＣＡ４（ＨＤＭＩ規格）を介して表示装置１の入力端子ＩＴ３に接続されている場合において、（段落００２７）

（ｊ）この場合、表示装置１では、映像データＤｖ１内のチャネルデータｄｘ１が、出力端子ＯＴ１および入力端子ＩＴ２を介して接続決定回路ｃｄｃに入力され、映像データＤｖ２内のチャネルデータｄｘ２が、出力端子ＯＴ２および入力端子ＩＴ４を介して接続決定回路ＣＤＣに入力され、映像データＤｖ３内のチャネルデータｄｘ３が、出力端子ＯＴ３および入力端子ＩＴ１を介して接続決定回路ｃｄｃに入力され、映像データＤｖ４内のチャネルデータｄｘ４が、出力端子ＯＴ４および入力端子ＩＴ３を介して接続決定回路ｃｄｃに入力され、（段落００２８）

（ｋ）これにより、接続決定回路ｃｄｃは、出力端子ＯＴ１が入力端子ＩＴ２に接続され、出力端子ＯＴ２が入力端子ＩＴ４に接続され、出力端子ＯＴ３が入力端子ＩＴ１に接続され、出力端子ＯＴ４が入力端子ＩＴ３に接続されていることを認識し、マトリクススイッチｍｓｗに制御信号を送信し、この制御信号を受けて、マトリクススイッチｍｓｗは、入力端子ＩＴ１とポートＰＴ３とを接続し、入力端子ＩＴ２とポートＰＴ１とを接続し、入力端子ＩＴ３とポートＰＴ４とを接続し、入力端子ＩＴ４とポートＰＴ２とを接続し、この結果、第１～第４チャネルの映像データＤｖ１～Ｄｖ４はそれぞれ、第１～第４チャネルのポートＰＴ１～ＰＴ４から映像処理回路ＶＰに入力され、（段落００２９）

（ｌ）映像処理回路ＶＰからは４チャネルの出力があって、それぞれがタイミングコントローラＴＣ１～ＴＣ４に入力され、そして、タイミングコントローラＴＣ１・ＴＣ２は、ソースドライバＳＤ１並びにゲートドライバＧＤ１およびＧＤ２を制御し、タイミングコントローラＴＣ３・ＴＣ４は、ソースドライバＳＤ２並びにゲートドライバＧＤ１およびＧＤ２を制御し、これにより、ソースドライバＳＤ１並びにゲートドライバＧＤ１およびＧＤ２は、液晶パネルＬＣＰの左上領域ＡＲ１（画素数２Ｋ１Ｋ）および右上領域ＡＲ２（画素数２Ｋ１Ｋ）を駆動し、ソースドライバＳＤ２並びにゲートドライバＧＤ１およびＧＤ２は、液晶パネルＬＣＰの左下領域ＡＲ３（画素数２Ｋ１Ｋ）および右下領域ＡＲ４（画素数２Ｋ１Ｋ）を駆動し、（段落００３０、００３１）

（ｍ）１フレームのフレームデータを分割して得られる複数の映像データを映像出力装置および表示装置間で複数チャネル（ケーブル）で伝送するときに、映像出力装置側の複数の出力端子と表示装置側の複数の入力端子との接続関係を間違えても正しいフレーム表示が得られる（段落０００８）

（ｎ）映像システム

（ｏ）における映像出力装置１０。

イ　引用文献２について

（イ）引用文献２に記載された周知技術

上記（ア）に摘記した記載から、引用文献２には、以下の周知技術が記載されているものと認められる。

（文献２に記載された周知技術）

ビデオデータを送信するためのシリアルリンクとしてＨＤＭＩリンクやＤＶＩリンクを用いること、及び、ＤＶＩ準拠の送信において、ブランキングインターバル中に制御ビット（ＣＴＬ０～ＣＴＬ３）を送信すること。

（３）対比

本件補正発明と引用発明とを対比する。

ア　構成Ａについて

引用発明は、構成ｄによれば映像出力装置１０が映像生成回路ＶＧＣを備え、構成ｇによれば前記映像生成回路ＶＧＣが映像データＤｖ１～Ｄｖ４を生成してそれぞれ映像端子ＶＴ１～ＶＴ４に並列出力し、構成ｆによれば前記映像端子ＶＴ１～ＶＴ４の各々が出力端子ＯＴ１～ＯＴ４にそれぞれ接続され、構成ｉによれば前記出力端子ＯＴ１～ＯＴ４が表示装置１の入力端子ＩＴ１～ＩＴ４に接続されるから、引用発明の映像出力装置１０は、映像データを生成して表示装置に送信するものである。

当該映像データが、送信される表示装置において映像の再生に用いられる信号であることは明らかであり、前記「映像出力回路１０」は、「映像生成回路ＶＧＣ」において当該再生に用いられる信号を生成することにより、映像の再生をコントロールしているといえる。

したがって、本件補正発明と引用発明は、「再生コントローラ」である点で一致する。

イ　構成Ｂについて

引用発明は、構成ｇによれば前記映像生成回路ＶＧＣが１フレームのフレームデータＤｆを分割して映像データＤｖ１～Ｄｖ４を生成してそれぞれ映像端子ＶＴ１～ＶＴ４に並列出力し、構成ｆによれば前記映像端子ＶＴ１～ＶＴ４の各々が出力端子ＯＴ１～ＯＴ４にそれぞれ接続され、構成ｉによれば前記出力端子ＯＴ１～ＯＴ４がケーブルＣＡ１～ＣＡ４を介して表示装置１の入力端子ＩＴ１～ＩＴ４に接続されるから、映像生成回路ＶＧＣで生成された映像データが、出力端子ＯＴ１～ＯＴ４、ケーブルＣＡ１～ＣＡ４及び入力端子ＩＴ１～ＩＴ４を介して表示装置に送信されるものである。そして、構成ｂ、構成ｅ及び構成ｉによれば、前記出力端子ＯＴ１～ＯＴ４、ケーブルＣＡ１～ＣＡ４及び入力端子ＩＴ１～ＩＴ４は、ＨＤＭＩ規格のものである。

ここで、前記映像データをＨＤＭＩ規格の出力端子ＯＴ１～ＯＴ４、ケーブルＣＡ１～ＣＡ４、入力端子ＩＴ１～ＩＴ４を介して表示装置に送信するためには、映像データをＨＤＭＩ規格に従うものとする必要があるから、前記映像データ生成回路ＶＧＣにおいて１フレームのフレームデータＤｆからＨＤＭＩ規格に従った映像データへの符号化が行われることは明らかである。

したがって、引用発明の「映像データ生成回路ＶＧＣ」は、本件補正発明の「エンコーダ」に相当する。

また、構成ｄの映像出力装置１０における「出力端子ＯＴ１～ＯＴ４」と構成Ｂの「複数の第３ＤＶＩインターフェース」は、「複数の第３インターフェース」といえる点で共通する。

したがって、本件補正発明と引用発明は、「エンコーダと第３インターフェースを備え」る点で共通する。

しかしながら、当該「第３インターフェース」が、本件補正発明ではＤＶＩインターフェースであるのに対し、引用発明ではＨＤＭＩ規格の出力端子ＯＴ１～ＯＴ４である点で、両者は相違する。

ウ　構成Ｃ１、構成Ｃ１１について

構成ｇによれば、映像データ生成回路ＶＧＣにおいて、１フレームのフレームデータＤｆが分割されて、第１～第４チャンネルの映像データＤｖ１～Ｄｖ４が生成される。そして、上記イのとおり、前記映像データ生成回路ＶＧＣにおいてＨＤＭＩ規格に従った映像データへの符号化が行われることは明らかであるから、引用発明は、１フレームのフレームデータＤｆから分割された各データに対して符号化を行って、第１～第４チャンネルの映像データＤｖ１～Ｄｖ４を生成するものといえる。

すると、引用発明の、符号化を行う対象である１フレームのフレームデータＤｆから分割されたデータ、及び、前記データから符号化された「第１～第４チャネルの映像データＤｖ１～Ｄｖ４」は、構成Ｃ１及び構成Ｃ１１の、エンコーダにより符号化される「複数の原画像データ流」、及び、エンコーダで符号化されて取得された「画像データ流」にそれぞれ相当する。

したがって、本件補正発明と引用発明は、「複数の原画像データ流における原画像データ流に対して、エンコーダは」「該原画像データ流を符号化して画像データ流を取得し」との構成を備える点で一致する。

エ　構成Ｃ１、構成Ｃ１２、構成Ｃ１２１について

構成ｇによれば、チャネルデータｄｘ１～ｄｘ４は、映像データＤｖ１～Ｄｖ４にそれぞれ付加されるものである。

そして、構成ｊ、構成ｋ及び構成ｍによれば、引用発明は、映像データＤｖ１～Ｄｖ４内のチャネルデータｄｘ１～ｄｘ４が接続決定回路ｃｄｃに入力され、これにより、接続決定回路ｃｄｃが、出力端子ＯＴ１～ＯＴ４が入力端子ＩＴ１～ＩＴ４のいずれに接続されているかを認識して、マトリクススイッチｍｓｗに制御信号を送信し、この制御信号を受けてマトリクススイッチｍｓｗは、入力端子ＩＴ１～ＩＴ４とポートＰＴ１～ＰＴ４とを接続し、第１～第４チャネルの映像データＤｖ１～Ｄｖ４はそれぞれ第１～第４チャネルのポートＰＴ１～ＰＴ４から映像処理回路ＶＰに入力されるという構成を備える。

この結果、映像出力装置側の複数の出力端子と表示装置側の複数の入力端子との接続関係を間違えても正しいフレーム表示が得られるものである。

ここで、構成ｈによれば、単一映像がフレームデータＤｆであり、映像データＤｖ１が左上部分、映像データＤｖ２が右上部分、映像データＤｖ３が左下部分、映像データＤｖ４が右下部分に対応するものであるから、上記正しいフレーム表示とは、映像データＤｖ１が表示フレームの左上部分、映像データＤｖ２が表示フレームの右上部分、映像データＤｖ３が表示フレームの左下部分、映像データＤｖ４が表示フレームの右下部分に表示されることである。

すると、引用発明は、映像出力装置側の複数の出力端子と表示装置側の複数の入力端子との接続関係を間違えても、映像データＤｖ１～Ｄｖ４内のチャネルデータｄｘ１～ｄｘ４に基づき、映像データＤｖ１が表示フレームの左上部分、映像データＤｖ２が表示フレームの右上部分、映像データＤｖ３が表示フレームの左下部分、映像データＤｖ４が表示フレームの右下部分に表示されるものであるから、チャネルデータｄｘ１～ｄｘ４は、単一映像におけるどの部分かを特定可能な情報であるといえる。

また、映像データＤｖ１～Ｄｖ４へと符号化される元のデータである１フレームのフレームデータＤｆから分割されたデータ（原画像データ流）が、映像データＤｖ１～Ｄｖ４と位置関係が一致することは明らかである。

したがって、引用発明の「チャネルデータｄｘ１～ｄｘ４」は、構成Ｃ１２及び構成Ｃ１２１の「第１画像データ流がディスプレイ画面上に表示されるべき位置を決定するように構成され」た「原画像データ流の画像位置情報」に相当する。

また、構成ｇによれば、映像データ生成回路ＶＧＣにより、映像データＤｖ１～Ｄｖ４それぞれの１ライン目（データイネーブル信号ＤＥがアクティブである１９２０個の有効画素データ）の後にチャネルデータｄｘ１～ｄｘ４が付加されるから、当該映像データＤｖ１～Ｄｖ４にチャネルデータｄｘ１～ｄｘ４が付加されたデータは、構成Ｃ１２の「原画像データ流の画像位置情報を画像データ流に符号化し」た「該原画像データ流に対応した第１画像データ流」に相当する。

そして、引用発明の「映像データ生成回路ＶＧＣ」は、映像データＤｖ１～Ｄｖ４それぞれの１ライン目（データイネーブル信号ＤＥがアクティブである１９２０個の有効画素データ）の後にチャネルデータｄｘ１～ｄｘ４を付加した上で、それぞれに対応する第１～第４チャネルの映像端子ＶＴ１～ＶＴ４に並列出力するから、本件補正発明の「複数の原画像データ流における各原画像データ流に対して、前記エンコーダは」「該原画像データ流の画像位置情報を前記画像データ流」「に符号化して、該原画像データ流に対応した第１画像データ流を取得し、」と同じ処理を行うものである。

したがって、本件補正発明と引用発明は、「複数の原画像データ流における各原画像データ流に対して、前記エンコーダは」「該原画像データ流の画像位置情報を前記画像データ流」「に符号化して、該原画像データ流に対応した第１画像データ流を取得し、」「前記画像位置情報は、前記第１画像データ流がディスプレイ画面上に表示されるべき位置を決定するように構成され、」との構成を備える点で共通する。

しかしながら、画像データ流における画像位置情報の符号化が、本件補正発明では「予約済みの制御ビット」に行われるのに対し、引用発明では「１ライン目（データイネーブル信号ＤＥがアクティブである１９２０個の有効画素データ）の後」に行われる点で、両者は相違する。

オ　構成Ｃ１、構成Ｃ１３について

引用発明は、構成ｇによれば映像データ生成回路ＶＧＣによりチャネルデータｄｘ１～ｄｘ４がそれぞれ付加された映像データＤｖ１～Ｄｖ４（上記エのとおり本件補正発明の「第１画像データ流」に相当する。）が、それぞれに対応する第１～第４チャネルの映像端子ＶＴ１～ＶＴ４に並列出力され、構成ｆによれば映像端子ＶＴ１～ＶＴ４の各々は、出力端子ＯＴ１～ＯＴ４（上記イのとおり「第３インターフェース」である点で本件補正発明と共通する。）にそれぞれ接続されるものである。

当該構成における映像端子ＶＴ１～ＶＴ４と出力端子ＯＴ１～ＯＴ４とは、単に接続されているのみであるから、映像端子ＶＴ１～ＶＴ４に出力された信号が、接続された出力端子ＯＴ１～ＯＴ４にそのまま伝送されることは明らかである。よって、引用発明は、映像データ生成回路ＶＧＣが第１画像データ流を第３インターフェースに送信するものといえる。

したがって、本件補正発明と引用発明は、「複数の原画像データ流における各原画像データ流に対して、前記エンコーダは」「前記第１画像データ流を第３インターフェースに送信し、」との処理を行うものである点で、構成Ｃ１及び構成Ｃ１３と共通する。

しかしながら、両者は上記イと同じ点で相違する。

カ　構成Ｄ１について

本件補正発明の「ビデオコントローラ」は、本願明細書の段落００１２によれば、「デコーダ」及びその前後にインターフェースを備えるものであり、同段落００１３によれば、「デコーダ」は、受信した第１画像データ流から画像位置情報を取得するとともに、受信した第１画像データ流を復号して該画像位置情報に対応させて送信するものである。

この点を踏まえて、当該「ビデオコントローラ」について、本件補正発明と引用発明とを対比する。

引用発明の表示装置１における「データ振り分け回路１５」（構成ｂ）は、構成ｊによれば、接続決定回路ｃｄｃに映像データＤｖ１～Ｄｖ４内のチャネルデータｄｘ１～ｄｘ４（画像位置情報）が入力されるものである。

よって、当該「データ振り分け回路１５」の構成は、本件補正発明の上記「ビデオコントローラ」の「デコーダ」が受信した第１画像データ流から画像位置情報を取得する構成に相当する。

また、引用発明の前記接続決定回路ｃｄｃは、構成ｋによれば、入力された映像データＤｖ１～Ｄｖ４内のチャネルデータｄｘ１～ｄｘ４（画像位置情報）に基づく制御信号を、マトリクススイッチｍｓｗに送信し、マトリクススイッチｍｓｗが、前記制御信号を受けて映像データＤｖ１～Ｄｖ４を映像処理回路ＶＰに入力するものである。

さらに、引用発明の表示装置１における「映像処理回路ＶＰ」（構成ｂ）は、構成ｋにおいて映像データＤｖ１～Ｄｖ４が入力され、構成ｌにおいて４チャンネルの出力をタイミングコントローラＴＣ１～ＴＣ４に入力するものである。そして、構成ｌによれば、前記タイミングコントローラＴＣ１～ＴＣ４は、液晶パネルＬＣＰを駆動するソースドライバＳＤ１、ＳＤ２及びゲートドライバＧＤ１、ＧＤ２を制御するものであるから、前記映像処理回路ＶＰは、入力される映像データに基づき液晶パネルＬＣＰを駆動するための制御信号を生成する処理を行うものである。

よって、当該「映像処理回路ＶＰ」の構成は、本件補正発明の上記「ビデオコントローラ」のデコーダが受信した第１画像データ流を復号して送信する構成に相当するといえる。

ところで、当該「映像処理回路ＶＰ」に入力される映像データは、上記のとおり、「データ振り分け回路１５」によりチャネルデータｄｘ１～ｄｘ４（画像位置情報）に基づいて入力されたものであるから、映像処理回路ＶＰにおいて復号されて送信されるデータもチャネルデータｄｘ１～ｄｘ４（画像位置情報）に基づいたものである。

したがって、引用発明の当該「データ振り分け回路１５」及び「映像処理回路ＶＰ」の構成は、本件補正発明の上記「ビデオコントローラ」のデコーダが、受信した第１画像データ流を復号して該画像位置情報に対応させて送信する構成に相当するといえる。

以上から、引用発明の「データ振り分け回路１５」及び「映像処理回路ＶＰ」は、本件補正発明における「ビデオコントローラ」構成するものといえる。

そして、引用発明の表示装置１における「入力端子ＩＴ１～ＩＴ４（ＨＤＭＩ規格）」（構成ｂ）は、構成ｊ及び構成ｋによれば、データ振り分け回路１５及び映像処理回路ＶＰ（デコーダ）に映像出力装置１０からの映像データＤｖ１～Ｄｖ４を入力するものであるから、前記「入力端子ＩＴ１～ＩＴ４（ＨＤＭＩ規格）」と構成Ｄ１の「第１ＤＶＩインターフェース」とは、「ビデオコントローラの複数の第１インターフェース」といえる点で共通する。

また、構成ｉの出力端子ＯＴ１～ＯＴ４は、例えば、それぞれ入力端子ＩＴ２、ＩＴ４、ＩＴ１、ＩＴ３に接続されるから、一対一で接続されるものである。

したがって、本件補正発明と引用発明は、「複数の第３インターフェースは、複数の第１インターフェースに一対一で接続され、」との構成を備える点で共通する。

しかしながら、両者は上記イと同じ点で相違し、さらに、上記イの「第３インターフェース」と同様に、「第１インターフェース」が、本件補正発明ではＤＶＩインターフェースであるのに対し、引用発明では入力端子ＩＴ１～ＩＴ４（ＨＤＭＩ規格）である点で、両者は相違する。

キ　構成Ｄ２について

上記オのとおり、引用発明は、チャネルデータｄｘ１～ｄｘ４がそれぞれ付加された映像データＤｖ１～Ｄｖ４（上記エのとおり本件補正発明の「第１画像データ流」に相当する。）が、出力端子ＯＴ１～ＯＴ４（上記イのとおり「第３インターフェース」である点で本件補正発明と共通する。）にそれぞれ送信されることは明らかであるから、出力端子ＯＴ１～ＯＴ４（第３インターフェース）は、チャネルデータｄｘ１～ｄｘ４がそれぞれ付加された映像データＤｖ１～Ｄｖ４（第１画像データ流）を受信するといえる。

そして、引用発明は、構成ｉによれば、出力端子ＯＴ１～ＯＴ４が入力端子ＩＴ１～ＩＴ４に接続され、構成ｊによれば、映像データＤｖ１～Ｄｖ４内のチャネルデータｄｘ１～ｄｘ４が出力端子ＯＴ１～ＯＴ４及び入力端子ＩＴ１～ＩＴ４を介して表示装置１の接続決定回路ｃｄｃに入力され、構成ｋによれば、映像データＤｖ１～Ｄｖ４が出力端子ＯＴ１～ＯＴ４、入力端子ＩＴ１～ＩＴ４及びポートＰＴ１～ＰＴ４を介して表示装置１の映像処理回路ＶＰに入力されるから、チャネルデータｄｘ１～ｄｘ４がそれぞれ付加された映像データＤｖ１～Ｄｖ４（第１画像データ流）が出力端子ＯＴ１～ＯＴ４（第３インターフェース）から表示装置１の入力端子ＩＴ１～ＩＴ４（第１インターフェース）に出力されるといえる。

したがって、本件補正発明と引用発明は、「第３インターフェースのそれぞれは受信した第１画像データ流を出力する」との構成を備える点で共通する。

しかしながら、両者は上記イと同じ点で相違する。

ク　一致点、相違点について

上記ア～キから、本件補正発明及び引用発明の一致点及び相違点は、次のとおりである。

〔一致点〕

（Ａ）再生コントローラであって、

（Ｂ’）エンコーダと複数の第３インターフェースを備え、

（Ｃ）（Ｃ１）複数の原画像データ流おける各原画像データ流に対して、前記エンコーダは

（Ｃ１１）該原画像データ流を符号化して画像データ流を取得し、

（Ｃ１２’）該原画像データ流の画像位置情報を前記画像データ流に符号化して、該原画像データ流に対応した第１画像データ流を取得し、

（Ｃ１３’）且つ前記第１画像データ流を第３インターフェースに送信し、

（Ｃ１２１）前記画像位置情報は、前記第１画像データ流がディスプレイ画面上に表示されるべき位置を決定するように構成され、

（Ｄ）（Ｄ１’）前記複数の第３インターフェースは、複数の第１インターフェースに一対一で接続され、

（Ｄ２’）第３インターフェースのそれぞれは受信した第１画像データ流を出力する（Ａ）再生コントローラ。

〔相違点１〕

「第３インターフェース」及び「第１インターフェース」が、本件補正発明ではＤＶＩインターフェースであるのに対し、引用発明ではＨＤＭＩ規格の出力端子ＯＴ１～ＯＴ４及び入力端子ＩＴ１～ＩＴ４である点。

〔相違点２〕

画像データ流における画像位置情報の符号化が、本件補正発明では「予約済みの制御ビット」に行われるのに対し、引用発明では「１ライン目（データイネーブル信号ＤＥがアクティブである１９２０個の有効画素データ）の後」に行われる点。

（４）相違点についての判断

上記相違点について、以下、検討する。

ア　相違点１について

引用文献１には、「本表示装置では、各入力端子がＨＤＭＩ規格のコネクタで構成される構成とすることもできる。」（段落００４８）や「本発明は上記の実施の形態に限定されるものではなく、上記実施の形態を公知技術や技術常識に基づいて適宜変更したものやそれらを組み合わせて得られるものも本発明の実施の形態に含まれる。」（段落００５２）（上記（２）ア（ア）を参照。なお、下線は強調のために当審が付したものである。）と記載されているから、引用発明は、ＨＤＭＩ規格に限定されるものではなく、他の方式で構成することも想定されているものと認められる。ここで、ＨＤＭＩ規格はシリアルリンクの規格であるから、前記他の方式で構成する場合とは、シリアルリンクとしての一連の構成（入出力インターフェースやケーブル等）が他の方式とされることである。

そして、シリアルリンクとしてＨＤＭＩリンクやＤＶＩリンクを用いることは、引用文献２に記載されているように、周知かつ慣用の技術であるから、いずれの方式のシリアルリンクを用いるかは、当業者が周辺機器の使用環境等に応じて適宜選択しうる程度の事項にすぎないものである。

したがって、ＨＤＭＩ規格が採用されている引用発明において、シリアルリンクの方式をＨＤＭＩ規格に代えてＤＶＩ規格とすること、すなわち、ＨＤＭＩ規格のシリアルリンクに含まれる出力端子ＯＴ１～ＯＴ４及び入力端子ＩＴ１～ＩＴ４に代えてＤＶＩインターフェースを用いることは、当業者が適宜なしえたことである。

イ　相違点２について

上記アのとおり、シリアルリンクの方式としてＨＤＭＩ規格が採用されている引用発明において、シリアルリンクの方式をＨＤＭＩ規格に代えてＤＶＩ規格とすることは、当業者が適宜なしえたことである。

ここで、ＤＶＩ規格は、Digital Display Working Groupにより公表された「Digital Video Interface DVI Revision 1.0」（１９９９年４月２日）によれば、２６頁１２～１３行に「The use of all control signals other than horizontal sync (HSync) and vertical sync (VSync) is reserved.」（当審による仮訳：水平同期（ＨＳｙｎｃ）及び垂直同期（ＶＳｙｎｃ）を除き全ての制御信号の使用が予約されている。）と記載されており、予約された制御信号を用いて付加的な情報を伝送することが想定されている。

また、引用文献２に記載されているように、制御ビット（ＣＴＬ０～ＣＴＬ３）はＤＶＩ規格における周知の制御信号である。

そうすると、映像データに付加されるチャネルデータｄｘ１～ｄｘ４（画像位置情報）を符号化する箇所を制御信号とすることは、上記引用発明のシリアルリンクの方式をＨＤＭＩ規格からＤＶＩ規格に代えることに付随して変更される事項といえる。ここで、当該制御信号（ＣＴＬ０～ＣＴＬ３）は、本件補正発明の「予約済みの制御ビット」に相当する。

したがって、画像データ流における画像位置情報の符号化を、予約済みの制御ビットに行うことは、引用発明及び周知技術に基づき、当業者が容易に想到しうることである。

ウ　効果について

本件補正発明の奏する作用効果は、引用発明及び周知技術の奏する作用効果から予測される範囲内のものにすぎず、格別顕著なものということはできない。

エ　まとめ

以上のとおり、本件補正発明は、引用発明及び周知技術に基づいて、当業者が容易に発明をすることができたものであり、特許法第２９条第２項の規定により、特許出願の際独立して特許を受けることができないものである。

３　本件補正についてのむすび

以上のとおり、本件補正は、特許法第１７条の２第６項において準用する同法第１２６条第７項の規定に違反するので、同法第１５９条第１項の規定において読み替えて準用する同法第５３条第１項の規定により却下されるべきものである。

よって、上記補正却下の決定の結論のとおり決定する。

第３　本願発明について

１　本願発明

令和２年３月５日にされた手続補正は、上記のとおり却下されたので、本願の請求項に係る発明は、令和元年５月１４日にされた手続補正により補正された特許請求の範囲の請求項１～１７に記載された事項により特定されるものであるところ、その請求項８に係る発明（以下、「本願発明」という。）は、明細書及び図面の記載からみて、その請求項８に記載された事項により特定される、上記第２［理由］１において「補正前の請求項８」として記載したとおりのものである。ただし、「第２　令和２年３月５日にされた手続補正についての補正却下の決定」の「２　補正の適否」のうち、「（１）本件補正発明」において認定したのと同様に、「複数の原画像データ流おける」との記載は、「複数の原画像データ流における」との明らかな誤記であると認めた。

２　原査定の拒絶の理由

本願発明に係る原査定の拒絶の理由は、本願の請求項８に係る発明は、本願の出願前に頒布された又は電気通信回線を通じて公衆に利用可能となった上記引用文献１に記載された発明及び引用文献２に記載された周知技術に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない、というものである。

３　引用文献

原査定の拒絶の理由で引用された引用文献１の記載事項及び引用発明、並びに、引用文献２の記載事項及び周知技術は、上記第２［理由］２（２）に記載したとおりである。

４　対比・判断

本願発明は、上記第２［理由］２において検討した本件補正発明の第３ＤＶＩインターフェースに係る構成Ｄ１の限定事項を削除したものである。

そうすると、本願発明の発明特定事項を全て含み、さらに他の事項を付加したものに相当する本件補正発明が、上記第２［理由］２（３）、（４）に記載したとおり、上記引用発明及び周知技術に基づいて、当業者が容易に発明をすることができたものであるから、本願発明も、上記引用発明及び周知技術に基づいて、当業者が容易に発明をすることができたものである。

第４　むすび

以上のとおり、本願発明は、特許法第２９条第２項の規定により特許を受けることができないから、他の請求項に係る発明について検討するまでもなく、本願は拒絶されるべきものである。

よって、結論のとおり審決する。