2025-009024

特願２０２３－ ９７７７３「撮像素子、および電子機器」拒絶査定不服審判事件〔令和 ５年 ８月２９日出願公開、特開２０２３－１２０２９３〕について、次のとおり審決する。

結 論 本件審判の請求は、成り立たない。

理 由 第１ 手続の経緯 本願は、２０１８年（平成３０年）９月２８日（優先権主張 ２０１７年９月２９日）を国際出願日とする特願２０１９－５４５１８９号の一部を、令和３年７月２１日に新たな特許出願とした特願２０２１－１２０９９３号のさらに一部を、令和５年６月１４日に新たな特許出願としたものであって、その手続の経緯は以下のとおりである。 令和６年 ８月 ５日付け 拒絶理由通知書 令和６年１２月１９日 手続補正書及び意見書の提出 令和７年 ３月 ５日付け 拒絶査定 令和７年 ６月１１日 審判請求書及び手続補正書の提出 令和７年 ８月２６日付け 前置報告書 第２ 令和７年６月１１日にされた手続補正についての補正の却下の決定 ［補正の却下の決定の結論］ 令和７年６月１１日にされた手続補正（以下、「本件補正」という。）を却下する。 ［補正の却下の決定の理由］ １ 本件補正の内容 本件補正は、令和６年１２月１９日にされた手続補正により補正された特許請求の範囲の請求項１から２０を、令和７年６月１１日に提出された手続補正書に記載された特許請求の範囲の請求項１から１８に補正するものであって、本件補正前の請求項４を本件補正後の請求項４とする次の補正を含むものである。 なお、下線は、本件補正により補正された箇所を示す。また、記号「Ａ１」から「Ｃ」は、分説するために合議体が付したものであり、記号「Ａ１」から「Ｃ」に対応する発明特定事項を、以下「構成Ａ１」から「構成Ｃ」という。 （１） 本件補正前の請求項４ （Ａ１） 第１分光特性を有する第１フィルタを透過した光を電荷に変換する第１光電変換部と、 （Ａ２） 前記第１分光特性とは異なる第２分光特性を有する第２フィルタを透過した光を電荷に変換する第２光電変換部と、 （Ａ３） 前記第１分光特性を有する第３フィルタを透過した光を電荷に変換する第３光電変換部と、 （Ａ４） 前記第２分光特性を有する第４フィルタを透過した光を電荷に変換する第４光電変換部とが、 （Ａ） 列方向に沿って前記第１光電変換部、前記第２光電変換部、前記第３光電変換部および前記第４光電変換部の順に配置される半導体層と、 （Ｂ１） 前記第１光電変換部で変換された電荷に基づく信号と、前記第３光電変換部で変換された電荷に基づく信号とが出力される第１信号線が配置される第１層と、 （Ｂ２） 前記第２光電変換部で変換された電荷に基づく信号と、前記第４光電変換部で変換された電荷に基づく信号とが出力される第２信号線が配置される第２層と （Ｂ） を少なくとも有する多層配線の配線層と （Ｃ） を備える撮像素子。 （２） 本件補正後の請求項４ （Ａ１） 第１分光特性を有する第１フィルタを透過した光を電荷に変換する第１光電変換部と、 （Ａ２） 前記第１分光特性とは異なる第２分光特性を有する第２フィルタを透過した光を電荷に変換する第２光電変換部と、 （Ａ３） 前記第１分光特性を有する第３フィルタを透過した光を電荷に変換する第３光電変換部と、 （Ａ４） 前記第２分光特性を有する第４フィルタを透過した光を電荷に変換する第４光電変換部とが、 （Ａ） 列方向に沿って前記第１光電変換部、前記第２光電変換部、前記第３光電変換部および前記第４光電変換部の順に配置される半導体層と、 （Ｂ１’） 前記第１光電変換部で変換された電荷に基づく信号と、前記第３光電変換部で変換された電荷に基づく信号とがそれぞれ出力される信号線であって前記第１光電変換部で変換された電荷に基づく信号と、前記第３光電変換部で変換された電荷に基づく信号とを用いるビニング処理が行われる第１信号線が配置される第１層と、 （Ｂ２’） 前記第２光電変換部で変換された電荷に基づく信号と、前記第４光電変換部で変換された電荷に基づく信号とがそれぞれ出力される信号線であって前記第２光電変換部で変換された電荷に基づく信号と、前記第４光電変換部で変換された電荷に基づく信号とを用いるビニング処理が行われる第２信号線が配置される第２層と （Ｂ） を少なくとも有する多層配線の配線層と （Ｃ） を備える撮像素子。 ２ 本件補正の適否について （１） 本件補正の目的について 本件補正は、上記１（１）及び（２）のとおり、本件補正前の請求項４の構成Ｂ１における「前記第１光電変換部で変換された電荷に基づく信号と、前記第３光電変換部で変換された電荷に基づく信号とが出力される第１信号線」について、第１光電変換部で変換された電荷に基づく信号と、第３光電変換部で変換された電荷に基づく信号とが「それぞれ」出力される信号線であること、及び「前記第１光電変換部で変換された電荷に基づく信号と、前記第３光電変換部で変換された電荷に基づく信号とを用いるビニング処理が行われる」信号線であることを限定するものである。 また、本件補正は、上記１（１）及び（２）のとおり、本件補正前の請求項４の構成Ｂ２における「前記第２光電変換部で変換された電荷に基づく信号と、前記第４光電変換部で変換された電荷に基づく信号とが出力される第２信号線」について、第２光電変換部で変換された電荷に基づく信号と、第４光電変換部で変換された電荷に基づく信号とが「それぞれ」出力される信号線であること、及び「前記第２光電変換部で変換された電荷に基づく信号と、前記第４光電変換部で変換された電荷に基づく信号とを用いるビニング処理が行われる」信号線であることを限定するものである。 そして、本件補正前の請求項４に係る発明（以下、「本願発明」という。）と本件補正後の請求項４に係る発明（以下、「本件補正発明」という。）の産業上の利用分野及び解決しようとする課題は同一であるから、請求項４について、本件補正は、特許法第１７条の２第５項第２号に掲げる特許請求の範囲の減縮を目的とする補正といえ、また、特許法第１７条の２第４項に規定する要件を満たすものである。 そこで、本件補正発明が、特許法第１７条の２第６項において準用する同法第１２６条第７項の規定に適合するか（特許出願の際独立して特許を受けることができるものであるか）について、以下検討する。 （２） 独立特許要件について ア 本件補正発明 本件補正発明は、上記１（２）に記載したとおりのものと認める。 イ 引用文献１に記載された事項 本願の優先日（２０１７年９月２９日）前の２０１１年（平成２３年）４月２１日に公開され、令和７年３月５日付け拒絶査定（以下、「原査定」という。）における拒絶の理由において引用された、特開２０１１－８２７６８号（以下、「引用文献１」という。）には、次の事項が記載されている。下線は、強調のため合議体が付したものである。 （ア） 「【０００５】 原色フィルタや補色フィルタなどのカラー配列では、同一カラーの画素が行方向および列方向に一画素おきに配列される。よって、特許文献１に記載された方法でＦＤを共通化すると、共通化のための配線パターンが、隣接する別のカラーの配線パターンと交差してしまう。この交差によって異なる色の画素の出力同士が容量結合するため、クロストークの原因となる。クロストークによりノイズが増加し、信号とノイズの比（Ｓ／Ｎ）が低下するという問題が発生する。 【０００６】 本発明は、クロストークの低減に有利な構成を有する固体撮像装置を提供することを目的とする。」 （イ） 「【００１１】 図９は、本発明の好適な実施形態の固体撮像装置ＩＳの概略構成を示す図である。固体撮像装置ＩＳは、ＣＭＯＳイメージセンサのような能動画素型のイメージセンサとして構成される。能動画素型のイメージセンサは、画素が、光電変換素子の他に、該光電変換素子による光電変換によって得られた信号を増幅する増幅素子を含む固体撮像装置である。この実施形態では、増幅素子は、複数の画素によって共有される。固体撮像装置ＩＳは、画素アレイＰＡ、垂直選択回路ＶＳ、第１読出回路ＨＲ１、第２読出回路ＨＲ２、第１水平選択回路ＨＳ１、および、第２水平選択回路ＨＳ２を備えている。画素アレイＰＡは、複数の画素行ｐｒおよび複数の画素列ｐｃを構成するように二次元状に配列された複数の画素ｐを含む。図６には、画素アレイＰＡとして、説明のために簡単化された画素アレイが例示されている。画素アレイＰＡにおける各画素列ｐｃには、２つの列読出線、即ち、第１列読出線ｃ１と第２列読出線ｃ２とが設けられている。」 （ウ） 「【００１４】 図１は、画素アレイＰＡにおける１つの画素列ｐｃの一部分の回路構成を例示的に示す図であり、本発明の第１実施形態における回路構成を示している。なお、図１では、簡単化のために４行分の画素のみが示されている。各画素は、フォトダイオード１０１（１０１は、１０１－１、１０１－２、１０１－３、１０１－４を代表する。）と、転送トランジスタ１０２（１０２は、１０２－１、１０２－２、１０２－３、１０２－４を代表する。）とを含む。具体的には、第１画素行、第１画素列の画素は、フォトダイオード１０１－１と転送トランジスタ１０２－１とを含む。第２画素行かつ第１画素列の画素は、フォトダイオード１０１－２と転送トランジスタ１０２－２とを含む。第３画素行かつ第１画素列の画素は、フォトダイオード１０１－３と転送トランジスタ１０２－３とを含む。第４画素行かつ第１画素列の画素は、フォトダイオード１０１－４と転送トランジスタ１０２－４とを含む。図１に示す第１実施形態では、電荷を電圧に変換する変換領域１０３（１０３は、１０３－１、１０３－２を代表する。）、リセットトランジスタ１０４（１０４は、１０４－１、１０４－２を代表する。）、増幅トランジスタ１０５（１０５は、１０５－１、１０５－２を代表する。）および選択トランジスタ１０６（１０６は、１０６－１、１０６－２を代表する。）が同一画素列の複数（ここでは２個）の画素によって共有されている。具体的には、変換領域１０３－１、リセットトランジスタ１０４－１、増幅トランジスタ１０５－１および選択トランジスタ１０６－１が同一画素列の第１画素行および第３画素行の画素とによって共有されている。また、変換領域１０３－２、リセットトランジスタ１０４－２、増幅トランジスタ１０５－２および選択トランジスタ１０６－２が同一画素列の第１画素行および第３画素行の画素とによって共有されている。 【００１５】 画素アレイＰＡの上には、所定のカラー配列に従うカラーフィルタが配置される。ここでは、ベイヤー配列に従うカラーフィルタが画素アレイＰＡの上に配置されている例を説明するが、他のカラー配列（例えば、補色フィルタ）に従うカラーフィルタが画素アレイＰＡの上に配置された場合にも本発明を適用することができる。ベイヤー配列に従う場合、第１画素行、第１画素列の第１、第３画素行の画素のフォトダイオード１０１－１、１０１－３の上にはＧ（グリーン）色のカラーフィルターが配置される。また、第１画素列の第２、第４画素行の画素のフォトダイオード１０１－２、１０１－４の上にはＲ色のカラーフィルターが配置されている。よって、同一カラー（Ｇ色）の画素である第１画素行および第３画素行の画素がＦＤ１０３－１、リセットトランジスタ１０４－１、増幅トランジスタ１０５－１、選択トランジスタ１０６－１を共有し、信号を第１列読出線１０７－１に出力する。また、同一カラー（Ｒ色）の画素である第２画素行および第４画素行の画素がＦＤ１０３－１、リセットトランジスタ１０４－１、増幅トランジスタ１０５－１、選択トランジスタ１０６－１を共有し、信号を第２列読出線１０７－１に出力する。」 （中略） 【００１７】 フォトダイオード１０１（１０１＿１、１０１＿２、１０１＿３、１０１＿４）は、光電変換素子の一例である。変換領域１０３（１０３＿１、１０３＿２）は、フォトダイオード１０１から出力される電荷を保持して電圧に変換する容量素子であり、典型的には、半導体基板に形成されたフローティングディフュージョン（拡散領域）およびそれに接続された導電体を含む。該導電体は、配線層に形成される導電体パターンと、拡散領域と導電体パターンとを接続するプラグ（コンタクトプラグ、ビアプラグ）とを含みうる。増幅トランジスタ１０５（１０５＿１、１０５＿２）は、変換領域１０３の電圧を増幅する増幅素子の一例である。リセットトランジスタ１０４（１０４＿１、１０４＿２）は、変換領域１０３の電圧をリセット（初期化）するリセット素子の一例であり、垂直選択回路ＶＳによって制御されうる。選択トランジスタ１０６（１０６＿１、１０６＿２）は、行を選択するためのスイッチの一例であり、垂直選択回路ＶＳによって制御されうる。転送トランジスタ１０２（１０２＿１、１０２＿２、１０２＿３、１０２＿４）は、フォトダイオード１０１において光電変換によって生じた電荷を変換領域１０３に転送するための転送素子の一例であり、垂直選択回路ＶＳによって制御されうる。 （中略） 【００２０】 一方、固体撮像装置ＩＳによって低解像度の静止画を出力する場合や、（前記最大解像度よりも低解像度の）動画を出力する場合には、同一画素列の各サブグループの画素が変換領域によって合成（加算）されて出力されうる。このような低解像度の画像（静止画または動作）を固体撮像装置ＩＳから出力する動作を説明する。ここでは、代表的に、フォトダイオード１０１－１を含む画素およびフォトダイオード１０１－３を含む画素から合成された信号を第１列読出線ｃ１に出力する動作を説明する。フォトダイオード１０１－１、１０１－３で発生した電荷は、垂直選択回路ＶＳが転送トランジスタ１０２－１、１０２－３をオン状態にすることによって変換領域１０３－１に転送される。変換領域１０３－１に転送された電荷は、変換領域１０３－１において電圧に変換される。フォトトダイオード１０１－１から転送された電荷をＱ１、フォトダイオード１０１－３から転送された電荷をＱ３、変換領域１０３－１の容量をＣとすると、変換領域１０３－１の電圧がＶ＝（Ｑ１＋Ｑ３）／Ｃだけ変化する。即ち、変換領域１０３－１において２つの画素の信号が合成（加算）される。増幅トランジスタ１０５－１は、垂直選択回路ＶＳによって選択トランジスタ１０６－１がオン状態にされることによって、変換領域１０３－１の電圧に応じた電圧を選択トランジスタ１０６－１を介して第１列読出線ｃ１に出力する。 【００２１】 図２は、各画素列が図１に示す回路構成を有する画素アレイにおける２つの画素列の平面レイアウト図であり、本発明の第１実施形態を示している。図２において、１０１－１、１０１－２、１０１－３、１０１－４は、フォトダイオード（より厳密には、フォトダイオードの表面層）である。１０２－１、１０２－２、１０２－３、１０２－４は、転送トランジスタ（より厳密には、転送トランジスタのゲート電極）である。１０３－１、１０３－２は、変換領域である。該変換領域は、半導体基板に形成された拡散領域、該拡散領域に接続されたコンタクトプラグ、該コンタクトプラグに接続された第１金属配線層の導電パターン、該導電パターンと増幅トランジスタのゲート電極とを接続するコンタクトプラグを含む。１０６－１、１０６－２は、選択トランジスタ（より厳密には、選択トランジスタのゲート電極）である。１０５－１、１０５－２は、増幅トランジスタ（より厳密には、増幅トランジスタのゲート電極）であり、選択トランジスタと活性層を共有している。１０４－１、１０４－２は、リセットトランジスタ（より厳密には、リセットトランジスタのゲート電極）である。第１列読出線ｃ１および第２列読出線ｃ２は、同一の層に配置されうる。 【００２２】 図２に例示される第１実施形態では、画素列に設けられた第１列読出線ｃ１および第２列読出線ｃ２の間に当該画素列の各画素のフォトダイオード１０１－１～１０１－４が配置されている。また、第１グループの画素行（第１、第３画素行）に属する画素のフォトダイオード１０１－１、１０１－３の第２列読出線ｃ２の側における境界線ｂ２と第１列読出線ｃ１との間に、当該画素が属するサブグループの変換領域１０３－１が配置されている。また、第２グループの画素行（第２、第４画素行）に属する画素のフォトダイオード１０１－２、１０１－４の第１列読出線ｃ１の側における境界線ｂ１と第２列読出線ｃ２との間に、当該画素が属するサブグループの変換領域１０３－２が配置されている。このような構成によれば、変換領域１０３－１と変換領域１０３－２とが交差することがなく、変換領域１０３－１と変換領域１０３－２との容量結合を小さくすることができる。一方、変換領域１０３－１と変換領域１０３－２とが交差するような構成では、両者の間の容量結合（および、その結果としてクロストーク）が大きくなる。これは、異なるカラーの画素の信号の間でクロストークが発生し、これによって混色が発生することを意味する。」 （エ） 「【００３０】 図７は、本発明の第４実施形態を示す平面レイアウト図である。図７に例示される第４実施形態は、１つの画素列の光電変換素子とその隣の画素列の光電変換素子との間に当該１つの画素列の２つの列読出線（即ち、第１列読出線ｃ１、第２列読出線ｃ２）が配置されている点で第１乃至第３実施形態と異なる。第１列読出線ｃ１と第２列読出線ｃ２とは、互いに異なる層に配置されている。このような構成においても、第１乃至第３実施形態と同様に、変換領域１０３－１と変換領域１０３－２とを交差させずに配置することができる。更に、第１列読出線ｃ１と第２列読出線ｃ２とを互いに異なる層に配置することにより、第１列読出線ｃ１と第２列読出線ｃ２とを平面レイアウトにおいて互いに重なるように配置することも可能になる。この場合は、フォトダイオードの開口面積を広げることができるので、感度を向上することができる。」 （オ） 「 ［図：0001438087000001.jpg］ 」（図１） （カ） 「 ［図：0001438087000002.jpg］ 」（図２） （キ） 「 ［図：0001438087000003.jpg］ 」（図７） ウ 引用文献１に記載された発明 （ア） 上記イ（オ）の図１からは、１０１－１及び１０１－３が、１０３－１の一端、１０４－１の一端、及び１０５－１を介して１０６－１の一端に接続されるとともに、１０６－１の他端が「ｃ１」に接続されていること、また、１０１－２及び１０１－４が、１０３－２の一端、１０４－２の一端、及び１０５－２を介して１０６－２の一端に接続されるとともに、１０６－２の他端が「ｃ２」に接続されていることが見てとれる。 （イ） 上記イ（ウ）の段落００１５における「第１画素行および第３画素行の画素がＦＤ１０３－１、リセットトランジスタ１０４－１、増幅トランジスタ１０５－１、選択トランジスタ１０６－１を共有し、信号を第１列読出線１０７－１に出力する。」との記載、及び「第２画素行および第４画素行の画素がＦＤ１０３－１、リセットトランジスタ１０４－１、増幅トランジスタ１０５－１、選択トランジスタ１０６－１を共有し、信号を第２列読出線１０７－１に出力する。」との記載は、上記（ア）と整合していない。 そして、上記（ア）、上記イ（イ）の「画素アレイＰＡにおける各画素列ｐｃには、・・・第１列読出線ｃ１と第２列読出線ｃ２とが設けられている。」、及び上記イ（ウ）段落００２０の「フォトダイオード１０１－１を含む画素およびフォトダイオード１０１－３を含む画素から合成された信号を第１列読出線ｃ１に出力する動作」との記載を総合すると、段落００１５の上記記載は、それぞれ「第１画素行および第３画素行の画素がＦＤ１０３－１、リセットトランジスタ１０４－１、増幅トランジスタ１０５－１、選択トランジスタ１０６－１を共有し、信号を第１列読出線ｃ１に出力する。」との記載、及び「第２画素行および第４画素行の画素がＦＤ１０３－２、リセットトランジスタ１０４－２、増幅トランジスタ１０５－２、選択トランジスタ１０６－２を共有し、信号を第２列読出線ｃ２に出力する。」の誤記であると解される。 また、上記「ＦＤ１０３－１」及び「ＦＤ１０３－２」が、それぞれ上記イ（ウ）段落００１４の「変換領域１０３－１」及び「変換領域１０３－２」と同義であることは、技術常識である。 （ウ） 上記イ（ウ）の段落００１７における「フォトダイオード１０１（１０１＿１、１０１＿２、１０１＿３、１０１＿４）」、「変換領域１０３（１０３＿１、１０３＿２）」、「増幅トランジスタ１０５（１０５＿１、１０５＿２）」、「リセットトランジスタ１０４（１０４＿１、１０４＿２）」、「選択トランジスタ１０６（１０６＿１、１０６＿２）」、及び「転送トランジスタ１０２（１０２＿１、１０２＿２、１０２＿３、１０２＿４）」との記載は、種別を示す３桁の数字と、序数を示す１桁の数字が、アンダーバー「＿」で結ばれている点で、上記（ア）及び（イ）で参照した段落や図面の記載（当該３桁の数字と１桁の数字がハイフン「－」で結ばれている）とは相違するが、文脈を考慮すると、それぞれ「フォトダイオード１０１（１０１－１、１０１－２、１０１－３、１０１－４）」、「変換領域１０３（１０３－１、１０３－２）」、「増幅トランジスタ１０５（１０５－１、１０５－２）」、「リセットトランジスタ１０４（１０４－１、１０４－２）」、「選択トランジスタ１０６（１０６－１、１０６－２）」、及び「転送トランジスタ１０２（１０２－１、１０２－２、１０２－３、１０２－４）」を意味すると解される。 （エ） 上記イ（エ）によれば、上記イ（キ）の図７に例示される第４実施形態は、１つの画素列の光電変換素子とその隣の画素列の光電変換素子との間に当該１つの画素列の第１列読出線ｃ１、第２列読出線ｃ２が配置されている点で上記イ（ウ）及び（カ）の第１実施形態と異なるものである。 また、第１列読出線ｃ１及び第２列読出線ｃ２の配置について、第１実施形態では同一の層に配置されうる（上記イ（ウ）段落００２１）一方、第４実施形態では互いに異なる層に配置されている（上記イ（エ））。 また、第１実施形態における画素列の平面レイアウト図（上記イ（ウ）段落００２１）である上記イ（カ）の図２からは、１０１－１、１０１－２、１０１－３、１０１－４が記載された順に上から下に配置されていること、１０１－１及び１０１－３が１０３－１、１０４－１、１０５－１、１０６－１を共有してｃ１に接続されていること、並びに１０１－２及び１０１－４が１０３－２、１０４－２、１０５－２、１０６－２を共有してｃ２に接続されていること、が見て取れ、さらに、第４実施形態における平面レイアウト図（上記イ（エ））である上記イ（キ）の図７からも同じことが見て取れる。 そうすると、第４実施形態は、第１列読出線ｃ１及び第２列読出線ｃ２の配置に関する部分を除いて、第１実施形態と同様の構成を備えているといえる。 したがって、引用文献１には次の発明（以下「引用発明」という。）が記載されていると認められる。 なお、記号「ａ」から「ｊ」は、分説するために合議体が付したものであり、記号「ａ」から「ｊ」に対応する発明特定事項を、以下「構成ａ」から「構成ｊ」という。 〔引用発明〕 （ａ） ＣＭＯＳイメージセンサとして構成され画素アレイＰＡを備えている固体撮像装置ＩＳであって（イ（イ））、 （ｂ） 画素アレイＰＡは、二次元状に配列された複数の画素を含み（イ（イ））、 （ｃ） ベイヤー配列に従うカラーフィルタが画素アレイＰＡの上に配置されており（イ（ウ）の００１５）、 （ｄ） 第１画素列の第１、第３画素行の画素のフォトダイオード１０１－１、１０１－３の上にはＧ（グリーン）色のカラーフィルターが配置され、また、第１画素列の第２、第４画素行の画素のフォトダイオード１０１－２、１０１－４の上にはＲ色のカラーフィルターが配置されており（イ（ウ）の００１５）、 （ｅ） 同一カラー（Ｇ色）の画素である第１画素行および第３画素行の画素が変換領域１０３－１、リセットトランジスタ１０４－１、増幅トランジスタ１０５－１、選択トランジスタ１０６－１を共有し、信号を第１列読出線ｃ１に出力し（イ（ウ）の００１５、及び（イ））、 （ｆ） 同一カラー（Ｒ色）の画素である第２画素行および第４画素行の画素が変換領域１０３－２、リセットトランジスタ１０４－２、増幅トランジスタ１０５－２、選択トランジスタ１０６－２を共有し、信号を第２列読出線ｃ２に出力し（イ（ウ）の００１５、及び（イ））、 （ｇ） フォトダイオード１０１（１０１－１、１０１－２、１０１－３、１０１－４）は、光電変換素子の一例であって、光電変換によって電荷を生じるものであり（イ（ウ）００１７、及び（ウ））、 （ｈ） 低解像度の静止画を出力する場合や、最大解像度よりも低解像度の動画を出力する場合には、同一画素列の各サブグループの画素が変換領域によって合成（加算）されて出力され、このような低解像度の画像を出力する動作では、代表的に、フォトダイオード１０１－１を含む画素およびフォトダイオード１０１－３を含む画素から合成された信号を第１列読出線ｃ１に出力する動作において、フォトダイオード１０１－１、１０１－３で発生し、変換領域１０３－１に転送された電荷は、変換領域１０３－１において電圧に変換され、即ち、変換領域１０３－１において２つの画素の信号が合成（加算）され、増幅トランジスタ１０５－１は、変換領域１０３－１の電圧に応じた電圧を選択トランジスタ１０６－１を介して第１列読出線ｃ１に出力し（イ（ウ）の００２０）、 （ｉ） 第１列読出線ｃ１と第２列読出線ｃ２とは、互いに異なる層に配置されており（イ（エ））、 （ｊ） 変換領域１０３－１と変換領域１０３－２とを交差させずに配置することができて、更に、第１列読出線ｃ１と第２列読出線ｃ２とを互いに異なる層に配置することにより、第１列読出線ｃ１と第２列読出線ｃ２とを平面レイアウトにおいて互いに重なるように配置する場合は、フォトダイオードの開口面積を広げることができるので、感度を向上することができる（イ（エ）、及び（エ））、 （ａ） 固体撮像装置ＩＳ。 エ 引用文献３について 本願の優先日（２０１７年９月２９日）前の２０１０年（平成２２年）４月２２日に公開され、当審で新たに引用する、特開２０１０－９３６５３号公報（以下「引用文献３」という。）には、以下の記載がある。下線は、強調のため合議体が付したものである。 「【０００５】 ところで、この種の固体撮像素子において、多画素化、小型化が進むにつれて画素のユニットセルサイズが小さくなっている。 それに伴い、固体撮像素子においては、画素に占めるトランジスタの面積の割合が増加し、フォトダイオードの面積が小さくなるので飽和電荷量および感度が低下し、画質の劣化が問題となっている。 また、ＨＤモードでの３０ｆｐｓの実現など多画素での高速読み出しも必要となっている。 【０００６】 そのため、小型ユニットセルサイズの画素を備える固体撮像素子において、感度とＳ/Ｎ改善、また高速読み出しのために幾つかの画素の信号をアナログまたはデジタルで加算する方法が幾つか提案されている。 【０００７】 その１つに、複数の画素でフローティングディフュージョン（ＦＤ）を共有し、各画素で光電変換された電荷をＦＤで加算する方法がある。 しかし、画素のユニットセルサイズの縮小が進む中で、同色画素を加算するためにＦＤを形成すると更なるフォトダイオード面積の縮小となり、飽和電荷量および感度の低下、そして画質の劣化につながる。 【０００８】 その他の加算方法にＡＤ変換器（Analog digital converter)を有する固体撮像素子でデジタル信号に変換後、加算する方法がある。 全画素モードではある一定期間内に１回のＡＤ変換を行うが、高速化を実現するためにデジタル加算をする場合はある一定期間内に複数回のＡＤ変換が必要となり、ＡＤ変換の高速化と高速化に伴うノイズ悪化の問題がある。 【０００９】 上記、ＦＤ加算とデジタル加算で発生する問題を回避でき、感度とＳ/Ｎの改善、高速化を可能とする方法として読み出し信号線に接続されている負荷ＭＯＳ回路で加算するソースフォロワー加算が知られている（たとえば特許文献１参照）。 【特許文献１】ＵＳ Ｐａｔｅｎｔ Ｎｏ：６７９４６２７ Ｂ２」 以上より、引用文献３には、 「固体撮像素子において、感度とＳ/Ｎ改善、また高速読み出しのために幾つかの画素の信号を加算する方法の１つである、複数の画素でフローティングディフュージョン（ＦＤ）を共有し、各画素で光電変換された電荷をＦＤで加算する方法では、画素のユニットセルサイズの縮小が進む中で、同色画素を加算するためにＦＤを形成すると更なるフォトダイオード面積の縮小となり、飽和電荷量および感度の低下、そして画質の劣化につながるとの問題が発生するところ、上記、ＦＤ加算で発生する問題を回避でき、感度とＳ/Ｎの改善、高速化を可能とする方法として、読み出し信号線に接続されている負荷ＭＯＳ回路で加算するソースフォロワー加算がＵＳ Ｐａｔｅｎｔ Ｎｏ：６７９４６２７ Ｂ２により知られている。」 との技術（以下、「引用文献３技術」という。）が記載されているといえる。 オ 引用文献４について 本願の優先日（２０１７年９月２９日）前の２００４年（平成１６年）９月２１日に公開され、当審で新たに引用する、米国特許第６７９４６２７号明細書（以下「引用文献４」という。）には、以下の記載がある。下線は、強調のため合議体が付したものである。 「The operation of the active pixel sensors themselves during an aggregation operation (i.e., when plural rows or columns are selected) is now described. As discussed at the beginning of this Detailed Description (using the FIG. 1A "non-storage" pixel embodiment for illustration), for the CMOS active pixel sensor 10, a voltage on the photodiode 12 is precharged to a reset potential, and the voltage on the photodiode 12 decreases as light or leakage discharges the photodiode. The voltage signal at the input of the follower-type amplifier 16 (e.g., at the gate of a source-follower amplifier) is read via the source follower amplifier 16 onto the column line 26 when the row select line 24 is active (actuating the row select switch 22). When several rows are selected at once, the parallel follower-type amplifiers 16 (of the pixel sensors 10 of the selected rows) connected to a particular column line 26 will drive that column line higher than it would be driven as a result of any of the selected rows being individually selected, to a voltage that will tend to be more indicative of the higher input voltages and less indicative of the lower input voltages. Put another way, if the follower-type amplifier input voltages for n selected rows of a particular column line 26 are close in value to each other, then the resulting voltage on the column line 26 will be close to an average of the n values of those follower-type amplifier input voltages in the sense that the output change in response to any one small follower-type amplifier input voltage will be a gain near 1/n. On the other hand, if some of the follower-type amplifier input voltages for a particular column line 26 are much higher in value than the other follower-type amplifier input voltages generally, the resulting voltage on the column line 26 will tend toward the highest of the follower-type amplifier input voltages. This function is known in the art of analog processing as a "softmax" since the output change in response to higher values of follower-type amplifier input voltage will be greater, and lower values of follower-type amplifier input voltage will have relatively little influence or gain.」（１１欄３から４０行） （当審訳： 集約動作中（すなわち複数の行またはカラムが選択されている場合）における、アクティブ画素センサ自体の動作について説明する。詳細な説明の冒頭（図1Aの「非ストレージ」画素の実施例を用いて）で述べたように、CMOSアクティブ画素センサ10では、フォトダイオード12上の電圧がリセット電位にプリチャージされ、光やリークによってフォトダイオード12の電圧が低下する。フォロワ型アンプ16（例えばソースフォロワアンプのゲート）入力の電圧信号は、行選択ライン24がアクティブ（行選択スイッチ22がオン）なときに、ソースフォロワアンプ16を介してカラムライン26に読み出される。 複数の行が同時に選択されると、選択された行の画素センサ10のフォロワ型アンプ16が並列に特定のカラムライン26に接続され、そのカラムラインを、いずれか1つの選択行だけが個別に選択された場合よりも高い電圧まで駆動する。この電圧は、より高い入力電圧の影響を強く受け、低い入力電圧の影響は小さくなる傾向がある。言い換えれば、特定のカラムライン26に対するn個の選択行のフォロワ型アンプ入力電圧が互いに近い値であれば、カラムライン26上の電圧はそれらn個の値の平均に近くなり、各フォロワ型アンプ入力電圧の小さな変化に対する出力の変化は1/n程度のゲインとなる。一方、特定のカラムライン26に対するフォロワ型アンプ入力電圧の一部が他よりもかなり高い場合、カラムライン26上の電圧は最も高いフォロワ型アンプ入力電圧に近づく。この機能はアナログ処理の分野では「ソフトマックス」として知られており、高い入力値に対する出力変化が大きく、低い入力値の影響やゲインは比較的小さくなる。） 「 ［図：0001438087000004.jpg］ 」（図１Ａ） 以上より、引用文献４には、 「集約動作中（すなわち複数の行またはカラムが選択されている場合）における、CMOSアクティブ画素センサ10では、フォトダイオード12上の電圧がリセット電位にプリチャージされ、光によってフォトダイオード12の電圧が低下し、フォロワ型アンプ16（例えばソースフォロワアンプのゲート）入力の電圧信号は、行選択ライン24がアクティブ（行選択スイッチ22がオン）なときに、ソースフォロワアンプ16を介してカラムライン26に読み出され、複数の行が同時に選択されると、選択された行の画素センサ10のフォロワ型アンプ16が並列に特定のカラムライン26に接続され、そのカラムラインを、いずれか1つの選択行だけが個別に選択された場合よりも高い電圧まで駆動する。」 との技術（以下、「引用文献４技術」という。）が記載されているといえる。 カ 引用文献５について 本願の優先日（２０１７年９月２９日）前の２０１７年（平成２９年）６月８日に公開され、令和７年８月２６日付け前置報告書において引用された、特開２０１７－１０３６４７号公報（以下「引用文献５」という。）には、以下の記載がある。下線は、強調のため合議体が付したものである。 「【０００４】 ここで、固体撮像素子から出力する画素を減らす場合に、列方向あるいは行方向に並ぶＮ画素を加算もしくは平均化（以下、混合と呼ぶ）して縮小率Ｍで縮小する処理をＮ／Ｍ画素混合と呼ぶものとする。この場合、列方向に関して、Ｎ／Ｍ画素混合方式（Ｎ≧２）を実現するには、一例として特許文献１に記載の技術が適用できる。すなわち、１本の列信号線に対し３つの画素行を同時並列に選択することにより、列信号線上でこれらの３画素行の信号電位を平均化することができる。」 「【００３６】 まず、図６では固体撮像素子２のある列信号線ＶＬに対し同時並列に選択する５画素行単位の等価回路図を示している。以下、その構成について説明する。図６において破線２００で囲まれた単位画素について説明する。光電変換部２０１はフォトダイオードからなり、光を電荷に変換する。フローティングディフュージョン部（電荷蓄積部）２０２は、光電変換部２０１から転送された電荷を蓄積する。転送トランジスタ２０３は光電変換部２０１の信号電荷をフローティングディフュージョン部２０２に転送する。リセットトランジスタ２０４はフローティングディフュージョン部２０２を電源電位ＶＤＤにリセットする。ソースフォロワトランジスタ２０５は、そのゲートにフローティングディフュージョン部２０２の電位が入力され、そのソースを列信号線ＶＬに接続していわゆるソースフォロワ回路を構成する。なお、図６において図示していないが、列信号線ＶＬは定電流源によって電流値Ｉｓｆでバイアスされることでソースフォロワ回路を構成する。選択トランジスタ２０６はソースフォロワ回路を列信号線ＶＬに接続するかしないかを単位画素毎に設定する。 【００３７】 リセットを解除されたフローティングディフュージョン部２０２の電位は、電源電位ＶＤＤからリセットトランジスタの閾値電圧分低下した電位となり、ソースフォロワ回路の持つ所定の電圧ゲインを介して電位Ｖｒｓｔに変換される。転送トランジスタ２０３のゲートをＯＮし、リセットが解除されたフローティングディフュージョン部２０２に光電変換部２０１で発生した信号電荷が転送されると、フローティングディフュージョン部２０２の電位は低下する。すなわち、同じく所定のソースフォロワ回路ゲインを介して電位Ｖｒｓｔから信号電位Ｖｉｎに低下する。 【００３８】 単位画素２００の構成は、上述の要素に限定されるものではない。例えば、複数の光電変換部２００およびそれらに対応する転送トランジスタ２０３とで、フローティングディフュージョン部２０２、リセットトランジスタ２０４、ソースフォロワトランジスタ２０５および選択トランジスタ２０６を共有する構成でもよい。また、選択トランジスタ２０６を削除し、フローティングディフュージョン部２０２の電源を行順次に供給することにより列信号線ＶＬへの接続を制御する構成をとっても構わない。 【００３９】 図６（ａ）は、列方向に連続した５つの単位画素２００の選択トランジスタ２０６を同時にＯＮした例、すなわち列信号線ＶＬに対し同時並列に５つの画素を接続した例を示す。この場合、詳細は後述するが、列信号線ＶＬの電位は、５つの画素からの信号電位が相互に関連した信号電位Ｖｏｕｔとなる。図６（ａ）では便宜上、列方向に連続した５つの単位画素２００を共通の列信号線ＶＬに接続したが、単位画素２００を図示しないカラーフィルタの色毎にまとめてもよい。代表的なカラーフィルタ配列としては緑（Ｇ）の画素を市松状に配列し、残りの画素位置に赤（Ｒ）および青（Ｂ）の画素を配列したベイヤー配列が挙げられる。この場合は列方向に連続した１０画素のうち１画素おきに接続した５画素を列信号線ＶＬに対し同時並列に接続すれば、同色の５画素をまとめたことになる。」 「 ［図：0001438087000005.jpg］ 」（図６（ａ）） 上記段落０００４における、「固体撮像素子から出力する画素を減らす場合に、列方向・・・に並ぶＮ画素を加算もしくは平均化（以下、混合と呼ぶ）して縮小率Ｍで縮小する処理をＮ／Ｍ画素混合と呼ぶものとする。この場合、列方向に関して、Ｎ／Ｍ画素混合方式（Ｎ≧２）を実現するには、一例として特許文献１に記載の技術が適用できる。すなわち、１本の列信号線に対し３つの画素行を同時並列に選択することにより、列信号線上でこれらの３画素行の信号電位を平均化することができる。」との記載によれば、列方向に関してＮ／Ｍ画素混合方式（Ｎ≧２）を実現するために、１本の列信号線に対し３つの画素行を同時並列に選択することにより、列信号線上でこれらの３画素行の信号電位を平均化する技術を適用することが開示されている。 そして、上記段落０００４の記載によれば、「混合」とは「加算」と「平均化」を包含する概念であるといえるから、引用文献５には、列方向に関してＮ／Ｍ画素混合方式（Ｎ≧２）を実現するために、１本の列信号線に対し３つの画素行を同時並列に選択することにより、列信号線上でこれらの３画素行の信号電位を加算する技術を適用することが開示されているといえる。 以上より、引用文献５には、 「固体撮像素子において、１本の列信号線に対し複数の画素行を同時並列に選択することにより、列信号線上でこれらの複数画素行の信号電位を加算するための単位画素の構成について、フローティングディフュージョン部（電荷蓄積部）２０２は、フォトダイオードからなる光電変換部２０１から転送された電荷を蓄積し、ソースフォロワトランジスタ２０５は、そのゲートにフローティングディフュージョン部２０２の電位が入力され、そのソースを列信号線ＶＬに接続していわゆるソースフォロワ回路を構成し、列信号線ＶＬは定電流源によって電流値Ｉｓｆでバイアスされることでソースフォロワ回路を構成し、選択トランジスタ２０６はソースフォロワ回路を列信号線ＶＬに接続するかしないかを単位画素毎に設定する構成に限定されず、複数の光電変換部２００およびそれらに対応する転送トランジスタ２０３とで、フローティングディフュージョン部２０２、リセットトランジスタ２０４、ソースフォロワトランジスタ２０５および選択トランジスタ２０６を共有する構成でもよい。」 との技術（以下、「引用文献５技術」という。）が記載されているといえる。 キ 引用文献６について 本願の優先日（２０１７年９月２９日）前の２０１７年（平成２９年）９月２８日に公開され、当審で新たに引用する、特開２０１７－１７３１５８９号公報（以下「引用文献６」という。）には、以下の記載がある。下線は、強調のため合議体が付したものである。 「【００３２】 図３は、画素Ｇの詳細な構成図である。図３に図示の画素Ｇは、列番号（Ｇ（ｎ，ｍ）のｍ）が奇数の画素であり、副画素Ｐｏが左に配置され、副画素Ｐｅが右に配置されている。列番号（Ｇ（ｎ，ｍ）のｍ）が偶数の画素Ｇでは、左が副画素Ｐｅであり、右が副画素Ｐｏの配置になっている。図３では、後述の結線Ｋ１等のビニング用結線の図示を省略している。 【００３３】 副画素Ｐｏは、ＰＤ、Ｍ１，Ｍ３、Ｆｄ１，Ｆｄ３、及び２つのＢＭを備える。副画素Ｐｅは、ＰＤ、Ｍ２，Ｍ４、Ｆｄ２，Ｆｄ４、及び２つのＢＭを備える。なお、ＰＤはフォトダイオードを意味し、Ｍは振分けスイッチを意味し、Ｆｄは、電荷蓄積部としてのフローティングディフュージョンを意味し、ＢＭは転送スイッチを意味するものとする。Ｍ１～Ｍ４及びＢＭは、ＦＥＴ（電界効果トランジスタ）から成る。なお、Ｆｄ１～Ｆｄ４を個々に区別する必要のないときは、「Ｆｄ」と総称する。」 「【００８８】 実施形態では、ビニングの手法として、Ｆｄの情報をソースフォロワ接続のＢＭを介して電圧出力し、ＢＭドレイン同志を接続している。本発明は、これに限定されず、例えば複数のＦｄ同士を接続して蓄積電荷量を合計する方法等のその他のビニング手法も用いることができる。」 「 ［図：0001438087000006.jpg］ 」（図３） 以上より、引用文献６には、 「フォトダイオードＰＤを備えた画素のビニングの手法として、フローティングディフュージョンＦｄの情報をソースフォロワ接続の転送スイッチＢＭを介して電圧出力し、ＢＭドレイン同志を接続する手法に限定されず、例えば複数のＦｄ同士を接続して蓄積電荷量を合計する方法等のその他のビニング手法も用いることができる。」 との技術（以下、「引用文献６技術」という。）が記載されているといえる。 ク 周知技術について （ア）フローティングディフュージョン（ＦＤ）による加算について 上記エの引用文献３技術は、「固体撮像素子において、・・・幾つかの画素の信号を加算する方法の１つである、複数の画素でフローティングディフュージョン（ＦＤ）を共有し、各画素で光電変換された電荷をＦＤで加算する方法」を含むものである。 また、上記エの引用文献５技術は、「固体撮像素子において、・・・複数画素・・・の信号電位を加算するための単位画素の構成について、・・・複数の光電変換部２００・・・で、フローティングディフュージョン部２０２、・・・を共有する構成でもよい。」というものである。 さらに、上記エの引用文献６技術は、「フォトダイオードＰＤを備えた画素のビニングの手法として、・・・フローティングディフュージョンＦｄ・・・複数のＦｄ同士を接続して蓄積電荷量を合計する方法等のその他のビニング手法も用いることができる。」というものである。 ここで、引用文献３技術の「フローティングディフュージョン（ＦＤ）」、引用文献５技術の「フローティングディフュージョン部２０２」、及び引用文献６技術の「フローティングディフュージョンＦｄ」は同義である。 そして、引用文献３技術、引用文献５技術、及び引用文献６技術に共通して含まれている、「複数の画素でフローティングディフュージョン（ＦＤ）を共有し、各画素で光電変換された電荷をＦＤで加算する」ことについて、引用文献６技術では「フォトダイオードＰＤを備えた画素のビニングの手法」と呼称している。 そうすると、フォトダイオードＰＤを備えた画素のビニングの手法としてのフローティングディフュージョン（ＦＤ）による加算手法は、当業者に広く知られていたといえる。 （イ）ソースフォロワ接続による加算について 上記エの引用文献３技術は、「固体撮像素子において、・・・幾つかの画素の信号を加算する方法の１つである、・・・読み出し信号線に接続されている負荷ＭＯＳ回路で加算するソースフォロワー加算」を含むものである。 また、上記エの引用文献５技術は、「固体撮像素子において、・・・複数画素・・・の信号電位を加算するための単位画素の構成について、・・・ソースフォロワトランジスタ２０５は、そのゲートにフローティングディフュージョン部２０２の電位が入力され、そのソースを・・・信号線・・・に接続していわゆるソースフォロワ回路を構成し、選択トランジスタ２０６はソースフォロワ回路を・・・信号線・・・に接続するかしないかを単位画素毎に設定する構成」を開示したものである。 さらに、上記エの引用文献６技術は、「フォトダイオードＰＤを備えた画素のビニングの手法として、フローティングディフュージョンＦｄの情報をソースフォロワ接続の転送スイッチＢＭを介して電圧出力し、ＢＭドレイン同志を接続する手法」を開示したものである。 ここで、引用文献３技術には明記されていないが、「画素の信号」がフローティングディフュージョン（ＦＤ）に蓄積され、その後出力されることは自明である。 また、引用文献６技術には、（読み出し）信号線が明記されていないが、「ＢＭドレイン同志を接続」する信号線が当然設けられており、当該信号線は、引用文献３技術の「読み出し信号線」及び引用文献５技術の「信号線」と同様に機能する、と解される。 さらに、引用文献３技術の「負荷ＭＯＳ回路」、引用文献５技術の「選択トランジスタ２０６」、及び引用文献６技術の「転送スイッチＢＭ」は、ソースフォロワ接続により画素の信号を（読み出し）信号線に出力する点で共通するといえる。 そして、引用文献３技術、引用文献５技術、及び引用文献６技術に共通して含まれている、「フローティングディフュージョンＦｄの情報をソースフォロワ接続の転送スイッチＢＭを介して電圧出力し、ＢＭドレイン同志を接続する手法」について、引用文献６技術では「フォトダイオードＰＤを備えた画素のビニングの手法」と呼称している。 そうすると、フォトダイオードＰＤを備えた画素のビニングの手法としてのソースフォロワ接続による加算手法は、当業者に広く知られていたといえる。 （ウ）ビニング手法の選択について 上記（ア）及び（イ）によれば、フォトダイオードＰＤを備えた画素のビニングの手法について、ＦＤによる加算手法と、ソースフォロワ接続による加算手法は、いずれも当業者に広く知られていた。 そして、引用文献５技術と、引用文献６技術は、フォトダイオードＰＤを備えた画素におけるビニング処理を行うための構成または手法について、ＦＤによる加算と、ソースフォロワ接続による加算のうち、いずれを採用してもよいことを開示している。 そうすると、フォトダイオードＰＤを備えた画素のビニングの手法として、ＦＤによる加算に代えてソースフォロワー接続による加算を採用することや、ソースフォロワー接続による加算に代えてＦＤによる加算を採用することは、いずれも周知技術であるといえる。 ケ 本件補正発明と引用発明との対比 本件補正発明と、引用発明とを対比する。 （ア） 本件補正発明の構成Ａ１について 引用発明の「Ｇ（グリーン）色のカラーフィルター」（構成ｄ）は、Ｇ色の光を透過させる一方、他の色の光を同様に透過させることはないという分光特性（本件補正発明の「第１分光特性」に相当する。）を有するフィルタの一種であることが自明であるから、構成Ａ１の「第１分光特性を有する第１フィルタ」に相当する。 また、引用発明の「フォトダイオード１０１」（構成ｇ）は、光電変換によって電荷を生じるものであるから、構成Ａ１の「光を電荷に変換する」「光電変換部」に相当し、このうち「フォトダイオード１０１－１」は、構成Ａ１の「光を電荷に変換する第１光電変換部」に相当する。 さらに、引用発明の「フォトダイオード１０１－１」は、その上にＧ色のカラーフィルターが配置されており（構成ｄ）、光電変換によって電荷を生じるのであるから、Ｇ色のカラーフィルターを透過した光を電荷に変換するものといえる。 そうすると、引用発明の「フォトダイオード１０１－１」は、本件補正発明の構成Ａ１の「第１分光特性を有する第１フィルタを透過した光を電荷に変換する第１光電変換部」に相当する。 （イ） 本件補正発明の構成Ａ２について 引用発明の「Ｒ色のカラーフィルター」（構成ｄ）は、Ｒ色の光を透過させる一方、他の色の光を同様に透過させることはないという、「Ｇ（グリーン）色のカラーフィルター」とは異なる分光特性（構成Ａ２の「第２分光特性」に相当する。）を有するフィルタの一種であることが自明であるから、構成Ａ２の「第２分光特性を有する第２フィルタ」に相当する。 そして、引用発明の「フォトダイオード１０１－２」は、その上にＲ色のカラーフィルターが配置されており（構成ｄ）、上記（ア）で検討したのと同様に光電変換によって電荷を生じるから（構成ｇ）、本件補正発明の構成Ａ２の「前記第１分光特性とは異なる第２分光特性を有する第２フィルタを透過した光を電荷に変換する第２光電変換部」に相当する。 （ウ） 本件補正発明の構成Ａ３について 引用発明の「フォトダイオード１０１－３」は、その上にＧ色のカラーフィルターが配置されているところ（構成ｄ）、当該カラーフィルターは、フォトダイオード１０１－１の上に配置されたＧ色のカラーフィルターと同じ分光特性を有しつつも、「ベイヤー配列」（構成ｃ）に従って配置されており、フォトダイオード１０１－１の上に配置されたＧ色のカラーフィルターとは別のものといえるから、構成Ａ３の「前記第１分光特性を有する第３フィルタ」に相当する。 そして、引用発明の「フォトダイオード１０１－３」は、上記（ア）で検討したのと同様に光電変換によって電荷を生じるから（構成ｇ）、本件補正発明の構成Ａ３の「前記第１分光特性を有する第３フィルタを透過した光を電荷に変換する第３光電変換部」に相当する。 （エ） 本件補正発明の構成Ａ４について 引用発明の「フォトダイオード１０１－４」は、その上にＲ色のカラーフィルターが配置されているところ（構成ｄ）、当該カラーフィルターは、フォトダイオード１０１－２の上に配置されたＲ色のカラーフィルタと同じ分光特性を有しつつも、別のものといえるから、構成Ａ４の「前記第２分光特性を有する第４フィルタ」に相当する。 そして、引用発明の「フォトダイオード１０１－４」は、上記（ア）で検討したのと同様に光電変換によって電荷を生じるから（構成ｇ）、本件補正発明の構成Ａ４の「前記第２分光特性を有する第４フィルタを透過した光を電荷に変換する第４光電変換部」に相当する。 （オ） 本件補正発明の構成Ａ、及びＣについて 引用発明の「フォトダイオード１０１（１０１－１、１０１－２、１０１－３、１０１－４）」（構成ｇ）は、それぞれ、第１画素列の第１画素行、第２画素行、第３画素行、及び第４画素行の画素に設けられているから（構成ｄ）、列方向に沿って「フォトダイオード１０１－１」、「フォトダイオード１０１－２」「フォトダイオード１０１－３」及び「フォトダイオード１０１－４」の順に配置されている。 ここで、引用発明のフォトダイオードは、半導体素子であることが技術常識であり、また、「二次元状に配列された複数の画素」に設けられるものであるから（構成ｂ、ｄ）、半導体層に配置されるといえる。 したがって、引用発明において、「二次元状に配列された複数の画素」（構成ｂ）に設けられる「フォトダイオード１０１（１０１－１、１０１－２、１０１－３、１０１－４）」（構成ｇ）が、第１画素列の第１画素行、第２画素行、第３画素行、及び第４画素行の画素に設けられている（構成ｄ）ことは、本件補正発明の「列方向に沿って前記第１光電変換部、前記第２光電変換部、前記第３光電変換部および前記第４光電変換部の順に配置される半導体層」（構成Ａ）「を備える」（構成Ｃ）ことに相当する。 （カ） 本件補正発明の構成Ｂ１’について 引用発明では、「フォトダイオード１０１－１、１０１－３で発生し、変換領域１０３－１に転送された電荷は、変換領域１０３－１において電圧に変換され、即ち、変換領域１０３－１において２つの画素の信号が合成（加算）され、増幅トランジスタ１０５－１は、変換領域１０３－１の電圧に応じた電圧を選択トランジスタ１０６－１を介して第１列読出線ｃ１に出力」すること（構成ｈ）により、「フォトダイオード１０１－１を含む画素およびフォトダイオード１０１－３を含む画素から合成された信号を第１列読出線ｃ１に出力する動作」（構成ｈ）が実現される。 ここで、前記「第１列読出線ｃ１」が信号線であることは自明であり、また、上記（ア）、（ウ）で検討したとおり、前記「フォトダイオード１０１－１、１０１－３」は、それぞれ構成Ａ１の「第１光電変換部」、構成Ａ３の「第３光電変換部」に相当する。 さらに、前記「２つの画素の信号」は「フォトダイオード１０１－１、１０１－３で発生し、変換領域１０３－１に転送された電荷」によるものであるから、前記「変換領域１０３－１において２つの画素の信号が合成（加算）され」ることは、本件補正発明の構成Ｂ１’における「前記第１光電変換部で変換された電荷に基づく信号と、前記第３光電変換部で変換された電荷に基づく信号とを用いるビニング処理が行われる」ことに相当する。 そうすると、本件補正発明の「前記第１光電変換部で変換された電荷に基づく信号と、前記第３光電変換部で変換された電荷に基づく信号とがそれぞれ出力される信号線であって前記第１光電変換部で変換された電荷に基づく信号と、前記第３光電変換部で変換された電荷に基づく信号とを用いるビニング処理が行われる第１信号線」（構成Ｂ１’）と、引用発明の「第１列読出線ｃ１」は、「前記第１光電変換部で変換された電荷に基づく信号と、前記第３光電変換部で変換された電荷に基づく信号とがそれぞれ出力される信号線であって前記第１光電変換部で変換された電荷に基づく信号と、前記第３光電変換部で変換された電荷に基づく信号とを用いるビニング処理が行われ」た信号を出力す「る第１信号線」である点で共通する。 ただし、「ビニング処理」について、本件補正発明では、「第１信号線」で「行われる」のに対して、引用発明では、「変換領域１０３－１」で行われ「第１列読出線ｃ１」では行われない点（以下、「相違点１」という。）で、両発明は相違する。 そして、構成（ｉ）によれば、引用発明は「第１列読出線ｃ１」が配置された「層」を有することが明らかであり、当該「層」は、本件補正発明の構成Ｂ１’における「第１信号線が配置される第１層」に相当する。 （キ） 本件補正発明の構成Ｂ２’について 引用発明の構成ｈは、「代表的に、フォトダイオード１０１－１を含む画素およびフォトダイオード１０１－３を含む画素から合成された信号を第１列読出線ｃ１に出力する動作」を示しており、構成（ｄ）から（ｇ）を参酌すれば、同様の動作により、フォトダイオード１０１－２を含む画素およびフォトダイオード１０１－４を含む画素から合成された信号を第２列読出線ｃ２に出力する動作が実現されているといえる。 すなわち、引用発明においては、「フォトダイオード１０１－２」（第２光電変換部）、「１０１－４」（第４光電変換部）で発生し、変換領域１０３－２に転送された電荷は、変換領域１０３－２において電圧に変換され、即ち、変換領域１０３－２において２つの画素の信号が合成（加算）（ビニング処理）され、増幅トランジスタ１０５－２は、変換領域１０３－２の電圧に応じた電圧を選択トランジスタ１０６－２を介して「第２列読出線ｃ２」（信号線）に出力するといえる。 そうすると、本件補正発明の「前記第２光電変換部で変換された電荷に基づく信号と、前記第４光電変換部で変換された電荷に基づく信号とがそれぞれ出力される信号線であって前記第２光電変換部で変換された電荷に基づく信号と、前記第４光電変換部で変換された電荷に基づく信号とを用いるビニング処理が行われる第２信号線」（構成Ｂ２’）と、引用発明の「第２列読出線ｃ２」は、「前記第２光電変換部で変換された電荷に基づく信号と、前記第４光電変換部で変換された電荷に基づく信号とがそれぞれ出力される信号線であって前記第２光電変換部で変換された電荷に基づく信号と、前記第４光電変換部で変換された電荷に基づく信号とを用いるビニング処理が行われ」た信号を出力す「る第２信号線」である点で共通する。 ただし、「ビニング処理」について、本件補正発明では、「第２信号線」で「行われる」のに対して、引用発明では、「変換領域１０３－２」で行われ「第２列読出線ｃ２」では行われない点（以下、「相違点２」という。）で、両発明は相違する。 そして、構成（ｉ）によれば、引用発明は「第２列読出線ｃ２」が配置された「層」を有することが明らかであり、当該「層」は、本件補正発明の構成Ｂ２’における「第２信号線が配置される第２層」に相当する。 （ク） 本件補正発明の構成Ｂ、及びＣについて 引用発明における「第１列読出線ｃ１」が配置された「層」、及び「第２列読出線ｃ２」が配置された「層」は、それぞれ配線層といえる。 そして、引用発明において「第１列読出線ｃ１と第２列読出線ｃ２とは、互いに異なる層に配置されて」いる（構成ｉ）ことは、本願発明が、前記「第１層」（構成Ｂ１’）と、前記「第２層」（構成Ｂ２’）と、「を少なくとも有する多層配線の配線層」（構成Ｂ）「を備える」（構成Ｃ）ことに、相当する。 （ケ） 本件補正発明の構成Ｃについて 構成ａによれば、引用発明の「固体撮像装置ＩＳ」は、「ＣＭＯＳイメージセンサとして構成され画素アレイＰＡを備えて」おり、また、本件補正発明の「撮像素子」は、その実施例として本件明細書の段落００１４に「撮像素子１０１は、ＣＭＯＳイメージセンサによって構成される。」と記載されていることから、両者はともにＣＭＯＳイメージセンサによって構成されており、引用発明の「固体撮像装置ＩＳ」は、本件補正発明の「撮像素子」に相当する。 以上（ア）から（ケ）をまとめると、本件補正発明と引用発明は、以下の点で一致し、また相違する。 〔一致点〕 （Ａ１） 第１分光特性を有する第１フィルタを透過した光を電荷に変換する第１光電変換部と、 （Ａ２） 前記第１分光特性とは異なる第２分光特性を有する第２フィルタを透過した光を電荷に変換する第２光電変換部と、 （Ａ３） 前記第１分光特性を有する第３フィルタを透過した光を電荷に変換する第３光電変換部と、 （Ａ４） 前記第２分光特性を有する第４フィルタを透過した光を電荷に変換する第４光電変換部とが、 （Ａ） 列方向に沿って前記第１光電変換部、前記第２光電変換部、前記第３光電変換部および前記第４光電変換部の順に配置される半導体層と、 （Ｂ１’’） 前記第１光電変換部で変換された電荷に基づく信号と、前記第３光電変換部で変換された電荷に基づく信号とがそれぞれ出力される信号線であって前記第１光電変換部で変換された電荷に基づく信号と、前記第３光電変換部で変換された電荷に基づく信号とを用いるビニング処理が行われた信号を出力する第１信号線が配置される第１層と、 （Ｂ２’’） 前記第２光電変換部で変換された電荷に基づく信号と、前記第４光電変換部で変換された電荷に基づく信号とがそれぞれ出力される信号線であって前記第２光電変換部で変換された電荷に基づく信号と、前記第４光電変換部で変換された電荷に基づく信号とを用いるビニング処理が行われた信号を出力する第２信号線が配置される第２層と （Ｂ） を少なくとも有する多層配線の配線層と （Ｃ） を備える撮像素子。 〔相違点１〕 構成Ｂ１’’の「ビニング処理」について、本件補正発明では、「第１信号線」で「行われる」のに対して、引用発明では、「変換領域１０３－１」で行われ「第１列読出線ｃ１」では行われない点。 〔相違点２〕 構成Ｂ２’’の「ビニング処理」について、本件補正発明では、「第２信号線」で「行われる」のに対して、引用発明では、「変換領域１０３－２」で行われ「第２列読出線ｃ２」では行われない点。 コ 相違点についての判断 上記相違点１及び２について、まとめて検討する。 （ア） 引用文献３技術（上記エ）によれば、「幾つかの画素の信号を加算する方法」について、「ＦＤ加算」方法では、飽和電荷量および感度の低下や、画質の劣化の問題が発生するところ、ＵＳ Ｐａｔｅｎｔ Ｎｏ：６７９４６２７ Ｂ２（当審注：引用文献４）により知られている、読み出し信号線に接続されている負荷ＭＯＳ回路で加算する「ソースフォロワー加算」方法によれば、当該問題を回避することができる。 また、引用文献４技術（上記オ）は、「集約動作中（すなわち複数の行またはカラムが選択されている場合）における、CMOSアクティブ画素センサ10では、フォトダイオード12上の電圧がリセット電位にプリチャージされ、光によってフォトダイオード12の電圧が低下し、フォロワ型アンプ16（例えばソースフォロワアンプのゲート）入力の電圧信号は、行選択ライン24がアクティブ（行選択スイッチ22がオン）なときに、ソースフォロワアンプ16を介してカラムライン26に読み出され、複数の行が同時に選択されると、選択された行の画素センサ10のフォロワ型アンプ16が並列に特定のカラムライン26に接続され、そのカラムラインを、いずれか1つの選択行だけが個別に選択された場合よりも高い電圧まで駆動すること。」である。 ここで、引用発明において、「ビニング処理」を「変換領域１０３－１」（ＦＤ１０３－１）で行うことは、引用文献３技術の「ＦＤ加算」方法に相当する。 また、引用文献３に記載された「ソースフォロワー加算」は引用文献４技術であって、当該技術における「フォトダイオード12」及び「カラムライン26」は、それぞれ本件補正発明における「第１光電変換部／第２光電変換部」及び「第１信号線／第２信号線」に相当するから、引用文献３に記載された「ソースフォロワー加算」（引用文献４技術）は、本件補正発明の構成Ｂ１’、Ｂ２’における「ビニング処理」を出力信号線で行うことに相当するといえる。 そうすると、「ビニング処理」を「変換領域１０３－１」（ＦＤ１０３－１）で行う引用発明においても、飽和電荷量および感度の低下や、画質の劣化の問題の発生は、当業者が当然認識する課題であり、当該問題を回避するために、引用文献３に記載された「ソースフォロワー加算」（引用文献４技術）を採用することには十分な動機付けがあるといえる。 したがって、引用発明において、上記問題を回避するために、「ビニング処理」を、「変換領域１０３－１」及び「変換領域１０３－２」で行う「ＦＤ加算」に代えて、「第１列読出線ｃ１」及び「第２列読出線ｃ２」で行う「ソースフォロワー加算」を採用することにより、相違点１及び２に係る構成を設けることは、引用文献３技術及び引用文献４技術に基づいて、当業者が容易に想到し得たことである。 （イ） 上記イ（ア）（引用文献１の段落０００５及び０００６）によれば、引用文献１には、ＦＤ共通化による配線パターンの交差に起因するクロストークの低減に有利な構成を有する固体撮像装置を提供することを目的とする旨の記載がある。 一方、引用発明は、「変換領域１０３－１と変換領域１０３－２とを交差させずに配置することができて、更に、第１列読出線ｃ１と第２列読出線ｃ２とを互いに異なる層に配置することにより、第１列読出線ｃ１と第２列読出線ｃ２とを平面レイアウトにおいて互いに重なるように配置する場合は、フォトダイオードの開口面積を広げることができるので、感度を向上することができる」（構成ｊ）ものである。 ここで、上記イ（エ）（引用文献１の段落００３０）によれば、「変換領域１０３－１と変換領域１０３－２とを交差させずに配置することができ」ることは、第１実施形態と第４実施形態に共通する作用効果である一方、「第１列読出線ｃ１と第２列読出線ｃ２とを平面レイアウトにおいて互いに重なるように配置する場合は、フォトダイオードの開口面積を広げることができるので、感度を向上することができる」ことは、「第１列読出線ｃ１と第２列読出線ｃ２とを互いに異なる層に配置することにより、」すなわち構成ｉにより達成される、第４実施形態に特有の作用効果である。 そうすると、第４実施形態に特有の構成である構成ｉを備えた引用発明において、解決しようとする主な課題は、「第１列読出線ｃ１と第２列読出線ｃ２とを平面レイアウトにおいて互いに重なるように配置」可能とすることにより、「フォトダイオードの開口面積を広げることができ」て「感度を向上することができる」ようにすることであり、また、当該課題を解決するための手段は構成ｉであるといえる。 ところで、上記ク（ウ）で検討したとおり、フォトダイオードＰＤを備えた画素のビニングの手法として、ＦＤによる加算に代えてソースフォロワー接続による加算を採用することや、ソースフォロワー接続による加算に代えてＦＤによる加算を採用することは、いずれも周知技術である。 そして、引用発明におけるビニング処理を、「変換領域１０３－１」（ＦＤ１０３－１）及び「変換領域１０３－２」（ＦＤ１０３－２）で行うこと（ＦＤによる加算）に代えて、「第１列読出線ｃ１」及び「第２列読出線ｃ２」で行うこと（ソースフォロワー接続による加算）としても、引用発明の上記主な課題を解決するための手段である構成ｉとの間に不整合は生じない。 したがって、引用発明において、「ビニング処理」を、「変換領域１０３－１」及び「変換領域１０３－２」で行う「ＦＤによる加算」に代えて、「第１列読出線ｃ１」及び「第２列読出線ｃ２」で行う「ソースフォロワー接続による加算」を採用することにより、相違点１及び２に係る構成を設けることは、周知技術に基づいて、当業者が容易に想到し得たことである。 （ウ） 上記（ア）及び（イ）のとおりであるから、本件補正発明は、引用発明、引用文献３技術、及び引用文献４技術に基づいて、当業者が容易に発明をすることができたものであり、また、引用発明、及び周知技術に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許を受けることができない。 サ 請求人の主張について （ア） 請求人の主張 令和７年６月１１日に提出された審判請求書において、請求人は、以下のとおり主張している。下線は請求人が付したものである。 「Ｂ．請求項４について 本願の請求項４に係る発明は、次の構成要件４Ａ及び構成要件４Ｂを備えている。 （構成要件４Ａ） ・・・（当審注：上記構成Ａ１、Ａ２、Ａ３、Ａ４、及びＡと同じである。） （構成要件４Ｂ） ・・・（当審注：上記構成Ｂ１’、Ｂ２’、Ｂ、及びＣと同じである。） （ｂ）本願発明と引用文献に記載の発明との対比 ・・・ 引用文献１には、同一のカラーの信号を出力する２つ以上の画素のフローティングディフュージョン（ＦＤ）を共通化し、該ＦＤで複数の画素の信号を加算する方法では、共通化のための配線パターンが、隣接する別のカラーの配線パターンと交差することによって異なる色の画素の出力同士が容量結合するため、クロストークの原因となることについて記載されている。そして、引用文献１には、クロストークによりノイズが増加し、信号とノイズの比（Ｓ／Ｎ）が低下するという問題を解決するために、クロストークの低減に有利な構成を有する固体撮像装置を提供することを目的・課題とする発明が開示されている。より具体的には、引用文献１には、画素アレイに配列された複数の画素が、合成（加算）された１つの画素出力が行われるように、電荷を電圧に変換する変換領域を共有する同一カラーの画素で構成される複数のグループに分かれ、１つのグループの変換領域と他のグループの変換領域とが互いに交差しないように配置されていることが開示されている。しかしながら、引用文献１には、上記の構成要件１Ａ及び構成要件１Ｂ、及び構成要件４Ａ及び構成要件４Ｂのいずれについても、記載も示唆もされていない。 また、引用文献２（当審注：原査定において引用された特開２０１７－１０８２８６号公報を指す。）には、電子機器、搬送システム、工場、及びプログラムに関する発明が開示されている。また、引用文献２には、監視システムの監視カメラの撮像条件を撮像素子の一部で変化させることができないという背景技術の下、少なくとも１つの画素を有する撮像領域を複数有し、撮像領域毎に撮像条件が設定可能である撮像部を備える電子機器において、特定の撮像領域で対象被写体が撮像されたら、当該特定の撮像領域の撮像条件を変更することが開示されている。ここで、上記のように、同一のカラーの信号を出力する２つ以上の画素のフローティングディフュージョン（ＦＤ）を共通化し、該ＦＤで複数の画素の信号を加算する方法では、共通化のための配線パターンは、隣接する別のカラーの配線パターンと交差することによって異なる色の画素の出力同士が容量結合するため、クロストークの原因となる。このため、引用文献１には、クロストークによりノイズが増加し、信号とノイズの比（Ｓ／Ｎ）が低下するという問題を解決するために、クロストークの低減に有利な構成を有する固体撮像装置を提供することを目的・課題とする発明が開示されている。従って、引用文献１は、引用文献２の発明と技術分野の関連性が低い上、目的・課題も大きく異なる。また、上記のように、引用文献１には、画素アレイに配列された複数の画素が、合成（加算）された１つの画素出力が行われるように、電荷を電圧に変換する変換領域を共有する同一カラーの画素で構成される複数のグループに分かれ、１つのグループの変換領域と他のグループの変換領域とが互いに交差しないように配置されていることが開示され、引用文献２の発明と作用・機能も大きく異なる。更に、引用文献１と引用文献２とのそれぞれには、互いの発明を示唆する記載がない。従って、引用文献２を引用文献１に適用する動機付けは、ないものと思料する。」 （イ） 請求人の主張についての判断 本件補正発明と引用発明は、請求人の上記主張の一部にあるとおり、上記相違点１及び２で相違する（上記ケ）。 しかしながら、上記コ（ウ）のとおり、本件補正発明は、引用発明、引用文献３技術、及び引用文献４技術に基づいて、当業者が容易に発明をすることができたものであり、また、引用発明、及び周知技術に基づいて、当業者が容易に発明をすることができたものである。 当該結論において、原査定において引用された引用文献２は考慮していないから、「引用文献１は、引用文献２の発明と技術分野の関連性が低い上、目的・課題も大きく異なる。また・・・引用文献１には、・・・が開示され、引用文献２の発明と作用・機能も大きく異なる。更に、引用文献１と引用文献２とのそれぞれには、互いの発明を示唆する記載がない。従って、引用文献２を引用文献１に適用する動機付けは、ないものと思料する。」といった請求人の主張は、上記コ（ウ）の結論に影響しない。 シ 独立特許要件についてのまとめ 上記コ（ウ）のとおり、本件補正発明は、特許法第２９条第２項の規定により、特許を受けることができないものであるから、特許出願の際独立して特許を受けることができるものでない。 （３） 本件補正の適否についてのまとめ 上記（２）シのとおり、本件補正は、特許法第１７条の２第６項において準用する同法第１２６条第７項の規定に違反するので、同法第１５９条第１項の規定において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。 したがって、上記［補正の却下の決定の結論］のとおり決定する。 第３ 本願発明について １ 本願発明 本件補正は、上記第２の［補正の却下の決定の結論］のとおり却下されたので、本願の請求項４に係る発明は、令和６年１２月１９日にされた手続補正により補正された特許請求の範囲の請求項４に記載された事項により特定されるものであるところ、当該請求項４に係る発明（本願発明）は、上記第２の［補正の却下の決定の理由］１（１）に記載したとおりのものと認める。 ２ 原査定の理由 原査定における拒絶の理由は、「１．（新規性）この出願の下記の請求項に係る発明は、その出願前に日本国内又は外国において、頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明であるから、特許法第２９条第１項第３号に該当し、特許を受けることができない。」との理由を含むものであって、請求項４に対して、上記引用文献１が引用された。 ３ 引用発明 上記「第２」２（２）ウ（エ）に記載したとおりのものと認める。 ４ 本願発明と引用発明の対比、及び判断 本願発明は、本件補正発明の構成Ｂ１’における「前記第１光電変換部で変換された電荷に基づく信号と、前記第３光電変換部で変換された電荷に基づく信号とがそれぞれ出力される信号線であって前記第１光電変換部で変換された電荷に基づく信号と、前記第３光電変換部で変換された電荷に基づく信号とを用いるビニング処理が行われる第１信号線」について、第１光電変換部で変換された電荷に基づく信号と、第３光電変換部で変換された電荷に基づく信号とが「それぞれ」出力される信号線であること、及び「前記第１光電変換部で変換された電荷に基づく信号と、前記第３光電変換部で変換された電荷に基づく信号とを用いるビニング処理が行われる」信号線であることの限定を解除したものである。 また、本願発明は、本件補正発明の構成Ｂ２’における「前記第２光電変換部で変換された電荷に基づく信号と、前記第４光電変換部で変換された電荷に基づく信号とがそれぞれ出力される信号線であって前記第２光電変換部で変換された電荷に基づく信号と、前記第４光電変換部で変換された電荷に基づく信号とを用いるビニング処理が行われる第２信号線」について、第２光電変換部で変換された電荷に基づく信号と、第４光電変換部で変換された電荷に基づく信号とが「それぞれ」出力される信号線であること、及び「前記第２光電変換部で変換された電荷に基づく信号と、前記第４光電変換部で変換された電荷に基づく信号とを用いるビニング処理が行われる」信号線であることを限定を解除したものである。 よって、上記「第２」２（２）ケで検討した相違点１及び２は、本願発明と引用発明の相違点ではない。 また、上記「第２」２（２）ケ（カ）で説示したとおり、引用発明の「第１列読出線ｃ１」は、「前記第１光電変換部で変換された電荷に基づく信号と、前記第３光電変換部で変換された電荷に基づく信号とがそれぞれ出力される信号線であ」る「る第１信号線」である点で本件補正発明の「第１信号線」（構成Ｂ１’）と共通するから、「前記第１光電変換部で変換された電荷に基づく信号と、前記第３光電変換部で変換された電荷に基づく信号とが出力される第１信号線」である点で、本願発明の「第１信号線」（構成Ｂ１）と共通する。 同様に、引用発明の「第２列読出線ｃ２」は、「前記第２光電変換部で変換された電荷に基づく信号と、前記第４光電変換部で変換された電荷に基づく信号とが出力される第２信号線」である点で、本願発明の「第２信号線」（構成Ｂ２）と共通する。 その余の構成については、上記「第２」２（２）ケで説示したとおりであるから、本願発明は引用発明である。 よって、本願発明は、特許法第２９条第１項第３号に該当し、特許を受けることができない。 ５ 審判請求書における主張について 請求人の主張のうち、本件補正発明の内容を前提とする部分は、本願発明に基づく主張ではないから採用しない。 また、請求人の主張のうち、引用文献２を引用文献１に適用する動機付けに関する主張は、上記４の判断に影響しない。 第４ むすび 上記第３のとおり、本願発明は、特許法第２９条第１項第３号に該当し、特許を受けることができないから、他の請求項に係る発明について論及するまでもなく、本願は拒絶されるべきものである。 よって、結論のとおり審決する。