2017-700015

特許第５９７５９４０号発明「炭化珪素半導体装置の製造方法」の特許異議申立事件について、次のとおり決定する。

【結　論】 特許第５９７５９４０号の明細書及び特許請求の範囲を訂正請求書に添付された訂正明細書及び特許請求の範囲のとおり，訂正後の請求項〔３－１０〕について訂正することを認める。 特許第５９７５９４０号の請求項３ないし５，８ないし１０に係る特許を維持する。

【理　由】 第１　手続の経緯 特許第５８７５９４０号の請求項１ないし１０に係る特許についての出願は，平成２５年６月２１日に特許出願され，平成２８年７月２９日にその特許権の設定登録がされ，その後，その請求項３－５及び請求項８－１０に係る特許について，特許異議申立人番場大円により特許異議の申立てがされ，平成２９年４月１７日付けで取消理由が通知され，その指定期間内である平成２９年６月１５日に意見書及び訂正請求書が提出され，その訂正請求に対して特許異議申立人番場大円から平成２９年７月２５日に意見書が提出されたものである。 第２　訂正の適否についての判断 １　訂正の内容 平成２９年６月１５日に提出された訂正請求書による訂正（以下「本件訂正」という。）は明細書及び特許請求の範囲を訂正することを求めるものであって，その内容は以下のとおりである。 （１）訂正事項１ 特許請求の範囲の請求項３に， 「（ａ）炭化珪素半導体基板のおもて面および裏面の少なくとも一方において膜構造を形成し，かつ，前記炭化珪素半導体基板のおもて面および裏面の少なくとも一方の端部を露出させる工程と， （ｂ）前記炭化珪素半導体基板の裏面において熱処理を行い，オーミック接合を形成する工程とを備え， 前記工程（ａ）は，前記炭化珪素半導体基板の裏面において金属膜を形成し，かつ，前記炭化珪素半導体基板のおもて面および裏面の少なくとも一方の端部を露出させる工程であり， 前記工程（ｂ）が，前記金属膜を用いて熱処理を行い，オーミック接合を形成する工程であり， （ｃ）前記工程（ｂ）の前に，前記炭化珪素半導体基板の端部をべべリングする工程をさらに備えることを特徴とする， 炭化珪素半導体装置の製造方法。」 とあるのを， 「（ａ）炭化珪素半導体基板のおもて面および裏面の少なくとも一方において膜構造を形成し，かつ，前記炭化珪素半導体基板のおもて面および裏面の少なくとも一方の端部を露出させる工程と， （ｂ）前記おもて面および前記裏面の少なくとも一方の前記端部を露出させた状態の前記炭化珪素半導体基板の裏面において熱処理を行い，オーミック接合を形成する工程とを備え， 前記工程（ａ）は，前記炭化珪素半導体基板の裏面において金属膜を形成し，かつ，前記炭化珪素半導体基板のおもて面および裏面の少なくとも一方の端部を露出させる工程であり， 前記工程（ｂ）が，前記金属膜を用いて熱処理を行い，オーミック接合を形成する工程であり， （ｃ）前記工程（ｂ）の前に，前記炭化珪素半導体基板の端部をべべリングする工程をさらに備えることを特徴とする， 炭化珪素半導体装置の製造方法。」 と訂正する（請求項３の記載を引用する請求項４，９及び１０も同様に訂正する。）。 （２）訂正事項２ 特許請求の範囲の請求項５に， 「（ａ）炭化珪素半導体基板のおもて面および裏面の少なくとも一方において膜構造を形成し，かつ，前記炭化珪素半導体基板のおもて面および裏面の少なくとも一方の端部を露出させる工程と， （ｂ）前記炭化珪素半導体基板の裏面において熱処理を行い，オーミック接合を形成する工程とを備え， 前記工程（ａ）は，前記炭化珪素半導体基板のおもて面において，絶縁膜を形成し，かつ，前記炭化珪素半導体基板のおもて面および裏面の少なくとも一方の端部を露出させる工程であり， （ｃ）前記工程（ａ）の後，前記工程（ｂ）の前に，前記炭化珪素半導体基板の裏面において，金属膜を形成する工程をさらに備えることを特徴とする， 炭化珪素半導体装置の製造方法。」 とあるのを， 「（ａ）炭化珪素半導体基板のおもて面および裏面の少なくとも一方において膜構造を形成し，かつ，前記炭化珪素半導体基板のおもて面および裏面の少なくとも一方の端部を露出させる工程と， （ｂ）前記おもて面および前記裏面の少なくとも一方の前記端部を露出させた状態の前記炭化珪素半導体基板の裏面において熱処理を行い，オーミック接合を形成する工程とを備え， 前記工程（ａ）は，前記炭化珪素半導体基板のおもて面において，絶縁膜を形成し，かつ，前記炭化珪素半導体基板のおもて面および裏面の少なくとも一方の端部を露出させる工程であり， （ｃ）前記工程（ａ）の後，前記工程（ｂ）の前に，前記炭化珪素半導体基板の裏面において，金属膜を形成する工程をさらに備えることを特徴とする， 炭化珪素半導体装置の製造方法。」 と訂正する（請求項５の記載を引用する請求項６－１０も同様に訂正する。）。 （３）訂正事項３ 発明の詳細な説明の段落【００１９】に， 「（ｂ）前記炭化珪素半導体基板の裏面において熱処理を行い，オーミック接合を形成する工程とを備え，前記工程（ａ）は，前記炭化珪素半導体基板の裏面において金属膜を形成し，かつ，前記炭化珪素半導体基板のおもて面および裏面の少なくとも一方の端部を露出させる工程であり，」 とあるのを， 「（ｂ）前記おもて面および前記裏面の少なくとも一方の前記端部を露出させた状態の前記炭化珪素半導体基板の裏面において熱処理を行い，オーミック接合を形成する工程とを備え，前記工程（ａ）は，前記炭化珪素半導体基板の裏面において金属膜を形成し，かつ，前記炭化珪素半導体基板のおもて面および裏面の少なくとも一方の端部を露出させる工程であり，」 と訂正する。 （４）訂正事項４ 発明の詳細な説明の段落【００１９】に， 「（ｂ）前記炭化珪素半導体基板の裏面において熱処理を行い，オーミック接合を形成する工程とを備え，前記工程（ａ）は，前記炭化珪素半導体基板のおもて面において，絶縁膜を形成し，かつ，前記炭化珪素半導体基板のおもて面および裏面の少なくとも一方の端部を露出させる工程であり，」 とあるのを， 「（ｂ）前記おもて面および前記裏面の少なくとも一方の前記端部を露出させた状態の前記炭化珪素半導体基板の裏面において熱処理を行い，オーミック接合を形成する工程とを備え，前記工程（ａ）は，前記炭化珪素半導体基板のおもて面において，絶縁膜を形成し，かつ，前記炭化珪素半導体基板のおもて面および裏面の少なくとも一方の端部を露出させる工程であり，」 と訂正する ２　訂正の目的の適否，一群の請求項，新規事項の有無，特許請求の範囲の拡張・変更，及び，独立特許要件違反の存否 （１）訂正事項１について ア　訂正の目的の適否 訂正事項１は，請求項３における「前記炭化珪素半導体基板の裏面において熱処理を行い，オーミック接合を形成する工程」を，「前記おもて面および前記裏面の少なくとも一方の前記端部を露出させた状態」で行われる工程であると特定することで限定する訂正である。 そして，請求項３の記載を引用する請求項４，９及び１０についても，同様の限定をするように訂正するものである。 したがって，訂正事項１に係る訂正は，特許法第１２０条の５第２項ただし書第１号に掲げる特許請求の範囲の減縮を目的とするものと認められる。 イ　新規事項の有無 本件の願書に最初に添付した明細書（以下「当初明細書」という。）における段落【００２０】には「本発明の上記態様によれば，炭化珪素半導体基板の端部を露出させた状態で，裏面オーミックを形成することができるため，裏面オーミックを形成する際の基板割れを抑制することができる。」と記載されており，また，同段落【００３０】には「図１においては，ＳｉＣ基板の裏面オーミックを形成するため熱処理する際，少なくとも基板エッジのべべリング加工が施された部分に関して金属または酸化膜等が除膜され，あるいは膜が形成されず，ＳｉＣ基板が露出している状態が示されている。」と，同段落【００５７】～【００５８】には「このような熱酸化膜で被覆された状態で１０００℃程度の急峻加熱をすると，基板エッジにおける，ＳｉＣ基板と熱酸化膜とによるストレスが局所的に不安定な状態となり，熱酸化膜に亀裂が入ることも予想される。」ので「これを抑制するためには，基板エッジ部に形成された熱酸化膜を除去した状態で加熱することが望ましい。」と記載されている。 そして，訂正事項１に係る訂正は，当初明細書における上記の各記載に基づくものと認められる。 したがって，訂正事項１に係る訂正は，願書に添付した明細書，特許請求の範囲又は図面に記載した事項の範囲内でなされたものであるから，特許法第１２０条の５第９項で準用する第１２６条第５項の規定に適合する。 ウ　特許請求の範囲の拡張・変更 訂正事項１は，第２の２（１）アで述べたとおり特許請求の範囲の減縮を目的とし，発明の課題や目的を変更する訂正でないから，実質上特許請求の範囲を拡張し，又は変更するものでない。 したがって，訂正事項１に係る訂正は，特許法第１２０条の５第９項で準用する第１２６条第６項の規定に適合する。 エ　独立特許要件 本件の請求項４，請求項９及び請求項１０は請求項３の記載を引用しているところ，本件の特許異議申立は請求項３－５及び請求項８－１０に係る特許についてなされている。 したがって，訂正事項１に関して，特許法第１２０条の５第９項で読み替えて準用する同法第１２６条第７項に規定される独立特許要件は課されない。 （２）訂正事項２について ア　訂正の目的の適否 訂正事項２は，請求項５における「前記炭化珪素半導体基板の裏面において熱処理を行い，オーミック接合を形成する工程」を，「前記おもて面および前記裏面の少なくとも一方の前記端部を露出させた状態」で行われる工程であると特定することで限定する訂正である。 そして，請求項５の記載を引用する請求項６－１０についても，同様の限定をするように訂正するものである。 したがって，訂正事項２に係る訂正は，特許法第１２０条の５第２項ただし書第１号に掲げる特許請求の範囲の減縮を目的とするものと認められる。 イ　新規事項の有無 第２の２（１）イで記載したと同じ理由により，訂正事項２に係る訂正は，願書に添付した明細書，特許請求の範囲又は図面に記載した事項の範囲内でなされたものであるから，特許法第１２０条の５第９項で準用する第１２６条第５項の規定に適合する。 ウ　特許請求の範囲の拡張・変更 訂正事項２は，第２の２（２）アで述べたとおり特許請求の範囲の減縮を目的とし，発明の課題や目的を変更する訂正でないから，実質上特許請求の範囲を拡張し，又は変更するものでない。 したがって，訂正事項２に係る訂正は，特許法第１２０条の５第９項で準用する第１２６条第６項の規定に適合する エ　独立特許要件 （ア）本件の請求項６－１０は請求項５の記載を引用しているところ，本件の特許異議申立は，請求項３－５及び請求項８－１０に係る特許についてなされている。 すなわち，訂正前の請求項６及び７に対しては特許異議の申立てはなされていないので，訂正前の請求項５を引用する請求項６及び７に係る訂正事項２については，特許法第１２０条の５第９項で読み替えて準用する同法第１２６条第７項の規定により，訂正後の請求項５を引用する請求項６及び７に記載されている事項により特定される発明が特許出願の際独立して特許を受けることができるものでなければならない。 （イ）訂正後の請求項６に係る発明は，訂正後の請求項５を引用するとともに，「前記工程（ｃ）が，環状にパターニングされた前記金属膜を形成する工程である」ものである。 また，訂正後の請求項７に係る発明は，訂正後の請求項５を引用するとともに，「前記工程（ｃ）が，不連続部分を有する環状にパターニングされた前記金属膜を形成する工程である」ものである。 そして，訂正後の請求項５における「工程（ｃ）」は，「前記炭化珪素半導体基板の裏面において，金属膜を形成する工程」である。 したがって，訂正後の請求項６に係る発明は「前記炭化珪素半導体基板の裏面において，金属膜を形成する工程」が「環状にパターニングされた前記金属膜を形成する工程である」という発明特定事項を有する発明であり，訂正後の請求項７に係る発明は「前記炭化珪素半導体基板の裏面において，金属膜を形成する工程」が「不連続部分を有する環状にパターニングされた前記金属膜を形成する工程である」という発明特定事項を有する発明である。 （ウ）これに対して，上記の「前記炭化珪素半導体基板の裏面」において「環状にパターニングされた前記金属膜を形成する」こと，あるいは，「前記炭化珪素半導体基板の裏面」において「不連続部分を有する環状にパターニングされた前記金属膜を形成する」ことは，異議申立人が提出した甲第１号証ないし甲第７号証のいずれにも記載も示唆もされていないから，訂正後の請求項６及び７に係る発明は，甲第１号証ないし甲第７号証のそれぞれに記載された発明に基づいて，当業者が容易に想到し得たものであるということはできない。 さらに，他に，訂正後の請求項６及び７に係る発明が，特許出願の際独立して特許を受けることができないとする理由があるとは認められない。 （エ）したがって，訂正事項２は，特許法第１２０条の５第９項で読み替えて準用する同法第１２６条第７項の規定に適合する。 （３）訂正事項３について ア　訂正の目的の適否 訂正事項３に係る訂正は，訂正事項１の訂正に伴い，発明の詳細な説明の段落【００１９】の記載を訂正後の請求項３の記載に整合させたものである。 したがって，訂正事項３に係る訂正は，特許法第１２０条の５第２項ただし書第３号に掲げる明瞭でない記載の釈明を目的とするものと認められる。 イ　新規事項の有無 第２の２（１）イで記載したと同じ理由により，訂正事項３に係る訂正は，願書に添付した明細書，特許請求の範囲又は図面に記載した事項の範囲内でなされたものであるから，特許法第１２０条の５第９項で準用する第１２６条第５項の規定に適合する。 ウ　特許請求の範囲の拡張・変更 訂正事項３に係る訂正が，特許法第１２０条の５第９項で準用する第１２６条第６項の規定に適合することは明らかである。 （４）訂正事項４について ア　訂正の目的の適否 訂正事項４に係る訂正は，訂正事項２の訂正に伴い，発明の詳細な説明の段落【００１９】の記載を訂正後の請求項５の記載に整合させたものである。 したがって，訂正事項４に係る訂正は，特許法第１２０条の５第２項ただし書第３号に掲げる明瞭でない記載の釈明を目的とするものと認められる。 イ　新規事項の有無 第２の２（２）イで記載したと同じ理由により，訂正事項４に係る訂正は，願書に添付した明細書，特許請求の範囲又は図面に記載した事項の範囲内でなされたものであるから，特許法第１２０条の５第９項で準用する第１２６条第５項の規定に適合する。 ウ　特許請求の範囲の拡張・変更 訂正事項４に係る訂正が，特許法第１２０条の５第９項で準用する第１２６条第６項の規定に適合することは明らかである。 （５）一群の請求項について 訂正前の請求項３－１０について，請求項４，９及び１０はそれぞれ請求項３の記載を引用しており，請求項６－１０はそれぞれ請求項５の記載を引用している。 したがって，請求項３－１０は，訂正事項１または訂正事項２に係る訂正に連動して訂正されるものであり，一体として扱うべきものであるから，特許法第１２０条の５第４項に規定する一群の請求項である。 そして，訂正事項１及び２に係る各訂正は，一群の請求項ごとに請求されたものであり，特許法第１２０条の５第４項の規定に適合する。 また，訂正事項１及び２に係る訂正は，一群の請求項のすべてについて請求されたものであり，特許法第１２０条の５第９項において準用する同法第１２６条第４項の規定に適合する。 ３　小括 以上のとおりであるから，本件訂正請求による訂正は特許法第１２０条の５第２項ただし書第１号及び第３号に掲げる事項を目的とするものであり，かつ，同条第４項，同条第９項において準用する同法第１２６条第４項から第６項までの規定，及び，同条第９項で読み替えて準用する同法第１２６条第７項の規定に適合するので，訂正後の請求項〔３－１０〕について訂正を認める。 第３　特許異議の申立てについて １　本件発明 本件訂正請求により訂正された請求項３－５及び請求項８－１０に係る発明（以下「本件発明３」ないし「本件発明５」，及び，「本件発明８」ないし「本件発明１０」という。）は，その特許請求の範囲の請求項３ないし５，及び，請求項８ないし１０に記載された次の事項により特定されるとおりのものである。 （１）本件発明３ 「【請求項３】 （ａ）炭化珪素半導体基板のおもて面および裏面の少なくとも一方において膜構造を形成し，かつ，前記炭化珪素半導体基板のおもて面および裏面の少なくとも一方の端部を露出させる工程と， （ｂ）前記おもて面および前記裏面の少なくとも一方の前記端部を露出させた状態の前記炭化珪素半導体基板の裏面において熱処理を行い，オーミック接合を形成する工程とを備え， 前記工程（ａ）は，前記炭化珪素半導体基板の裏面において金属膜を形成し，かつ，前記炭化珪素半導体基板のおもて面および裏面の少なくとも一方の端部を露出させる工程であり， 前記工程（ｂ）が，前記金属膜を用いて熱処理を行い，オーミック接合を形成する工程であり， （ｃ）前記工程（ｂ）の前に，前記炭化珪素半導体基板の端部をべべリングする工程をさらに備えることを特徴とする， 炭化珪素半導体装置の製造方法。」 （２）本件発明４ 「【請求項４】 （ｄ）前記工程（ｃ）の後，前記工程（ｂ）の前に，前記炭化珪素半導体基板のおもて面および裏面の少なくとも一方の端部において犠牲酸化膜を形成し，当該犠牲酸化膜を除去する工程をさらに備えることを特徴とする， 請求項１から請求項３のうちのいずれか１項に記載の炭化珪素半導体装置の製造方法。」 （３）本件発明５ 「【請求項５】 （ａ）炭化珪素半導体基板のおもて面および裏面の少なくとも一方において膜構造を形成し，かつ，前記炭化珪素半導体基板のおもて面および裏面の少なくとも一方の端部を露出させる工程と， （ｂ）前記おもて面および前記裏面の少なくとも一方の前記端部を露出させた状態の前記炭化珪素半導体基板の裏面において熱処理を行い，オーミック接合を形成する工程とを備え， 前記工程（ａ）は，前記炭化珪素半導体基板のおもて面において，絶縁膜を形成し，かつ，前記炭化珪素半導体基板のおもて面および裏面の少なくとも一方の端部を露出させる工程であり， （ｃ）前記工程（ａ）の後，前記工程（ｂ）の前に，前記炭化珪素半導体基板の裏面において，金属膜を形成する工程をさらに備えることを特徴とする， 炭化珪素半導体装置の製造方法。」 （４）本件発明８ 「【請求項８】 （ｄ）前記工程（ｂ）の前に，前記炭化珪素半導体基板の端部をべべリングする工程とをさらに備えることを特徴とする， 請求項５から請求項７のうちのいずれか１項に記載の炭化珪素半導体装置の製造方法。」 （５）本件発明９ 「【請求項９】 前記工程（ａ）が，前記炭化珪素半導体基板のおもて面および裏面の少なくとも一方の端部に形成された前記膜構造を除去して，前記炭化珪素半導体基板のおもて面および裏面の少なくとも一方の端部を露出させる工程であることを特徴とする， 請求項１から請求項８のうちのいずれか１項に記載の炭化珪素半導体装置の製造方法。」 （６）本件発明１０ 「【請求項１０】 前記工程（ａ）が，前記炭化珪素半導体基板のおもて面および裏面の少なくとも一方において，前記炭化珪素半導体基板の当該面の端部を除く領域に前記膜構造を形成する工程であることを特徴とする， 請求項１から請求項８のうちのいずれか１項に記載の炭化珪素半導体装置の製造方法。」 ２　取消理由の概要 訂正前の請求項３－５及び請求項８－１０に係る特許に対して，平成２９年４月１７日付けで特許権者に通知した取消理由の要旨は，次のとおりである。 『本件特許の下記の請求項に係る発明は，その出願前日本国内または外国において頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて，その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない。 記 甲第１号証：特開２０１１－１７１５５１号公報 甲第２号証：特開２０１１－８６７７１号公報 甲第３号証：国際公開第２０１１－１４２０７４号 甲第４号証：特開２０１２－７４５４５号公報 甲第５号証：特開２０１１－７１２５４号公報 甲第６号証：特開２０１０－１１８５７３号公報 甲第７号証：特開２００８－１１２８３４号公報 １　本件特許発明 特許第５９７５９４０号（以下「本件特許」という。）の請求項３～５及び８～１０に係る発明（以下，それぞれ，「本件特許発明３～５」及び「本件特許発明８～１０」という。）は，それぞれ，その特許請求の範囲の請求項３～５及び８～１０に記載された事項により特定されるとおりのものである。 ２　甲第１号証ないし甲第７号証の記載 （１）甲第１号証 ア　甲第１号証の記載事項 甲第１号証には以下の事項が記載されている（下線は参考のため当審が付したもの。以下同様である。）。 （ア）　「【００２１】 ＜実施形態１＞ 以下，本発明の実施形態１について，図面を参照しながら説明する。図１は，実施形態１に係る第１の製造方法によって製造される半導体装置５の断面を模式的に示す図である。半導体装置５は，ＪＢＳ（Junction Barrier Schottky：ジャンクションバリアショットキー）構造を有するダイオードである。半導体基板５００は，炭化ケイ素を材料とするｎ型の基板層５０１と，基板層５０１の表面に積層され，炭化ケイ素を材料とするｎ＋型のエピタキシャル層５０２と，エピタキシャル層５０２の表面に設けられたｐ＋型のアノード層５０３およびｐ＋型の耐圧層５０４とを備えている。アノード層５０３はＪＢＳ構造のアノード層であり，耐圧層５０４は，周辺耐圧構造として設けられたＪＴＥ（Junction Terminal Extension）構造である。 ……（中略）…… 【００２６】 次に，実施形態１に係る半導体装置５の第１の製造方法について，図１および図２を用いて説明する。半導体装置５は，図１に示す半導体装置５の構造を半導体ウェハに複数形成した後に，ダイシングを行って，半導体ウェハからそれぞれの半導体装置を切り離すことによって，製造される。 【００２７】 第１の製造方法では，半導体基板５００が備える素子構造が複数形成された半導体ウェハを原料ウェハとして用いる。原料ウェハは，基板層５０１と，エピタキシャル層５０２と，アノード層５０３と，耐圧層５０４とを備えている。 【００２８】 次に，図２に示す製造フローに従って，原料ウェハの表面および裏面に，絶縁膜，電極，保護膜を形成する。図２に示す製造フローは，下記に説明する絶縁膜形成工程（ステップＳ１０１），コンタクトホール形成工程（ステップＳ１０３），表面電極形成工程（ステップＳ１０５およびステップＳ１０７），表面接合電極形成工程（ステップＳ１０９），表面保護膜形成工程（ステップＳ１１１），裏面電極形成工程（ステップＳ１１３およびステップＳ１１５），裏面接合電極形成工程（ステップＳ１１７）を含んでいる。半導体装置５の表面側に形成される，表面電極等の構造を表面構造と呼び，半導体装置５の裏面側に形成される裏面電極等の構造を裏面構造と呼ぶ。表面構造を形成する表面構造形成工程は，例えば，図２に示す絶縁膜形成工程と，コンタクトホール形成工程と，表面電極形成工程と，表面接合電極形成工程と，表面保護膜形成工程とを含む。裏面構造を形成する裏面構造形成工程は，例えば，図２に示す裏面電極形成工程と，裏面接合電極形成工程とを含む。 【００２９】 （絶縁膜形成工程） 絶縁膜形成工程では，原料ウェハの表面に層間絶縁膜５３１を成膜する（ステップＳ１０１）。ステップＳ１０１で行う層間絶縁膜５３１の成膜方法としては，ＣＶＤ法等，通常用いられる絶縁膜を成膜する方法を利用することができる。 【００３０】 （コンタクトホール形成工程） コンタクトホール形成工程では，絶縁膜形成工程で形成した層間絶縁膜５３１にコンタクトホール５３２を形成する（ステップＳ１０３）。ステップＳ１０３は，層間絶縁膜５３１の表面に，コンタクトホール５３２に合わせてパターニングされているフォトレジストを形成する工程と，形成されたフォトレジストを用いて層間絶縁膜５３１を除去する工程とを含む。層間絶縁膜５３１を除去する工程では，コンタクトホール５３２を形成する部分の層間絶縁膜５３１をエッチング等によって除去する。これによって，コンタクトホール５３２を形成することができる。フォトレジストの材料および形成方法，エッチング方法としては，絶縁膜のフォトエッチングに際して通常用いられている材料および方法を用いることができる。 【００３１】 （表面電極形成工程） 次に行う表面電極形成工程では，原料ウェハの表面に接する表面電極５１１を形成する。表面電極形成工程は，表面電極の材料となる電極層（本明細書では，表面電極材料層と呼ぶ）を原料ウェハの表面に接するように成膜する，表面電極材料層の成膜工程（ステップＳ１０５）と，成膜した表面電極材料層のアニール処理を行う，第１アニール工程（ステップＳ１０７）とを含む。表面電極材料層は，コンタクトホール５３２において原料ウェハと接するように成膜される。 【００３２】 （表面電極材料層の成膜工程） ステップＳ１０５では，例えば，原料ウェハの表面に接するように電極層（例えば，Ａｌ層，Ｍｏ層，Ｔｉ層，Ｎｉ層）を成膜した後，成膜した電極層の表面にパターニングされたフォトレジストを形成し，成膜した電極層の一部を，このフォトレジストを用いてエッチングによって除去する。これによって，表面電極材料層を成膜することができる。原料ウェハの表面に接するように電極層を成膜する方法としては，蒸着やスパッタ法を用いることが好ましい。 【００３３】 （第１アニール工程） 次に，第１アニール工程を行う（ステップＳ１０７）。第１アニール工程では，例えばアニール炉等を用いて，表面電極材料層のアニール処理を行うことができる。アニール炉としては，急昇温および急降温が可能な赤外線ランプＲＴＡ炉等が好ましいが，これに限定されない。表面電極材料層が形成された原料ウェハの熱履歴を軽減するために，アニール処理の処理時間は６０ｍｉｎ以内であり，昇降温速度は，１００℃／ｍｉｎ以上であることが好ましい。第１アニール工程でアニール処理を行う際のアニール炉内の雰囲気温度は，後述する裏面電極が半導体基板にオーミック接合するために必要な温度よりも低く設定される。表面電極として用いる材料によって異なるが，第１アニール工程におけるアニール炉内の雰囲気温度は，４００℃～９００℃程度の範囲内であり，後述する第２アニール工程において裏面電極を半導体基板にオーミック接合させるために必要な温度（本明細書では，裏面オーミック接合温度という。）よりも低い。表面電極として，例えばＴｉ層を用いる場合には，アニール炉内の雰囲気温度を４００℃程度とすることが好ましい。また，例えば表面電極にＭｏ層を用いる場合には，アニール炉内の雰囲気温度を９００℃程度とすることが好ましい。 【００３４】 アニール処理を行う場合の雰囲気ガスとしては，アルゴン（Ａｒ）やヘリウム（Ｈｅ）等の不活性ガスを用いることができ，１０Ｔｏｒｒ以下の真空下で処理されることが好ましい。雰囲気ガスとして用いるＡｒやＨｅガスに，数ｖｏｌ％のＨ２ガス等の還元性ガスが含まれていることが，より好ましい。 【００３５】 （表面接合電極形成工程） 次に，表面接合電極形成工程（ステップＳ１０９）を行う。表面接合電極形成工程は，表面電極５１１の表面に，表面接合電極５１２の材料となる金属層もしくは合金層をスパッタ等によって成膜する工程と，成膜した金属層もしくは合金層の表面にパターニングされたフォトレジストを形成する工程と，成膜した金属層もしくは合金層の一部をエッチングによって除去する工程とを含む。これによって，表面接合電極５１２を形成することができる。 【００３６】 （表面保護膜形成工程） 次に，表面保護膜形成工程（ステップＳ１１１）を行う。表面保護膜５３３としてポリイミドを用いる場合，表面保護膜形成工程では，まず，ポリイミド膜を原料ウェハの表面側に塗布し，乾燥させる。次に，乾燥させたポリイミド膜の表面にパターニングされたフォトレジストを形成し，このフォトレジストを用いて，ポリイミド膜の一部をエッチングによって除去する。次に，これを熱処理して硬化させる。これによって，原料ウェハの表面の表面接合電極５１２の周縁部および層間絶縁膜５３１の表面を被覆するようにパターニングされた，表面保護膜５３３を形成することができる。表面保護膜として樹脂を用いる場合には，表面保護膜の耐熱温度は，後述する，裏面オーミック接合温度よりも低い。 【００３７】 （裏面電極形成工程） 次に，裏面電極形成工程では，原料ウェハの裏面に接する裏面電極５２１を形成する。裏面電極形成工程は，裏面電極の材料となる電極層（裏面電極材料層）を原料ウェハの裏面に接するように成膜する，裏面電極材料層の成膜工程（ステップＳ１１３）と，成膜した裏面電極材料層のアニール処理を行う，第２アニール工程（ステップＳ１１５）とを含む。 【００３８】 （裏面電極材料層の成膜工程） ステップＳ１１３では，例えば，原料ウェハの裏面に接するように電極層（例えば，Ｎｉ層）を蒸着法等によって成膜する。これによって，裏面電極材料層を成膜することができる。ステップＳ１１３は，成膜した電極層の裏面にパターニングされたフォトレジストを形成する工程と，成膜した電極層の一部を，このフォトレジストを用いてエッチングによって除去する工程とをさらに含んでいてもよい。これによって，裏面電極材料層をパターニングすることができる。 【００３９】 （第２アニール工程） 次に，第２アニール工程を行う（ステップＳ１１５）。第２アニール工程では，裏面電極材料層のレーザアニール処理を行う。レーザアニール処理によって，裏面電極材料層は，裏面電極を半導体基板とオーミック接合させるために必要な温度（裏面オーミック接合温度）に加熱される。これによって，原料ウェハとオーミック接合している裏面電極５２１を得ることができる。第２アニール工程で原料ウェハの裏面を加熱する温度は，裏面オーミック接合温度以上であればよい。例えば，裏面オーミック接合温度が９００℃であれば，原料ウェハの裏面を加熱する温度は１０００℃程度とすることができる。 【００４０】 裏面電極材料層の材料をＮｉ層とした場合，裏面オーミック接合温度は９００℃以上である。原料ウェハにオーミック接合する裏面電極を得るために，第２アニール工程では，裏面電極材料層が形成されている原料ウェハの裏面側の温度を，裏面オーミック接合温度である９００℃以上の範囲で設定した所定の温度に加熱する。レーザアニール処理を用いれば，原料ウェハの裏面側を加熱する一方で，原料ウェハの表面側は殆ど加熱されないようにすることができる。例えば，原料ウェハの裏面側の温度を９００℃以上に加熱する一方で，原料ウェハの表面側の温度を３００℃以下の低温に維持することができる。 【００４１】 レーザアニール処理に用いるレーザ光は，ＵＶレーザ光が好ましい。ＵＶレーザ光を用いれば，炭化ケイ素を材料とする半導体ウェハへの浸透深さをより浅くすることができる。ＵＶレーザ光を原料ウェハの裏面側に照射する場合には，原料ウェハの裏面側（高温に加熱する側）の温度と，表面側の温度との差を大きくすることができる。本発明者らは，４Ｈ－ＳｉＣを材料とする半導体ウェハに対して，波長３５５ｎｍのＵＶレーザ光を照射した場合のＵＶレーザ光の浸透深さを実測した。その結果，浸透深さは約４８μｍであった。 ……（中略）…… 【００５２】 さらに，ダイシング等を行って半導体ウェハを切断すると，１つの半導体装置５として切り分けることができる。これによって，図１に示す半導体装置５を得ることができる。 【００５３】 上記のとおり，本実施形態に係る半導体装置の製造方法では，表面構造形成工程を行った後で，裏面構造形成工程を行う。裏面構造形成工程に含まれる第２アニール工程では，裏面電極材料層にレーザ照射を行って，裏面電極材料層をアニール処理し，裏面電極と半導体基板とをオーミック接合させる。このため，裏面電極材料層をレーザアニール処理する温度（レーザ光を照射する，半導体ウェハの裏面側の温度）よりも低い温度で，第１アニール工程を実施する場合であっても，半導体基板の表面に形成された表面電極等の表面構造を保護することができる。半導体基板の表面に形成された表面電極等の表面構造を保護することと，裏面電極と半導体基板とのオーミック接合を確保することとを両立させることができる。」 （イ）　「【実施例１】 【００５４】 次に，上記で説明した，第１実施形態をより具体化した実施例１を挙げ，さらに詳細に説明する。 【００５５】 （原料ウェハの準備） 直径φ＝１００ｍｍ，厚さ：３５０μｍの４Ｈ－ＳｉＣのｎ＋型の半導体ウェハ（不純物濃度：８×１０１８ｃｍ－３）の表面に，ｎ－型のエピタキシャル層（不純物濃度：５×１０１５ｃｍ－３，層厚さ：１０μｍ）を成膜した。この半導体ウェハは，図１に示す基板層５０１に相当し，このエピタキシャル層は，図１に示すエピタキシャル層５０２に相当する。さらに，ｐ＋型のＪＴＥ構造を形成するために，エピタキシャル層の表面にＡｌイオン注入を行い，次に，ｐ＋型のＪＢＳ構造を形成するために，エピタキシャル層の表面にＡｌイオン注入を行った。その後，アニール処理を行い，ｐ＋型のＪＴＥ構造（不純物濃度：１×１０１９ｃｍ－３，幅：５０μｍ，深さ：１μｍ）と，ｐ＋型のＪＢＳ構造（ストライプ構造，不純物濃度：１×１０１９ｃｍ－３，間隔：５μｍ，幅：２μｍ，深さ：１μｍ）とを形成した。このｐ＋型のＪＴＥ構造は，図１に示す耐圧層５０４に相当し，このｐ＋型のＪＢＳ構造は，図１に示すアノード層５０３に相当する。 【００５６】 上記の方法によって，半導体ウェハ上に，チップサイズが６ｍｍ×６ｍｍであるＪＢＳ構造のダイオードを複数個作製した。この状態の半導体ウェハを原料ウェハとして用いて，図２に示すフローに従って，原料ウェハの表面および裏面に電極を形成する。 【００５７】 （絶縁膜形成工程） 絶縁膜形成工程（ステップＳ１０１）では，原料ウェハの表面に層間絶縁膜５３１としてのシリコン酸化膜（ＳｉＯ２膜）を成膜した。成膜方法としては，減圧ＣＶＤ法を用い，厚さ１μｍのＳｉＯ２膜を成膜した。 ……（中略）…… 【００６２】 （表面保護膜形成工程） 次の表面保護膜形成工程（ステップＳ１１１）では，表面保護膜５３３として，ポリイミド層を形成した。ポリイミドを原料ウェハの表面側に５μｍの厚さに塗布し，乾燥した後，パターニングを行い，表面接合電極の一部を露出させた。こうして得られたポリイミド膜を３００℃で熱処理して硬化させた。 【００６３】 （裏面電極形成工程） 次の裏面電極形成工程（ステップＳ１１３およびステップＳ１１５）では，原料ウェハの裏面に接する裏面電極５２１としてＮｉ電極を形成した。 【００６４】 （裏面電極材料層の成膜工程） 裏面電極材料層を成膜する工程（ステップＳ１１３）では，裏面電極材料層として，Ｎｉ層を成膜した。スパッタ法を用いて，原料ウェハの裏面にＮｉ層を１００ｎｍの厚さに成膜した。 【００６５】 （第２アニール工程） 次に，第２アニール工程（ステップＳ１１５）を行った。第２アニール工程では，図３に示す半導体装置の製造装置７を用いて，成膜した裏面電極材料層（Ｎｉ層）のレーザアニール処理を行った。レーザ光源としては，波長２４８ｎｍのエキシマレーザを用い，原料ウェハの裏面を１０００℃に加熱した。これによって，Ｎｉ層と原料ウェハとの間にニッケルシリサイド（例えばＮｉ２Ｓｉ）が形成され，原料ウェハとオーミック接合しているＮｉ電極を得ることができた。 【００６６】 （裏面接合電極形成工程） 次の裏面接合電極形成工程では，スパッタ法によって，裏面電極が形成された原料ウェハの裏面側から順に，Ｔｉ層，Ｎｉ層，Ａｕ層をこの順序で形成した。Ｔｉ層の厚さは１００ｎｍとし，Ｎｉ層の厚さは１００ｎｍとし，Ａｕ層の厚さは５０ｎｍとした。 【００６７】 （ダイシング工程） さらに，ダイシング等を行って，チップサイズが６ｍｍ×６ｍｍで，アクティブサイズが５．５ｍｍ×５．５ｍｍのＪＢＳ構造のダイオードを製造した。」 （ウ）「【００７２】 上記のとおり，実施例１においては，裏面電極と半導体基板とをオーミック接合させるために，第２アニール工程では，原料ウェハの裏面を１０００℃に加熱する条件でレーザアニール処理を行った。裏面電極の材料としてＮｉ層を用いる場合，裏面オーミック接合温度は９００℃以上である。９００℃よりも低い温度（４００℃）で第１アニール工程を実施する場合であっても，第１アニール工程を含む表面構造形成工程を第２アニール工程を含む裏面構造形成工程より前に実施して，しかも，表面電極と半導体基板のエピタキシャル層とのショットキー接合を維持することができた。また，９００℃よりも低い温度（３００℃）で表面保護膜形成工程を実施する場合であっても，表面保護膜形成工程を含む表面構造形成工程を第２アニール工程を含む裏面構造形成工程より前に実施して，しかも，表面保護膜の表面の荒れや溶解が観察されなかった。本実施例によれば，表面構造形成工程を前に，裏面構造形成工程を後に実施する製造方法によって，炭化ケイ素半導体装置を製造しても，半導体基板の表面に形成された表面電極等の表面構造を保護することと，裏面電極と半導体基板とのオーミック接合を確保することとを両立させることができることが明らかになった。 【００７３】 また，実施形態１に係る半導体装置の製造方法では，裏面構造形成工程よりも前に行う必要のある工程を，全製造工程のより後で行うことができる。例えば，半導体装置の製造工程は，原料ウェハを薄板化する，薄板化工程を含む場合がある。薄板化工程では，原料ウェハの裏面側を構成する半導体基板（例えば，図１における基板層５０１の裏面）を削る。原料ウェハを薄くすると，半導体装置の寄生抵抗が低減され，半導体装置の損失が低減される一方，原料ウェハを薄くし過ぎると，原料ウェハの強度が低下し，製造装置への搬出入時等に，ウェハの曲がりや割れが発生する。原料ウェハの裏面側を削るため，薄板化工程は，裏面構造形成工程よりも前に行う必要がある。 【００７４】 実施形態１に係る半導体装置の製造方法において薄板化工程を行う場合には，図４に示すように，表面構造形成工程に含まれるステップＳ１０１～ステップＳ１１１を薄板化工程（ステップＳ１１２）よりも前の工程で行うことができる。半導体ウェハを薄板化する工程を製造プロセスのより後の工程で行うことができるため，ウェハの破損等が発生しにくくなる。すなわち，表面構造形成工程を薄板化工程の前に行うことができるため，表面構造形成工程においてウェハの破損等が発生しにくくなる。薄板化工程（ステップＳ１１２）では，原料ウェハの基板層５０１の厚さは，５０μｍ以上かつ２５０μｍ以下となる程度まで薄板化することが好ましく，１００μｍ以上かつ２００μｍ以下となるように薄板化することが特に好ましい。」 イ　引用発明１ 以上の（ア）～（ウ）を総合すると，甲１には，下記の発明（以下「引用発明１」という。）が記載されていると認められる。 「炭化ケイ素を材料とする半導体基板５００が備える素子構造が複数形成された原料ウェハの裏面に接するように電極層（Ｎｉ層）を蒸着法等によって成膜する裏面電極材料層の成膜工程と， レーザアニール処理によって，前記原料ウェハの裏面を１０００℃程度の温度に加熱することで，前記裏面電極材料層を裏面オーミック接合温度に加熱して，前記原料ウェハとオーミック接合している裏面電極５２１を得る第２アニール工程と， 前記裏面電極材料層の成膜工程よりも前に行う必要のある，前記原料ウェハを薄板化する薄板化工程と， を含むことを特徴とする炭化ケイ素半導体装置の製造方法。」 ウ　引用発明２ また，以上の（ア）～（イ）を総合すると，甲１には，下記の発明（以下「引用発明２」という。）が記載されていると認められる。 「炭化ケイ素を材料とする半導体基板５００が備える素子構造が複数形成された原料ウェハの表面に層間絶縁膜５３１を成膜する絶縁膜形成工程と， その後，前記原料ウェハの裏面に接するように電極層（Ｎｉ層）を蒸着法等によって成膜する裏面電極材料層の成膜工程と， レーザアニール処理によって，前記原料ウェハの裏面を１０００℃程度の温度に加熱することで，前記裏面電極材料層を裏面オーミック接合温度に加熱して，前記原料ウェハとオーミック接合している裏面電極５２１を得る第２アニール工程と， を含むことを特徴とする炭化ケイ素半導体装置の製造方法。」 ……（中略）…… ３　本件特許発明３について （１）対比 ……（中略）…… 以上から，本件特許発明３と引用発明１とは，以下の点で一致するとともに，以下の点で相違する。<<一致点>> 「（ａ）炭化珪素半導体基板のおもて面および裏面の少なくとも一方において膜構造を形成する工程と， （ｂ）前記炭化珪素半導体基板の裏面において熱処理を行い，オーミック接合を形成する工程とを備え， 前記工程（ａ）は，前記炭化珪素半導体基板の裏面において金属膜を形成する工程であり， 前記工程（ｂ）が，前記金属膜を用いて熱処理を行い，オーミック接合を形成する工程であることを特徴とする， 炭化珪素半導体装置の製造方法。」 <<相違点>> <<相違点１>> 本件特許発明３は「工程（ａ）」において「前記炭化珪素半導体基板のおもて面および裏面の少なくとも一方の端部を露出させ」るのに対して，引用発明１はそのような特定を有していない点。 <<相違点２>> 本件特許発明３は「（ｃ）前記工程（ｂ）の前に，前記炭化珪素半導体基板の端部をべべリングする工程をさらに備える」のに対して，引用発明１はそのような特定を有していない点。 （２）判断 ア　相違点１について （ア）２（２）オに記載したように，一般に円形のウェハの面内に複数の素子領域を配置する場合，通常，前記ウェハの外周縁部は，パターンを配置できない無効領域になるものと認められるところ，甲第２号証には，２（２）ウで摘記したように，「シリコンウエハ１０１の主表面内に複数のチップ領域１０２が配置され，その外周側」に「パターンの無い領域」である「無効領域１０４」のみを「配置」した場合は，「パターン形成不良」や「パターンに解像不良」等が生じやすくなる（段落【００３５】～【００４０】）という問題を有することが記載されている。 この問題を解決するために，甲第２号証には，２（２）エで摘記したように，「半導体ウエハ１の主表面内に行列状に配置されている」複数の「メインチップ領域２」の配置領域の周囲を取り囲み，かつ，前記「メインチップ領域２」に形成されたパターンと同じ設計パターンが形成された複数の「サブチップ領域３」を配置し，「メインチップ領域２の周り」と「半導体ウエハ１の終端縁」の「無効領域４」との間に前記「サブチップ領域３」を「配置」することにより，「ローディング効果を抑制できるため，パターン形状不良の発生を防止でき，高精度のエッチング形状を得ることができる」こと（段落【００２１】～【００２４】，【００４１】）が記載されている。 ここで，同エで摘記した「レジスト塗布後のエッジリンス処理にて，ウエハ１０１周辺部のフォトレジスト１１１および酸化膜１１０を除去して下地のシリコンウエハ１０１の主表面を露出させた状態が図１１に示す状態である」（段落【００３９】）及び同カの記載を参酌すると，前記「パターンの無い領域」である「無効領域１０４」とは，「酸化膜１１０」等の「パターン」が除去されて「下地のシリコンウエハ１０１の主表面を露出」させた領域を指すと認められる。 （イ）一方，２（２）ア（ア）で摘記したように，甲第１号証には，「半導体装置５は，図１に示す半導体装置５の構造を半導体ウェハに複数形成した後に，ダイシングを行って，半導体ウェハからそれぞれの半導体装置を切り離すことによって，製造される。」（段落【００２６】）と記載されている。すなわち，引用発明１の「炭化ケイ素半導体装置」は，「原料ウェハ」に複数形成して集積化した後で，ダイシングを行って，切り離されるものと認められる。 さらに，甲第１号証には，２（２）ア（ア）で摘記したように，「ステップＳ１１３は，成膜した電極層の裏面にパターニングされたフォトレジストを形成する工程と，成膜した電極層の一部を，このフォトレジストを用いてエッチングによって除去する工程とをさらに含んでいてもよい。これによって，裏面電極材料層をパターニングすることができる。」と記載され，裏面電極材料層をエッチングによってパターニングすることで裏面電極を形成することが記載されている。 そうすると，「裏面電極材料層」をパターニングする際のローディング効果を抑制してパターン形状不良の発生を防止し，高精度のエッチング形状を得ることは，引用発明１も当然に有する技術的課題であると認められる。 （ウ）したがって，引用発明１において，「炭化ケイ素を材料とする半導体基板５００が備える素子構造」である「炭化ケイ素半導体装置」が複数形成された領域の周囲と「原料ウェハ」の終端縁部との間に，甲第２号証に記載されるように，前記「炭化ケイ素半導体装置」の裏面電極と同じ設計パターンが形成されたサブチップ領域を複数「原料ウェハの裏面」に配置することで，前記「原料ウェハ」の終端縁部を，「裏面電極材料層」が除去されて下地の前記「原料ウェハ」が露出する「無効領域」にした場合でも，「ローディング効果を抑制できるため，パターン形状不良の発生を防止でき，高精度のエッチング形状を得ることができる」ようにすることは，当業者が容易に想到し得たものと認められる。 （エ）よって，引用発明１を相違点１に係る構成とすることは，甲第２号証の記載を参酌すれば，当業者が容易に発明をすることができたものと認めらる。 イ　相違点２について （ア）半導体基板のベベル部及びエッジ部をトリミングすることは，２（４）で摘記したように，甲第４号証に背景技術として記載されている。また，甲第２号証にも，２（２）アで摘記したように，「シリコンウエハの端部（エッジ部）はウエハ中央部と同様に平坦ではなく，ウエハ欠けを防止するために１０～２０度程度で面取りを施されている。」（段落【０００９】）と記載されている。 ここで，べべリングとは，ウェハの端面を面取り加工することを意味するから，半導体基板の端部をべべリングすることは，甲第２号証及び甲第４号証にみられるように，半導体製造技術において常套手段であると認められる。 さらに，２（３）及び（５）で摘記したように，炭化珪素は脆性材料であり加工の際に割れやすいことから，半導体素子を作り込む前の原材料ウェハの段階の炭化珪素半導体基板の端部をべべリングすることは，甲第３号証及び甲第５号証に記載され，半導体製造技術において周知技術であると認められる。 （イ）引用発明１の「原料ウェハ」は「炭化ケイ素を材料とする半導体基板５００」を備えていることから，「前記原料ウェハを薄板化する薄板化工程」を施す際の前記「原料ウェハ」の割れを防止することは，引用発明１が当然に有する技術的課題であると認められる。 （ウ）そして，引用発明１の「第２アニール工程」は，「レーザアニール処理によって，前記原料ウェハの裏面を１０００℃程度の温度に加熱する」のであるから，当該「レーザアニール処理」の前後で「原料ウェハ」に対して過大な熱ストレスを与える工程である。 （エ）そうすると，引用発明１において，「前記裏面電極材料層の成膜工程よりも前に行う必要のある，前記原料ウェハを薄板化する薄板化工程」や前記「第２アニール工程」を行う前に，前記「原料ウェハ」の割れを防止するために，前記「原料ウェハ」の端部をべべリングすることで相違点２に係る構成とすることは，前記常套手段及び周知技術を参酌すれば，当業者が容易に想到し得たものと認められる。 ……（中略）…… ５　本件特許発明５について （１）対比 ……（中略）…… 以上から，本件特許発明５と引用発明２とは，以下の点で一致するとともに，以下の点で相違する。<<一致点>> 「（ａ）炭化珪素半導体基板のおもて面および裏面の少なくとも一方において膜構造を形成する工程と， （ｂ）前記炭化珪素半導体基板の裏面において熱処理を行い，オーミック接合を形成する工程とを備え， 前記工程（ａ）は，前記炭化珪素半導体基板のおもて面において，絶縁膜を形成する工程であり， （ｃ）前記工程（ａ）の後，前記工程（ｂ）の前に，前記炭化珪素半導体基板の裏面において，金属膜を形成する工程をさらに備えることを特徴とする， 炭化珪素半導体装置の製造方法。」 <<相違点>> 本件特許発明５は「工程（ａ）」において「前記炭化珪素半導体基板のおもて面および裏面の少なくとも一方の端部を露出させ」るのに対して，引用発明２はそのような特定を有していない点。 （２）判断 ３（２）アで指摘したと同じ理由により，引用発明２において「原料ウェハ」の終端縁部を，前記「裏面電極材料層」が除去されて下地の前記「原料ウェハ」が露出する「無効領域」にすることで，引用発明２を相違点に係る構成とすることは，甲第２号証の記載を参酌すれば，当業者が容易に発明をすることができたものと認めらる。 ……（中略）…… ８　まとめ 以上のとおりであるから，本件特許発明３～４，９及び１０は，甲第２号証ないし甲第７号証に記載された技術的事項を参酌すれば，引用発明１に基いて当業者が容易に発明をすることができたものである。 また，本件特許発明５及び８～１０は，甲第２号証ないし甲第７号証に記載された技術的事項を参酌すれば，引用発明２に基いて当業者が容易に発明をすることができたものである。 したがって，本件特許発明３～５及び本件特許発明８～１０は特許法第２９条第２項の規定に違反してされたものである。』 ３　各甲号証の記載 （１）甲第１号証 甲第１号証（特開２０１１－１７１５５１号公報）には，「半導体装置の製造方法」（発明の名称）について，その段落【００２１】～【００７４】及び図１～４に，第３の２で指摘したとおりの事項が記載されており，したがって，甲第１号証には下記の引用発明１と引用発明２が記載されていると認められる。 ア　引用発明１ 「炭化ケイ素を材料とする半導体基板５００が備える素子構造が複数形成された原料ウェハの裏面に接するように電極層（Ｎｉ層）を蒸着法等によって成膜する裏面電極材料層の成膜工程と， レーザアニール処理によって，前記原料ウェハの裏面を１０００℃程度の温度に加熱することで，前記裏面電極材料層を裏面オーミック接合温度に加熱して，前記原料ウェハとオーミック接合している裏面電極５２１を得る第２アニール工程と， 前記裏面電極材料層の成膜工程よりも前に行う必要のある，前記原料ウェハを薄板化する薄板化工程と， を含むことを特徴とする炭化ケイ素半導体装置の製造方法。」 イ　引用発明２ 「炭化ケイ素を材料とする半導体基板５００が備える素子構造が複数形成された原料ウェハの表面に層間絶縁膜５３１を成膜する絶縁膜形成工程と， その後，前記原料ウェハの裏面に接するように電極層（Ｎｉ層）を蒸着法等によって成膜する裏面電極材料層の成膜工程と， レーザアニール処理によって，前記原料ウェハの裏面を１０００℃程度の温度に加熱することで，前記裏面電極材料層を裏面オーミック接合温度に加熱して，前記原料ウェハとオーミック接合している裏面電極５２１を得る第２アニール工程と， を含むことを特徴とする炭化ケイ素半導体装置の製造方法。」 （２）甲第２号証 ア　甲第２号証の記載事項 甲第２号証（特開２０１１－８６７７１号公報）には，「半導体装置およびその製造方法」（発明の名称）について，図１～１７ともに以下の事項が記載されている。 （ア）「【背景技術】 【０００２】 半導体デバイスは性能向上を目的として，トランジスタセル密度を上げるためのパターン微細化が技術トレンドとなっている。パターン微細化技術はチップ性能向上だけではなく，チップサイズ縮小によるコスト低減効果も併せもっている。半導体チップはシリコンウエハ上に行列状に配列され，成膜，拡散，転写，加工など数種類のウエハプロセス工程を経て製品として作り上げられている。 ……（中略）…… 【０００５】 パターンを微細化した場合には，通常，仕上がり寸法安定性を向上させるためにドライエッチングが用いられる。異方性ドライエッチングは，エッチング中の側壁面に薄い物質層（側壁保護膜）が形成されて横方向のエッチングがブロックされることにより，ほぼ垂直な開口形状を得ることができるという特長をもつ。 【０００６】 この側壁保護膜は，プラズマ中で形成される重合膜，もしくはシリコンエッチング時に被エッチング材料から発生するシリコン酸化膜である。たとえば微細な開口パターンを有するマスクをウエハ上に配置してシリコンエッチングを行う場合，ウエハ上で開口パターンを均一に配置しないと，側壁保護膜としてのシリコン酸化膜の供給が少なくなる。特にウエハ周辺部にチップを配列しない無効領域（エッチングされない領域）を作ると，その無効領域付近においてシリコンエッチングによるシリコン酸化膜（側壁保護膜）の供給が少なくなる。その結果，側壁保護膜が少なくなりオーバーハングなどパターン形成不良を起こしやすくなる。このような側壁保護膜の形成や，開口パターンの開口率が均一でないためにトレンチ形状が異なることは，たとえば特開２００３－２６４２２７号公報（特許文献１）に開示されている。」 （イ）「【発明が解決しようとする課題】 【０００８】 上記の開口率の不均一を無くすために，微細なパターンを必要とする工程では，上記無効領域が形成されず，ウエハ全面に開口パターンが配列されている。 【０００９】 一方，シリコンウエハの端部（エッジ部）はウエハ中央部と同様に平坦ではなく，ウエハ欠けを防止するために１０～２０度程度で面取りを施されている。このため，ウエハ全面にパターンを形成した場合，その面取り領域にもパターンが形成されることになる。 【００１０】 面取り領域の形状は不安定で，かつ面取り領域ではフォトレジストの塗布膜厚も安定しないため，面取り領域付近では転写工程でのパターンニングも不安定な状態となっている。その状態でプロセスを流動させた場合，パターン解像不良やレジスト残査による異物が発生する。 【００１１】 このようなウエハエッジ部におけるパターン不良を防止するために，レジスト塗布後に有機溶剤をウエハエッジ部に吐出して周辺(たとえば３ｍｍ)領域のレジストを除去するエッジリンス法や，レジスト塗布後にウエハエッジ部のみ露光して同じく周辺領域のレジストを除去する周辺露光法などが用いられている。 【００１２】 しかしながら，この方法では，パターンサイズが微細化した場合，パターンのエッジが不均一（傾斜状など）となってさらに細い領域が発生しパターン自体が折れ，それによって異物が発生するという問題があった。 【００１３】 よって，微細化されたパターンの場合，ウエハエッジ部での側壁保護膜不足によるパターン形成不良，レジスト塗布厚不均一によるパターン解像不良，パターン折れによる異物の発生を共に防止することは不可能であった。 【００１４】 本発明は，上記の課題に鑑みてなされたものであり，その目的は，半導体ウエハの面内にチップを配列する場合に，ウエハ周辺部のパターン不良の発生を防止できる半導体装置およびその製造方法を提供することである。」 （ウ）「【００１９】 以下，本発明の実施の形態について図に基づいて説明する。 （実施の形態１） まず本実施の形態の半導体装置の構成について図１～図６を用いて説明する。 【００２０】 図１～図３を参照して，本実施の形態の半導体装置は，たとえばシリコン基板を有する半導体ウエハであって，その半導体ウエハ１は，複数のメインチップ領域（第１のチップ領域）２と，複数のサブチップ領域（第２のチップ領域）３と，無効領域４とを主に有している。 【００２１】 複数のメインチップ領域２は，半導体ウエハ１の主表面内に行列状に配置されている。これら複数のメインチップ領域２の配置領域の周囲を平面視において取り囲むように複数のサブチップ領域３が配置されている。半導体ウエハ１の主表面におけるサブチップ領域３の外周領域には無効領域４が配置されている。メインチップ領域２およびサブチップ領域３のいずれも半導体ウエハ１の周端縁にまで達しておらず，すべてのサブチップ領域３と半導体ウエハ１の終端縁との間には無効領域４が挟まれている。 【００２２】 複数のメインチップ領域２の各々は平面視においてたとえば矩形形状を有している。これら複数のメインチップ領域２の各々には，第１のパターン５が形成されている。この第１のパターン５は，たとえばストライプパターンである。ストライプパターンは，複数の凸状のパターンが並走するパターンであってもよく，また複数の凹状のパターンが並走するパターンであってもよい。 【００２３】 複数のサブチップ領域３の各々は，平面視においてたとえば矩形形状を有しており，メインチップ領域２よりも平面視において小さい面積を有している。サブチップ領域３の平面形状はメインチップ領域２の平面形状の相似形状であることが好ましい。これら複数のサブチップ領域３の各々には，第２のパターン６が形成されている。この第２のパターン６は，たとえばストライプパターンである。このストライプパターンは，メインチップ領域２と同様，複数の凸状のパターンが並走するパターンであってもよく，また複数の凹状のパターンが並走するパターンであってもよい。 【００２４】 第１のパターン５と第２のパターン６とは，同じ設計パターンである。ここで，同じ設計パターンとは，メインチップ領域２の第１のパターン５とサブチップ領域３の第２のパターン６とが平面視において同じ密度で形成されており，かつ第１のパターン５の規則性を保つように第２のパターン６が配置されていることである。 ……（中略）…… 【００２９】 無効領域４は，パターンが配列されていない領域である。 図６を参照して，メインチップ領域２とサブチップ領域３との識別（区別）およびサブチップ領域３同士の識別（区別）は，ダイシングライン領域７ａ，７ｂにより可能である。メインチップ領域２の平面視における周囲を取り囲むようにダイシングライン領域７ａが設けられており，サブチップ領域の平面視における周囲を取り囲むようにダイシングライン領域７ｂが設けられている。これらのダイシングライン領域７ａ，７ｂの各々には，機能素子などは形成されていない。」 （エ）「【００３５】 次に，本実施の形態の作用効果について，比較例と対比して説明する。 図７を参照して，まず比較例として，シリコンウエハ１０１の主表面内に複数のチップ領域１０２が配置され，その外周側に無効領域１０４が配置されて，サブチップ領域が配置されない構成について考える。この比較例では，図８に示すように，チップ領域１０２内に複数の開口パターン(たとえばトレンチパターン)１０５が等間隔で配列されている。 【００３６】 この比較例では，無効領域１０４はパターンの無い領域であるため，この無効領域１０４ではシリコンウエハ１０１がエッチングされない。このため，図９の断面図に示すように，シリコンウエハ１０１内の最外トレンチ１０５ｂのエッチング形成時にはシリコン酸化膜の供給が少なくなる。これにより，最外トレンチ１０５ｂの側壁に側壁保護膜が形成されにくくなるため，内側のトレンチ１０５ａよりもエッチング速度が低下し，オーバーハング形状などのパターン形成不良が生じやすくなる。 【００３７】 図９に示すようなオーバーハングなどのエッチング形状となった場合，ウエハ面内でトレンチの深さのバラツキが発生する。これによって，たとえばそのトレンチ内にゲート電極が形成された場合，トランジスタ性能のバラツキが発生する。またトレンチをコンタクトパターンとして機能させた場合は接合不良が発生する。 【００３８】 図１０を参照して，またシリコンウエハ１０１の端部には通常，１０度～２０度の角度θの面取り領域１１２がある。このシリコンウエハ１０１の主表面上に回転塗布にて形成されたフォトレジスト１１１は，その面取り領域１１２において他の領域よりも厚く形成される。このようなウエハ１０１の端部に微細なパターンを転写した場合，厚いフォトレジスト１１１によるフォーカスマージンによってパターンに解像不良が発生する。 【００３９】 このパターン解像不良を防止するために，周辺露光と現像処理や，レジスト塗布後のエッジリンス処理にて，ウエハ１０１周辺部のフォトレジスト１１１および酸化膜１１０を除去して下地のシリコンウエハ１０１の主表面を露出させた状態が図１１に示す状態である。 【００４０】 しかしながら，この方法を用いると，図１２および図１３に示すように，チップ領域１０２内に形成される微細なストライプパターン１０５のうち，シリコンがリング状に露出したウエハ外周領域１２０に達するパターン１０５の先端１０５ａが鋭角な形状となる。これにより，鋭角な先端１０５ａを有するパターン１０５がシリコンや酸化膜の残しパターンの場合には，そのパターン１０５が強度不足により倒れやすくなる（つまりパターン倒れが生じやすくなる）。そして，倒れたパターンが異物となって，他の部分に付着することによって歩留が低下する。 【００４１】 これに対して本実施の形態では，上記のようにメインチップ領域２の周りにメインチップ領域２と同じ設計パターンをもつサブチップ領域３が配置されている。このため，シリコンエッチング時にメインチップ領域２の第１のパターン５への側壁保護膜の供給が増えるとともに，ローディング効果を抑制できるため，パターン形状不良の発生を防止でき，高精度のエッチング形状を得ることができる。 【００４２】 さらに，サブチップ領域３のサイズをメインチップ領域２のサイズより縮小させることで，ウエハ周辺部全面に無効領域４を確保することができる。このため，ウエハ面取り部にてフォトレジストが厚く形成されることによって生じるパターン解像不良やパターンの倒れなども防止することができる。」 （オ）「【００４６】 （実施の形態３） 図１４および図１５を参照して，第１のパターン５は，たとえば抜きパターン（溝）５と，残しパターン（メサ領域）１１とが交互に繰り返されたストライプパターンである。このメサ領域１１の幅ｅ（ストライプパターンに直交する方向の寸法ｅ）は１．５μｍ以下であることが好ましい。 【００４７】 本実施の形態によれば，実施の形態１の如く，サブチップ領域３を設けたことによりパターンの倒れを防止できるため，メサ領域１１の幅を１．５μｍ以下と細くできる。このため，本実施の形態は微細パターンに対して特に効果的である。 【００４８】 （実施の形態４） 図１４および図１５を参照して，第１のパターン５は，たとえば抜きパターン（溝）５と，残しパターン（メサ領域）１１とが交互に繰り返されたストライプパターンである。この溝５の開口部の寸法をｆとし，深さをｇとしたとき，この溝５のアスペクト比（ｇ／ｆ）は６以上であることが好ましい。 【００４９】 本実施の形態によれば，実施の形態１の如く，サブチップ領域３を設けたことによりパターンの倒れを防止できるため，溝５のアスペクト比（ｇ／ｆ）を６以上にすることができる。このため，本実施の形態は微細パターンに対して特に効果的である。」 （カ）「【００６５】 （その他） 上記の実施の形態１～７においては第１および第２のパターンがストライプパターンである場合について記述したが，第１および第２のパターンはホールパターンや長方形パターンであっても同様の効果を得ることができる。 【００６６】 また上記の実施の形態１～７においてはたとえばシリコンウエハ上に形成するパターンやデバイスについて記述したが，たとえば近年開発が進められ，高効率が期待されるシリコンカーバイドウエハであっても同様の効果を奏する。」 （キ）図１１には，シリコンウェハ１０１の周辺部のフォトレジスト１１１及び酸化膜１１０からなる積層構造が除去されて，下地の前記シリコンウェハ１０１の表面が露出している部分を，ウェハ外周領域１２０で表すことが記載されている。 イ　甲第２号証に記載された技術事項 （ア）第３の３（２）ア（エ）で摘記した甲第２号証の段落【００３５】～【００３７】には，「シリコンウエハ１０１の主表面内に複数のチップ領域１０２が配置され，その外周側に無効領域１０４が配置されて，サブチップ領域が配置されない構成」を有する「比較例」の場合，「チップ領域１０２内」に複数の「トレンチパターン」を「配列」するとき，前記「無効領域１０４はパターンの無い領域であるため，この無効領域１０４ではシリコンウエハ１０１がエッチングされ」ず，このため前記「無効領域１０４」に隣接する「シリコンウエハ１０１内の最外トレンチ１０５ｂのエッチング形成時にはシリコン酸化膜の供給が少なく」なり「最外トレンチ１０５ｂの側壁に側壁保護膜が形成されにくくなるため，内側のトレンチ１０５ａよりもエッチング速度が低下し，オーバーハング形状などのパターン形成不良が生じやすくなる」ことが記載されている。 （イ）一方，第３の３（２）ア（エ）で摘記した甲第２号証の段落【００３８】には，「シリコンウエハ１０１の端部には通常」は「面取り領域１１２がある」ため，「このシリコンウエハ１０１の主表面上」に「フォトレジスト１１１」膜を形成すると「面取り領域１１２において他の領域よりも厚く形成され」，「厚いフォトレジスト１１１によるフォーカスマージンによってパターンに解像不良が発生する」ことが記載されている。 （ウ）さらに，第３の３（２）ア（エ）で摘記した甲第２号証の段落【００３９】～【００４０】には，「このパターン解像不良を防止するため」，図１１に示すように「レジスト塗布後」に「ウエハ１０１周辺部のフォトレジスト１１１および酸化膜１１０を除去して下地のシリコンウエハ１０１の主表面を露出させた状態」とすると，「図１２および図１３に示すように，チップ領域１０２内に形成される微細なストライプパターン１０５」のうち「ウエハ外周領域１２０に達するパターン１０５の先端１０５ａが鋭角な形状となる」ため「そのパターン１０５が強度不足により倒れやすく」なり「歩留が低下する」ことが記載されている。 （エ）これに対して，第３の３（２）ア（エ）で摘記した甲第２号証の段落【００４１】～【００４２】には，「本実施の形態では，上記のようにメインチップ領域２の周りにメインチップ領域２と同じ設計パターンをもつサブチップ領域３が配置されている。このため，シリコンエッチング時にメインチップ領域２の第１のパターン５への側壁保護膜の供給が増えるとともに，ローディング効果を抑制できるため，パターン形状不良の発生を防止でき，高精度のエッチング形状を得ることができる」こと，「ウエハ周辺部全面に無効領域４を確保することができる」ため，「ウエハ面取り部にてフォトレジストが厚く形成されることによって生じるパターン解像不良やパターンの倒れなども防止することができる」ことが記載されている。 ここで，前記「本実施の形態」とは，第３の３（２）ア（ウ）で摘記した甲第２号証の段落【００２１】の「複数のメインチップ領域２の配置領域の周囲を平面視において取り囲むように複数のサブチップ領域３が配置されている……すべてのサブチップ領域３と半導体ウエハ１の終端縁との間には無効領域４が挟まれている」という「実施の形態１」の形態を指すと認められる。 したがって，前記「実施の形態１」においては，前記メインチップ領域２と，半導体ウエハ１の終端縁の当該半導体ウエハ１がエッチングされない前記無効領域１０４との間に，サブチップ領域３が配置されるため，前記メインチップ領域２の第１のパターン５に前記サブチップ領域３からの側壁保護膜の供給が増え，パターン形状不良の発生を防止できるとともに，前記の「比較例」と比べて前記メインチップ領域２におけるパターン密度の変化を緩和できるため，ローディング効果を抑制でき，高精度のエッチング形状を得ることができることが記載されている。 加えて，段落【００４２】には，前記「実施の形態１」においては，ウエハ周辺部全面にパターンの無い領域である無効領域４を確保することで，上記（イ）の「シリコンウエハ１０１の端部」が面取り領域であることに基づいて発生する「パターン解像不良」や，上記（ウ）の「ウエハ１０１周辺部」の「下地のシリコンウエハ１０１の主表面を露出させた状態」とすることに基づいて発生する「ウエハ外周領域１２０に達するパターン」の「倒れ」を防止できることが記載されている。 （３）甲第３号証 甲第３号証（国際公開第２０１１－１４２０７４号）には，「炭化珪素エピタキシャルウエハ及びその製造方法，エピタキシャル成長用炭化珪素バルク基板及びその製造方法並びに熱処理装置」（発明の名称）について，図１～４２ともに以下の事項が記載されている。 「[0088]　まず，坩堝内に種結晶と原料とを対向配置し，原料側が相対的に高温となるように両者を加熱し，昇華法により種結晶上にＳｉＣ単結晶を成長させ，４Ｈ－ＳｉＣからなるＳｉＣインゴットを製造する（Ｓ１）。次に，ＳｉＣインゴットの外周を研削加工することにより，ＳｉＣインゴットの形状を円筒状に整える（Ｓ２）。ここで，基板の面方位を既定するためのいわゆるオリエンテーションフラット等の加工を施しておく。次に，ワイヤーソーやワイヤー放電加工などにより，ＳｉＣインゴットを平板状に切り出す（Ｓ３）。次に，平板状に切り出したＳｉＣバルク基板の表面及び裏面を研削及び機械研磨などにより平坦化する（Ｓ４）。ここで，基板の割れを防止するためにベベリング加工を外周に施しておく。 [0089]　以上の工程によって製造されたＳｉＣバルク基板の表面には機械研磨に伴う傷などが存在し，これが起点となってエピタキシャル成長時に欠陥が形成されるため，以上の工程のみでは良好なＳｉＣエピタキシャルウエハを得るには不十分である。」 （４）甲第４号証 甲第４号証（特開２０１２－７４５４５号公報）には，「保護フィルム貼付半導体基板の裏面研削方法」（発明の名称）について，図１～３とともに，以下の事項が記載されている。 「【背景技術】 【０００２】 半導体基板の裏面（シリコン基盤面）を研削する方法において，裏面研削中の基板のチッピング防止のため，あるいは裏面研削された基板の搬送パッドによる搬送途中でのチッピング防止のため，半導体基板の裏面研削加工前の工程もしくは裏面研削と一緒に半導体基板のベベル部およびエッジ部を砥石ローラや研磨テープを用いてトリミングすることが行われている。」 （５）甲第５号証 甲第５号証（特開２０１１－７１２５４号公報）には，「炭化珪素基板およびその製造方法」（発明の名称）について，図１～８とともに，以下の事項が記載されている。 「【００６１】 図３に示すような断面形状を有する炭化珪素基板ＷＦを，片側の主面から研削して，元の厚みの半分以下の厚みまで薄板化すると，図４に見られるように，薄板加工後の炭化珪素基板ＬＷＦでは，基板外周部にナイフ状のエッジが形成される，このようなエッジが形成されると，脆性材料である炭化珪素基板は，ほとんどが割れる。 【００６２】 これを避けるためには，ナイフエッジが発生しないような工夫として，例えば図５に示す炭化珪素基板ＷＦ１のように，表側主面の直径が裏側主面の直径よりも小さく，断面形状が台形状となるように基板を予め加工しておき，薄板化時には研削範囲ＲＰを研削によって除くことで，図６に示されるような薄板化された炭化珪素基板ＷＦ２が得られる。炭化珪素基板ＷＦ２では，図４で示されるようなナイフ状のエッジが発生せず，割れにくい構造が得られる。」 （６）甲第６号証 甲第６号証（特開２０１０－１１８５７３号公報）には，「半導体装置の製造方法」（発明の名称）について，図１～１１とともに，以下の事項が記載されている。 ア　「【背景技術】 ……（中略）…… 【０００９】 しかし，Ｓｉウエハよりもはるかに硬質のＳｉＣウエハをダイシングするためのブレードの仕様を決定する際には，出来れば目詰まりの主要因となる金属材料をダイシング対象から排除したい。つまりダイシングライン上に金属材料が形成，配置されないようなワーク構造とすることが望まれる。 【００１０】 一般的にＳｉＣ－ＳＢＤチップをＳｉＣウエハに多数個形成する場合，表面にはダイシングラインと呼ばれる開口部が形成されており，ここはＳｉＣ表面が露出されている。これに対して裏面は通常パターニングされることなく全面にオーミック接合やメタライズが形成されているのが一般的である。 ……（中略）…… 【発明が解決しようとする課題】 【００１３】 このように，ＳｉＣ基板に対するダイシング工程を含む従来の半導体装置の製造方法は，ダイシング時の蛇行や素子端のチッピングを回避すると共に，目詰まりを低減しダイシング途中のブレード表面の「ドレス」と呼ばれる目立て頻度を減らすことが十分でないという問題点があった。 【００１４】 この発明は上記問題点を解決するためになされたもので，ダイシング工程のスループットを向上させるとともに，ダイシングブレードの長寿命化にも寄与する，ＳｉＣ基板を用いた半導体装置の製造方法を得ることを目的とする。」 イ　「【００２１】 ＜実施の形態１＞ 図１は，この発明の実施の形態１による炭化珪素半導体装置（炭化珪素ショットキダイオード，ＳｉＣ－ＳＢＤ）の製造方法の一部を示す断面図である。すなわち，図１は実施の形態１の製造方法におけるダイシング工程直前の構造を示している。図２は図１の裏面（下側の面）の平面構造を示す平面図である。なお，図２のＡ－Ａ断面が図１に相当する。後述の図６及び図７についても同様である。なお，図２において，メタライズ層６の図示を省略している。 ……（中略）…… 【００２９】 裏面に形成するオーミック電極４としてのＮｉシリサイド形成工程でも，後述する裏面メタライズと同様にダイシングする箇所をパターニング開口させる。ＮｉシリサイドはＮｉメタルほど靭性が高くないものの，ダイシング時ブレードの目詰まり原因になるので，低濃度ｎ型エピタキシャル層２の表面同様，ダイシング領域についてＳｉＣを露出させることは，ブレードの目詰まり低減に有効である。 【００３０】 Ｎｉシリサイドからなる裏面オーミック電極４を裏面開口ダイシングライン領域８を設けて選択的に形成するには，例えばフォトレジストを利用したリフトオフプロセスが簡便である。裏面開口ダイシングライン領域８として開口させたい領域がフォトレジストで覆われるよう写真製版によりパターニングする。表面との相対位置精度に関しては既に終えた工程，マーク工程，あるいはＧＲやＪＴＥの注入工程時のアライメントマークを裏面から十分認識出来る。 ……（中略）…… 【００３８】 オーミック電極４上にはダイボンド用に例えばＮｉ,Ａｕをメタライズしてメタライズ層６を形成することにより，ウエハ工程完了となる。メタライズ層６の形成においてもオーミック電極４と同様，裏面開口ダイシングライン領域８が設けられる（維持される）ように行われる。 【００３９】 この際，メタライズ層６を，ショットキ電極５と同様にリフトオフプロセスを用いる等の処理が考えられる。ただし，裏面に形成されるオーミック電極４に比べてＮｉ,Ａｕの厚みは合わせて1μｍ程度と厚いので，アセトン等の有機溶剤に浸漬しただけでリフトオフが良好に進行しない場合は，超音波を付加するのが有効である。一般にリフトオフを容易に進行させるには，パターン形成したいメタル膜の厚みをレジスト厚の２／３以下にするのが望ましいが，実際には超音波の付加により，メタル膜よりレジスト厚の方が厚いような構造でも数時間以上の浸漬により何とかパターン形成出来る実績も得られている。 【００４０】 このようにして，ウエハプロセスが完了すると図１で示すワーク（ＳｉＣウエハ，オーミック電極４，ショットキ電極５及びメタライズ層６）が得られる。本明細書では，ＳｉＣウエハ（高濃度ｎ型基板１，低濃度ｎ型エピタキシャル層２）に種々の構成物（オーミック電極４，ショットキ電極５及びメタライズ層６等）が形成された構造を総称して「ワーク」と呼ぶ場合がある。 【００４１】 まず，複数のチップに分割する前のウエハ状態で個々のチップの電気特性，特に静特性をオートステージ，オートプローブ等を駆使して効率的に評価した後，ブレードを用いたダイシング工程を実行することになる。 【００４２】 このように，実施の形態１の製造方法では，ダイシング工程直前において，ＳｉＣウエハの表面には複数のショットキ電極５が表面開口ダイシングライン領域７によって格子状に分離形成されており，ＳｉＣウエハの裏面には複数のオーミック電極４及びメタライズ層６が裏面開口ダイシングライン領域８によって島状（格子状）に分離形成されている。なお，図１において，表面開口ダイシングライン領域７及び裏面開口ダイシングライン領域８におけるダイシングライン仮想中心線を切断線９として示している。すなわち，ＳｉＣウエハの表面上から切断線９を切断するようにダイシング工程が実施される。」 ウ　図１～２及び図４～５には，ＳｉＣウエハ（高濃度ｎ型基板１，低濃度ｎ型エピタキシャル層２）の，表面には複数のショットキ電極５が表面開口ダイシングライン領域７によって格子状に分離形成されており，裏面には複数のオーミック電極４及びメタライズ層６が裏面開口ダイシングライン領域８によって島状に分離形成されており，前記表面開口ダイシングライン領域７及び前記裏面開口ダイシングライン領域８において，下地のＳｉＣウエハが露出していることが記載されている。 そして，図１～２には，ＳｉＣウエハの４つの周辺部にはショットキ電極５，オーミック電極４及びメタライズ層６が形成されず，下地のＳｉＣウエハが露出していることが記載されているが，図４～５には，ＳｉＣウエハの周辺部のうち少なくとも下辺には，ショットキ電極５，オーミック電極４及びメタライズ層６が下地のＳｉＣウエハを覆っていることが記載されている。 （７）甲第７号証 甲第７号証（特開２００８－１１２８３４号公報）には，「炭化ケイ素半導体装置の製造方法」（発明の名称）について，図１～１８とともに，以下の事項が記載されている。 「【００２８】 続いて，酸素雰囲気において，ｐ型ＳｉＣ層４の表面をたとえば１１５０℃で９０分間加熱することによって，図８の模式的断面図に示すように，ｎ＋層６ａ，ｐ＋層７ａおよびｐ型ＳｉＣ層４の表面上に犠牲酸化膜９を形成する。そして，フッ硝酸などに浸漬させることによって，ｎ＋層６ａ，ｐ＋層７ａおよびｐ型ＳｉＣ層４の表面上の犠牲酸化膜９を除去する。これにより，これまでの工程で生じたｎ＋層６ａ，ｐ＋層７ａおよびｐ型ＳｉＣ層４の表面付近のダメージを取り除くことができる。」 ４　本件発明３について （１）本件発明３と引用発明１との対比 本件発明３と引用発明１とを対比する。 ア　引用発明１の「炭化ケイ素を材料とする半導体基板５００が備える素子構造が複数形成された原料ウェハ」は，本件発明３の「炭化珪素半導体基板」に相当する。 また，引用発明１の「電極層（Ｎｉ層）を蒸着法等によって成膜する裏面電極材料層」は，本件発明３の「膜構造」及び「金属膜」に相当する。 したがって，引用発明１の「炭化ケイ素を材料とする半導体基板５００が備える素子構造が複数形成された原料ウェハの裏面に接するように電極層（Ｎｉ層）を蒸着法等によって成膜する裏面電極材料層の成膜工程」と，本件発明３の「前記炭化珪素半導体基板の裏面において金属膜を形成し，かつ，前記炭化珪素半導体基板のおもて面および裏面の少なくとも一方の端部を露出させる工程」である「（ａ）炭化珪素半導体基板のおもて面および裏面の少なくとも一方において膜構造を形成し，かつ，前記炭化珪素半導体基板のおもて面および裏面の少なくとも一方の端部を露出させる工程」とは，「前記炭化珪素半導体基板の裏面において金属膜を形成」する「工程」である「（ａ）炭化珪素半導体基板のおもて面および裏面の少なくとも一方において膜構造を形成」する「工程」である点で共通する。 イ　引用発明１の「レーザアニール処理によって，前記原料ウェハの裏面を１０００℃程度の温度に加熱することで，前記裏面電極材料層を裏面オーミック接合温度に加熱して，前記原料ウェハとオーミック接合している裏面電極５２１を得る第２アニール工程」と，本件発明３の「前記金属膜を用いて熱処理を行い，オーミック接合を形成する工程」である「（ｂ）前記おもて面および前記裏面の少なくとも一方の前記端部を露出させた状態の前記炭化珪素半導体基板の裏面において熱処理を行い，オーミック接合を形成する工程」とは，「前記金属膜を用いて熱処理を行い，オーミック接合を形成する工程」である「（ｂ）前記炭化珪素半導体基板の裏面において熱処理を行い，オーミック接合を形成する工程」である点で共通する。 ウ　そして，引用発明１の「炭化ケイ素半導体装置の製造方法」は，以下に挙げる相違点を除き，本件発明３の「炭化珪素半導体装置の製造方法」に相当する。 エ　以上から，本件発明３と引用発明１とは，以下の点で一致するとともに，以下の点で相違する。<<一致点>> 「（ａ）炭化珪素半導体基板のおもて面および裏面の少なくとも一方において膜構造を形成する工程と， （ｂ）前記炭化珪素半導体基板の裏面において熱処理を行い，オーミック接合を形成する工程とを備え， 前記工程（ａ）は，前記炭化珪素半導体基板の裏面において金属膜を形成する工程であり， 前記工程（ｂ）が，前記金属膜を用いて熱処理を行い，オーミック接合を形成する工程であることを特徴とする， 炭化珪素半導体装置の製造方法。」 <<相違点>> <<相違点１>> 本件発明３は「工程（ａ）」において「前記炭化珪素半導体基板のおもて面および前記裏面の少なくとも一方の端部を露出させ」るのに対して，引用発明１はそのような特定を有していない点。 <<相違点２>> 本件発明３は「工程（ｂ）」において「前記おもて面および裏面の少なくとも一方の端部を露出させた状態」の前記炭化珪素半導体基板の裏面において熱処理を行うのに対して，引用発明１はそのような特定を有していない点。 <<相違点３>> 本件発明３は「（ｃ）前記工程（ｂ）の前に，前記炭化珪素半導体基板の端部をべべリングする工程をさらに備える」のに対して，引用発明１はそのような特定を有していない点。 （２）本件発明３についての判断 相違点１及び相違点２について検討する。 ア　まず，「前記炭化珪素半導体基板のおもて面および前記裏面の少なくとも一方の端部を露出させ」ることは，甲第１号証には記載も示唆もされていない。 イ　一方，特許異議申立人は特許異議申立書において，炭化珪素半導体基板の端部を露出させることは，甲第２号証に記載されていると主張している。 （ア）しかしながら，第３の３（２）ア（ウ）と，第３の３（２）ア（エ）の段落【００４１】～【００４２】で摘記した甲第２号証の「実施の形態１」においては，「複数のメインチップ領域２の配置領域の周囲を平面視において取り囲むように複数のサブチップ領域３が配置」し，「すべてのサブチップ領域３と半導体ウエハ１の終端縁との間」には「パターンが配列されていない領域」であり「エッチングされない領域」である「無効領域４が挟まれている」（段落【００２１】，【００２９】及び【０００６】）構成とすることで，第３の３（２）イ（エ）で記載したように，メインチップ領域２の第１のパターン５への側壁保護膜の供給を増やすことでパターン形成不良を防止できるとともに，ローディング効果を抑制し，さらに，パターン解像不良やパターンの倒れなども防止できることが記載されている。 （イ）ここで，メインチップ領域２の第１のパターン５への前記側壁保護膜の供給を増やすことができるのは，半導体ウエハ１の終端縁が「パターンが配列されていない領域」であり「エッチングされない領域」である無効領域４であっても，前記メインチップ領域２に隣接するサブチップ領域３のシリコンがエッチングされるからであることが，段落【００４１】に記載されている。 また，前記ローディング効果を抑制できるのは，技術常識を参酌すれば，前記サブチップ領域３を設けることで，前記メインチップ領域２と，「パターンが配列されていない領域」である無効領域４との間のパターン密度の違いを緩和できるからと認められる。 そして，第３の３（２）ア（オ）で摘記したように，甲第２号証には，「実施の形態３」及び「実施の形態４」を説明して，段落【００４７】及び【００４９】に「実施の形態１の如く，サブチップ領域３を設けたことによりパターンの倒れを防止できる」と記載されている。しかしながら，当該「実施の形態１」を説明する段落【００４２】には，第３の３（２）ア（エ）で摘記したように，「ウエハ周辺部全面に無効領域４を確保することができる。このため，ウエハ面取り部にてフォトレジストが厚く形成されることによって生じるパターン解像不良やパターンの倒れなども防止することができる。」と記載されている。 したがって，前記「実施の形態１」において前記パターン解像不良や前記パターンの倒れを防止することができるのは，「サブチップ領域３を設けた」ことも一因であるが，むしろ，「ウエハ周辺部全面に無効領域４を確保する」ことで，「シリコンウエハ１０１の端部」が面取り領域となることで発生する「パターン解像不良」（段落【００３８）や，「ウエハ外周領域１２０に達するパターン１０５の先端１０５ａが鋭角な形状となる」ことで生じる「パターン倒れ」（段落【００４０）が問題にならなくなるからであると解される。 よって，甲第２号証の「実施の形態１」においては，「サブチップ領域３」を設けるとともに，「無効領域４」が「パターンが配列されていない領域」であり「エッチングされない領域」であれば，パターン形成不良，パターン解像不良，パターンの倒れ及びローディング効果を防止・抑制でき，甲第２号証に記載された課題が解決できると認められる。 （ウ）以上から，前記「実施の形態１」における「無効領域４」は「パターンが配列されていない領域」であり「エッチングされない領域」であれば前記課題が解決できるのであるから，甲第２号証の記載によれば，「無効領域４」がシリコンウェハが露出する領域であるとすることはできない。 ウ　そして，第３の３（２）イ（ウ）で指摘したように「ウエハ１０１周辺部のフォトレジスト１１１および酸化膜１１０を除去して下地のシリコンウエハ１０１の主表面を露出させた状態」とすることが「比較例」として記載されている。 しかしながら，このように，ウエハ１０１周辺部の下地のシリコンウエハ１０１の主表面を露出させた状態にすると，「ウエハ外周領域１２０に達するパターン１０５の先端１０５ａが鋭角な形状となる」ため「そのパターン１０５が強度不足により倒れやすく」なり「歩留が低下する」ことが甲第２号証には記載されている。 エ　そうすると，仮に甲第２号証の「実施の形態１」に記載の技術を引用発明１の適用することを想起したとしても，上記イから，第２号証の記載からでは前記「実施の形態１」における「無効領域４」がシリコンウェハが露出する領域であるとすることはできないのであるから，引用発明１を相違点１及び相違点２に係る構成とすることはできない。 また，仮に甲第２号証の「比較例」のようにウェハ周辺部の下地の表面を露出させた状態とすることが周知であったとしても，上記ウから，「比較例」の技術はパターン倒れが発生しやすく歩留まりが低下するという問題点を有しているから，当該「比較例」の技術を引用発明１に適用することを，敢えて当業者が想起したとは認められない。 したがって，第２号証の記載を参酌しても，引用発明１を相違点１及び相違点２に係る構成とすることを，当業者が容易に想到できたとは認められない。 オ　特許異議申立人は特許異議申立書において，炭化珪素半導体基板の端部を露出させることは，甲第６号証にも記載されていると主張している。 （ア）甲第６号証には，第３の３（６）アで摘記したように，裏面全面にオーミック接合やメタライズが形成されている従来のＳｉＣウェハのダイシング時のダイシングブレードの目詰まりが問題となっていたことから，ダイシング工程のスループットを向上させるとともに，ダイシングブレードを長寿命化させることが，解決しようとする課題であることが記載されている。 そして，甲第６号証には，第３の３（６）イで摘記したように，Ｎｉシリサイドからなる裏面オーミック電極４を形成する際は，裏面開口ダイシングライン領域８として開口させたい領域を開口させるようパターニングし，メタライズ層６は，前記裏面開口ダイシングライン領域８が維持されるように形成することにより，表面と裏面のダイシングライン領域のＳｉＣを露出させ，これにより，前記課題を解決していることが記載されている。 （イ）ここで，第３の３（６）イで摘記したように，甲第６号証には，段落【００４２】に「ＳｉＣウエハの表面には複数のショットキ電極５が表面開口ダイシングライン領域７によって格子状に分離形成されており，ＳｉＣウエハの裏面には複数のオーミック電極４及びメタライズ層６が裏面開口ダイシングライン領域８によって島状（格子状）に分離形成されている。なお，図１において，表面開口ダイシングライン領域７及び裏面開口ダイシングライン領域８におけるダイシングライン仮想中心線を切断線９として示している。」と記載されるように，表面開口ダイシングライン領域７はＳｉＣウエハの表面の複数のショットキ電極５の間に設けられること，前記裏面開口ダイシングライン領域８は複数のオーミック電極４及びメタライズ層６の間に設けられること，ダイシングされる位置を示す切断線９は，前記表面開口ダイシングライン領域７及び前記裏面開口ダイシングライン領域８におけるダイシングライン仮想中心線の位置に設定されること，が記載されている。 すなわち，前記切断線９は，前記ＳｉＣウエハの周辺部近傍には設けられないことが，甲第６号証には記載されている。 一方，第３の３（６）ウで指摘したように，甲第６号証の図１～２には，すべての周辺部で下地のＳｉＣウエハが露出していることが記載されているが，図４～５には，前記周辺部のうち少なくとも１辺では下地のＳｉＣウエハが露出していないことが記載されている。そして，これら図１～２及び図４～５は，いずれも，甲第６号証の「実施の形態１」を説明する図面である。 （ウ）このように，甲第６号証に記載された課題はダイシングライン領域における下地のＳｉＣウェハを露出させることで解決できること，甲第６号証の明細書には前記ダイシングライン領域をＳｉＣウェハの周辺部に設けることは記載されていないこと，甲第６号証の「実施の形態１」を説明する各図面の記載に齟齬があること，そして，一般に図面は発明を説明する上での必要事項を模式的に示したものにすぎないことを考慮すると，図１～２の記載のみをもっては，甲第６号証には炭化珪素半導体基板の端部を露出させることが記載されているとすることはできないし，甲第６号証において炭化珪素半導体基板の端部を露出させた状態でオーミック接合を形成するための熱処理を行うことが自明であるとすることもできない。 カ　そして，特許異議申立人が提出した甲第３号証～甲第５号証及び甲第７号証には，炭化珪素半導体基板の端部を露出させることは記載されておらず，したがって，炭化珪素半導体基板の端部を露出させた状態でオーミック接合を形成するための熱処理を行うことは記載も示唆もされていない。 キ　以上のとおりでありから，相違点３について検討するまでもなく，本件発明３は，甲第２号証に記載の技術を参酌して，引用発明１に基づいて当業者が容易に発明をすることができたとすることはできない。 また，本件発明３は，甲第３号証～甲第７号証に記載の技術を参酌しても，引用発明１に基づいて当業者が容易に発明をすることができたとすることはできない。 ５　本件発明４，本件発明９及び本件発明１０について 本件訂正により訂正された請求項３の記載を引用する，本件発明４，本件発明９及び本件発明１０は，いずれも，本件発明３をさらに限定した発明である。 したがって，本件発明３と同様に，本件発明４，本件発明９及び本件発明１０は，甲第２号証に記載の技術を参酌して引用発明１に基づいて当業者が容易に発明をすることができたとすることができないばかりでなく，甲第３号証～甲第７号証に記載の技術を参酌しても，引用発明１に基づいて当業者が容易に発明をすることができたとすることはできない。 ６　本件発明５について （１）本件発明５と引用発明２との対比 本件発明５と引用発明２とを対比する。 ア　引用発明２の「炭化ケイ素を材料とする半導体基板５００が備える素子構造が複数形成された原料ウェハ」は，本件発明５の「炭化珪素半導体基板」に相当する。 また，引用発明２の「原料ウェハの表面」に「成膜」される「層間絶縁膜５３１」は，本件発明５の「膜構造」及び「絶縁膜」に相当する。 したがって，引用発明２の「炭化ケイ素を材料とする半導体基板５００が備える素子構造が複数形成された原料ウェハの表面に層間絶縁膜５３１を成膜する絶縁膜形成工程」と，本件発明５の「前記炭化珪素半導体基板のおもて面において，絶縁膜を形成し，かつ，前記炭化珪素半導体基板のおもて面および裏面の少なくとも一方の端部を露出させる工程」である「（ａ）炭化珪素半導体基板のおもて面および裏面の少なくとも一方において膜構造を形成し，かつ，前記炭化珪素半導体基板のおもて面および裏面の少なくとも一方の端部を露出させる工程」とは，「前記炭化珪素半導体基板のおもて面において，絶縁膜を形成」する「工程」である「（ａ）炭化珪素半導体基板のおもて面および裏面の少なくとも一方において膜構造を形成」する「工程」である点で共通する。 イ　引用発明２の「レーザアニール処理によって，前記原料ウェハの裏面を１０００℃程度の温度に加熱することで，前記裏面電極材料層を裏面オーミック接合温度に加熱して，前記原料ウェハとオーミック接合している裏面電極５２１を得る第２アニール工程」と，本件発明５の「（ｂ）前記おもて面および前記裏面の少なくとも一方の前記端部を露出させた状態の前記炭化珪素半導体基板の裏面において熱処理を行い，オーミック接合を形成する工程」とは，「前記炭化珪素半導体基板の裏面において熱処理を行い，オーミック接合を形成する工程」である点で共通する。 ウ　引用発明２の前記「絶縁膜形成工程」の「後，前記原料ウェハの裏面に接するように電極層（Ｎｉ層）を蒸着法等によって成膜する裏面電極材料層の成膜工程」は，「前記裏面電極材料層」を「加熱」する前記「第２アニール工程」の前に実行される工程である。 したがって，引用発明２の前記「絶縁膜形成工程」の「後，前記原料ウェハの裏面に接するように電極層（Ｎｉ層）を蒸着法等によって成膜する裏面電極材料層の成膜工程」は，本件発明５の「（ｃ）前記工程（ａ）の後，前記工程（ｂ）の前に，前記炭化珪素半導体基板の裏面において，金属膜を形成する工程」に相当する。 エ　そして，引用発明２の「炭化ケイ素半導体装置の製造方法」は，以下に挙げる相違点を除き，本件発明５の「炭化珪素半導体装置の製造方法」に相当する。 エ　以上から，本件発明５と引用発明２とは，以下の点で一致するとともに，以下の点で相違する。<<一致点>> 「（ａ）炭化珪素半導体基板のおもて面および裏面の少なくとも一方において膜構造を形成する工程と， （ｂ）前記炭化珪素半導体基板の裏面において熱処理を行い，オーミック接合を形成する工程とを備え， 前記工程（ａ）は，前記炭化珪素半導体基板のおもて面において，絶縁膜を形成する工程であり， （ｃ）前記工程（ａ）の後，前記工程（ｂ）の前に，前記炭化珪素半導体基板の裏面において，金属膜を形成する工程をさらに備えることを特徴とする， 炭化珪素半導体装置の製造方法。」 <<相違点>> <<相違点１>> 本件発明５は「工程（ａ）」において「前記炭化珪素半導体基板のおもて面および前記裏面の少なくとも一方の端部を露出させ」るのに対して，引用発明２はそのような特定を有していない点。 <<相違点２>> 本件発明５は「工程（ｂ）」において「前記おもて面および裏面の少なくとも一方の端部を露出させた状態」の前記炭化珪素半導体基板の裏面において熱処理を行うのに対して，引用発明２はそのような特定を有していない点。 イ　本件発明５についての判断 第３の４（２）で記載したと同じ理由により，本件発明５は，甲第２号証に記載の技術を参酌して，引用発明２に基づいて当業者が容易に発明をすることができたとすることはできない。 同様に，本件発明５は，甲第３号証～甲第７号証に記載の技術を参酌しても，引用発明２に基づいて当業者が容易に発明をすることができたとすることはできない。 ７　本件発明８ないし本件発明１０について 本件訂正により訂正された請求項５の記載を引用する本件発明８ないし本件発明１０は，いずれも，本件発明５をさらに限定した発明である。 したがって，本件発明５と同様に，本件発明８ないし本件発明１０は，甲第２号証に記載の技術を参酌して引用発明２に基づいて当業者が容易に発明をすることができたとすることができないばかりでなく，甲第３号証～甲第７号証に記載の技術を参酌しても，引用発明２に基づいて当業者が容易に発明をすることができたとすることはできない。 ８　特許異議申立人の意見について （１）特許異議申立人の意見 特許異議申立人番場大円は，平成２９年７月２５日に提出した意見書において，以下のように主張している。 ア　甲第２号証を見た当業者は，シリコンウェハ１０１の主表面を露出させる態様が示されていることを理解する。 イ　「ウェハ面取り部にてフォトレジストが厚く形成されることによって生じるパターン解像不良」を抑制するために，甲第２号証に記載されているようにウェハ周辺部を露出させる動機付けが存在している。 そして，甲第１号証において裏面電極材料層をパターニングすることで裏面電極を形成する際に，ウェハエッジ部におけるパターン不良を防止するために，甲第２号証に記載されているようにシリコンウェハ１０１の主表面を露出させることは，当業者にとって容易である。 ウ　甲第１号証の裏面電極を形成する工程において，「ウェハ面取り部にてフォトレジストが厚く形成されることによって生じるパターン解像不良」を抑制するために，甲第２号証に記載されているようにウェハ周辺部を露出させることは，当業者であれば容易におもいつく。 エ　甲第２号証の請求項に係る発明の半導体装置に焦点を当てた特許権者の主張は失当である。 オ　甲第２号証の段落【００４２】における無効領域は，シリコンウェハ１０１の主表面を露出させた領域を意味している。 （２）上記エの主張に対して 甲第２号証には，段落【００２１】～【００３４】，段落【００４１】～【００４２】及び図１～図６に記載された「実施の形態１」の半導体装置と，前記「実施の形態１」の特徴を強調するための，段落【００３５】～【００４０】及び図７～図１３に記載された従来例または比較例の半導体装置とが記載されている。したがって，これらの半導体装置を区別して検討する必要があることは当然である。 したがって，上記エの主張は当を得ていない。 （３）ア及びオの主張に対して 前記「実施の形態１」の半導体装置においては，「無効領域４」がシリコンウェハが露出する領域であるとすることはできないことは，第３の４（２）イで指摘したとおりである。 一方，甲第２号証の段落【００３９】～【００４０】及び図１１～図１３には，ウェハ外周領域のシリコンウェハの主表面を露出させることが記載されているが，これは，上記の従来例または比較例の半導体装置についての記載である。 特許異議申立人は，前記意見書の３（１）において，甲第２号証のウェハ外周領域のシリコンウェハの主表面が露出していることを，「実施の形態１」に関する記載と，従来例または比較例に関する記載との両方に基づいて主張しているが，この主張は甲第２号証の記載を正解したものでないから，採用することができない。 （４）イ及びウの主張に対して 甲第２号証の段落【００３９】～【００４０】及び図１１～図１３に記載された従来例または比較例の半導体装置は，ウェハ外周領域のシリコンウェハの主表面を露出させていることは，上記の通りである。 しかし，この従来例または比較例の半導体装置においては，「パターン倒れが生じやすくなる」こと，このため「歩留が低下する」ことは，甲第２号証の段落【００４０】に記載されている。 したがって，甲第１号証に記載の発明に，甲第２号証の段落【００３９】～【００４０】及び図１１～図１３に記載された従来例または比較例の技術を適用することを，当業者は考えないことは，第３の４（２）ウ～エで指摘したとおりである。 第４　取消理由通知において採用しなかった特許異議申立理由について 特許異議申立人は，本件発明３ないし本件発明５は「甲１乃至甲６に基づき進歩性を有していない」と主張し，その理由として，周辺部の炭化珪素半導体基板を露出させることが甲第６号証にも記載されていることを挙げている。 しかし，平成２９年４月１７日付けの取消理由通知においては，周辺部の炭化珪素半導体基板が露出していることを示す刊行物として，甲第６号証を採用していない。 これは，第３の４（２）オで指摘したとおり，甲第６号証には，炭化珪素半導体基板の端部を露出させることが記載されているとすることはできないからである。 したがって，仮に引用発明１ないし引用発明２に甲第６号証に記載の技術を適用したとしても，本件発明３ないし本件発明５に係る構成を得ることはできない。 第５　むすび 以上のとおりであるから，取消理由通知に記載した取消理由及び特許異議申立書に記載した特許異議申立理由によっては，本件訂正後の請求項３－５及び請求項８－１０に係る特許を取り消すことはできない。 また，他に本件訂正後の請求項３－５及び請求項８－１０に係る特許を取り消すべき理由を発見しない。 よって，結論のとおり決定する。