2017-000438

特願２０１４－５３０５９０「プロセッシング装置及びスウィズルパターン生成器」拒絶査定不服審判事件〔平成２５年　３月２１日国際公開、ＷＯ２０１３／０３９３３５、平成２６年１１月１７日国内公表、特表２０１４－５３０４０８〕について、次のとおり審決する。

【結　論】 本件審判の請求は、成り立たない。

【理　由】 第１ 手続の経緯・本願発明 本願は，２０１２年９月１３日（パリ条約による優先権主張外国庁受理２０１１年９月１４日，韓国）を国際出願日とする出願であって，平成２８年３月７日付けで拒絶の理由が通知され，同年６月１５日に手続補正書が提出され，同年９月３０日付けで拒絶査定（謄本送達日同年１０月４日）がなされ，これに対して平成２９年１月１２日に審判請求がなされると共に手続補正がなされ，同年３月２４日付けで審査官により特許法１６４条３項の規定に基づく報告がなされたものである。 一方，当審において，平成２９年１２月４日付けで拒絶の理由（以下，「当審拒絶理由」という。）が通知され，応答期間内である平成３０年３月５日に意見書及び手続補正書が提出されたところである。 そして，この出願の請求項１に係る発明（以下「本願発明」という。）は，平成３０年３月５日付け手続補正書により補正された特許請求の範囲の請求項１に記載された次のとおりのものと認める。 「　　【請求項１】 ベクトル演算のデータエレメントを含むデータセットを保存するベクトルレジスタと、 前記ベクトル演算を行うベクトル演算器と、 前記ベクトルレジスタと、上記ベクトル演算器に連結され、前記データセットに関するスウィズルパターンを生成するスウィズルパターン生成器と、 を含み、 前記スウィズルパターン生成器は、複数のデータラインで構成されるスウィズリングネットワークと、前記スウィズルパターンを保存して、上記ベクトル演算器に選択的に接続されているスウィズルドレジスタと、を含み、前記複数のデータラインのそれぞれは、前記スウィズルパターンを生成するために再構成可能に、一端が前記ベクトルレジスタに、他端が前記スウィズルドレジスタに直接接続され、 前記ベクトルレジスタに前記データセットが入力されると、前記複数のデータラインにより前記データセットの前記データエレメントが結合され又は順序を変更されることにより、前記スウィズルパターンが同時に生成され、前記スウィズルドレジスタに格納され、 前記スウィズルパターンは、実行されているアプリケーションの種類によって定義されて、アプリケーションの実行前に、アプリケーションごとに定義されており、 上記スウィズリングネットワークは 前記複数のデータラインのそれぞれに対して再構成可能な接続を含み、前記再構成可能な接続に応じて、様々なスウィズルパターンを生成するスイッチと、 上記スイッチに接続され、前記様々なスウィズルパターンに対応する前記複数のデータラインに対する前記再構成可能な接続に関するさまざまなスイッチの接続を保存するスイッチングテーブルと を含む、プロセッサ。」 第２　引用例 １　引用例に記載された事項 当審拒絶理由において引用した，本願の第一国出願前に既に公知である，Mark Woh et al., “Mobile Supercomputers for the Next-Generation Cell Phone", Computer, （米）, IEEE, 2010年1月, Vol. 43, No.1, p.81-85（２０１０年１月公開。以下，これを「引用例１」という。）には，関連する図面と共に，次の事項が記載されている。（下線は，当審にて説明のために付加。以下同様。） Ａ　「AnySP demonstrates that power efficiency can be achieved on a fully programmable processor in the context of a future mobile terminal supporting 4G wireless and high-definition video coding」（８１ページ６行乃至９行） （当審仮訳： AnySPが，4G無線及び高精細ビデオ符合化をサポートする将来のモバイル端末に関する完全プログラム可能なプロセッサにおいて，電力効率化が達成される可能性があることを示す。） Ｂ　「ANYSP MOBILE SUPERCOMPUTER To address these challenges, we highlight the AnySP advanced signalprocessing architecture proposed by researchers at the University of Michigan, Arizona State University, and ARM Limited (…（中略）…). …（中略）… To overcome the typical pitfalls of relying on SIMD parallelism across a wide variety of algorithms, a configurable SIMD datapath is created. This supports three execution scenarios: wide vector computation (64 lanes), multiple independent narrow vector computation threads, and chained computation subgraphs on moderately wide vector computation.」（８２ページ４５行乃至８３ページ左欄１行） （当審仮訳： ANYSP モバイルスーパーコンピュータ これらの課題に取り組むために，アリゾナ州立大学ミシガン大学とARM Limitedの研究者が提案した，AnySP高度信号処理アーキテクチャーを紹介する。 …（中略）… 多様な種類のアルゴリズムにわたるＳＩＭＤ並列処理に依存するという，典型的な落とし穴を克服するため，構成可能なＳＩＭＤデータ経路が創作される。これは，３つの実行シナリオをサポートする：ワイドベクトル演算（６４レーン），複数の独立した狭ベクトル演算スレッド，及び緩和ワイドベクトル演算の連鎖演算サブグラフの３つである。） Ｃ　「Figure 2 shows the AnySP processing element (PE) architecture, which consists of integrated SIMD and scalar data paths. The SIMD data path in turn consists of eight groups of 8-wide SIMD units, which can be configured to create SIMD widths of 16, 32, and 64. Each of the 8-wide SIMD units comprises groups of flexible functional units (FFUs). The FFUs contain the functional units of two lanes connected through a simple cross bar. Eight SIMD register files (RFs) feed the SIMD data path and each 8-wide RF has 16 entries. The data shuffle　－　or swizzle　－　network aligns data for the FFUs. It can support a fixed number of swizzle patterns of 8-, 16-, 32-, 64-, and 128-wide elements. Finally, a multiple-output adder tree can sum groups of 4, 8, 16, 32, or 64 elements, then store the results in a temporary buffer」（８３ページ左欄１０行乃至３１行） （当審仮訳： 図２は，AnySPプロセシングエレメント(PE)アーキテクチャーを示し，統合ＳＩＭＤとスカラーデータ経路からなる。ＳＩＭＤデータ経路は次に，8-wideＳＩＭＤユニットの８つのグループからなり，ＳＩＭＤ幅を１６，３２，６４ビットとするように構成されうる。8-wideＳＩＭＤユニットのそれぞれは，フレキシブル機能ユニット（FFUs）のグループを含む。FFUは，２つのレーンが単純クロスバーによってつながる機能ユニットを含む。８つのＳＩＭＤレジスターファイル（RFs）は，ＳＩＭＤデータ経路にデータを供給し，8-wideのレジスターファイルそれぞれは16エントリーを有する。データシャッフル，またはスウィズルネットワークは，FFU（フレキシブル機能ユニット）に向けてデータを整列する。８，１６，３２，６２，１２８幅のエレメントの固定数のスウィズルパターンをサポートできる。最後に，複数出力の加算ツリーは，４，８，１６，３２，６４エレメントのグループを足すことができ，結果を，一時バッファに格納することができる。） Ｄ　図２ Ｅ　図３ Ｆ　「SWIZZLE NETWORK The number of distinct swizzle patterns needed for a specific algorithm is small, fixed, and known in advance. Previous research has explored building application-specific crossbars for SIMD processors (P. Raghavan et al., “A Customized Crossbar for Data-Shuffling in Domain-Specific SIMD Processors,” Proc. Architectures for Computing Systems [ARCS 2007], LNCS 4415, Springer, 2007, pp. 57-68), but these lack flexibility because they cannot support new swizzle operations for applications that emerge postfabrication. AnySP uses an SRAM-based swizzle network that adds flexibility while maintaining the performance of a customized crossbar. The proposed network is similar to the work of N. Goel, A. Kumar, and P.R. Panda (“Power Reduction in VLIW Processor with Compiler Driven Bypass Network, Proc. 20th Int’l Conf. VLSI Design [VLSID 07], ACM Press, 2007, pp. 233-238) in that the X-Y style crossbar lays out the input buses horizontally and the outputs vertically. Each point of intersection between the input and output buses contains a pass transistor controlled by a flip-flop. Multiple sets of swizzle configurations are stored in the SRAM cells, allowing zero-cycle delay for changing the swizzle pattern.」（８４ページ左欄下から２行乃至右欄上から５行） （当審仮訳： スウィズルネットワーク ある特定のアルゴリズムで要求される，個々のスウィズルパターンの数は小さく，固定で，事前に知られている。従前の研究では，アプリケーションに特有のクロスバーを構築することが検討されていた。(P. Raghavan et al., “A Customized Crossbar for Data-Shuffling in Domain-Specific SIMD Processors,” Proc. Architectures for Computing Systems [ARCS 2007], LNCS 4415, Springer, 2007, pp. 57-68)しかし，これらは，柔軟性に欠けている。なぜならば，これらは後に登場するアプリケーションの新しいスウィズル操作をサポートすることができないからである。AnySPは，SRAMベースのスウィズルネットワークを用い，カスタマイズされたクロスバーの性能を維持しつつ柔軟性を加える。提案されたネットワークは，N. Goel, A. Kumar, and P.R. Pandaらによる研究(“Power Reduction in VLIW Processor with Compiler Driven Bypass Network, Proc. 20th Int’l Conf. VLSI Design [VLSID 07], ACM Press, 2007, pp. 233-238)に似ている。それは，X-Yスタイルのクロスバーが，入力バスを水平に，出力を垂直にレイアウトしたものである。 入力バスと出力バス間の交点には，フリップフロップによって制御されるパストランジスタを含む。スウィズル構成の複数セットは，ＳＲＡＭセルに記憶され，スウィズルパターン変更のための０サイクル遅延を可能とする。） ２　引用発明 ア　上記記載事項Ａから，引用例１には，“４Ｇ無線及び高精細ビデオ符合化をサポートするモバイル端末に関する完全プログラム可能なプロセッサである，ＡｎｙＳＰプロセッサ”について記載されているといえる。 イ　上記記載事項Ｂから，AnySPプロセッサは，“ワイドベクトル演算をサポート”するものであることを読み取ることができる。 ウ　上記記載事項Ｃから，引用例１には，“ＳＩＭＤデータ経路は，8-wideＳＩＭＤユニットの８つのグループからなり，ＳＩＭＤ幅を１６，３２，６４ビットとするように構成され”ること，“ＳＩＭＤレジスターファイルは，ＳＩＭＤデータ経路にデータを供給”すること，及び，“データシャッフル，またはスウィズルネットワークは，フレキシブル機能ユニットに向けてデータを整列”するものであることを読み取ることができる。 エ　上記記載事項Ｄに掲げた図２より，次の事項を読取ることができる。 まず，図２中央の「Multi-SIMD data path」として囲まれている部分の左側には，「8-wide SIMD FFU-0」～「8-wide SIMD FFU-7」という，８つの要素が図示されており，これらは，上記ウで認定した，“フレキシブル機能ユニット”を表している。また，当該フレキシブル機能ユニットは，「Swizzle network」（スウィズルネットワーク）に双方向の矢印によって結合されている。また，「Multi-SIMD data path」は，上記ウで認定した，“ＳＩＭＤデータ経路”に相当する。 図２の上記「Multi-SIMD data path」の左側には，「16-bit 8-wide 16 entry SIMD RF-0」～「16-bit 8-wide 16 entry SIMD RF-7」がそれぞれ双方向の矢印で上記“フレキシブル機能ユニット”と接続されていることが図示され，上記ウの認定から，これらは，８つの“ＳＩＭＤレジスターファイル”を示しているといえる。 以上から，図２には，“フレキシブル機能ユニットはスウィズルネットワークに接続”されていること，及び“前記フレキシブル機能ユニットには，ＳＩＭＤレジスターファイルが接続”されていることが読み取れる。 オ　上記記載事項Ｅに掲げた図３より，次の事項を読取ることができる。 まず，図３の右側中央部に赤色で囲まれた部分には，「8-wide SIMD FFU7」と何も文字が書かれていない四角い部分とが双方向の矢印で結合され，当該四角い部分の右側には，「16-bit 8-wide 4-entry buffer 7」が同じく双方向の矢印で結合される様子が描かれており，これは，図２において，「8-wide SIMD FFU-7」と「Swizzle network」と「16-bit 8-wide 4-entry buffer-7」が相互に接続されている部分を拡大したものであることを示しているといえる。 そして，その下で囲まれた部分は，当該箇所のさらに拡大図を示しており，この中には，「2-wide FFU-0」～「2-wide FFU-3」が図示されていて，この部分の詳細を示す，左側の部分には，これら「2-wide FFU」に，「Mult」，「ALU」，「Adder」,「Permute」と書かれたユニットが記載されているが，これらは，所定の演算を行うユニット，すなわち「演算器」の一部を構成するものであると理解されるから，図３からは，“フレキシブル機能ユニットが所定の演算を行う演算器”であることを読取ることができる。 カ　上記記載事項Ｆから，引用例１には，“ある特定のアルゴリズムで要求される，個々のスウィズルパターンの数は小さく，固定で，事前に知られて”いることが記載されているといえる。 また，「従前の研究では，アプリケーションに特有のクロスバーを構築することが検討されて」いて，「後に登場するアプリケーションの新しいスウィズル操作をサポートすることができない」ために，「これらは，柔軟性に欠けて」いたため，「AnySPは，SRAMベースのスウィズルネットワークを用い，カスタマイズされたクロスバーの性能を維持しつつ柔軟性を加える」との記載事項から，AnySPプロセッサは，“従来，後に登場するアプリケーションの新しいスウィズル操作をサポートすることができず柔軟性に欠けていたものを，ＳＲＡＭベースのスウィズルネットワークを用いることによって，カスタマイズされたクロスバーの性能を維持しつつ柔軟性を加える”ことができるものであることを読取ることができる。 さらに，「それは，Ｘ－Ｙスタイルのクロスバーが，入力バスを水平に，出力を垂直にレイアウトしたものである。」との記載のうち，「それ」とは，「スウィズルネットワーク」を意味し，「出力を垂直に」とは，「出力バスを垂直に」との意味であると理解されるから，引用例１には，スウィズルネットワークは，“Ｘ－Ｙスタイルのクロスバーが，入力バスを水平に，出力バスを垂直にレイアウトしたものであり，入力バスと出力バス間の交点には，フリップフロップによって制御されるパストランジスタを含”むこと，及び，“スウィズル構成の複数セットは，ＳＲＡＭセルに記憶され，スウィズルパターン変更のための０サイクル遅延を可能とする”ことが記載されているといえる。 キ　以上ア乃至カより，引用例１には，次の発明（以下「引用発明」という。）が記載されているといえる。 「４Ｇ無線及び高精細ビデオ符合化をサポートするモバイル端末に関する完全プログラム可能なプロセッサである，ＡｎｙＳＰプロセッサであって， ワイドベクトル演算をサポートし， ＳＩＭＤデータ経路は，8-wideＳＩＭＤユニットの８つのグループからなり，ＳＩＭＤ幅を１６，３２，６４ビットとするように構成され， ＳＩＭＤレジスターファイルは，前記ＳＩＭＤデータ経路にデータを供給し， データシャッフル，またはスウィズルネットワークは，フレキシブル機能ユニットに向けてデータを整列し， 前記フレキシブル機能ユニットはスウィズルネットワークに接続され，ＳＩＭＤレジスターファイルが接続され， 前記フレキシブル機能ユニットは所定の演算を行う演算器であり， ある特定のアルゴリズムで要求される，個々のスウィズルパターンの数は小さく，固定で，事前に知られており， 従来，後に登場するアプリケーションの新しいスウィズル操作をサポートすることができず柔軟性に欠けていたものを，ＳＲＡＭベースのスウィズルネットワークを用いることによって，カスタマイズされたクロスバーの性能を維持しつつ柔軟性を加えることができ， 前記スウィズルネットワークは，Ｘ－Ｙスタイルのクロスバーが，入力バスを水平に，出力バスを垂直にレイアウトしたものであり，入力バスと出力バス間の交点には，フリップフロップによって制御されるパストランジスタを含み， スウィズル構成の複数セットは，ＳＲＡＭセルに記憶され，スウィズルパターン変更のための０サイクル遅延を可能とする ＡｎｙＳＰプロセッサ。」 ３　引用例２に記載された事項 当審拒絶理由において引用した，本願の第一国出願前に既に公知である，特開２０１０－２５０６２５号公報（平成２２年１１月４日公開。以下，これを「引用例２」という。）には，関連する図面と共に，次の事項が記載されている。 Ｇ　「【００１１】 図１に示されるように，３次元コンピュータグラフィック用プロセッサ１は，制御ユニット１１と，複数の実行ユニット１３ａ～１３ｈと，配線１５とを含む。３次元コンピュータグラフィック用プロセッサ１は，３次元グラフィックをコンピュータに表示させるためのプロセッサである。このプロセッサは，３次元コンピュータグラフィックスに関するさまざまな演算処理を行う装置である。このプロセッサは，コンピュータ，ゲーム機，又は携帯端末に実装される。」 Ｈ　「【００１９】 データ経路制御部２７は，スウィズルユニット５３ａ～５３ｄを含む。すなわち，各種レジスタ２５から出力された情報を適切に処理して，適切な演算回路（３１，３３，３５，３７，３９）へと導く。スウィズルユニットは，演算処理を行う前に各種の演算処理を行うためのユニットである。スウィズルユニットは，たとえば，入力されたベクタの位置を入れ替える演算処理や，符号を入れ替える演算処理を行う。」 Ｉ　「【００２１】 各レジスタが一時的に記憶した情報は，データ経路制御部２７により適切なスウィズルユニット５３ａ～５３ｄへと出力される。スウィズルユニット５３ａ～５３ｄへと出力された情報は，スウィズルユニット５３ａ～５３ｄにより必要なスウィズル演算処理を施される。 【００２２】 スウィズルユニット５３ａ～５３ｄにより必要なスウィズル演算処理を施されたデータは，適切な演算回路３１，３３，３５，３７，３９やテクスチャインターフェース５５へと出力される。演算回路３１，３３，３５，３７，３９により適切な演算が施されたデータは，スイッチユニット５７により適切なレジスタへと転送される。演算が終わったデータは入出力レジスタ４３へ転送され，出力される。」 ４　引用例２に記載された発明 上記記載事項Ｇ乃至Ｉによれば，引用例２には次の発明（以下「引用例２発明」という。）が記載されているといえる。 「携帯端末に実装されるプロセッサであって， スウィズルユニットを含み，各種レジスタから出力された情報を適切に処理して，適切な演算回路へと導き， 前記スウィズルユニットは，入力されたベクタの位置を入れ替える，スウィズル演算処理を施し， 前記演算回路により適切な演算が施されたデータは，スイッチユニットにより適切なレジスタへと転送される プロセッサ。」 第３　対比 本願発明と引用発明とを対比する。 （１）引用発明の「ＡｎｙＳＰプロセッサ」は，「４Ｇ無線及び高精細ビデオ符合化をサポートするモバイル端末に関する完全プログラム可能なプロセッサ」であることから，少なくとも「４Ｇ無線及び高精細ビデオ符合化」に関する演算を行うことは明らかであり，「ワイドベクトル演算をサポート」するものであるから，「ベクトル演算」を行う機構を有することは明らかである。 そして，引用発明の「フレキシブル機能ユニット」は，「所定の演算を行う演算器」であって，「スウィズルネットワークに接続され，ＳＩＭＤレジスターファイルが接続され」るものでもあることから，本願発明の「ベクトル演算を行うベクトル演算器」に相当する。 （２）引用発明の「ＳＩＭＤレジスターファイル」は，「ＳＩＭＤデータ経路にデータを供給」し，「フレキシブル機能ユニット」にも接続されるものである。（１）の認定により，当該「フレキシブル機能ユニット」は，「ベクトル演算を行うベクトル演算器」に相当するから，当該「ＳＩＭＤレジスターファイル」に保存され，「ＳＩＭＤデータ経路」に供給される「データ」は，ベクトル演算のためのデータであることは明らかである。 また引用発明の「ＳＩＭＤデータ経路」は，「8-wideＳＩＭＤユニットの８つのグループからなり，ＳＩＭＤ幅を１６，３２，６４ビットとするように構成され」るものであることから，上記ベクトル演算のための「データ」は，ベクトル演算のデータエレメントを含むもので構成され，また，ＳＩＭＤデータ経路に供給される当該「データ」は，「データセット」といい得るものであるから，引用発明と本願発明とは，“ベクトル演算のデータエレメントを含むデータセットを保存するベクトルレジスタ”を有する点で一致する。 （３）引用発明の「スウィズルネットワーク」は，「Ｘ－Ｙスタイルのクロスバーが，入力バスを水平に，出力バスを垂直にレイアウトしたものであり，入力バスと出力バス間の交点には，フリップフロップによって制御されるパストランジスタを含」むが，このうち，「入力バス」と「出力バス」は“複数のデータライン”であることは明らかであるから，引用発明の「スウィズルネットワーク」と本願発明の「スウィズリングネットワーク」とは，“複数のデータラインで構成されるスウィズリングネットワーク”である点で一致する。 （４）引用発明の「スウィズルネットワーク」は，「Ｘ－Ｙスタイルのクロスバーが，入力バスを水平に，出力バスを垂直にレイアウトしたものであり，入力バスと出力バス間の交点には，フリップフロップによって制御されるパストランジスタを含」み，当該「入力バスと出力バス間の交点」にある，「フリップフロップによって制御されるパストランジスタ」の働きにより，「Ｘ－Ｙスタイルのクロスバー」における「入力バス」と「出力バス」との接続態様が変更されるものであるから，引用発明と本願発明とは，“複数のデータラインのそれぞれは、前記スウィズルパターンを生成するために再構成可能に”されている点で共通しているといえる。 そして，引用発明において，「入力バスと出力バス間の交点には，フリップフロップによって制御されるパストランジスタを含」むとの構成は，上記の検討から，本願発明と“複数のデータラインのそれぞれに対して再構成可能な接続を含”む点で共通するといえ，また，この仕組みによって，「Ｘ－Ｙスタイルのクロスバー」における「入力バス」と「出力バス」との接続態様が変更されれば，「様々なスウィズルパターン」が生成されることとなるから，引用発明の「スウィズルネットワーク」と本願発明の「スウィズリングネットワーク」とは，“複数のデータラインのそれぞれに対して再構成可能な接続を含み、前記再構成可能な接続に応じて、様々なスウィズルパターンを生成するスイッチ”に相当する構成を有する点で共通するといえる。 （５）引用発明は，「スウィズル構成の複数セットは，ＳＲＡＭセルに記憶され，スウィズルパターン変更のための０サイクル遅延を可能とする」ものであるが，これは，複数セットの「スウィズル構成」によって，「スウィズルパターン」が「変更」されることを意味し，上記（４）において検討した事項を踏まえれば，当該「ＳＲＡＭセル」には，“様々なスウィズルパターンに対応する前記複数のデータラインに対する前記再構成可能な接続に関するさまざまなスイッチの接続を保存するスイッチングテーブル”に記憶されるべき情報が記憶されているといえるから，引用発明と本願発明とは，“上記スイッチに接続され、前記様々なスウィズルパターンに対応する前記複数のデータラインに対する前記再構成可能な接続に関するさまざまなスイッチの接続を保存するスイッチングテーブル”に相当する構成を有する点で共通するといえる。 （６）本願発明の「前記スウィズルパターンは、実行されているアプリケーションの種類によって定義されて、アプリケーションの実行前に、アプリケーションごとに定義されており」との構成について検討する。本願明細書段落７０には，「アプリケーションで頻繁に使われるスウィズルパターンは、予め定義されたスウィズルパターンのためのハードウェアによって供給されるロジックによって生成されうる」こと，及び，「プロセッサが、多数の互いに異なるアプリケーションを実行し、頻繁に使われるスウィズルパターンが、アプリケーションごとに異なる場合には、スウィズルパターンは、それぞれのアプリケーションに関してアプリケーションの実行前に定義されうる」ことが記載されており，本願発明の上記構成はこのことを意味するものと解される。 一方，引用発明も，「ある特定のアルゴリズムで要求される，個々のスウィズルパターンの数は小さく，固定で，事前に知られて」いて，「従来，後に登場するアプリケーションの新しいスウィズル操作をサポートすることができず柔軟性に欠けていたものを，ＳＲＡＭベースのスウィズルネットワークを用いることによって，カスタマイズされたクロスバーの性能を維持しつつ柔軟性を加えることができ」るものである。このことを，さらに上記（４）及び（５）において検討した，引用発明の「ＳＲＡＭ」に記憶された情報に基づいて入力バス及び出力バスの接続態様が変更される仕組みに照らして考慮するならば，当該「ＳＲＡＭ」には，ある特定のアルゴリズムで用いられるスウィズルパターンの接続に関する情報が記憶され，当該スウィズルパターンはアプリケーションの実行前に既に定義されているといえることから，引用発明と本願発明とは，“前記スウィズルパターンは、実行されているアプリケーションの種類によって定義されて、アプリケーションの実行前に、アプリケーションごとに定義されて”いる点で一致するといえる。 （７）以上，（１）乃至（６）の検討から，引用発明と本願発明とは，次の一致点及び相違点を有する。 〈一致点〉 ベクトル演算のデータエレメントを含むデータセットを保存するベクトルレジスタと， 前記ベクトル演算を行うベクトル演算器と， を含み， 複数のデータラインで構成されるスウィズリングネットワークと，前記複数のデータラインのそれぞれは、前記スウィズルパターンを生成するために再構成可能にされ， 前記スウィズルパターンは、実行されているアプリケーションの種類によって定義されて、アプリケーションの実行前に、アプリケーションごとに定義されており， 上記スウィズリングネットワークは 前記複数のデータラインのそれぞれに対して再構成可能な接続を含み、前記再構成可能な接続に応じて、様々なスウィズルパターンを生成するスイッチと， 上記スイッチに接続され、前記様々なスウィズルパターンに対応する前記複数のデータラインに対する前記再構成可能な接続に関するさまざまなスイッチの接続を保存するスイッチングテーブルと を含むプロセッサ。 〈相違点１〉 本願発明が，「前記ベクトルレジスタと，上記ベクトル演算器に連結され，前記データセットに関するスウィズルパターンを生成するスウィズルパターン生成器」を有するのに対し，引用発明は，そのような構成が特定されていない点。 〈相違点２〉 本願発明が，スウィズルパターン生成器が，スウィズルパターンを保存して，ベクトル演算器に選択的に接続されているスウィズルドレジスタを含み，複数のデータラインのそれぞれの一端が前記ベクトルレジスタに，他端が前記スウィズルドレジスタに直接接続されているのに対し，引用発明は，そのような構成が特定されていない点。 〈相違点３〉 本願発明が，ベクトルレジスタにデータセットが入力されると，複数のデータラインにより前記データセットのデータエレメントが結合され又は順序を変更されることにより，スウィズルパターンが同時に生成され，スウィズルドレジスタに格納されるものであるのに対し，引用発明は，そのような構成が特定されていない点。 第４　当審の判断 上記相違点につき検討する。 まず相違点１及び２について検討する。 本願発明の「スウィズルパターン生成器」は，「ベクトルレジスタと、上記ベクトル演算器に連結され、前記データセットに関するスウィズルパターンを生成する」ものであり，「複数のデータラインで構成されるスウィズリングネットワーク」と「前記スウィズルパターンを保存して、上記ベクトル演算器に選択的に接続されているスウィズルドレジスタ」とを含むものでもある。 このうち，まず「スウィズルパターン生成器」について検討する。 本願明細書の段落４４の記載によれば，「スウィズルパターンとは、少なくとも１つのベクトルレジスタ（例えば、１０２ｃ）に対するデータセットの各データエレメントを組み合わせるか、その整列順序を変更した結果である。」とあり，同段落４５には，「スウィズルパターン生成部１０３は、スウィズルドバーチャルレジスタ１１０とスウィズリングネットワーク１２０とを含みうる。スウィズルドバーチャルレジスタ１１０は、図１で示した例のように、ベクトルレジスタ１０２ａ、１０２ｂ、１０２ｃと同じ特性の物理的なベクトルレジスタになることもある。または、実際の保存ユニットを活用していない仮想のベクトルレジスタになることもある。」と記載されている。また，図面の図１並びに図２Ａ及び２Ｂの態様，さらに図３乃至５の態様を参照すると，複数のデータラインの結線態様（スウィズリングネットワーク）を異ならせることによって，ベクトル演算器でベクトル演算する，ベクトルレジスタにセットされたデータセットのデータエレメントが，所定の組み合わせや整列順序の変更（段落４４等参照。）などされる様子を読取ることができる。 翻って引用発明においても，「データシャッフル，またはスウィズルネットワークは，フレキシブル機能ユニットに向けてデータを整列」するものであって，「ＳＲＡＭベースのスウィズルネットワークを用いることによって，カスタマイズされたクロスバーの性能を維持しつつ柔軟性を加えること」ができると共に，「前記スウィズルネットワークは，Ｘ－Ｙスタイルのクロスバーが，入力バスを水平に，出力バスを垂直にレイアウトしたものであり，入力バスと出力バス間の交点には，フリップフロップによって制御されるパストランジスタを含」んで，「スウィズル構成の複数セットは，ＳＲＡＭセルに記憶」されていることから，結果的に，本願発明の「スウィズルパターン」を生成する仕組み，すなわち，「スウィズルパターン生成器」に対応する仕組みを引用発明は有しているといえる。 続いて，「スウィズルドレジスタ」について検討してみるに，上記のとおり，本願発明の「スウィズルドレジスタ」は，「ベクトルレジスタ１０２ａ、１０２ｂ、１０２ｃと同じ特性の物理的なベクトルレジスタになること」も，「実際の保存ユニットを活用していない仮想のベクトルレジスタになることもある」ものであることを考慮するならば，引用発明において，「スウィズルネットワーク」が，「X-Yスタイルのクロスバーが，入力バスを水平に，出力バスを垂直にレイアウトしたものであり，入力バスと出力バス間の交点には，フリップフロップによって制御されるパストランジスタを含」み，当該「入力バス」には，ベクトルレジスタの値が供給（「ＳＩＭＤレジスターファイルは，ＳＩＭＤデータ経路にデータを供給し」）され，「出力バス」には，スウィズリングネットワークによって当該ベクトルレジスタに記憶されたデータセットのデータエレメントが適宜整列，組み合わせ等された結果が出力される（「データシャッフル，またはスウィズルネットワークは，フレキシブル機能ユニットに向けてデータを整列し」）ことになるから，「スウィズルドレジスタ」が，「実際の保存ユニットを活用していない仮想のベクトルレジスタになる」場合には，引用発明と格別な差違は認められない。 また，「スウィズルドレジスタ」が，「ベクトルレジスタ１０２ａ、１０２ｂ、１０２ｃと同じ特性の物理的なベクトルレジスタになる」場合，引用発明とモバイル端末や携帯端末に関するプロセッサという点で共通する引用例２発明のように，「演算回路により適切な演算が施されたデータ」を，「適切なレジスタへと転送」することが，慣用的に行われていることに過ぎないことに鑑みれば，引用発明において，相違点１及び２の構成，すなわち，「前記ベクトルレジスタと，上記ベクトル演算器に連結され，前記データセットに関するスウィズルパターンを生成するスウィズルパターン生成器」を設け，当該スウィズルパターン生成器を，スウィズルパターンを保存して，ベクトル演算器に選択的に接続されているスウィズルドレジスタを含み，複数のデータラインのそれぞれの他端に前記スウィズルドレジスタが直接接続されるよう構成することは，当業者が容易になし得たものと認められる。 次に相違点３について検討する。 引用発明は，「スウィズルネットワーク」が「Ｘ－Ｙスタイルのクロスバーが，入力バスを水平に，出力バスを垂直にレイアウトしたものであり，入力バスと出力バス間の交点には，フリップフロップによって制御されるパストランジスタを含」んでいて，「スウィズルパターン変更のための０サイクル遅延を可能とする」ものでもある。このことは，「スウィズルネットワーク」が所定の結線状態となっていれば，ベクトルレジスタにデータセットが入力されると，その結線状態に応じたスウィズルパターンが生成され，スウィズルドレジスタに当該結線状態に応じた値が格納されることになり，当該スウィズルパターンの生成は，既にスウィズルネットワークが形成されている場合はもとより，スウィズルパターンの変更が行われた場合であっても，ほぼ同時になされるものと推定されることから，引用発明においても，相違点３に係る構成を有することは，当業者にとって自明であるから，本相違は格別なものではない。 以上検討したとおり，相違点１乃至３はいずれも格別なものではなく，またそのことによる効果も，当業者であれば普通に想起し得る程度のことに過ぎない。 したがって，本願発明は，引用発明及び引用例２に記載された慣用技術に基づいて，当業者が容易に発明をすることができたものであり，特許法２９条２項の規定により，特許を受けることができないものである。 第５　むすび 以上のとおり，本願発明は，本願の第一国出願前に頒布された引用例１及び２に記載された発明に基づいて当業者が容易に発明をすることができたものであるから，特許法２９条２項の規定により特許を受けることができない。 したがって，その余の請求項に係る発明について論及するまでもなく，本願は拒絶すべきものである。 よって，結論のとおり審決する。