2016-700702

特許第５８５９３１９号発明「半導体素子および逆導通ＩＧＢＴ。」の特許異議申立事件について、次のとおり決定する。

【結　論】 特許第５８５９３１９号の特許請求の範囲を訂正請求書に添付された訂正明細書、特許請求の範囲及び図面のとおり、訂正後の請求項〔１－１８〕について訂正することを認める。 特許第５８５９３１９号の請求項１ないし１８に係る特許を維持する。

【理　由】 第１　手続の経緯 特許第５８５９３１９号の請求項１ないし１８に係る特許についての出願は，平成２４年１月１０日（パリ条約による優先権主張２０１１年１月１７日，米国）に特許出願され，平成２７年１２月２５日にその特許権の設定登録がされ，その後，その請求項１ないし１８に係る特許について，特許異議申立人山川大志により特許異議の申立てがされ，平成２８年１１月１日付けで取消理由が通知され，その指定期間内である平成２９年２月６日に意見書及び訂正請求書が提出され，平成２９年３月１７日付けで訂正拒絶理由が通知され，その指定期間内である平成２９年５月１０日に意見書及び手続補正書（訂正請求書）が提出され，その訂正請求に対して特許異議申立人山川大志から平成２９年６月２１日に意見書が提出されたものである。 第２　訂正の適否についての判断 １　訂正の内容 平成２９年５月１０日に提出された手続補正書（訂正請求書）による訂正（以下「本件訂正」という。）は特許請求の範囲を訂正することを求めるものであって，その内容は以下のとおりである。 （１）訂正事項１ 特許請求の範囲の請求項１に， 「第１の導電型のベース領域（１）と主水平面（１５）とを備える半導体ボディ（４０）と， 前記主水平面（１５）上に配置された第１の電極（１０）と， を備える半導体素子であって， 前記半導体ボディ（４０）はさらに，垂直断面において， ゲート誘電体領域（８）によって前記ベース領域（１）から絶縁されている第１のゲート電極（１２）を備える第１の垂直トレンチ（２０）と， ゲート誘電体領域（８）によって前記ベース領域（１）から絶縁されている第２のゲート電極（１２）を備える第２の垂直トレンチ（２１）と， ゲート誘電体領域（８）によって前記ベース領域（１）から絶縁されている第３のゲート電極（１２）を備える第３の垂直トレンチ（２２）と， 第２の導電型であって，前記ベース領域（１）との間で第１のｐｎ接合（９）を形成していて，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間に延びている，ボディ領域（２）と， 前記第１の導電型であって，前記第１の電極（１０）とオーミック接触していて，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間に配置されている，少なくとも１つのソース領域（３）と， 前記第２の導電型であって，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間に配置され，前記第１の電極（１０）とオーミック接触していて，最大ドープ濃度が前記ボディ領域（２）の最大ドープ濃度より高い，少なくとも１つの反ラッチアップ領域（４）と， 前記第２の導電型であって，前記ベース領域（１）との間でのみ整流ｐｎ接合を形成していて，前記第３の垂直トレンチ（２２）に隣接し，前記第１の電極（１０）とオーミック接触している，アノード領域（２ａ）と， 前記第１の電極（１０）の反対側に配置され，前記ベース領域（１）とオーミック接触している第２の電極（１１）と， 前記第２の導電型であって，前記第２の電極（１１）とオーミック接触しているコレクタ領域（６）と を備える半導体素子。」 とあるのを， 「第１の導電型のベース領域（１）と主水平面（１５）とを備える半導体ボディ（４０）と， 前記主水平面（１５）上に配置された第１の電極（１０）と， を備える半導体素子であって， 前記半導体ボディ（４０）はさらに，垂直断面において， ゲート誘電体領域（８）によって前記ベース領域（１）から絶縁されている第１のゲート電極（１２）を備える第１の垂直トレンチ（２０）と， ゲート誘電体領域（８）によって前記ベース領域（１）から絶縁されている第２のゲート電極（１２）を備える第２の垂直トレンチ（２１）と， ゲート誘電体領域（８）によって前記ベース領域（１）から絶縁されている第３のゲート電極（１２）を備える第３の垂直トレンチ（２２）と， 第２の導電型であって，前記ベース領域（１）との間で第１のｐｎ接合（９）を形成していて，それぞれ，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間と，前記第２の垂直トレンチ（２１）と前記第３の垂直トレンチ（２２）との間に延びている，ボディ領域（２）と， 前記第１の導電型であって，前記第１の電極（１０）とオーミック接触していて，それぞれ，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間と，前記第２の垂直トレンチ（２１）と前記第３の垂直トレンチ（２２）との間に配置されている，ソース領域（３）と， 前記第２の導電型であって，それぞれ，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間と，前記第２の垂直トレンチ（２１）と前記第３の垂直トレンチ（２２）との間に配置され，前記第１の電極（１０）とオーミック接触していて，最大ドープ濃度が前記ボディ領域（２）の最大ドープ濃度より高い，反ラッチアップ領域（４）と， 前記第２の導電型であって，前記ベース領域（１）との間でのみ整流ｐｎ接合を形成していて，それぞれ，前記第２の垂直トレンチ（２１）と，前記第３の垂直トレンチ（２２）に隣接し，前記第１の電極（１０）とオーミック接触している，アノード領域（２ａ）と， 前記第１の電極（１０）の反対側に配置され，前記ベース領域（１）とオーミック接触している第２の電極（１１）と， 前記第２の導電型であって，前記第２の電極（１１）とオーミック接触しているコレクタ領域（６）と を備え， 前記第１のゲート電極（１２）と前記第２のゲート電極（１２）と前記第３のゲート電極（１２）は前記第１の電極（１０）から絶縁されていて， 垂直断面において，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間にソース領域（３）は１つだけ配置されている，半導体素子。」 と訂正する（請求項１の記載を引用する請求項２ないし１８も同様に訂正する）。 （２）訂正事項２ 特許請求の範囲の請求項３において， 「前記少なくとも１つのソース領域（３）」 とあるのを， 「前記ソース領域（３）」 と訂正する。 （３）訂正事項３ 特許請求の範囲の請求項２，４～１２，１４を削除する。 （４）訂正事項４ 特許請求の範囲の請求項１６において， 「縁終端構造」 と記載されているのを， 「エッジ終端構造」 と訂正する。 ２　訂正の目的の適否，一群の請求項，新規事項の有無，特許請求の範囲の拡張・変更，及び，独立特許要件違反の存否 （１）訂正事項１について ア　訂正事項１による訂正の概要 訂正事項１に係る本件訂正は，請求項１について， （ア）「ボディ領域（２）」が「前記第２の垂直トレンチ（２１）と前記第３の垂直トレンチ（２２）との間」にも延びていること， （イ）「ソース領域（３）」と「反ラッチアップ領域（４）」が「前記第２の垂直トレンチ（２１）と前記第３の垂直トレンチ（２２）との間」にも配置されていること， （ウ）前記「ソース領域（３）」と「反ラッチアップ領域（４）」について「少なくとも１つ」の記載を削除するとともに，前記「ボディ領域（２）」と「ソース領域（３）」と「反ラッチアップ領域（４）」について「それぞれ」の記載を付加して，当該３つの「領域」が「１つ」ではないことを限定するとともに， （エ）前記第３の垂直トレンチ（２２）に隣接する「アノード領域（２ａ）」に加え，「前記第２の垂直トレンチ（２１）」に隣接する「アノード領域（２ａ）」も有することに加えて， （オ）「前記第１のゲート電極（１２）と前記第２のゲート電極（１２）と前記第３のゲート電極（１２）は前記第１の電極（１０）から絶縁されて」いるとの事項，及び，「垂直断面において，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間にソース領域（３）は１つだけ配置されている」との事項を追加する， という訂正を行うものである。 さらに，訂正事項１に係る本件訂正は，請求項１の記載を引用する請求項２ないし請求項１８についても，請求項１と同様に訂正するものである。 イ　訂正の目的の適否 （ア）上記ア（ア），（イ），（エ），（オ）の訂正は，構成要件を直列的に付加して請求項１を限定する訂正である。 また，上記ア（ウ）の訂正は，請求項１において，「ボディ領域（２）」と「ソース領域（３）」と「反ラッチアップ領域（４）」とが，訂正前は「１つ」または「１つ」でないのいずれかであったものを，訂正後は「１つ」ではないものに限定する訂正である。 （イ）そして，請求項１の記載を引用する請求項２～１８についても，上記（ア）と同様の限定をするように訂正するものである。 （ウ）したがって，訂正事項１に係る訂正は，特許法第１２０条の５第２項ただし書第１号に掲げる特許請求の範囲の減縮を目的とするものと認められる。 ウ　新規事項の有無 （ア）訂正事項１のうち，上記ア（ア）の訂正は，本件の願書に最初に添付した明細書（以下「当初明細書」という。）における段落【００４７】の「隣接する２つのトレンチゲート電極１２の間にＩＧＢＴセル１１０およびダイオードセル１２０の組み合わせが少なくとも１つ配置された逆導通トレンチＩＧＢＴ ３００として説明できる。ＩＧＢＴセル１１０のボディ領域２の第１の部分２ｂには，ソース領域３および反ラッチアップ領域４が埋め込まれている。これと隣接する，ダイオードセル１２０のボディ領域２の第２の部分２ａには，ソース領域がまったくない。」との記載，及び，本件の願書に最初に添付した図面（以下「当初図面」という。）における図３～５の記載に基づくものと認められる。 （イ）訂正事項１のうち，上記ア（イ）の訂正は，当初明細書における段落【００４７】の「ＩＧＢＴセル１１０のボディ領域２の第１の部分２ｂには，ソース領域３および反ラッチアップ領域４が埋め込まれている。」との記載，及び，当初図面における図３～５の記載に基づくものと認められる。 （ウ）訂正事項１のうち，上記ア（ウ）の訂正は，当初明細書における段落【００４５】の「隣接する２つのトレンチゲート電極１２の間に配置されたｐ型正孔エミッタ領域２（またはボディ領域２）を共有している。」，段落【００４６】の「図示した３つのＩＧＢＴセル１１０のそれぞれは，この垂直断面において，第１の電極１０とオーミック接触しているソース領域３を１つだけ含んでいる。」，段落【００４８】の「ボディ領域２の第２の部分２ａは，集積された追加フリーホイーリングダイオード１４のアノード領域２ａを形成している。」との記載，及び，当初図面における図３～５の記載に基づくものと認められる。 （エ）訂正事項１のうち，上記ア（エ）の訂正は，当初明細書における段落【００４８】の「ボディ領域２の第２の部分２ａは，集積された追加フリーホイーリングダイオード１４のアノード領域２ａを形成している。」との記載，及び，当初図面における図３～５の記載に基づくものと認められる。 （オ）訂正事項１のうち，上記ア（オ）の訂正は，当初明細書における段落【００２４】の「各垂直トレンチ２０，２１，２２は，それぞれゲート電極１２を含み，各ゲート電極１２は，それぞれのゲート誘電体領域８によって半導体ボディ４０と絶縁されており，絶縁プラグ７によって第１の電極１０と絶縁されている。」との記載，同段落【００４６】の「図示した３つのＩＧＢＴセル１１０のそれぞれは，この垂直断面において，第１の電極１０とオーミック接触しているソース領域３を１つだけ含んでいる。たとえば，第１のトレンチ２０と第２のトレンチ２１との間にソース領域３が１つだけ配置されている。」との記載，及び，当初図面における図３～５の記載に基づくものと認められる。 （カ）以上から，訂正事項１に係る訂正は，願書に添付した明細書，特許請求の範囲又は図面に記載した事項の範囲内でなされたものであるから，特許法第１２０条の５第９項で準用する第１２６条第５項の規定に適合する。 エ　特許請求の範囲の拡張・変更 訂正事項１は，上記イで述べたとおり特許請求の範囲の減縮を目的とし，また，発明の課題や目的を変更する訂正でもないから，実質上特許請求の範囲を拡張し，又は変更するものでない。 したがって，訂正事項１に係る訂正は，特許法第１２０条の５第９項で準用する第１２６条第６項の規定に適合する。 オ　独立特許要件 本件の特許異議の申立ては，訂正前のすべての請求項に対してなされている。 したがって，訂正事項１に関して，特許法第１２０条の５第９項で読み替えて準用する同法第１２６条第７項に規定される独立特許要件は課されない。 （２）訂正事項２について ア　訂正の目的の適否 訂正事項２は，訂正事項１の上記ア（ウ）の訂正により，「ソース領域（３）」が「１つ」ではないことが限定されたことに伴い，「少なくとも１つの」という記載を削除したものであると認められる。 したがって，訂正事項１の上記ア（ウ）の訂正と同様に，訂正事項２に係る訂正も，特許法第１２０条の５第２項ただし書第１号に掲げる特許請求の範囲の減縮を目的とするものと認められる。 イ　新規事項の有無 訂正事項２に係る訂正は，訂正事項１についての上記ウ（ウ）の検討と同様に，願書に添付した明細書，特許請求の範囲又は図面に記載した事項の範囲内でなされたものと認められ，特許法第１２０条の５第９項で準用する第１２６条第５項の規定に適合する。 ウ　特許請求の範囲の拡張・変更 訂正事項２は，上記アで述べたとおり特許請求の範囲の減縮を目的とし，また，発明の課題や目的を変更する訂正でもないから，実質上特許請求の範囲を拡張し，又は変更するものでない。 したがって，訂正事項２に係る訂正は，特許法第１２０条の５第９項で準用する第１２６条第６項の規定に適合する。 エ　独立特許要件 本件の特許異議の申立ては，訂正前のすべての請求項に対してなされている。 したがって，訂正事項２に関して，特許法第１２０条の５第９項で読み替えて準用する同法第１２６条第７項に規定される独立特許要件は課されない。 （３）訂正事項３について ア　訂正の目的の適否 訂正事項３に係る訂正は，特許法第１２０条の５第２項ただし書第１号に掲げる特許請求の範囲の減縮を目的とするものと認められる。 イ　新規事項の有無 訂正事項３に係る訂正が，特許法第１２０条の５第９項で準用する第１２６条第５項の規定に適合することは明らかである。 ウ　特許請求の範囲の拡張・変更 訂正事項３に係る訂正が，特許法第１２０条の５第９項で準用する第１２６条第６項の規定に適合することは明らかである。 エ　独立特許要件 本件の特許異議の申立ては，訂正前のすべての請求項に対してなされている。 したがって，訂正事項３に関して，特許法第１２０条の５第９項で読み替えて準用する同法第１２６条第７項に規定される独立特許要件は課されない。 （４）訂正事項４について ア　訂正の目的の適否 訂正事項４に係る訂正は，訂正前の「縁終端構造」という記載を，特許明細書の段落【００３７】に記載された「エッジ終端構造」という記載に訂正することで，特許請求の範囲の記載を特許明細書の記載に整合させるものである。 したがって，訂正事項４に係る訂正は，特許法第１２０条の５第２項ただし書第３号に掲げる明りょうでない記載の釈明を目的とするものと認められる。 イ　新規事項の有無 訂正事項４に係る訂正が，特許法第１２０条の５第９項で準用する第１２６条第５項の規定に適合することは明らかである。 ウ　特許請求の範囲の拡張・変更 訂正事項４に係る訂正が，特許法第１２０条の５第９項で準用する第１２６条第６項の規定に適合することは明らかである。 エ　独立特許要件 本件の特許異議の申立ては，訂正前のすべての請求項に対してなされている。 したがって，訂正事項４に関して，特許法第１２０条の５第９項で読み替えて準用する同法第１２６条第７項に規定される独立特許要件は課されない。 （５）一群の請求項について 訂正事項１～４に係る訂正前の請求項１～１８について，請求項２～１８は，それぞれ請求項１の記載を引用しているから，訂正事項１によって記載が訂正される請求項１に連動して訂正されるものであり，一体として扱うべきものである。 したがって，訂正事項１～４に係る各訂正は，一群の請求項ごとに請求されたものであり，特許法第１２０条の５第４項の規定に適合する。 また，訂正事項１に係る訂正は，一群の請求項のすべてについて請求されたものであり，特許法第１２０条の５第９項において準用する同法第１２６条第４項の規定に適合する。 ３　小括 以上のとおりであるから，本件訂正請求による訂正は特許法第１２０条の５第２項ただし書第１号及び第３号に掲げる事項を目的とするものであり，かつ，同条第４項，同条第９項において準用する同法第１２６条第４項から第６項までの規定，及び，同条第９項で読み替えて準用する同法第１２６条第７項の規定に適合するので，訂正後の請求項〔１－１８〕について訂正を認める。 第３　特許異議の申立てについて １　本件発明 本件訂正請求により訂正された訂正請求項１ないし１８に係る発明（以下「本件発明１」ないし「本件発明１８」という。）は，その特許請求の範囲の請求項１ないし１８に記載された次の事項により特定されるとおりのものである。 「【請求項１】 第１の導電型のベース領域（１）と主水平面（１５）とを備える半導体ボディ（４０）と， 前記主水平面（１５）上に配置された第１の電極（１０）と， を備える半導体素子であって， 前記半導体ボディ（４０）はさらに，垂直断面において， ゲート誘電体領域（８）によって前記ベース領域（１）から絶縁されている第１のゲート電極（１２）を備える第１の垂直トレンチ（２０）と， ゲート誘電体領域（８）によって前記ベース領域（１）から絶縁されている第２のゲート電極（１２）を備える第２の垂直トレンチ（２１）と， ゲート誘電体領域（８）によって前記ベース領域（１）から絶縁されている第３のゲート電極（１２）を備える第３の垂直トレンチ（２２）と， 第２の導電型であって，前記ベース領域（１）との間で第１のｐｎ接合（９）を形成していて，それぞれ，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間と，前記第２の垂直トレンチ（２１）と前記第３の垂直トレンチ（２２）との間に延びている，ボディ領域（２）と， 前記第１の導電型であって，前記第１の電極（１０）とオーミック接触していて，それぞれ，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間と，前記第２の垂直トレンチ（２１）と前記第３の垂直トレンチ（２２）との間に配置されている，ソース領域（３）と， 前記第２の導電型であって，それぞれ，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間と，前記第２の垂直トレンチ（２１）と前記第３の垂直トレンチ（２２）との間に配置され，前記第１の電極（１０）とオーミック接触していて，最大ドープ濃度が前記ボディ領域（２）の最大ドープ濃度より高い，反ラッチアップ領域（４）と， 前記第２の導電型であって，前記ベース領域（１）との間でのみ整流ｐｎ接合を形成していて，それぞれ，前記第２の垂直トレンチ（２１）と，前記第３の垂直トレンチ（２２）に隣接し，前記第１の電極（１０）とオーミック接触している，アノード領域（２ａ）と， 前記第１の電極（１０）の反対側に配置され，前記ベース領域（１）とオーミック接触している第２の電極（１１）と， 前記第２の導電型であって，前記第２の電極（１１）とオーミック接触しているコレクタ領域（６）と を備え， 前記第１のゲート電極（１２）と前記第２のゲート電極（１２）と前記第３のゲート電極（１２）は前記第１の電極（１０）から絶縁されていて， 垂直断面において，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間にソース領域（３）は１つだけ配置されている，半導体素子。」 「【請求項２】（削除）」 「【請求項３】 前記反ラッチアップ領域（４）は，前記ソース領域（３）よりも，前記ボディ領域（２）に対して，垂直方向に深く延びている，請求項１に記載の半導体素子。」 「【請求項４】（削除）」 「【請求項５】（削除）」 「【請求項６】（削除）」 「【請求項７】（削除）」 「【請求項８】（削除）」 「【請求項９】（削除）」 「【請求項１０】（削除）」 「【請求項１１】（削除）」 「【請求項１２】（削除）」 「【請求項１３】 前記第２の電極（１１）と前記ベース領域（１）との間に配置された第１導電型の接触領域（５）をさらに備え，前記接触領域（５）は，最大ドープ濃度が前記ベース領域（１）の最大ドープ濃度より高い，請求項１に記載の半導体素子。」 「【請求項１４】（削除）」 「【請求項１５】 前記ベース領域（１）と前記接触領域（５）との間，および／または前記ベース領域（１）と前記コレクタ領域（６）との間に配置された第１の導電型のフィールドストップ領域をさらに備える，請求項１３に記載の半導体素子。」 「【請求項１６】 前記第１の垂直トレンチ，前記第２の垂直トレンチ，および前記第３の垂直トレンチは半導体ボディの活性領域に配置され，前記半導体ボディ（４０）は，エッジ終端構造を有する周辺領域をさらに備える，請求項１に記載の半導体素子。」 「【請求項１７】 前記アノード領域（２ａ）は，前記主水平面（１５）にまで延びている，請求項１に記載の半導体素子。」 「【請求項１８】 前記アノード領域（２ａ）は，前記ボディ領域（２）の最大ドーピング濃度とは異なる最大ドーピング濃度を有する，請求項１に記載の半導体素子。」 ２　取消理由の概要 訂正前の請求項１ないし１８に係る特許に対して平成２８年１１月１日付けで特許権者に通知した取消理由の要旨は，次のとおりである。 「１　本件特許の下記の請求項に係る発明は，その出願前日本国内または外国において頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明であるから，特許法第２９条第１項第３号に該当し，特許を受けることができない。 ２　本件特許の下記の請求項に係る発明は，その出願前日本国内または外国において頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて，その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない。 記 甲１：特開２０１０－６７９０１号公報 甲２：特開２０１０－１９２５９７号公報 甲３：特開２００８－５３６４８号公報 甲４：特開平１１－９７７１５号公報 甲５：特開２００２－２７０８４２号公報 甲６：特開２００６－２０３１３１号公報 甲７：特開２００７－２５８６１７号公報 甲８：特開２０１０－１７７６２９号公報 甲９：特開２０１０－１９９５５９号公報 甲１０：特開２００７－３２９２７０号公報 甲１１：米国特許出願公開第２００７／０１５２２６８号明細書 甲１２：特開２０１０－２６７８６３号公報 甲１３：特開２０１０－１６１３３５号公報 甲１４：特開２００７－２５８３６３号公報 Ａ　本件特許発明 特許第５８５９３１９号（以下「本件特許」という。）の請求項１～１８に係る発明（以下，それぞれ，「本件特許発明１～１８」という。）は，それぞれ，その特許請求の範囲の請求項１～１８に記載された事項により特定される通りのものである。 Ｂ　甲１に基づく取消理由 （１）本件特許発明１について ……（中略）…… （１３）甲１に基づく取消理由のまとめ 以上から，本件特許発明１，本件特許発明２，本件特許発明４，本件特許発明５，本件特許発明１３，本件特許発明１４，及び，本件特許発明１７は，甲１に記載された発明であるから，特許法第２９条第１項第３号に該当し，特許を受けることができない。 仮にそうでないとしても，本件特許発明１，本件特許発明２，本件特許発明４，本件特許発明５，本件特許発明１３，本件特許発明１４，及び，本件特許発明１７は，甲２記載の技術または甲１４記載の技術と，周知技術を参酌すれば，引用発明１に基づいて当業者が容易に発明をすることができたものと認められ，特許法第２９条第２項の規定により特許を受けることができない。 また，本件特許発明３，本件特許発明６ないし本件特許発明１２，本件特許発明１６，及び，本件特許発明１８は，甲２記載の技術または甲１４記載の技術と，周知技術を参酌すれば，引用発明１に基づいて当業者が容易に発明をすることができたものと認められ，特許法第２９条第２項の規定により特許を受けることができない。 Ｃ　甲２に基づく取消理由 （１）本件特許発明１について ……（中略）…… （１３）甲２に基づく取消理由のまとめ 以上から，本件特許発明１ないし本件特許発明５，本件特許発明１３，本件特許発明１５，及び，本件特許発明１７は，甲２に記載された発明であるから，特許法第２９条第１項第３号に該当し，特許を受けることができない。 仮にそうでないとしても，本件特許発明１ないし本件特許発明５，本件特許発明１３，本件特許発明１５，及び，本件特許発明１７は，甲２記載の技術または甲１４記載の技術と，周知技術を参酌すれば，引用発明２に基づいて当業者が容易に発明をすることができたものと認められ，特許法第２９条第２項の規定により特許を受けることができない。 また，本件特許発明６ないし本件特許発明１２，本件特許発明１６，及び，本件特許発明１８は，甲２記載の技術または甲１４記載の技術と，周知技術を参酌すれば，引用発明２に基づいて当業者が容易に発明をすることができたものと認められ，特許法第２９条第２項の規定により特許を受けることができない。 Ｄ　甲３に基づく取消理由 （１）本件特許発明１について ……（中略）…… （１３）甲３に基づく取消理由のまとめ 以上から，本件特許発明１ないし本件特許発明１８は，甲２記載の技術または甲１４記載の技術と，周知技術を参酌すれば，引用発明３に基づいて当業者が容易に発明をすることができたものと認められ，特許法第２９条第２項の規定により特許を受けることができない。 Ｅ　甲４に基づく取消理由 （１）本件特許発明１について ……（中略）…… （１３）甲４に基づく取消理由のまとめ 以上から，本件特許発明１ないし本件特許発明１８は，甲１４記載の技術と，周知技術を参酌すれば，引用発明４に基づいて当業者が容易に発明をすることができたものと認められ，特許法第２９条第２項の規定により特許を受けることができない。 ３　本件特許は，特許請求の範囲の記載が下記の点で不備のため，特許法第３６条第６項第１号及び第６項第２号に規定する要件を満たしていない。 記 （１）請求項９～１１に対して ……（中略）…… よって，請求項９に係る発明は，本件特許明細書の発明の詳細な説明に記載したものでないから，特許請求の範囲の請求項９の記載は特許法第３６条第６項第１号に規定する要件を満たしていない。 以上は，請求項９を引用する請求項１０及び請求項１１についても同様である。 （２）請求項５～１１に対して ……（中略）…… 以上から，請求項５，及び，請求項５を引用する請求項６～１１に係る発明は明確でないから，当該各請求項の記載は特許法第３６条第６項第２号に規定する要件を満たしていない。 （３）請求項１２に，「前記第３のゲート電極（１２）は前記第１のゲート電極（１２）に電気接続されている」と記載されている。 ……（中略）…… よって，請求項１２に係る発明は明確でないから，特許請求の範囲の請求項１２の記載は特許法第３６条第６項第２号に規定する要件を満たしていない。 （４）請求項１６には「縁終端構造を有する周辺領域をさらに備える」と記載されている。 これに対して，本件特許明細書の段落【００３７】には「半導体素子１００は……エッジ終端構造を有する周辺領域と，を有する垂直パワー半導体素子である。」という記載はあるものの，前記「縁終端構造」という記載はない。 このように，請求項１６と本件特許明細書とで技術用語が整合していないため，請求項１６に係る発明の技術的な意義を明確に把握することができない。 よって，請求項１６に係る発明は明確でないから，特許請求の範囲の請求項１６の記載は特許法第３６条第６項第２号に規定する要件を満たしていない。」 ３　新規性・進歩性について （１）各甲号証の記載 ア　甲第１号証 甲第１号証（特開２０１０－６７９０１号公報）には，「半導体装置とその製造方法」（発明の名称）について記載されているところ，その段落【００１２】～【００１７】，段落【００２５】及び図１を参照すると，甲第１号証には，下記の発明（以下「引用発明１」という。）が記載されていると認められる。 「下側に形成されているｎ型のドリフト層２６と，上面（第１表面）１２ａとを備える半導体基板１２と， 前記半導体基板１２の上面１２ａに形成されている上部電極６４と， を備える半導体装置１０であって， 前記半導体装置１０は，縦断面において， 前記半導体基板１２のＩＧＢＴ領域２０に形成され，壁面に形成された絶縁膜３２によって前記ドリフト層２６とは分離されるゲート電極３４を内部に備える複数のトレンチ３０と， 前記半導体基板１２のダイオード領域４０に形成され，壁面に形成された絶縁膜５２によって，前記ドリフト層２６とｎ型不純物濃度が略等しいカソードドリフト層４６とは分離されるトレンチ電極５４を内部に備える複数のトレンチ５０と， 前記ＩＧＢＴ領域２０の隣合うトレンチ３０の間に，前記絶縁膜３２と接するように前記トレンチ３０の下端より浅い位置まで形成されているｐ型のボディ領域２４と， 前記上部電極６４とオーミック接触し，前記隣合うトレンチ３０の間に，両側の前記トレンチ３０の前記絶縁膜３２と接するように前記ボディ領域２４の上側に形成されているｎ型のエミッタ領域２２と， 前記上部電極６４とオーミック接触し，前記隣合うトレンチ３０の間に形成され，前記ボディ領域２４の他部よりもｐ型不純物濃度が高いボディコンタクト領域２４ａと， 前記ダイオード領域４０の，隣合う前記トレンチ５０の間，及び，前記トレンチ３０と前記トレンチ５０の間に，前記ＩＧＢＴ領域２０の前記ボディ領域２４より浅い位置まで形成されているｐ型のアノード層４２と， 前記アノード層４２の前記上面１２ａに臨む領域に形成され，前記アノード層４２の他部よりｐ型不純物濃度が高く，前記上部電極６４とオーミック接触するアノードコンタクト領域４２ａと， 前記半導体基板１２の下面１２ｂ上に形成されて，前記ＩＧＢＴ領域２０において前記ドリフト層２６の下側の前記下面１２ｂに臨む領域に形成されるｐ型のコレクタ層２８，及び，前記ダイオード領域４０において前記カソードドリフト層４６の前記下面１２ｂに臨む領域に形成されるｎ型不純物濃度が高いカソードコンタクト層４８と，それぞれオーミック接触する下部電極６０と， を備える半導体装置１０。」 イ　甲第２号証 甲第２号証（特開２０１０－１９２５９７号公報）には，「半導体装置，スイッチング装置，及び，半導体装置の制御方法。」（発明の名称）について記載されているところ，その段落【００１７】～【００２０】及び図１を参照すると，甲第２号証には，下記の発明（以下「引用発明２」という。）が記載されていると認められる。 「ｎ型の低濃度ドリフト層２６ａを有し，上面１２ａを備える半導体基板１２と， 前記半導体基板１２の上面１２ａに形成されている上部電極６４と， を備える半導体装置１０であって， 前記半導体基板１２はさらに，縦断面において， 前記半導体基板１２のＩＧＢＴ領域２０に形成され，壁面に形成された絶縁膜３２によって前記低濃度ドリフト層２６ａとは分離されるゲート電極３４を内部に備える複数のトレンチ３０と， 前記半導体基板１２のダイオード領域４０に形成され，壁面に形成された絶縁膜５２によって，前記低濃度ドリフト層２６ａとｎ型不純物濃度が略等しいカソードドリフト層４６とは分離されるトレンチ電極５４を内部に備える複数のトレンチ５０と， 前記ＩＧＢＴ領域２０の隣合うトレンチ３０の間に，前記絶縁膜３２と接するように前記トレンチ３０の下端より浅い位置まで形成されているｐ型不純物濃度が低い低濃度ボディ領域２４ｂと， 前記上部電極６４とオーミック接触し，前記隣合うトレンチ３０の間に，両側の前記トレンチ３０の前記絶縁膜３２と接するように前記低濃度ボディ領域２４ｂの上側に形成されているｎ型のエミッタ領域２２と， 前記上部電極６４とオーミック接触し，前記隣合うトレンチ３０の間に形成され，ｐ型不純物濃度が高いボディコンタクト領域２４ａと， 前記ダイオード領域４０の，隣合う前記トレンチ５０の間，及び，前記トレンチ３０と前記トレンチ５０の間に，前記低濃度ボディ領域２４ｂと略同じ深さまで形成されており，ｐ型不純物濃度が低い低濃度アノード層４２ｂと， 前記低濃度アノード層４２ｂの前記上面１２ａに臨む領域に形成され，ｐ型不純物濃度が高く，前記上部電極６４とオーミック接触するアノードコンタクト領域４２ａと， 前記半導体基板１２の下面１２ｂに臨み，前記ＩＧＢＴ領域２０において，ｎ型不純物濃度が高いバッファ層２６ｂを介して前記低濃度ドリフト層２６ａの下側に形成されるｐ型のコレクタ層２８，及び，前記ダイオード領域４０において，前記カソードドリフト層４６の下側に形成され，高濃度のｎ型不純物濃度が当該バッファ層２６ｂと略等しく当該バッファ層２６ｂと連続するカソードコンタクト層４８と，それぞれオーミック接触する下部電極６０と， を備え， 前記ダイオード領域４０の前記トレンチ５０の下端近傍の前記絶縁膜５２と接するカソードドリフト層４６内に，ｎ型不純物濃度が前記カソードドリフト層４６のｎ型不純物濃度より高い高濃度領域４７を有する半導体装置１０。」 ウ　甲第３号証 甲第３号証（特開２００８－５３６４８号公報）には，「絶縁ゲート型半導体装置及びその製造方法」（発明の名称）について記載されているところ，その段落【００２８】～【００３４】と図１，及び，段落【００６２】～【００６６】と図１０を参照すると，甲第３号証には，下記の発明（以下「引用発明３」という。）が記載されていると認められる。 「第１主面（上主面）及び第２主面（下主面）を有しているＮ型不純物を含むＮ－基板１と， 前記第１主面の上に設けられたエミッタ電極１１と， を備える絶縁ゲート型の半導体装置であって， 前記絶縁ゲート型の半導体装置の断面において， 前記Ｎ－基板１のＩＧＢＴ領域Ａ及びダイオード領域Ｂにおいて，前記第１主面側の近傍に選択的に設けられ，前記エミッタ電極１１と電気的に接続されるＰ型の不純物を拡散したＰベース層２と， 前記Ｎ－基板１のＩＧＢＴ領域Ａに前記第１主面から前記Ｐベース層２を貫通するように設けられ，内面を覆うように形成されたゲート絶縁膜７を介してポリシリコンからなる導電膜８が埋め込まれた複数の第１の溝６と， 前記Ｎ－基板１のダイオード領域Ｂに前記第１主面から前記Ｐベース層２を貫通するように設けられ，内面を覆うように形成されたゲート絶縁膜７を介してポリシリコンからなる導電膜８が前記エミッタ電極１１と電気的に接続するように埋め込まれた複数の第２の溝１０と， 前記ＩＧＢＴ領域Ａにおいて，前記Ｎ－基板１の第１主面側で，隣合う前記第１の溝６の間の前記Ｐベース層２内の前記第１の溝６の近傍に選択的に設けられ，前記エミッタ電極１１と電気的に接続される高濃度のＮ型不純物が拡散されているＮ型のエミッタ層３と， 前記エミッタ層３及び前記第１の溝６の上に設けられている層間膜９と， 前記ＩＧＢＴ領域Ａの前記Ｎ－基板１の第２主面の近傍に設けられている，Ｐ型の不純物を含むコレクタＰ層５と， 前記ダイオード領域Ｂの前記Ｎ－基板１の第２主面の近傍に設けられている，Ｎ型の不純物を含むカソードＮ層４と， 前記Ｎ－基板１の第２主面に設けられ，前記コレクタＰ層５及び前記カソードＮ層４を覆い，これらの層と電気的に接続されるコレクタ電極１２と， を備える絶縁ゲート型の半導体装置。」 エ　甲第４号証 甲第４号証（特開平１１－９７７１５号公報）には，「半導体装置」（発明の名称）について記載されているところ，その段落【００３３】～【００４５】，及び，図７～図１１を参照すると，甲第４号証には，下記の発明（以下「引用発明４」という。）が記載されていると認められる。 「一方の表面を有し，ＩＧＢＴ領域とダイオード領域とに分割されているｎ- 型ベース層２と 前記一方の表面の上に設けられ，ＩＧＢＴでカソード，ダイオードでアノードとなる側の電極であるＫ／Ａ電極３４と， を備える半導体装置であって， 前記半導体装置の断面において， 前記ＩＧＢＴ領域の前記ｎ- 型ベース層２の前記一方の表面に形成されるｐ型ベース層３１と， 前記ｐ型ベース層３１表面に選択的に形成されるｎ+ 型ソース層３２と， 前記ダイオード領域の前記ｎ- 型ベース層２の前記一方の表面に形成されるｐ+ 型エミッタ層３と， 前記ＩＧＢＴ領域において，前記ｎ+ 型ソース層３２及び前記ｐ型ベース層３１を貫通して前記ｎ- 型ベース層２の途中の深さまで選択的に形成され，ゲート絶縁膜２２を介して，ゲート電極として機能するポリシリコン充填材２３が埋め込まれている複数の溝２１と， 前記ダイオード領域において，前記ｐ+ 型エミッタ層３を貫通して前記ｎ- 型ベース層２の途中の深さまで選択的に形成され，ゲート絶縁膜２２を介してポリシリコン充填材２３が埋め込まれている複数の溝２１と， 前記ｎ- 型ベース層２の他方の表面のうち，前記ＩＧＢＴ領域に形成されたｐ+ 型コレクタ層３３と， 前記ｎ- 型ベース層２の他方の表面のうち，前記ダイオード領域に形成されたｎ+ 型エミッタ層１と， 前記ｐ+ 型コレクタ層３３及び前記ｎ+ 型エミッタ層１上に形成され，ＩＧＢＴでアノード，ダイオードでカソードとなる側の電極３５であるＡ／Ｋ電極３５と， を備える半導体装置。」 オ　甲第５号証 甲第５号証（特開２００２－２７０８４２号公報）には，以下の事項が記載されている（下線は参考のため当審において付したもの。以下同様。）。 （ア）「【００１０】先ず第１の実施形態を，トレンチゲート構造を有するＩＧＢＴについて示す図１乃至図８により説明する。 ……（中略）…… 【００１３】さらに，トレンチ１６の上縁部とｐ＋型不純物領域１５との間のｐ型不純物層１４の上部には，所定の不純物を所定深さにまでイオン注入することにより形成された所定の等形状の複数のｎ＋型ソース領域となるｎ＋型不純物領域１９が，トレンチ１６の延在方向に沿うと共に，トレンチ１６の長さと略等しい範囲に等間隔に形成されている。なお，各ｎ＋型不純物領域１９は片端部がｐ＋型不純物領域１５の上部に設けられ，他端部がトレンチ１６の外側壁に接するように設けられている。」 （イ）「【００２９】図９において，２６は，ｐ型不純物層１４の上部に所定の不純物をイオン注入するようにして形成されたｐ＋型ベース領域となるｐ＋型不純物領域であり，このｐ＋型不純物領域２６は，ストライプ状に形成されていると共に，隣り合うｐ＋型不純物領域２６の間に設けられるトレンチ１６の外側壁に先端が当接するように突出する凸状域２７を備えている。」 （ウ）「【００３８】さらに，ｐ＋型不純物領域２６が低抵抗化することにより，ｎ＋型不純物領域１９，ｐ型不純物層１４，ｎ－型エピタキシャル層１３によって形成される寄生ＮＰＮトランジスタの動作，すなわちラッチアップ現象を起こり難くすることができる。」 （エ）図４には，ｐ＋型不純物領域１５は，上面からｐ型不純物層１４に向かって延び，ｎ＋型ソース領域となるｎ＋型不純物領域１９よりも前記ｐ型不純物層１４に向かって下に延びていることが記載されている。 （オ）図９には，トレンチゲート構造を有するＩＧＢＴにおいて，ｐ＋型ベース領域となるｐ＋型不純物領域２６を，当該領域２６に隣接するｎ＋型ソース領域となるｎ＋型不純物領域１９よりも垂直方向に深く延びて形成することが記載されている。 カ　甲第６号証 甲第６号証（特開２００６－２０３１３１号公報）には，以下の事項が記載されている。 「【００４５】 本実施形態では，平面パターンとして６角形や４角形セル等の多角形セル構造を有する半導体装置において，２ｎｄエミッタＮ＋型ソース層６を設けた構造になっている。このような多角形セル構造の半導体装置においては，図４に示されるように，各トレンチ７に隣接する１ｓｔエミッタＮ＋型ソース層５上に２ｎｄエミッタＮ＋型ソース層６が形成された状態になっている。そして，トレンチ７に隣接する１ｓｔエミッタＮ＋型ソース層５上に形成された２ｎｄエミッタＮ＋型ソース層６が，隣のトレンチ７に隣接する１ｓｔエミッタＮ＋型ソース層５上に形成された２ｎｄエミッタＮ＋型ソース層６と一体になっていない。つまり，トレンチ７間には，２ｎｄエミッタＮ＋型ソース層６が形成されていないＰ＋型コンタクト領域４ａが露出した状態になっているのである。」 キ　甲第７号証 甲第７号証（特開２００７－２５８６１７号公報）には，以下の事項が記載されている。 （ア）「【０００１】 本発明は，トレンチ構造のトランジスタが半導体基板上に形成される半導体装置に関する。」 （イ）「【００２０】 また，図１（ｂ）及び図１（ｃ）に示すように，半導体装置１では，コレクタｐ+層５５の上にｎ+層５６が形成され，更に，ｎ＋層５６の上にｎ－層５７（半導体層）が形成されている。また，ｎ－層５７の上には，ベースｐ－層５８（ベース半導体層）が形成され，更に，図１（ｃ）に示すように，そのベースｐ－層５８の表面には，上述したように，エミッタｎ+領域２のうちの桟部分２－１が選択的に形成され，残りのベースｐ－層５８の表面には，ベースｐ－層５８よりも不純物濃度が高いｐ＋領域３が形成されている。また，図１（ｂ）に示すように，ｐ＋領域３は，エミッタｎ＋領域２の桁部分２－２とベースｐ－層５８との間にも形成されている。なお，エミッタｎ＋領域２の桟部分２－１と桁部分２－２の深さは等しく，ｐ＋領域３はエミッタｎ＋領域２よりも深い位置まで形成されている。また，エミッタｎ+領域２の表面からｎ－層５７までトレンチ５２が形成され，そのトレンチ５２の内側にはゲート絶縁膜５９が形成され，さらにその内側にはゲート電極６０が形成されている。また，トレンチ５２上部には桟部分２－１に対応する部分を覆う幅で絶縁膜６１が形成され，エミッタｎ＋領域２，ｐ＋領域３，及び絶縁膜６１の上にはエミッタ電極６２が形成されている。また，コレクタｐ＋層５５の下面にはコレクタ電極６３が形成されている。」 （ウ）図１（ｃ）には，トレンチ構造のトランジスタにおいて，ベースｐ－層５８よりも不純物濃度が高いｐ＋領域３を，当該ｐ＋領域３に隣接するエミッタｎ＋領域２の桟部分２－１よりも垂直方向に深く延びて形成することが記載されている。 ク　甲第８号証 甲第８号証（特開２０１０－１７７６２９号公報）には，以下の事項が記載されている。 「【００１７】 図２に示される通り本実施形態ではコンタクト溝３０がソース領域２４を貫通してベース領域３２にまで達している。そして，ベース領域３２には，コンタクト溝３０内に形成された導電層３１と接してラッチアップ抑制領域３４が形成される。ラッチアップ抑制領域３４はｐ型の半導体層であって，前述のベース領域３２よりは不純物濃度が高くなるように不純物注入が行われる領域である。ラッチアップ抑制領域３４は導電層３１を介してソース電極６８と接続される。ゆえに，後述するとおり，ラッチアップ抑制領域３４によりベース領域３２の抵抗を低減することができる。」 ケ　甲第９号証 甲第９号証（特開２０１０－１９９５５９号公報）には，以下の事項が記載されている。 （ア）「【００５９】 本実施形態に係る半導体装置は，第１主面及び第２主面を有する第１導電型の半導体基板に，縦型のＩＧＢＴ素子及び該ＩＧＢＴ素子に逆並列に接続された縦型のＦＷＤ素子（すなわちＲＣ－ＩＧＢＴ素子）と，ＩＧＢＴ素子に流れる電流に比例した電流が流れるとともに，ＦＷＤ素子に流れる電流に比例した電流が流れる縦型のセンス素子が構成されたものである。」 （イ）「【００６８】 図３に示すように，ベース領域２０ａは，並設方向端部のベース領域２０ｃを除く領域であって，互いに隣接するベース領域２０のうちの一方の領域であり，その第１主面１０ａ側表層には，半導体基板１０よりも不純物濃度の高い第１領域として，ゲート電極２１（トレンチ内の絶縁膜）の側面部位に隣接するｎ導電型（ｎ＋）のエミッタ領域２２と，ｐ導電型（ｐ＋）のベースコンタクト領域２３とが，長手方向に沿ってそれぞれ選択的に形成されている。 【００６９】 なお，エミッタ領域２２は，トレンチ構造のゲート電極２１に隣接しつつ長手方向に沿って延びており，深さ０．５μｍ程度，不純物濃度が１×１０２０ｃｍ－３程度となっている。ベースコンタクト領域２３ａも，長手方向に沿って延びており，深さ１．０μｍ程度，不純物濃度が３×１０１９ｃｍ－３程度となっている。このベース領域２０ａに形成されたベースコンタクト領域２３は，ラッチアップの抑制と，センス素子３２がＦＷＤ動作する際にアノードとして機能することを目的とするものである。」 （ウ）図３には，トレンチ構造のＩＧＢＴにおいて，ベースコンタクト領域２３を，当該ベースコンタクト領域２３に隣接するｎ導電型（ｎ＋）のエミッタ領域２２よりも垂直方向に深く延びて形成することが記載されている。 コ　甲第１０号証 甲第１０号証（特開２００７－３２９２７０号公報）には，以下の事項が記載されている。 （ア）「【００２６】 図１に示すように，本実施形態のＩＧＢＴは，図７に示される構造のＩＧＢＴと同様に，トレンチゲート構造であって，半導体基板表面１ａに対してストライプ状にゲート電極８が配置されており，ゲート電極８の長手方向において，複数のＰ型ベース層５が離間して配置されることで，短冊形のセル２０が複数配置された，いわゆる短冊形セル構造である。なお，図１中のＸ軸，Ｙ軸およびＺ軸は，それぞれ，ゲート電極８の長手方向，ゲート電極８の長手方向に垂直な横方向および半導体基板１の厚さ方向に平行である。」 （イ）「【００４６】 これに対して，本実施形態の場合，各セル２０のＰ型ベース層５同士は，Ｐ＋型ボディ層１０によって連結されているため，図５に示すように，抵抗２３の端部２３ａ同士が電気的に接続された状態となる。このため，図５に示すように，各セル２０におけるベース・エミッタ間電圧Ｖｂｅ１，Ｖｂｅ２の関係は，基本的に，Ｖｂｅ１＝Ｖｂｅ２であり，ＩＧＢＴの状態が，図７に示す構造のときでは，セル２０に流れる電流量が不均一になるような条件下になった場合でも，各セル２０におけるベース・エミッタ間電圧Ｖｂｅ１，Ｖｂｅ２が，強制的に等しくなるように，電流，電圧が変化するので，ホール電流の不均一が抑制される。言い換えると，一時的に，セル２０に流れる電流量が不均一になっても，Ｐ＋型ボディ層１０を介して，セル間で余剰分の電流が流れるため，各セル２０での電流集中が回避される。 【００４７】 したがって，本実施形態によれば，図７に示す構造と比較して，各セル２０のベース・エミッタ間電圧Ｖｂｅが所定電圧値を越えるのを抑制することができる。この結果，寄生トランジスタ２２のラッチアップを抑制でき，ＩＧＢＴが破壊に至るのを抑制することができる。」 （ウ）図２には，トレンチゲート構造のＩＧＢＴにおいて，Ｐ＋型ボディ層１０を，当該Ｐ＋型ボディ層１０に隣接するＮ＋型エミッタ層９よりも垂直方向に深く延びて形成することが記載されている。 サ　甲第１１号証 甲第１１号証（米国特許出願公開第２００７／０１５２２６８号明細書）には，以下の事項が記載されている。 “[0007] A semiconductor body has a p-conducting collector zone 1 provided with a metallization 13, on which collector zone a first, n-conducting body zone (drift zone)2 and a second, p-conducting body zone 3 are provided successively. An n-conducting emitter zone 4 is embedded into the p-conducting body zone 3. IGBT cells are illustrated in the present example, so that two emitter zones 4 are correspondingly present. [0008] Trenches 5, 6 penetrate through the emitter zone 4 and the p-conducting body zone 3, and reach right into the n-conducting body zone. Said trenches 5, 6 are lined with an insulating layer 7 made of silicon dioxide for example, the insulating layer acting as gate oxide. The interior of the trenches 5, 6 is filled with a polycrystalline silicon that forms a gate electrode 8. The gate electrode 8 is covered with an insulating layer 10 made of, for example, silicon dioxide, silicon nitride or made of amorphous silicon carbide, with the result that the conductive material 8 is electrically isolated from a metallization serving as emitter contact 11 on a main surface 9. …… [0011] In the example of FIG. 2, the distance between two cells is extended by an optional additional trench 14 without an emitter zone, while in the examples of FIGS.3 and 4 a relatively wide p-conducting zone 15 (p-float) is located between the corresponding two cells, which zone may overlap the trench edge with a bulge 17. In the example of FIG. 4, additionally relative to the example of FIG.3, the conductive materials 8 in the trenches 5, 6 of the adjacent cells are also connected to one another by means of a conductor layer 16. The insulating layer 7 may, if appropriate, also be made thicker at the side remote from the emitter zone 4.” （抄訳：[0007]半導体構造体は，金属配線１３が設けられたｐ型コレクタ領域１を有し，このコレクタ領域上に，まずｎ型ボディ領域(ドリフト領域)２と，第２のｐ型ボディ領域３が順次連続して設けられている。ｎ型エミッタ領域４は，ｐ型ボディ領域３内に埋め込まれている。本実施例では，ＩＧＢＴセルが図示されており，２個のエミッタ領域４がこれに対応して存在する。 [0008]トレンチ５，６は，エミッタ領域４及びｐ型ボディ領域３を貫通し，ｎ型ボディ領域の右側に到達する。前記トレンチ５，６は，例えば，ゲート酸化物として機能する二酸化シリコンからなる絶縁層７で内張りされている。トレンチ５，６の内部には，ゲート電極８を形成する多結晶シリコンが充填されている。ゲート電極８は，例えば，二酸化シリコン，窒化シリコン，またはアモルファスシリコンカーバイドから形成される絶縁層１０で覆われ，その結果，導電材料８は，主表面９上でエミッタコンタクト１１として機能するメタライゼーションから電気的に分離される。 ……（中略）…… [0011]図２の例では，２個のセルの間の距離は，エミッタ領域を有しない任意選択で追加されるトレンチ１４によって拡がっているが，図３及び図４の例においては，比較的広いｐ型領域１５(ｐ型フロート)が対応する２つのセル間に配置され，この領域は，丸く出っ張った部分１７を有するトレンチエッジとオーバーラップしてもよい。図４の例では，図３の例と対比して，隣接するセルのトレンチ５，６内の導電材料８が，導体層１６を介して互いに接続されている。絶縁層７は，適切であれば，エミッタ領域４から遠い側で厚くしてもよい。） シ　甲第１２号証 甲第１２号証（特開２０１０－２６７８６３号公報）には，以下の事項が記載されている。 「【００２１】 （第１実施形態） 本発明の第１実施形態について説明する。図１は，本実施形態にかかるＩＧＢＴとダイオードとが一体化された半導体装置の断面図である。以下，この図を参照して，本実施形態にかかるＩＧＢＴを有する半導体装置について説明する。 【００２２】 図１に示す半導体装置は，ＩＧＢＴとダイオードとが一体化されたものである。半導体装置のうちのセル領域にＩＧＢＴおよびダイオードが形成され，その外周を囲むように備えられる外周領域に耐圧構造が形成されているが，図１ではセル領域の一部，具体的にはＩＧＢＴ形成領域とダイオード形成領域の境界位置近傍についてのみ図示してある。 【００２３】 図１に示されるように，ｐ＋＋型コレクタ層１ａおよびｎ＋＋型カソード層（第１導電型層）１ｂの表面に，高濃度のｎ型不純物層で構成されたＦＳ層（フィールドストップ層）２ａが備えられていると共に，このＦＳ層２ａの上にｐ＋＋型コレクタ層１ａおよびｎ＋＋型カソード層１ｂやＦＳ（フィールドストップ）層２ａよりも低不純物濃度で構成されたｎ-型ドリフト層２が備えられている。」 ス　甲第１３号証 甲第１３号証（特開２０１０－１６１３３５号公報）には，以下の事項が記載されている。 （ア）「【００５０】 （第１実施形態） 本発明の第１実施形態について説明する。図１は，本実施形態にかかるＩＧＢＴとダイオードが一体化された半導体装置の断面構造を示した断面模式図である。以下，この図を参照して，本実施形態にかかるＩＧＢＴを有する半導体装置について説明する。 【００５１】 図１に示すように，本実施形態の半導体装置には，ＩＧＢＴが備えられるセル領域とその外周を囲むように構成された外周領域が形成されている。ｐ＋＋型コレクタ層１ａおよびｎ＋＋型カソード層（第１導電型層）１ｂの表面に，高濃度のｎ型不純物層で構成されたＦＳ層（フィールドストップ層）２ａが備えられていると共に，このＦＳ層２ａの上にｐ＋＋型コレクタ層１ａおよびｎ＋＋型カソード層１ｂやＦＳ層２ａよりも低不純物濃度で構成されたｎ-型ドリフト層２が備えられている。」 （イ）「【００５９】 また，セル領域におけるダイオード形成領域では，ｎ＋＋型カソード層１ｂと対応する位置においてトレンチ４が形成されていないため，ｐ型ベース領域３をアノードとし，ｎ－型ドリフト層２，ｎ＋型ＦＳ層２ａおよびｎ＋＋型カソード層１ｂをカソードとして，ＰＮ接合によるダイオードが構成されている。このダイオードにおけるアノードとなるｐ型ベース領域３は，上部電極１２と電気的に接続されており，カソードの一部となるｎ＋＋型カソード層１ｂは，下部電極１４と電気的に接続されている。 【００６０】 このため，ＩＧＢＴとダイオードとは，エミッタとアノードとが電気的に接続されると共に，コレクタとカソードとが電気的に接続されることで，同一チップにおいて互いに並列接続された構造とされている。 【００６１】 一方，外周領域においては，ｎ－型ドリフト層２の表層部において，セル領域の外周を囲むようにｐ型ベース領域３よりも深くされたｐ型拡散層２０が形成されていると共に，更にｐ型拡散層２０の外周を囲むようにｐ型ガードリング層２１が多重リング構造として形成されている。各ｐ型ガードリング層２１は，層間絶縁膜１０に形成されたコンタクトホール１０ｃを通じて，各ｐ型ガードリング層２１と対応して配置された外周電極２２に対して電気的に接続されている。各外周電極２２は，互いに電気的に分離されており，ｐ型ガードリング層２１と同様に多重リング構造とされている。」 セ　甲第１４号証 甲第１４号証（特開２００７－２５８３６３号公報）には，以下の事項が記載されている。 （ア）「【００２４】 図１に示すように，本実施形態に係る半導体装置１００は，トレンチゲート構造のＦＳ（フィールドストップ）型ＩＧＢＴ（Insulated Gate Bipolar Transistor）とＦＷＤ（Free Wheeling Diode）を同一の半導体基板に形成してなる半導体装置１００である。 【００２５】 半導体基板１０１は，ドリフト層となるＮ導電型（Ｎ－）のＦＺウエハであり，例えば濃度が１×１０１４ｃｍ－３程度である。この半導体基板１０１の第１主面側表層には，ＩＧＢＴの形成領域において，第１半導体領域であるＰ導電型（Ｐ）のベース領域１０２が選択的に形成されている。 【００２６】 ベース領域１０２には，半導体基板１０１の第１主面よりベース領域１０２を貫通し，底面が半導体基板１０１に達するトレンチ１０３が選択的に形成されている。本実施形態においては，直径略１μｍ，深さ略５μｍのトレンチ１０３が形成されている。そして，トレンチ底面及び側面上に形成されたゲート絶縁膜１０４（例えば酸化膜）を介して，トレンチ１０３内に例えば濃度が１×１０２０ｃｍ－３程度のポリシリコンが充填され，第１電極であるゲート電極１０５が構成されている。」 （イ）「【００２８】 ここで，ベース領域１０２は，トレンチ１０３により，エミッタ領域１０６を含み，エミッタ電極１０７と電気的に接続された複数の第１領域１０２ａと，エミッタ領域１０６を含まない複数の第２領域１０２ｂとに区画されている。本実施形態においては，エミッタ領域１０６が，トレンチ１０３によって区画された複数のベース領域１０２のうち，互いに隣接するベース領域１０２の一方のみに形成されている。すなわち，隣り合う第１領域１０２ａの間に，１つの第２領域１０２ｂが配設されている。換言すれば，第１領域１０２ａと第２領域１０２ｂが交互に配設されている。そして，複数の第２領域１０２ｂのうち，図１に示すように，一部の第２領域１０２ｂがエミッタ電極１０７と電気的に接続されている。この点を本実施形態の半導体装置１００は特徴とする。この特徴点の効果については後述する。なお，エミッタ電極１０７と電気的に接続されない第２領域１０２ｂ上には絶縁膜（図示略）が配置され，エミッタ電極１０７と接続しないように構成されている。 ……（中略）…… 【００３０】 また，ベース領域１０２のうち，エミッタ電極１０７と電気的に接続される領域（第１領域１０２ａの全てと，第２領域１０２ｂの一部）には，第１主面側表層にＰ導電型（Ｐ＋）のコンタクト領域１０８，１０９が選択的に形成されている。なお，コンタクト領域１０８が第１領域１０２ａに形成されたものであり，コンタクト領域１０９が第２領域１０２ｂに形成されたものである。本実施形態において，コンタクト領域１０８，１０９は，ともに厚さ０．８μｍ程度，濃度が１×１０１９ｃｍ－３程度である。」 （ウ）「【００３２】 また，本実施形態においては，図１に示すように，ドリフト層としての半導体基板１０１とコレクタ層１１０及びカソード層１１１との間に，第６半導体領域であるＮ導電型（Ｎ）のフィールドストップ層１１２が形成されている。このようにトレンチゲート構造のＩＧＢＴとして，空乏層を止めるフィールドストップ層１１２を備えたＩＧＢＴを採用すると，他のトレンチ構造（パンチスルー型，ノンパンチスルー型）に比べて，半導体基板１０１（半導体装置１００）の厚さを薄くすることができる。したがって，過剰キャリアが少なく，空乏層が伸びきった状態での中性領域の残り幅が少ないため，ＳＷ損失を低減することができる。なお，図１に示すベース領域１０２の表面（半導体基板１０１の第１主面）からコレクタ層１１０の表面（半導体基板１０１の第２主面）までの厚さは，略１３０μｍである。 【００３３】 次に，上記構成の半導体装置１００におけるＩＧＢＴの動作を説明する。エミッタ電極１０７とコレクタ電極１１３間に所定のコレクタ電圧を，エミッタ電極１０７とゲート電極１０５間に所定のゲート電圧を印加する（すなわち，ゲートをオンする）と，第１領域１０２ａのエミッタ領域１０６と半導体基板１０１との間の部分がＮ型に反転してチャネルが形成される。このチャネルを通じて，エミッタ電極１０７より電子が半導体基板１０１に注入される。そして，注入された電子により，コレクタ層１１０と半導体基板１０１が順バイアスされ，これによりコレクタ層１１０からホールが注入されて半導体基板１０１の抵抗が大幅に下がり，ＩＧＢＴの電流容量が増大する。また，エミッタ電極１０７とゲート電極１０５間にオン状態で印加されていた，ゲート電圧を０Ｖ又は逆バイアス（すなわち，ゲートをオフする）と，Ｎ型に反転していたチャネル領域がＰ型の領域に戻り，エミッタ電極１０７からの電子の注入が止まる。この注入停止により，コレクタ層１１０からのホールの注入も止まる。その後，半導体基板１０１に蓄積されていたキャリア（電子とホール）が，それぞれコレクタ電極１１３とエミッタ電極１０７から排出されるか，又は，互いに再結合して消滅する。 【００３４】 また，半導体装置１００におけるＦＷＤの動作を説明する。ベース領域１０２のうち，エミッタ電極１０７と電気的に接続された部分（第１領域１０２ａと一部の第２領域１０２ｂ）がＦＷＤのアノード領域となり，エミッタ電極１０７がアノード電極も兼ねている。エミッタ電極１０７（アノード電極）と半導体基板１０１との間にアノード電圧（順バイアス）を印加し，アノード電圧が閾値を超えると，アノード領域（第１領域１０２ａと一部の第２領域１０２ｂ）と半導体基板１０１が順バイアスされ，ダイオードが導電する。エミッタ電極１０７（アノード電極）と半導体基板１０１との間に逆バイアスを印加すると，アノード領域より空乏層が半導体基板１０１側へ伸びることで，逆方向耐圧を保持することができる。」 （エ）図１には， ・Ｐ導電型のコンタクト領域１０８を，当該コンタクト領域１０８に隣接するエミッタ領域１０６よりも垂直方向に深く延びて形成すること ・ドリフト層となるＮ導電型の半導体基板１０１の第１主面側表層にＰ導電型のベース領域１０２が形成され，前記ベース領域１０２は，内部にゲート電極１０５が充填されて当該ベース領域１０２を貫通する複数のトレンチ１０３により，エミッタ領域１０６及びＰ導電型のコンタクト領域１０８を含む第１領域１０２ａと前記エミッタ領域１０６を含まない第２領域１０２ｂとに区画され，前記複数のトレンチ１０３内のゲート電極１０５は電圧「Ｇ」が印加される信号路により電気的に接続されていること， が記載されている。 （２）甲第１号証に基づく取消理由について ア　本件発明１と引用発明１との対比 本件発明１と引用発明１とを対比する。 （ア）引用発明１の「ｎ型のドリフト層２６」，「上面（第１表面）１２ａ」及び「半導体基板１２」は，それぞれ，本件発明１の「第１の導電型のベース領域（１）」，「主水平面（１５）」及び「半導体ボディ（４０）」に相当する。 したがって，引用発明１の「下側に形成されているｎ型のドリフト層２６と，上面（第１表面）１２ａとを備える半導体基板１２」は，本件発明１の「第１の導電型のベース領域（１）と主水平面（１５）とを備える半導体ボディ（４０）」に相当する。 （イ）引用発明１の「前記半導体基板１２の上面１２ａに形成されている上部電極６４」は，本件発明１の「前記主水平面（１５）上に配置された第１の電極（１０）」に相当する。 （ウ）引用発明１の「前記半導体基板１２のＩＧＢＴ領域２０に形成され，壁面に形成された絶縁膜３２によって前記ドリフト層２６とは分離されるゲート電極３４を内部に備える複数のトレンチ３０」は，少なくとも，「前記半導体基板１２のＩＧＢＴ領域２０」と「前記半導体基板１２のダイオード領域４０」の境界上に設けられた「トレンチ３０」と，当該境界上に設けられた「トレンチ３０」と隣合う「トレンチ３０」とを有すると認められる。 そして，引用発明１の「前記半導体基板１２のＩＧＢＴ領域２０に形成され，壁面に形成された絶縁膜３２によって前記ドリフト層２６とは分離されるゲート電極３４を内部に備える複数のトレンチ３０」のうち，前記「ＩＧＢＴ領域２０」と前記「ダイオード領域４０」の境界上に設けられた「トレンチ３０」と隣合う「トレンチ３０」は，本件発明１の「ゲート誘電体領域（８）によって前記ベース領域（１）から絶縁されている第１のゲート電極（１２）を備える第１の垂直トレンチ（２０）」に相当する。 また，引用発明１の「前記半導体基板１２のＩＧＢＴ領域２０に形成され，壁面に形成された絶縁膜３２によって前記ドリフト層２６とは分離されるゲート電極３４を内部に備える複数のトレンチ３０」のうち，前記「ＩＧＢＴ領域２０」と前記「ダイオード領域４０」の境界上に設けられた「トレンチ３０」は，本件発明１の「ゲート誘電体領域（８）によって前記ベース領域（１）から絶縁されている第２のゲート電極（１２）を備える第２の垂直トレンチ（２１）」に相当する。 （エ）一方，引用発明１の「前記半導体基板１２のダイオード領域４０に形成され，壁面に形成された絶縁膜５２によって，前記ドリフト層２６とｎ型不純物濃度が略等しいカソードドリフト層４６とは分離されるトレンチ電極５４を内部に備える複数のトレンチ５０」は，少なくとも，前記境界上に設けられた「トレンチ３０」と隣合う「トレンチ５０」とを有すると認められる。 ここで，甲第１号証の段落【００１７】には「ゲート電極３４とトレンチ電極５４は導通していない。」と記載されているから，前記「トレンチ電極５４」は引用発明１において「ゲート電極」として機能しない。そうすると，引用発明１の「トレンチ電極５４」と，本件発明１の「第３のゲート電極（１２）」とは，「第３」の「電極」である点で共通する。 したがって，引用発明１の「前記半導体基板１２のダイオード領域４０に形成され，壁面に形成された絶縁膜５２によって，前記ドリフト層２６とｎ型不純物濃度が略等しいカソードドリフト層４６とは分離されるトレンチ電極５４を内部に備える複数のトレンチ５０」のうち，前記境界上に設けられた「トレンチ３０」と隣合う「トレンチ５０」と，本件発明１の「ゲート誘電体領域（８）によって前記ベース領域（１）から絶縁されている第３のゲート電極（１２）を備える第３の垂直トレンチ（２２）」とは，「ゲート誘電体領域（８）」によって「第１の導電型」の「領域」から「絶縁されている」第３の電極を備える「第３の垂直トレンチ（２２）」である点で共通する。 （オ）引用発明１の「前記ＩＧＢＴ領域２０の隣合うトレンチ３０の間に，前記絶縁膜３２と接するように前記トレンチ３０の下端より浅い位置まで形成されているｐ型のボディ領域２４」は，「前記トレンチ３０の下端より浅い位置まで形成されている」ことで，「下側」の「ｎ型のドリフト層２６」との間で，ｐｎ接合を形成していると認められる。 したがって，引用発明１の前記「ｐ型のボディ領域２４」と，本件発明１の「第２の導電型であって，前記ベース領域（１）との間で第１のｐｎ接合（９）を形成していて，それぞれ，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間と，前記第２の垂直トレンチ（２１）と前記第３の垂直トレンチ（２２）との間に延びている，ボディ領域（２）」とは，「第２の導電型であって，前記ベース領域（１）との間で第１のｐｎ接合（９）を形成していて」，「前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間」に「延びている，ボディ領域（２）」である点で共通する。 （カ）引用発明１の「前記上部電極６４とオーミック接触し，前記隣合うトレンチ３０の間に，両側の前記トレンチ３０の前記絶縁膜３２と接するように前記ボディ領域２４の上側に形成されているｎ型のエミッタ領域２２」と，本件発明１の「前記第１の導電型であって，前記第１の電極（１０）とオーミック接触していて，それぞれ，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間と，前記第２の垂直トレンチ（２１）と前記第３の垂直トレンチ（２２）との間に配置されている，ソース領域（３）」とは，「前記第１の導電型であって，前記第１の電極（１０）とオーミック接触していて」，「前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間」に「配置されている，ソース領域（３）」である点で共通する。 （キ）引用発明１の「前記上部電極６４とオーミック接触し，前記隣合うトレンチ３０の間に形成され，前記ボディ領域２４の他部よりもｐ型不純物濃度が高いボディコンタクト領域２４ａ」と，本件発明１の「前記第２の導電型であって，それぞれ，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間と，前記第２の垂直トレンチ（２１）と前記第３の垂直トレンチ（２２）との間に配置され，前記第１の電極（１０）とオーミック接触していて，最大ドープ濃度が前記ボディ領域（２）の最大ドープ濃度より高い，反ラッチアップ領域（４）」とは，「前記第２の導電型であって」，「前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間」に「配置され，前記第１の電極（１０）とオーミック接触していて，最大ドープ濃度が前記ボディ領域（２）の最大ドープ濃度より高い」「領域」である点で共通する。 （ク）引用発明１の「前記ダイオード領域４０の，隣合う前記トレンチ５０の間，及び，前記トレンチ３０と前記トレンチ５０の間に，前記ＩＧＢＴ領域２０の前記ボディ領域２４より浅い位置まで形成されているｐ型のアノード層４２」は，「前記ＩＧＢＴ領域２０の前記ボディ領域２４より浅い位置まで形成されている」ことで，「下側」の「ｎ型のドリフト層２６」と「ｎ型不純物濃度が略等しいカソードドリフト層４６」との間で，ｐｎ接合を形成していると認められる。また，前記「ｐ型のアノード層４２」は，「アノードコンタクト領域４２ａ」を介して間接的に「前記上部電極６４とオーミック接触」していると認められる。 したがって，引用発明１の「前記ダイオード領域４０の，隣合う前記トレンチ５０の間，及び，前記トレンチ３０と前記トレンチ５０の間に，前記ＩＧＢＴ領域２０の前記ボディ領域２４より浅い位置まで形成されているｐ型のアノード層４２」と，本件発明１の「前記第２の導電型であって，前記ベース領域（１）との間でのみ整流ｐｎ接合を形成していて，それぞれ，前記第２の垂直トレンチ（２１）と，前記第３の垂直トレンチ（２２）に隣接し，前記第１の電極（１０）とオーミック接触している，アノード領域（２ａ）」とは，「前記第２の導電型であって」，下側の「第１の導電型」の「領域」との「間でのみ整流ｐｎ接合を形成していて，それぞれ，前記第２の垂直トレンチ（２１）と，前記第３の垂直トレンチ（２２）に隣接」している「アノード領域（２ａ）」である点で共通する。 （ケ）引用発明１の「前記半導体基板１２の下面１２ｂ上に形成されて，前記ＩＧＢＴ領域２０において前記ドリフト層２６の下側の前記下面１２ｂに臨む領域に形成されるｐ型のコレクタ層２８，及び，前記ダイオード領域４０において前記カソードドリフト層４６の前記下面１２ｂに臨む領域に形成されるｎ型不純物濃度が高いカソードコンタクト層４８と，それぞれオーミック接触する下部電極６０」と，本件発明１の「前記第１の電極（１０）の反対側に配置され，前記ベース領域（１）とオーミック接触している第２の電極（１１）」とは，「前記第１の電極（１０）の反対側に配置され」る「第２の電極（１１）」である点で共通する。 そして，引用発明１の「前記ＩＧＢＴ領域２０において前記ドリフト層２６の下側の前記下面１２ｂに臨む領域に形成されるｐ型のコレクタ層２８」は，前記「下部電極６０」と「オーミック接触」しているから，本件発明１の「前記第２の導電型であって，前記第２の電極（１１）とオーミック接触しているコレクタ領域（６）」に相当する。 （コ）甲第１号証の段落【００１７】には，「半導体基板１２の上面１２ａのうち，トレンチ３０，５０の上部には，絶縁膜６２が形成されている。……半導体基板１２の上面１２ａには，上部電極６４が形成されている。上部電極６４は，絶縁膜６２を覆うように形成されている。上部電極６４は，ゲート電極３４及びトレンチ電極５４から絶縁されている。」と記載されている。 したがって，甲第１号証の上記記載事項と，本件発明１の「前記第１のゲート電極（１２）と前記第２のゲート電極（１２）と前記第３のゲート電極（１２）は前記第１の電極（１０）から絶縁されていて」とは，「前記第１のゲート電極（１２）と前記第２のゲート電極（１２）」と前記第３の電極は「前記第１の電極（１０）から絶縁されて」いる点で共通する。 （サ）引用発明１において，「ｎ型のエミッタ領域２２」は，「縦断面において」，「前記隣合うトレンチ３０の間に，両側の前記トレンチ３０の前記絶縁膜３２と接する」ように「形成されている」。すなわち，「ｎ型のエミッタ領域２２」は，「縦断面において」，「前記隣合うトレンチ３０の間」に２つ配置されている。 したがって，引用発明１の「ｎ型のエミッタ領域２２」が，「縦断面において」，「前記隣合うトレンチ３０の間」に２つ配置されていることと，本件発明１において「垂直断面において，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間にソース領域（３）は１つだけ配置されている」こととは，「垂直断面において，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間にソース領域（３）」は「配置されている」点で共通する。 イ　一致点及び相違点 以上から，本件発明１と引用発明１とは，以下の点で一致するとともに，以下の点で相違する。 <<一致点>> 「第１の導電型のベース領域（１）と主水平面（１５）とを備える半導体ボディ（４０）と， 前記主水平面（１５）上に配置された第１の電極（１０）と， を備える半導体素子であって， 前記半導体ボディ（４０）はさらに，垂直断面において， ゲート誘電体領域（８）によって前記ベース領域（１）から絶縁されている第１のゲート電極（１２）を備える第１の垂直トレンチ（２０）と， ゲート誘電体領域（８）によって前記ベース領域（１）から絶縁されている第２のゲート電極（１２）を備える第２の垂直トレンチ（２１）と， ゲート誘電体領域（８）によって第１の導電型の領域から絶縁されている第３の電極を備える第３の垂直トレンチ（２２）と， 第２の導電型であって，前記ベース領域（１）との間で第１のｐｎ接合（９）を形成していて，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間に延びている，ボディ領域（２）と， 前記第１の導電型であって，前記第１の電極（１０）とオーミック接触していて，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間に配置されている，ソース領域（３）と， 前記第２の導電型であって，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間に配置され，前記第１の電極（１０）とオーミック接触していて，最大ドープ濃度が前記ボディ領域（２）の最大ドープ濃度より高い，領域と， 前記第２の導電型であって，下側の前記第１の導電型の領域との間でのみ整流ｐｎ接合を形成していて，それぞれ，前記第２の垂直トレンチ（２１）と，前記第３の垂直トレンチ（２２）に隣接している，アノード領域（２ａ）と， 前記第１の電極（１０）の反対側に配置される第２の電極（１１）と， 前記第２の導電型であって，前記第２の電極（１１）とオーミック接触しているコレクタ領域（６）と を備え， 前記第１のゲート電極（１２）と前記第２のゲート電極（１２）と前記第３の電極は前記第１の電極（１０）から絶縁されていて， 垂直断面において，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間にソース領域（３）は配置されている，半導体素子。」 <<相違点>> <<相違点１>> 本件発明１においては，「第３の垂直トレンチ（２２）」が備える「第３のゲート電極（１２）」は「前記ベース領域（１）」から絶縁され，「アノード領域（２ａ）」は「前記ベース領域（１）」との間でｐｎ接合を形成しているのに対して，引用発明１においては，「ＩＧＢＴ領域２０」と「ダイオード領域４０」の境界上に設けられた「トレンチ３０」と隣合う「トレンチ５０」が備える「トレンチ電極５４」は「前記ドリフト層２６とｎ型不純物濃度が略等しいカソードドリフト層４６」から分離され，「ｐ型のアノード層４２」は「前記ドリフト層２６とｎ型不純物濃度が略等しいカソードドリフト層４６」との間でｐｎ接合を形成している点。 <<相違点２>> 本件発明１は「前記第２の導電型であって，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間に配置され，前記第１の電極（１０）とオーミック接触していて，最大ドープ濃度が前記ボディ領域（２）の最大ドープ濃度より高い」という「反ラッチアップ領域（４）」を備えているのに対して，引用発明１の「前記上部電極６４とオーミック接触し，前記隣合うトレンチ３０の間に形成され，前記ボディ領域２４の他部よりもｐ型不純物濃度が高いボディコンタクト領域２４ａ」は，「反ラッチアップ領域」として機能するかどうか不明である点。 <<相違点３>> 本件発明１の「アノード領域（２ａ）」は「前記第１の電極（１０）とオーミック接触し」ているのに対して，引用発明１の「ｐ型のアノード層４２」は「前記上部電極６４とオーミック接触するアノードコンタクト領域４２ａ」を介して「前記上部電極６４」と接続される点。 <<相違点４>> 本件発明１は「前記第１の電極（１０）の反対側に配置され，前記ベース領域（１）とオーミック接触している第２の電極（１１）」を備えるのに対して，引用発明１は「前記半導体基板１２の下面１２ｂ上に形成され」る「前記カソードドリフト層４６の前記下面１２ｂに臨む領域に形成されるｎ型不純物濃度が高いカソードコンタクト層４８」と「オーミック接触する下部電極６０」を備える点。 <<相違点５>> 本件発明１の「第３の垂直トレンチ（２２）」は「第３のゲート電極（１２）」を備えるのに対して，引用発明１の「トレンチ３０」と隣合う「トレンチ５０」は「トレンチ電極５４を内部に備える」点。 <<相違点６>> 本件発明１の「ボディ領域（２）」は，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間に加えて，「前記第２の垂直トレンチ（２１）と前記第３の垂直トレンチ（２２）との間」にも延びているのに対して，引用発明１の「ｐ型のボディ領域２４」は，「前記ＩＧＢＴ領域２０の隣合うトレンチ３０の間」に形成され，「ＩＧＢＴ領域２０」と「ダイオード領域４０」の境界上に設けられた「トレンチ３０」と当該境界上に設けられた「トレンチ３０」と隣合う「トレンチ５０」との間には形成されない点。 <<相違点７>> 本件発明１の「ソース領域（３）」は，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間に加えて，「前記第２の垂直トレンチ（２１）と前記第３の垂直トレンチ（２２）との間」にも配置されているのに対して，引用発明１の「ｎ型のエミッタ領域２２」は，「前記隣合うトレンチ３０の間」に形成され，「ＩＧＢＴ領域２０」と「ダイオード領域４０」の境界上に設けられた「トレンチ３０」と当該境界上に設けられた「トレンチ３０」と隣合う「トレンチ５０」との間には形成されない点。 <<相違点８>> 本件発明１の「反ラッチアップ領域（４）」は，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間に加えて，「前記第２の垂直トレンチ（２１）と前記第３の垂直トレンチ（２２）との間」にも配置されているのに対して，引用発明１の「ボディコンタクト領域２４ａ」は，「前記隣合うトレンチ３０の間」に形成され，「ＩＧＢＴ領域２０」と「ダイオード領域４０」の境界上に設けられた「トレンチ３０」と当該境界上に設けられた「トレンチ３０」と隣合う「トレンチ５０」との間には形成されない点。 <<相違点９>> 本件発明１の「ソース領域（３）」は「垂直断面において，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間にソース領域（３）は１つだけ配置されている」のに対して，引用発明１の「ｎ型のエミッタ領域２２」は「縦断面において」「前記隣合うトレンチ３０の間」に２つ配置されている点。 ウ　本件発明１についての判断 相違点１～相違点９のうち，相違点６～相違点９について検討する。 （ア）本件発明１と引用発明１とは，相違点６ないし相違点９に記載したように実質的に相違しており，もはや同一の発明であるとすることはできない。 そうすると，本件発明１が甲第１号証に記載された発明であるとすることはできない。 （イ）本件発明１は，相違点６～相違点８に係る構成と，「前記第２の導電型であって，前記ベース領域（１）との間でのみ整流ｐｎ接合を形成していて，それぞれ，前記第２の垂直トレンチ（２１）と，前記第３の垂直トレンチ（２２）に隣接し，前記第１の電極（１０）とオーミック接触している，アノード領域（２ａ）」という構成とを備えることにより，「前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間」に加えて「前記第２の垂直トレンチ（２１）と前記第３の垂直トレンチ（２２）との間」に，「ベース領域（１）」と「ボディ領域（２）」と「ソース領域（３）」及び「反ラッチアップ領域（４）」とからなるＩＧＢＴセルと，前記「ベース領域（１）」及び「アノード領域（２ａ）」とからなるダイオードセルの両方を形成したものである。 （ウ）そして，このように各「垂直トレンチ」間の領域にＩＧＢＴセルとダイオードセルの両方を形成することは，甲第１号証には，また，甲第２～１４号証にも，記載も示唆もされていない。 （エ）したがって，相違点１～相違点５について検討するまでもなく，本件発明１は，甲第２～１４号証に記載の技術を参酌しても，引用発明１に基づいて当業者が容易に発明をすることができたとすることはできない。 エ　本件発明３，本件発明１３，及び，本件発明１５～１８についての判断 本件訂正により削除されなかった本件訂正後の請求項３，請求項１３，及び，請求項１５～１８は，本件訂正後の請求項１を直接ないし間接に引用しているので，本件発明３，本件発明１３，及び，本件発明１５～１８は，いずれも，本件発明１をさらに限定した発明である。 したがって，本件発明１と同様に，本件発明３，本件発明１３，及び，本件発明１５～１８は，甲第１号証に記載された発明であるとすることはできないばかりでなく，甲第２～１４号証に記載の技術を参酌しても，引用発明１に基づいて当業者が容易に発明をすることができたとすることもできない。 オ　甲第１号証に基づく取消理由のまとめ 以上のとおりであるから，平成２８年１１月１日付けの取消理由通知の甲第１号証に基づく取消理由によっては，もはや，本件発明１，本件発明３，本件発明１３，及び，本件発明１５ないし１８を取り消すことはできない。 （３）甲第２号証に基づく取消理由について ア　本件発明１と引用発明２との対比 本件発明１と引用発明２とを対比すると，両者は以下の点で一致するとともに，以下の点で相違する。 <<一致点>> 「第１の導電型のベース領域（１）と主水平面（１５）とを備える半導体ボディ（４０）と， 前記主水平面（１５）上に配置された第１の電極（１０）と， を備える半導体素子であって， 前記半導体ボディ（４０）はさらに，垂直断面において， ゲート誘電体領域（８）によって前記ベース領域（１）から絶縁されている第１のゲート電極（１２）を備える第１の垂直トレンチ（２０）と， ゲート誘電体領域（８）によって前記ベース領域（１）から絶縁されている第２のゲート電極（１２）を備える第２の垂直トレンチ（２１）と， ゲート誘電体領域（８）によって第１の導電型の領域から絶縁されている第３の電極を備える第３の垂直トレンチ（２２）と， 第２の導電型であって，前記ベース領域（１）との間で第１のｐｎ接合（９）を形成していて，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間に延びている，ボディ領域（２）と， 前記第１の導電型であって，前記第１の電極（１０）とオーミック接触していて，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間に配置されている，ソース領域（３）と， 前記第２の導電型であって，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間に配置され，前記第１の電極（１０）とオーミック接触していて，最大ドープ濃度が前記ボディ領域（２）の最大ドープ濃度より高い，領域と， 前記第２の導電型であって，下側の前記第１の導電型の領域との間でのみ整流ｐｎ接合を形成していて，それぞれ，前記第２の垂直トレンチ（２１）と，前記第３の垂直トレンチ（２２）に隣接している，アノード領域（２ａ）と， 前記第１の電極（１０）の反対側に配置される第２の電極（１１）と， 前記第２の導電型であって，前記第２の電極（１１）とオーミック接触しているコレクタ領域（６）と を備え， 前記第１のゲート電極（１２）と前記第２のゲート電極（１２）と前記第３の電極は前記第１の電極（１０）から絶縁されていて， 垂直断面において，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間にソース領域（３）は配置されている，半導体素子。」 <<相違点>> <<相違点１>> 本件発明１においては，「第３の垂直トレンチ（２２）」が備える「第３のゲート電極（１２）」は「前記ベース領域（１）」から絶縁され，「アノード領域（２ａ）」は「前記ベース領域（１）」との間でｐｎ接合を形成しているのに対して，引用発明２においては，「ＩＧＢＴ領域２０」と「ダイオード領域４０」の境界上に設けられた「トレンチ３０」と隣合う「トレンチ５０」が備える「トレンチ電極５４」は「前記低濃度ドリフト層２６ａとｎ型不純物濃度が略等しいカソードドリフト層４６」から分離され，「ｐ型不純物濃度が低い低濃度アノード層４２ｂ」は「前記低濃度ドリフト層２６ａとｎ型不純物濃度が略等しいカソードドリフト層４６」との間でｐｎ接合を形成している点。 <<相違点２>> 本件発明１は「前記第２の導電型であって，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間に配置され，前記第１の電極（１０）とオーミック接触していて，最大ドープ濃度が前記ボディ領域（２）の最大ドープ濃度より高い」という「反ラッチアップ領域（４）」を備えているのに対して，引用発明２の「前記上部電極６４とオーミック接触し，前記隣合うトレンチ３０の間に形成され，ｐ型不純物濃度が高いボディコンタクト領域２４ａ」は，「反ラッチアップ領域」として機能するかどうか不明である点。 <<相違点３>> 本件発明１の「アノード領域（２ａ）」は「前記第１の電極（１０）とオーミック接触し」ているのに対して，引用発明２の「低濃度アノード層４２ｂ」は「前記上部電極６４とオーミック接触するアノードコンタクト領域４２ａ」を介して「前記上部電極６４」と接続される点。 <<相違点４>> 本件発明１は「前記第１の電極（１０）の反対側に配置され，前記ベース領域（１）とオーミック接触している第２の電極（１１）」を備えるのに対して，引用発明２は「前記ＩＧＢＴ領域２０において，ｎ型不純物濃度が高いバッファ層２６ｂを介して前記低濃度ドリフト層２６ａの下側に形成されるｐ型のコレクタ層２８，及び，前記ダイオード領域４０において，前記カソードドリフト層４６の下側に形成され，ｎ型不純物濃度が当該バッファ層２６ｂと略等しく当該バッファ層２６ｂと連続するカソードコンタクト層４８と，それぞれオーミック接触する下部電極６０」を備える点。 <<相違点５>> 本件発明１の「第３の垂直トレンチ（２２）」は「第３のゲート電極（１２）」を備えるのに対して，引用発明２の「トレンチ３０」と隣合う「トレンチ５０」は「トレンチ電極５４を内部に備える」点。 <<相違点６>> 本件発明１の「ボディ領域（２）」は，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間に加えて，「前記第２の垂直トレンチ（２１）と前記第３の垂直トレンチ（２２）との間」にも延びているのに対して，引用発明２の「ｐ型不純物濃度が低い低濃度ボディ領域２４ｂ」は，「前記ＩＧＢＴ領域２０の隣合うトレンチ３０の間」に形成され，「ＩＧＢＴ領域２０」と「ダイオード領域４０」の境界上に設けられた「トレンチ３０」と当該境界上に設けられた「トレンチ３０」と隣合う「トレンチ５０」との間には形成されない点。 <<相違点７>> 本件発明１の「ソース領域（３）」は，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間に加えて，「前記第２の垂直トレンチ（２１）と前記第３の垂直トレンチ（２２）との間」にも配置されているのに対して，引用発明２の「ｎ型のエミッタ領域２２」は，「前記隣合うトレンチ３０の間」に形成され，「ＩＧＢＴ領域２０」と「ダイオード領域４０」の境界上に設けられた「トレンチ３０」と当該境界上に設けられた「トレンチ３０」と隣合う「トレンチ５０」との間には形成されない点。 <<相違点８>> 本件発明１の「反ラッチアップ領域（４）」は，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間に加えて，「前記第２の垂直トレンチ（２１）と前記第３の垂直トレンチ（２２）との間」にも配置されているのに対して，引用発明２の「ボディコンタクト領域２４ａ」は，「前記隣合うトレンチ３０の間」に形成され，「ＩＧＢＴ領域２０」と「ダイオード領域４０」の境界上に設けられた「トレンチ３０」と当該境界上に設けられた「トレンチ３０」と隣合う「トレンチ５０」との間には形成されない点。 <<相違点９>> 本件発明１の「ソース領域（３）」は「垂直断面において，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間にソース領域（３）は１つだけ配置されている」のに対して，引用発明２の「ｎ型のエミッタ領域２２」は「縦断面において」「前記隣合うトレンチ３０の間」に２つ配置されている点。 イ　本件発明１についての判断 相違点１～相違点９のうち，相違点６～相違点９について検討する。 （ア）本件発明１と引用発明２とは，相違点６ないし相違点９に記載したように実質的に相違しており，もはや同一の発明であるとすることはできない。 そうすると，本件発明１が甲第２号証に記載された発明であるとすることはできない。 （イ）本件発明１は，相違点６～相違点９に係る構成と，「前記第２の導電型であって，前記ベース領域（１）との間でのみ整流ｐｎ接合を形成していて，それぞれ，前記第２の垂直トレンチ（２１）と，前記第３の垂直トレンチ（２２）に隣接し，前記第１の電極（１０）とオーミック接触している，アノード領域（２ａ）」という構成とを備えることにより，「前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間」に加えて「前記第２の垂直トレンチ（２１）と前記第３の垂直トレンチ（２２）との間」に，「ベース領域（１）」と「ボディ領域（２）」と「ソース領域（３）」及び「反ラッチアップ領域（４）」とからなるＩＧＢＴセルと，前記「ベース領域（１）」及び「アノード領域（２ａ）」とからなるダイオードセルの両方を形成したものである。 （ウ）そして，このように各「垂直トレンチ」間の領域にＩＧＢＴセルとダイオードセルの両方を形成することは，甲第２号証には，また，甲第１号証及び甲第３～１４号証にも，記載も示唆もされていない。 （エ）したがって，相違点１～相違点５について検討するまでもなく，本件発明１は，甲第１号証及び甲第３～１４号証に記載の技術を参酌しても，引用発明２に基づいて当業者が容易に発明をすることができたとすることはできない。 ウ　本件発明３，本件発明１３，及び，本件発明１５～１８についての判断 本件訂正により削除されなかった本件訂正後の請求項３，請求項１３，及び，請求項１５～１８は，本件訂正後の請求項１を直接ないし間接に引用しているので，本件発明３，本件発明１３，及び，本件発明１５～１８は，いずれも，本件発明１をさらに限定した発明である。 したがって，本件発明１と同様に，本件発明３，本件発明１３，及び，本件発明１５～１８は，甲第２号証に記載された発明であるとすることはできないばかりでなく，甲第１号証及び甲第３～１４号証に記載の技術を参酌しても，引用発明２に基づいて当業者が容易に発明をすることができたとすることもできない。 エ　甲第２号証に基づく取消理由のまとめ 以上のとおりであるから，平成２８年１１月１日付けの取消理由通知の甲第２号証に基づく取消理由によっては，もはや，本件発明１，本件発明３，本件発明１３，及び，本件発明１５ないし１８を取り消すことはできない。 （４）甲第３号証に基づく取消理由について ア　本件発明１と引用発明３との対比 本件発明１と引用発明３とを対比すると，両者は以下の点で一致するとともに，以下の点で相違する。 <<一致点>> 「第１の導電型のベース領域（１）と主水平面（１５）とを備える半導体ボディ（４０）と， 前記主水平面（１５）上に配置された第１の電極（１０）と， を備える半導体素子であって， 前記半導体ボディ（４０）はさらに，垂直断面において， ゲート誘電体領域（８）によって前記ベース領域（１）から絶縁されている第１のゲート電極（１２）を備える第１の垂直トレンチ（２０）と， ゲート誘電体領域（８）によって前記ベース領域（１）から絶縁されている第２のゲート電極（１２）を備える第２の垂直トレンチ（２１）と， ゲート誘電体領域（８）によって前記ベース領域（１）から絶縁されている第３の電極を備える第３の垂直トレンチ（２２）と， 第２の導電型であって，前記ベース領域（１）との間で第１のｐｎ接合（９）を形成していて，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間に延びている，ボディ領域（２）と， 前記第１の導電型であって，前記第１の電極（１０）とオーミック接触していて，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間に配置されている，ソース領域（３）と， 前記第２の導電型であって，前記ベース領域（１）との間でのみ整流ｐｎ接合を形成していて，それぞれ，前記第２の垂直トレンチ（２１）と，前記第３の垂直トレンチ（２２）に隣接し，前記第１の電極（１０）とオーミック接触している，アノード領域（２ａ）と， 前記第１の電極（１０）の反対側に配置されている第２の電極（１１）と， 前記第２の導電型であって，前記第２の電極（１１）とオーミック接触しているコレクタ領域（６）と と を備え， 前記第１のゲート電極（１２）と前記第２のゲート電極（１２）は前記第１の電極（１０）から絶縁されていて， 垂直断面において，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間にソース領域（３）は配置されている，半導体素子。」 <<相違点>> <<相違点１>> 本件発明１は「前記第２の導電型であって，それぞれ，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間と，前記第２の垂直トレンチ（２１）と前記第３の垂直トレンチ（２２）との間に配置され，前記第１の電極（１０）とオーミック接触していて，最大ドープ濃度が前記ボディ領域（２）の最大ドープ濃度より高い，反ラッチアップ領域（４）」を備えているのに対して，引用発明３は，そのような層を備えていない点。 <<相違点２>> 本件発明１は「前記第１の電極（１０）の反対側に配置され，前記ベース領域（１）とオーミック接触している第２の電極（１１）」を備えるのに対して，引用発明３は「前記ダイオード領域Ｂの前記Ｎ－基板１の第２主面の近傍に設けられている，Ｎ型の不純物を含むカソードＮ層４」と「電気的に接続されるコレクタ電極１２」を備える点。 <<相違点３>> 本件発明１の「第３の垂直トレンチ（２２）」は「前記第１の電極（１０）から絶縁」されている「第３のゲート電極（１２）」を備えるのに対して，引用発明３の「第２の溝１０」に埋め込まれた「導電膜８」は「ダイオード領域Ｂ」に設けられるので「ゲート電極」ではなく，また，「前記エミッタ電極１１と電気的に接続する」点。 <<相違点４>> 本件発明１の「ボディ領域（２）」は，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間に加えて，「前記第２の垂直トレンチ（２１）と前記第３の垂直トレンチ（２２）との間」にも延びているのに対して，引用発明３の「ＩＧＢＴ領域Ａ」における「Ｐベース層２」は，当該「ＩＧＢＴ領域Ａ」における隣合う「第１の溝６」の間に形成されるものの，「ダイオード領域Ｂ」において前記「ＩＧＢＴ領域Ａ」と前記「ダイオード領域Ｂ」の境界上に設けられた「第１の溝６」と当該「第１の溝６」と隣合う「第２の溝１０」との間に形成される「Ｐベース層２」は「ボディ領域」として機能しない点。 <<相違点５>> 本件発明１の「ソース領域（３）」は，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間に加えて，「前記第２の垂直トレンチ（２１）と前記第３の垂直トレンチ（２２）との間」にも配置されているのに対して，引用発明３の「Ｎ型のエミッタ層３」は，「前記ＩＧＢＴ領域Ａ」において「隣合う前記第１の溝６の間」に設けられる点。 <<相違点６>> 本件発明１の「ソース領域（３）」は「垂直断面において，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間にソース領域（３）は１つだけ配置されている」のに対して，引用発明２の「ｎ型のエミッタ領域２２」は「縦断面において」「隣合う前記第１の溝６の間」に２つ設けられている点。 イ　本件発明１についての判断 相違点１～相違点６のうち，相違点１，相違点４ないし相違点６について検討する。 （ア）本件発明１は，相違点１，相違点４ないし相違点６に係る構成と，「第２の導電型であって，前記ベース領域（１）との間で第１のｐｎ接合（９）を形成していて，それぞれ，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間と，前記第２の垂直トレンチ（２１）と前記第３の垂直トレンチ（２２）との間に延びている，ボディ領域（２）」及び「前記第２の導電型であって，前記ベース領域（１）との間でのみ整流ｐｎ接合を形成していて，それぞれ，前記第２の垂直トレンチ（２１）と，前記第３の垂直トレンチ（２２）に隣接し，前記第１の電極（１０）とオーミック接触している，アノード領域（２ａ）」という構成とを備えることにより，「前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間」に加えて「前記第２の垂直トレンチ（２１）と前記第３の垂直トレンチ（２２）との間」に，「ベース領域（１）」と「ボディ領域（２）」と「ソース領域（３）」及び「反ラッチアップ領域（４）」とからなるＩＧＢＴセルと，前記「ベース領域（１）」及び「アノード領域（２ａ）」とからなるダイオードセルの両方を形成したものである。 （イ）そして，このように各「垂直トレンチ」間の領域にＩＧＢＴセルとダイオードセルの両方を形成することは，甲第３号証には，また，甲第１号証，甲第２号証及び甲第４～１４号証にも，記載も示唆もされていない。 （ウ）したがって，相違点２及び３について検討するまでもなく，本件発明１は，甲第１号証，甲第２号証及び甲第４～１４号証に記載の技術を参酌しても，引用発明３に基づいて当業者が容易に発明をすることができたとすることはできない。 ウ　本件発明３，本件発明１３，及び，本件発明１５～１８についての判断 本件訂正により削除されなかった本件訂正後の請求項３，請求項１３，及び，請求項１５～１８は，本件訂正後の請求項１を直接ないし間接に引用しているので，本件発明３，本件発明１３，及び，本件発明１５～１８は，いずれも，本件発明１をさらに限定した発明である。 したがって，本件発明１と同様に，本件発明３，本件発明１３，及び，本件発明１５～１８は，甲第１号証，甲第２号証及び甲第４～１４号証に記載の技術を参酌しても，引用発明３に基づいて当業者が容易に発明をすることができたとすることはできない。 エ　甲第３号証に基づく取消理由のまとめ 以上のとおりであるから，平成２８年１１月１日付けの取消理由通知の甲第３号証に基づく取消理由によっては，もはや，本件発明１，本件発明３，本件発明１３，及び，本件発明１５ないし１８を取り消すことはできない。 （５）甲第４号証に基づく取消理由について ア　本件発明１と引用発明４との対比 本件発明１と引用発明４とを対比すると，両者は以下の点で一致するとともに，以下の点で相違する。 <<一致点>> 「第１の導電型のベース領域（１）と主水平面（１５）とを備える半導体ボディ（４０）と， 前記主水平面（１５）上に配置された第１の電極（１０）と， を備える半導体素子であって， 前記半導体ボディ（４０）はさらに，垂直断面において， ゲート誘電体領域（８）によって前記ベース領域（１）から絶縁されている第１のゲート電極（１２）を備える第１の垂直トレンチ（２０）と， ゲート誘電体領域（８）によって前記ベース領域（１）から絶縁されている第２のゲート電極（１２）を備える第２の垂直トレンチ（２１）と， ゲート誘電体領域（８）によって前記ベース領域（１）から絶縁されている第３の電極を備える第３の垂直トレンチ（２２）と， 第２の導電型であって，前記ベース領域（１）との間で第１のｐｎ接合（９）を形成していて，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間に延びている，ボディ領域（２）と， 前記第１の導電型であって，前記第１の電極（１０）とオーミック接触していて，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間に配置されている，少なくとも１つのソース領域（３）と， 前記第２の導電型であって，前記ベース領域（１）との間でのみ整流ｐｎ接合を形成していて，それぞれ，前記第２の垂直トレンチ（２１）と，前記第３の垂直トレンチ（２２）に隣接し，前記第１の電極（１０）とオーミック接触している，アノード領域（２ａ）と， 前記第１の電極（１０）の反対側に配置されている第２の電極（１１）と， 前記第２の導電型であって，前記第２の電極（１１）とオーミック接触しているコレクタ領域（６）と を備え， 前記第１のゲート電極（１２）と前記第２のゲート電極（１２）と前記第３の電極は前記第１の電極（１０）から絶縁されていて， 垂直断面において，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間にソース領域（３）は配置されている，半導体素子。」 <<相違点>> <<相違点１>> 本件発明１は「前記第２の導電型であって，それぞれ，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間と，前記第２の垂直トレンチ（２１）と前記第３の垂直トレンチ（２２）との間に配置され，前記第１の電極（１０）とオーミック接触していて，最大ドープ濃度が前記ボディ領域（２）の最大ドープ濃度より高い，反ラッチアップ領域（４）」を備えているのに対して，引用発明４は，そのような層を備えていない点。 <<相違点２>> 本件発明１は「前記第１の電極（１０）の反対側に配置され，前記ベース領域（１）とオーミック接触している第２の電極（１１）」を備えるのに対して，引用発明４は「前記ｎ- 型ベース層２の他方の表面のうち，前記ダイオード領域に形成されたｎ+ 型エミッタ層１」上に形成される「Ａ／Ｋ電極３５」を備える点。 <<相違点３>> 本件発明１の「第３の垂直トレンチ（２２）」は「第３のゲート電極（１２）」を備えるのに対して，引用発明４の「ダイオード領域」内の「溝２１」に埋め込まれた「ポリシリコン充填材２３」は「ゲート電極」ではない点。 <<相違点４>> 本件発明１の「ボディ領域（２）」は，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間に加えて，「前記第２の垂直トレンチ（２１）と前記第３の垂直トレンチ（２２）との間」にも延びているのに対して，引用発明４の「ｐ型ベース層３１」は，「ＩＧＢＴ領域」における隣合う「溝２１」の間に形成され，前記「ＩＧＢＴ領域」と「ダイオード領域」の境界上に設けられた「溝２１」と当該境界上に設けられた「溝２１」と隣合う「溝２１」との間には形成されない点。 <<相違点５>> 本件発明１の「ソース領域（３）」は，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間に加えて，「前記第２の垂直トレンチ（２１）と前記第３の垂直トレンチ（２２）との間」にも配置されているのに対して，引用発明４の「ｎ+ 型ソース層３２」は，「ＩＧＢＴ領域」における隣合う「溝２１」の間に形成され，前記「ＩＧＢＴ領域」と「ダイオード領域」の境界上に設けられた「溝２１」と当該境界上に設けられた「溝２１」と隣合う「溝２１」との間には形成されない点。 <<相違点６>> 本件発明１の「ソース領域（３）」は「垂直断面において，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間にソース領域（３）は１つだけ配置されている」のに対して，引用発明４の「ｎ+ 型ソース層３２」は「縦断面において」「ＩＧＢＴ領域」における隣合う「溝２１」の間に２つ形成されている点。 イ　本件発明１についての判断 相違点１～相違点６のうち，相違点１，相違点４ないし相違点６について検討する。 （ア）本件発明１は，相違点１，相違点４ないし相違点６に係る構成と，「前記第２の導電型であって，前記ベース領域（１）との間でのみ整流ｐｎ接合を形成していて，それぞれ，前記第２の垂直トレンチ（２１）と，前記第３の垂直トレンチ（２２）に隣接し，前記第１の電極（１０）とオーミック接触している，アノード領域（２ａ）」という構成とを備えることにより，「前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間」に加えて「前記第２の垂直トレンチ（２１）と前記第３の垂直トレンチ（２２）との間」に，「ベース領域（１）」と「ボディ領域（２）」と「ソース領域（３）」及び「反ラッチアップ領域（４）」とからなるＩＧＢＴセルと，前記「ベース領域（１）」及び「アノード領域（２ａ）」とからなるダイオードセルの両方を形成したものである。 （イ）そして，このように各「垂直トレンチ」間の領域にＩＧＢＴセルとダイオードセルの両方を形成することは，甲第４号証には，また，甲第１～３号証及び甲第５～１４号証にも，記載も示唆もされていない。 （ウ）したがって，相違点２及び３について検討するまでもなく，本件発明１は，甲第１～３号証及び甲第５～１４号証に記載の技術を参酌しても，引用発明４に基づいて当業者が容易に発明をすることができたとすることはできない。 ウ　本件発明３，本件発明１３，及び，本件発明１５～１８についての判断 本件訂正により削除されなかった本件訂正後の請求項３，請求項１３，及び，請求項１５～１８は，本件訂正後の請求項１を直接ないし間接に引用しているので，本件発明３，本件発明１３，及び，本件発明１５～１８は，いずれも，本件発明１をさらに限定した発明である。 したがって，本件発明１と同様に，本件発明３，本件発明１３，及び，本件発明１５～１８は，甲第１～３号証及び甲第５～１４号証に記載の技術を参酌しても，引用発明４に基づいて当業者が容易に発明をすることができたとすることはできない。 エ　甲第４号証に基づく取消理由のまとめ 以上のとおりであるから，平成２８年１１月１日付けの取消理由通知の甲第４号証に基づく取消理由によっては，もはや，本件発明１，本件発明３，本件発明１３，及び，本件発明１５ないし１８を取り消すことはできない。 ４　特許請求の範囲の記載不備について 本件訂正によって，平成２８年１１月１日付けの取消理由通知において，特許請求の範囲の記載が特許法第３６条第６項第１号及び第６項第２号に規定する要件を満たしていないとする取消理由３（１）～（３）の対象であった請求項５～１２は削除された。 また，同取消理由３（４）の対象であった請求項１６については，本件訂正によって，請求項の記載を本件特許明細書の記載に整合させる訂正がなされた。 したがって，平成２８年１１月１日付けの取消理由通知の取消理由３によっては，もはや，本件発明５～１２，及び，本件発明１５及び本件発明１６を取り消すことはできない。 ５　特許異議申立人の意見について （１）特許異議申立人の意見 特許異議申立人山川大志は，平成２９年６月２１日に提出した意見書において，以下のように主張している。 ア　請求項１の末尾の訂正事項に係る「垂直断面」が，請求項１の５行目の「垂直断面」と同一の断面を指しているのか，他の断面であってもよいのか明確でないため，請求項１に係る発明が不明確になっているばかりでなく，請求項１に係る本件訂正は本件明細書に記載した事項の範囲内でしたものでもない。 イ　請求項１に係る本件訂正により，請求項１に「垂直断面において，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間にソース領域（３）は１つだけ配置されている」という事項が追加されたが，この訂正は，本件明細書に記載した事項の範囲内でしたものでない。 （２）上記（１）アの主張に対して ア　本件訂正後の請求項１の記載によれば，その５行目の「垂直断面」とは，本件発明１の「第１の垂直トレンチ（２０）」と「第２の垂直トレンチ（２１）」と「第３の垂直トレンチ（２２）」と「ボディ領域（２）」と「ソース領域（３）」と「反ラッチアップ領域（４）」と「アノード領域（２ａ）」と「コレクタ領域（６）」及び「第２の電極（１１）」のすべての垂直断面を同時に観察できる「半導体素子」の「垂直断面」を指すと認められる。 この理解は，たとえば，本件明細書の段落【００４５】における「図３は，半導体素子３００の一実施形態を，垂直断面の断面図のかたちで概略的に示した図である。」という記載と，当該図３の記載によって裏付けられている。 イ　これに対して，本件訂正後の請求項１の末尾の訂正事項に係る「垂直断面」とは，少なくとも「第１の垂直トレンチ（２０）」と「第２の垂直トレンチ（２１）」と「ソース領域（３）」の垂直断面を同時に観察できる「半導体素子」の「垂直断面」を指すと認められる。そして，図３から，第１の垂直トレンチ（２０）と第２の垂直トレンチ（２１）との間にソース領域（３）は１つだけ配置されていることを理解できる。 ウ　上記ア及びイの理解は，ともに，図３の垂直断面に基づくものである。 エ　しかし，本件明細書の段落【００４０】における「図１は，１つの典型的な断面図を表している。半導体素子１００の他の断面図も同様であってよく，たとえば，図示された半導体領域，絶縁領域，電極，および垂直トレンチが，図示された断面に垂直な方向に，ほぼ棒状である場合も同様であってよい。」と記載され，当該記載は本件発明１が根拠とする本件の図３ないし図５とは異なる図１についてのものであるが，本件明細書には，上記アの「第１の垂直トレンチ（２０）」と「第２の垂直トレンチ（２１）」と「第３の垂直トレンチ（２２）」と「ボディ領域（２）」と「ソース領域（３）」と「反ラッチアップ領域（４）」と「アノード領域（２ａ）」と「コレクタ領域（６）」及び「第２の電極（１１）」のすべての垂直断面を同時に観察できる「半導体素子」の「垂直断面」は，「半導体素子」において複数存在することが記載されている。 本件訂正後の請求項１の記載とこの記載とを参酌すれば，本件訂正後の請求項１の５行目の「垂直断面」と，本件訂正後の請求項１の末尾の訂正事項に係る「垂直断面」は，必ずしも同一「垂直断面」である必要はないことは明らかである。 オ　したがって，上記（１）アの主張は，本件訂正後の特許請求の範囲の記載と本件明細書の記載を正解しないものであるので，採用できない。 （３）上記（１）イの主張に対して ア　本件発明１の「垂直断面において，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間にソース領域（３）は１つだけ配置されている」という事項に関して，本件明細書には，段落【００４６】に「図示した３つのＩＧＢＴセル１１０のそれぞれは，この垂直断面において，第１の電極１０とオーミック接触しているソース領域３を１つだけ含んでいる。たとえば，第１のトレンチ２０と第２のトレンチ２１との間にソース領域３が１つだけ配置されている。」と記載されている。 イ　そうすると，本件発明１の「垂直断面において，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間にソース領域（３）は１つだけ配置されている」という事項は，本件明細書の「第１のトレンチ２０と第２のトレンチ２１との間にソース領域３が１つだけ配置されている。」という明示の記載によって裏付けられている。 ウ　したがって，請求項１に「垂直断面において，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間にソース領域（３）は１つだけ配置されている」という事項を追加する訂正は，本件明細書に記載した事項の範囲内でしたものでないとの主張は到底採用することはできない。 ６　取消理由通知において採用しなかった特許異議申立理由について 平成２８年１１月１日付けの取消理由通知において採用しなかった特許異議申立理由はない。 第４　むすび 以上のとおりであるから，取消理由通知に記載した取消理由及び特許異議申立書に記載した特許異議申立理由によっては，本件訂正後の請求項１ないし１８に係る特許を取り消すことはできない。 また，他に本件訂正後の請求項１ないし請求項１８に係る特許を取り消すべき理由を発見しない。 よって，結論のとおり決定する。