2023-015146

特願２０２０－５７１９１３「３Ｄ－ＩＣ技術を用いて製造するイベントベースビジョンセンサ」拒絶査定不服審判事件〔令和 １年 ９月１９日国際公開、ＷＯ２０１９／１７５７３３、令和 ３年 ７月 ８日国内公表、特表２０２１－５１６８７２〕について、次のとおり審決する。

結 論 本件審判の請求は、成り立たない。

理 由 第１ 手続の経緯 本願は、バーナー ラファエル、ブランドリ クリスチャン、ザノニー ミッシモを発明者とし、ソニー アドバンスト ビジュアル センシング エージーを出願人として、２０１９年（平成３１年）３月８日（２０１８年３月１４日優先権主張外国庁受理 米国）に国際出願されたものであって、その手続の経緯は以下のとおりである。 令和２年１１月 ２日 ：国際出願翻訳文提出書の提出 令和３年１１月２５日付け：拒絶理由通知書 令和４年 ２月２５日 ：意見書、手続補正書の提出 令和４年 ３月２２日付け：拒絶理由通知書 令和４年 ８月２６日 ：意見書、手続補正書の提出 令和４年１２月２６日付け：拒絶理由通知書 令和５年 ４月 ６日 ：意見書、手続補正書の提出 令和５年 ４月２８日付け：拒絶査定（原査定） 令和５年 ９月 ８日 ：審判請求書、手続補正書の提出 第２ 令和５年９月８日にされた手続補正についての補正の却下の決定 ［補正の却下の決定の結論］ 令和５年９月８日にされた手続補正（以下「本件補正」という。）を却下する。 ［理由］ １ 本件補正について（補正の内容） （１） 本件補正後の特許請求の範囲の記載 本件補正後の特許請求の範囲の請求項１の記載は、次のとおりである。（下線部は、手続補正書の記載のとおりである。） 「【請求項１】 積層された第１のダイと第２のダイを含むイベントベースビジョンセンサであって、 前記第１のダイに画素アレイの各画素のフォトダイオードが配置され、 前記第２のダイに画素アレイの各画素のイベント検出器が配置され、 前記イベントベースビジョンセンサは、 前記フォトダイオードを各イベント検出器に接続するための前記第１のダイと前記第２のダイ間の相互接続部と、 光強度に依存するフォトレセプタ信号を生成してイベント検出器に入力するフォトレセプタ回路とを具備し、 前記フォトレセプタ回路は、２つのｎ－ＦＥＴトランジスタとｐ－ＦＥＴトランジスタで構成され、 前記第１のダイに前記２つのｎ－ＦＥＴトランジスタが配置され、前記第２のダイにｐ－ＦＥＴトランジスタが配置され、前記相互接続部は、前記２つのｎ－ＦＥＴトランジスタのうち一方の前記ｎ－ＦＥＴトランジスタのゲートと他方の前記ｎ－ＦＥＴトランジスタのドレインに接続するノードと前記ｐ－ＦＥＴトランジスタのドレインと前記イベント検出器の入力に接続するノードとの間に位置する イベントベースビジョンセンサ。」 （２） 本件補正前の特許請求の範囲 本件補正前の、令和５年４月６日にされた手続補正により補正された特許請求の範囲の請求項１の記載は次のとおりである。 「【請求項１】 積層された第１のダイと第２のダイを含むイベントベースビジョンセンサであって、 前記第１のダイに画素アレイの各画素のフォトダイオードが配置され、 前記第２のダイに画素アレイの各画素のイベント検出器が配置され、 前記イベントベースビジョンセンサは、 前記フォトダイオードを各イベント検出器に接続するための前記第１のダイと前記第２のダイ間の相互接続部と、 光強度に依存するフォトレセプタ信号を生成してイベント検出器に入力するフォトレセプタ回路とを具備し、 前記フォトレセプタ回路は、２つのｎ－ＦＥＴトランジスタとｐ－ＦＥＴトランジスタで構成され、 前記第１のダイに前記２つのｎ－ＦＥＴトランジスタが配置され、前記第２のダイにｐ－ＦＥＴトランジスタが配置され、前記相互接続部は、一方の前記ｎ－ＦＥＴトランジスタのゲートと他方の前記ｎ－ＦＥＴトランジスタのドレインに接続するノードと前記ｐ－ＦＥＴトランジスタのドレインと前記イベント検出器の入力に接続するノードとの間に位置する イベントベースビジョンセンサ。」 ２ 補正の適否 本件補正は、本件補正前の請求項１に記載された発明を特定するために必要な事項である「前記フォトダイオードを各イベント検出器に接続するための前記第１のダイと前記第２のダイ間の相互接続部」がその間に位置するノードの一方である、「一方の前記ｎ－ＦＥＴトランジスタのゲートと他方の前記ｎ－ＦＥＴトランジスタのドレインに接続するノード」について、「前記２つのｎ－ＦＥＴトランジスタのうち一方の前記ｎ－ＦＥＴトランジスタのゲートと他方の前記ｎ－ＦＥＴトランジスタのドレインに接続するノード」と限定するものであって、補正前の請求項１に記載された発明と補正後の請求項１に記載される発明の産業上の利用分野及び解決しようとする課題が同一であるから、特許法第１７条の２第５項第２号の特許請求の範囲の減縮を目的とするものに該当する。 そこで、本件補正後の請求項１に記載される発明（以下「本願補正発明」という。）が同条第６項において準用する同法第１２６条第７項の規定に適合するか（特許出願の際独立して特許を受けることができるものであるか）について、以下、検討する。 （１） 本願補正発明 本願補正発明は、上記１（１）に記載したとおりのものである。 （２） 先願明細書の記載、及び先願発明 ア 先願明細書等の記載 原査定で先願１として引用された特願２０１７－２０９０４５号（以下「先の出願」という。）は、丹羽篤親を発明者、ソニーセミコンダクタソリューションズ株式会社を出願人とし、本願の優先日（平成３０年３月１４日）前の平成２９年１０月３０日の出願であって、国際出願（ＰＣＴ／ＪＰ／２０１８／０２６７５７）の優先権の主張の基礎とされる出願であり、国際公開第２０１９／０８７４７１号として国際公開され、同法第４１条第３項、及び同法第１８４条の１５第２項の規定により出願公開されたものとみなされる「先の出願」の願書に最初に添付した明細書、特許請求の範囲、及び図面（以下「先願明細書等」という。）には次の記載がある。（下線は、引用箇所を示すため当審において付加した。） （ア） 「【技術分野】 【０００１】 本技術は、固体撮像素子に関する。詳しくは、入射光の光量を閾値と比較する固体撮像素子に関する。 【背景技術】 【０００２】 従来より、垂直同期信号などの同期信号に同期して画像データ（フレーム）を撮像する同期型の固体撮像素子が撮像装置などにおいて用いられている。この一般的な同期型の固体撮像素子では、同期信号の周期（例えば、１／６０秒）ごとにしか画像データを取得することができないため、交通やロボットなどに関する分野において、より高速な処理が要求された場合に対応することが困難になる。そこで、画素アドレスごとに、その画素の光量が閾値を超えた旨をアドレスイベントとしてリアルタイムに検出するアドレスイベント検出回路を画素毎に設けた非同期型の固体撮像素子が提案されている（例えば、特許文献１参照。）。 【先行技術文献】 【特許文献】 【０００３】 【特許文献１】特表２０１６－５３３１４０号公報 【発明の概要】 【発明が解決しようとする課題】 【０００４】 上述の非同期型の固体撮像素子では、同期型の固体撮像素子よりも遥かに高速にデータを生成して出力することができる。このため、例えば、交通分野において、人や障害物を画像認識する処理を高速に実行して、安全性を向上させることができる。しかしながら、アドレスイベント検出回路は、同期型における画素回路よりも回路規模が大きく、そのような回路を画素毎に設けると、実装面積が同期型と比較して増大してしまうという問題がある。 【０００５】 本技術はこのような状況に鑑みて生み出されたものであり、アドレスイベントを検出する固体撮像素子において、実装面積を削減することを目的とする。 ・・・（中略）・・・ 【発明の効果】 【００３４】 本技術によれば、アドレスイベントを検出する固体撮像素子において、実装面積を削減するという優れた効果を奏し得る。なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。 【図面の簡単な説明】 【００３５】 【図１】本技術の第１の実施の形態における撮像装置の一構成例を示す ブロック図である。 【図２】本技術の第１の実施の形態における固体撮像素子の積層構造の 一例を示す図である。 【図３】本技術の第１の実施の形態における受光チップの平面図の一例 である。 【図４】本技術の第１の実施の形態における検出チップの平面図の一例 である。 【図５】本技術の第１の実施の形態におけるアドレスイベント検出部の 平面図の一例である。 【図６】本技術の第１の実施の形態におけるアドレスイベント検出回路 の一構成例を示すブロック図である。 【図７】本技術の第１の実施の形態における電流電圧変換回路の一構成 例を示す回路図である。 【図８】本技術の第１の実施の形態における減算器および量子化器の一 構成例を示す回路図である。 【図９】本技術の第１の実施の形態の変形例における受光チップおよび 検出チップのそれぞれに設けられる回路の一例を示す回路図である。 ・・・（中略）・・・ 【００３７】 ＜１．第１の実施の形態＞ ［撮像装置の構成例］ 図１は、本技術の第１の実施の形態における撮像装置１００の一構成例を示すブロック図である。この撮像装置１００は、撮像レンズ１１０、固体撮像素子２００、記録部１２０および制御部１３０を備える。撮像装置１００としては、産業用ロボットに搭載されるカメラや、車載カメラなどが想定される。 ・・・（中略）・・・ 【００４０】 ［固体撮像素子の構成例］ 図２は、本技術の第１の実施の形態における固体撮像素子２００の積層構造の一例を示す図である。この固体撮像素子２００は、検出チップ２０２と、その検出チップ２０２に積層された受光チップ２０１とを備える。これらのチップは、ビアなどの接続部を介して電気的に接続される。なお、ビアの他、Ｃｕ－Ｃｕ接合やバンプにより接続することもできる。なお、受光チップ２０１は、特許請求の範囲に記載の第１のチップの一例であり、検出チップ２０２は、特許請求の範囲に記載の第２のチップの一例である。 【００４１】 図３は、本技術の第１の実施の形態における受光チップ２０１の平面図の一例である。受光チップ２０１には、受光部２２０と、ビア配置部２１１、２１２および２１３とが設けられる。 【００４２】 ビア配置部２１１、２１２および２１３には、検出チップ２０２と接続されるビアが配置される。また、受光部２２０には、二次元格子状に複数のフォトダイオード２２１が配列される。フォトダイオード２２１は、入射光を光電変換して光電流を生成するものである。これらのフォトダイオード２２１のそれぞれには、行アドレスおよび列アドレスからなる画素アドレスが割り当てられ、画素として扱われる。 【００４３】 図４は、本技術の第１の実施の形態における検出チップ２０２の平面図の一例である。この検出チップ２０２には、ビア配置部２３１、２３２および２３３と、信号処理回路２４０と、行駆動回路２５１と、列駆動回路２５２と、アドレスイベント検出部２６０とが設けられる。ビア配置部２３１、２３２および２３３には、受光チップ２０１と接続されるビアが配置される。 【００４４】 アドレスイベント検出部２６０は、複数のフォトダイオード２２１のそれぞれの光電流から検出信号を生成して信号処理回路２４０に出力するものである。この検出信号は、入射光の光量が所定の閾値を超えた旨をアドレスイベントとして検出したか否かを示す１ビットの信号である。 【００４５】 行駆動回路２５１は、行アドレスを選択して、その行アドレスに対応する検出信号をアドレスイベント検出部２６０に出力させるものである。 【００４６】 列駆動回路２５２は、列アドレスを選択して、その列アドレスに対応する検出信号をアドレスイベント検出部２６０に出力させるものである。 【００４７】 信号処理回路２４０は、アドレスイベント検出部２６０からの検出信号に対して所定の信号処理を実行するものである。この信号処理回路２４０は、検出信号を画素信号として二次元格子状に配列し、画素毎に１ビットの情報を有する画像データを取得する。そして、信号処理回路２４０は、その画像データに対して画像認識処理などの信号処理を実行する。 【００４８】 図５は、本技術の第１の実施の形態におけるアドレスイベント検出部２６０の平面図の一例である。このアドレスイベント検出部２６０には、二次元格子状に複数のアドレスイベント検出回路３００が配列される。アドレスイベント検出回路３００のそれぞれには画素アドレスが割り当てられ、同一アドレスのフォトダイオード２２１と接続される。 【００４９】 アドレスイベント検出回路３００は、対応するフォトダイオード２２１からの光電流に応じた電圧信号を量子化して検出信号として出力するものである。 【００５０】 ［アドレスイベント検出回路の構成例］ 図６は、本技術の第１の実施の形態におけるアドレスイベント検出回路３００の一構成例を示すブロック図である。このアドレスイベント検出回路３００は、電流電圧変換回路３１０、バッファ３２０、減算器３３０、量子化器３４０および転送回路３５０を備える。 【００５１】 電流電圧変換回路３１０は、対応するフォトダイオード２２１からの光電流を電圧信号に変換するものである。この電流電圧変換回路３１０は、電圧信号をバッファ３２０に供給する。 【００５２】 バッファ３２０は、電流電圧変換回路３１０からの電圧信号を補正するものである。このバッファ３２０は、補正後の電圧信号を減算器３３０に出力する。 【００５３】 減算器３３０は、行駆動回路２５１からの行駆動信号に従ってバッファ３２０からの電圧信号のレベルを低下させるものである。この減算器３３０は、低下後の電圧信号を量子化器３４０に供給する。 【００５４】 量子化器３４０は、減算器３３０からの電圧信号をデジタル信号に量子化して検出信号として転送回路３５０に出力するものである。 【００５５】 転送回路３５０は、列駆動回路２５２からの列駆動信号に従って、検出信号を量子化器３４０から信号処理回路２４０に転送するものである。 【００５６】 ［電流電圧変換回路の構成例］ 図７は、本技術の第１の実施の形態における電流電圧変換回路３１０の一構成例を示す回路図である。この電流電圧変換回路３１０は、Ｎ型トランジスタ３１１および３１３とＰ型トランジスタ３１２とを備える。これらのトランジスタとして、例えば、ＭＯＳ（Metal-Oxide-Semiconductor）トランジスタが用いられる。 【００５７】 Ｎ型トランジスタ３１１のソースはフォトダイオード２２１のカソードに接続され、ドレインは電源端子に接続される。Ｐ型トランジスタ３１２およびＮ型トランジスタ３１３は、電源端子と接地端子との間において、直列に接続される。また、Ｐ型トランジスタ３１２およびＮ型トランジスタ３１３の接続点は、Ｎ型トランジスタ３１１のゲートとバッファ３２０の入力端子とに接続される。また、Ｐ型トランジスタ３１２のゲートには、所定のバイアス電圧Ｖｂｉａｓ１が印加される。 【００５８】 Ｎ型トランジスタ３１１および３１３のドレインは電源側に接続されており、このような回路はソースフォロワと呼ばれる。これらのループ状に接続された２つのソースフォロワにより、フォトダイオード２２１からの光電流は電圧信号に変換される。また、Ｐ型トランジスタ３１２は、一定の電流をＮ型トランジスタ３１３に供給する。 【００５９】 また、受光チップ２０１のグランドと検出チップ２０２のグランドとは、干渉対策のために互いに分離されている。 ・・・（中略）・・・ 【００７０】 垂直同期信号に同期して撮像を行う同期型の固体撮像素子では、画素ごとに、フォトダイオードと３個や４個のトランジスタとからなる簡易な画素回路が配置される。これに対して、非同期型の固体撮像素子２００では、図６乃至図８に例示したように、同期型の場合より複雑な、フォトダイオード２２１およびアドレスイベント検出回路３００からなる画素回路が画素毎に設けられる。したがって、仮に、フォトダイオード２２１およびアドレスイベント検出回路３００の両方を同一チップに配置すると、実装面積が同期型よりも広くなってしまう。そこで、固体撮像素子２００では、フォトダイオード２２１とアドレスイベント検出回路３００とを積層した受光チップ２０１および検出チップ２０２に分散して配置することにより、実装面積を削減している。 【００７１】 このように、本技術の第１の実施の形態では、フォトダイオード２２１を受光チップ２０１に配置し、アドレスイベント検出回路３００を検出チップ２０２に配置したため、それらを同一チップに配置する場合よりも実装面積を削減することができる。 【００７２】 ［変形例］ 上述の第１の実施の形態では、電流電圧変換回路３１０の全てを検出チップ２０２に配置していたが、画素数の増大に伴って、検出チップ２０２内の回路の回路規模が増大するおそれがある。この第１の実施の形態の変形例の固体撮像素子２００は、電流電圧変換回路３１０の一部の回路を受光チップ２０１に設けた点において第１の実施の形態と異なる。 【００７３】 図９は、本技術の第１の実施の形態の変形例における受光チップ２０１および検出チップ２０２のそれぞれに設けられる回路の一例を示す回路図である。同図に例示するように、受光チップ２０１には、フォトダイオード２２１に加えて、Ｎ型トランジスタ３１１および３１３がさらに設けられる。一方、検出チップ２０２には、Ｐ型トランジスタ３１２と、その後段の回路とが設けられる。 【００７４】 Ｎ型トランジスタ３１１および３１３を受光チップ２０１に配置することにより、それらのトランジスタの分、検出チップ２０２の回路規模を削減することができる。また、受光チップ２０１内のトランジスタをＮ型のみにすることにより、Ｎ型トランジスタおよびＰ型トランジスタを混在させる場合と比較して、トランジスタを形成する際の工程数を削減することができる。これにより、受光チップ２０１の製造コストを削減することができる。 【００７５】 このように、本技術の第１の実施の形態の変形例では、Ｎ型トランジスタ３１１および３１３を受光チップ２０１に配置したため、製造コストと検出チップ２０２の回路規模とを削減することができる。」 （イ） 「【図２】 ［図：0001417302000001.jpg］ 」 「【図６】 ［図：0001417302000002.jpg］ 」 「【図７】 ［図：0001417302000003.jpg］ 」 「【図９】 ［図：0001417302000004.jpg］ 」 イ 先願発明 （ア） 上記アによると、先願明細書等には、「アドレスイベント検出回路は、同期型における画素回路よりも回路規模が大きく、そのような回路を画素毎に設けると、実装面積が同期型と比較して増大してしまうという問題」（段落０００４）を有する、「画素アドレスごとに、その画素の光量が閾値を超えた旨をアドレスイベントとしてリアルタイムに検出するアドレスイベント検出回路を画素毎に設けた非同期型の固体撮像素子」（段落０００２）において、「実装面積を削減することを目的とする」（段落０００５）発明が記載されているといえる。 そして、先願明細書等の段落００３７～００７１及び図７には、上記固体撮像素子の第１の実施の形態が記載されており、また、先願明細書等の段落００７２～００７５及び図９には、第１の実施の形態の変形例が記載されている。 そうすると、先願明細書等には、第１の実施の形態の変形例として、「画素アドレスごとに、その画素の光量が閾値を超えた旨をアドレスイベントとしてリアルタイムに検出するアドレスイベント検出回路を画素毎に設けた非同期型の固体撮像素子」（段落０００２）が記載されているといえる。 （イ） 先願明細書等の段落００４０には、「固体撮像素子２００は、検出チップ２０２と、その検出チップ２０２に積層された受光チップ２０１とを備える。これらのチップは、ビアなどの接続部を介して電気的に接続される。」と記載されているところ、変形例の電流電圧変換回路３１０を含む回路図である図９には、受光チップ２０１と検出チップ２０２との間に接続部が示され、図９からは、接続部が、受光チップ２０１において、一方のＮ型トランジスタ３１１のゲート、及び、他方のＮ型トランジスタ３１３のドレインに接続し、検出チップ２０２において、Ｐ型トランジスタ３１２のドレイン、及びバッファ３２０の入力に接続していることが見て取れる。 （ウ） 以上を踏まえると、先願明細書等には、第１の実施の形態の変形例として、次の発明（以下「先願発明」という。）が記載されているといえる。（当審注：カッコ内は根拠となる先願明細書等の段落番号等である。） 「検出チップ２０２と、その検出チップ２０２に積層された受光チップ２０１とを備える固体撮像素子２００（段落００４０）であって、 これらのチップは、ビアなどの接続部を介して電気的に接続され（段落００４０）、 受光チップ２０１には、受光部２２０と、ビア配置部２１１、２１２および２１３とが設けられ（段落００４１）、ビア配置部２１１、２１２および２１３には、検出チップ２０２と接続されるビアが配置され、また、受光部２２０には、二次元格子状に複数のフォトダイオード２２１が配列され（段落００４２）、 検出チップ２０２には、ビア配置部２３１、２３２および２３３と、アドレスイベント検出部２６０とが設けられ、ビア配置部２３１、２３２および２３３には、受光チップ２０１と接続されるビアが配置され（段落００４３）、 アドレスイベント検出部２６０には、二次元格子状に複数のアドレスイベント検出回路３００が配列され（段落００４８）、 アドレスイベント検出回路３００は、電流電圧変換回路３１０、バッファ３２０、減算器３３０、量子化器３４０および転送回路３５０を備え（段落００５０）、 電流電圧変換回路３１０は、対応するフォトダイオード２２１からの光電流を電圧信号に変換するものであり、この電流電圧変換回路３１０は、電圧信号をバッファ３２０に供給し（段落００５１）、 電流電圧変換回路３１０は、Ｎ型トランジスタ３１１および３１３とＰ型トランジスタ３１２とを備え、これらのトランジスタとして、ＭＯＳトランジスタが用いられ（段落００５６）、 電流電圧変換回路３１０の一部の回路を受光チップ２０１に設け（段落００７２）、受光チップ２０１には、フォトダイオード２２１に加えて、Ｎ型トランジスタ３１１および３１３がさらに設けられ、一方、検出チップ２０２には、Ｐ型トランジスタ３１２と、その後段の回路とが設けられ（段落００７３）、 接続部が、受光チップ２０１において、一方のＮ型トランジスタ３１１のゲート、及び、他方のＮ型トランジスタ３１３のドレインに接続し、検出チップ２０２において、Ｐ型トランジスタ３１２のドレイン、及びバッファ３２０の入力に接続し（上記（イ））、 バッファ３２０は、電流電圧変換回路３１０からの電圧信号を補正するものである（段落００５２）、 画素アドレスごとに、その画素の光量が閾値を超えた旨をアドレスイベントとしてリアルタイムに検出するアドレスイベント検出回路を画素毎に設けた非同期型の固体撮像素子（上記（ア））。」 （３） 対比 ア（ア） イベントベースビジョンセンサについて ａ 本願明細書の段落００３４、００３５には、「イベントベースビジョンセンサ」について、「イベントベース画素アレイ（ＥＢＰＡ：Ｅｖｅｎｔ－Ｂａｓｅｄ Ｐｉｘｅｌ Ａｒｒａｙ）は、感光デバイスを有する画素のアレイ（配列）である。これらの画素は、それぞれ空間的及び／又は時間的に独立しており、受けとった光放射に応じて離散化データを生成する。 」、「イベントベースビジョンセンサ（ＥＢＶＳ：Ｅｖｅｎｔ－ｂａｓｅｄ Ｖｉｓｉｏｎ Ｓｅｎｓｏｒ）は、ＥＢＰＡから抽出及び／又は構成されたデータを出力するセンサである。」との記載がある。 ｂ 先願明細書等の段落００４２には、「フォトダイオード２２１は、入射光を光電変換して光電流を生成するものである。これらのフォトダイオード２２１のそれぞれには、行アドレスおよび列アドレスからなる画素アドレスが割り当てられ、画素として扱われる。」と記載されている。 そうすると、先願発明の「フォトダイオード２２１」は、入射光を光電変化して光電流を生成する感光デバイスであるといえ、また、行及び列からなるアレイ（配列）において画素として扱われるから、先願発明の二次元格子状に配列された「複数のフォトダイオード２２１」は、「感光デバイスを有する画素のアレイ（配列）」であるといえる。 ｃ また、先願発明は、「画素アドレスごとに、その画素の光量が閾値を超えた旨をアドレスイベントとしてリアルタイムに検出するアドレスイベント検出回路を画素毎に設けた非同期型の固体撮像素子」であって、画素アドレスごとに、すなわち画素が配列された空間的な位置とは独立に、また、非同期に、すなわち時間的に独立に、「その画素の光量が閾値を超えた旨をアドレスイベントとしてリアルタイムに検出する」ものであるから、先願発明における画素は、それぞれ空間的及び／又は時間的に独立しているといえる。 ｄ 先願発明において、アドレスイベントとしてリアルタイムに検出する「その画素の光量が閾値を超えた旨」は、受けとった光放射に応じた離散化データといえ、また、先願発明は、検出したアドレスイベントを出力するセンサといえる。 ｅ 上記ｂ～ｄを踏まえると、先願発明の「画素アドレスごとに、その画素の光量が閾値を超えた旨をアドレスイベントとしてリアルタイムに検出するアドレスイベント検出回路を画素毎に設けた非同期型の固体撮像素子」は、感光デバイスを有する画素のアレイ（配列）であって、これらの画素は、それぞれ空間的及び／又は時間的に独立しており、受けとった光放射に応じて離散化データを生成し、出力するセンサといえるから、「イベントベースビジョンセンサ」といえる。 （イ） ダイについて 本願明細書の段落００１８には、「ダイ」について、「本明細書で用いる「ダイ」という用語は、半導体ウェーハの一部を意味し、通常、チップ等の矩形の形状を有する。」と記載されているところ、先願発明の、フォトダイオード２２１が配列された受光部２２０が設けられた「受光チップ２０１」、及び、アドレスイベント検出回路３００が配列されたアドレスイベント検出部２６０が設けられた「検出チップ２０２」は、それぞれチップ状の形状を有する半導体ウェーハの一部であるといえるから、本願補正発明の「ダイ」に相当する。 （ウ） 上記（ア）及び（イ）を踏まえると、先願発明の「検出チップ２０２と、その検出チップ２０２に積層された受光チップ２０１とを備える固体撮像素子２００」は、「積層された第１のダイと第２のダイを含むイベントベースビジョンセンサ」である点で、本願補正発明と共通する。 イ 先願発明の「受光チップ２０１」は、二次元格子状に複数のフォトダイオード２２１が配列された受光部２２０が設けられているから、本願補正発明の「画素アレイの各画素のフォトダイオードが配置され」る「第１のダイ」に相当する。 ウ 先願発明の「画素アドレスごとに、その画素の光量が閾値を超えた旨をアドレスイベントとしてリアルタイムに検出するアドレスイベント検出回路」は、本願補正発明の「画素アレイの各画素のイベント検出器」に相当する。 そして、先願発明の「検出チップ２０２」は、二次元格子状に複数のアドレスイベント検出回路３００が配列されたアドレスイベント検出部２６０が設けられているから、本願補正発明の「画素アレイの各画素のイベント検出器が配置され」る「第２のダイ」に相当する。 エ 上記イ、ウを踏まえれば、先願発明の、「受光チップ２０１」と「検出チップ２０２」とを電気的に接続する「ビアなどの接続部」は、本願補正発明の「前記フォトダイオードを各イベント検出器に接続するための前記第１のダイと前記第２のダイ間の相互接続部」に相当する。 オ 先願発明の「電流電圧変換回路３１０」は、「対応するフォトダイオード２２１からの光電流を電圧信号に変換するもの」であるところ、変換された電圧信号は光強度に依存する信号といえるから、本願補正発明の「光強度に依存するフォトレセプタ信号」に相当する。 そうすると、先願発明の「電流電圧変換回路３１０」は、本願補正発明の「光強度に依存するフォトレセプタ信号を生成」する「フォトレセプタ回路」に対応する。 また、先願発明において、電流電圧変換回路３１０が備える「Ｎ型トランジスタ３１１および３１３とＰ型トランジスタ３１２」としてＭＯＳトランジスタ、すなわち、ＦＥＴトランジスタが用いられる。 そして、先願発明において、「受光チップ２０１には、フォトダイオード２２１に加えて、Ｎ型トランジスタ３１１および３１３がさらに設けられ、一方、検出チップ２０２には、Ｐ型トランジスタ３１２と、その後段の回路とが設けられる」から、先願発明の「電流電圧変換回路３１０」は、２つのＮ型ＦＥＴトランジスタとＰ型ＦＥＴトランジスタで構成され、かつ受光チップ２０１に２つのＮ型ＦＥＴトランジスタが配置され、検出チップ２０２にＰ型ＦＥＴトランジスタが配置されているといえる。 そうすると、本願補正発明と先願発明とは「前記フォトレセプタ回路は、２つのｎ－ＦＥＴトランジスタとｐ－ＦＥＴトランジスタで構成され、 前記第１のダイに前記２つのｎ－ＦＥＴトランジスタが配置され、前記第２のダイにｐ－ＦＥＴトランジスタが配置され」ている点で共通する。 カ 以上を踏まえると、本願補正発明と先願発明とは次の点で一致し、相違する。 （ア） 一致点 「積層された第１のダイと第２のダイを含むイベントベースビジョンセンサであって、 前記第１のダイに画素アレイの各画素のフォトダイオードが配置され、 前記第２のダイに画素アレイの各画素のイベント検出器が配置され、 前記イベントベースビジョンセンサは、 前記フォトダイオードを各イベント検出器に接続するための前記第１のダイと前記第２のダイ間の相互接続部と、 光強度に依存するフォトレセプタ信号を生成するフォトレセプタ回路とを具備し、 前記フォトレセプタ回路は、２つのｎ－ＦＥＴトランジスタとｐ－ＦＥＴトランジスタで構成され、 前記第１のダイに前記２つのｎ－ＦＥＴトランジスタが配置され、前記第２のダイにｐ－ＦＥＴトランジスタが配置される イベントベースビジョンセンサ。」 （イ） 相違点 本願補正発明の「相互接続部」が、「前記２つのｎ－ＦＥＴトランジスタのうち一方の前記ｎ－ＦＥＴトランジスタのゲートと他方の前記ｎ－ＦＥＴトランジスタのドレインに接続するノードと前記ｐ－ＦＥＴトランジスタのドレインと前記イベント検出器の入力に接続するノードとの間に位置」し、本願補正発明の「フォトレセプタ回路」が生成したフォトレセプタ信号を「イベント検出器に入力する」のに対し、先願発明の「接続部」が、「受光チップ２０１において、一方のＮ型トランジスタ３１１のゲート、及び、他方のＮ型トランジスタ３１３のドレインに接続し、検出チップ２０２において、Ｐ型トランジスタ３１２のドレイン、及びバッファ３２０の入力に接続」し、先願発明の「電流電圧変換回路３１０」が、光電流を変換した電圧信号を、アドレスイベント検出回路３００が備えるバッファ３２０に供給する点。 （４） 相違点について検討 ア 先願発明において、「アドレスイベント検出回路３００は、電流電圧変換回路３１０、バッファ３２０、減算器３３０、量子化器３４０および転送回路３５０を備え」るところ、対応するフォトダイオード２２１からの光電流を電圧信号に変換する「電流電圧変換回路３１０」は、減算器３３０、量子化器３４０、及び転送回路３５０において実行されるアドレスイベント検出についての前段階の処理を行う構成といえる。 そうすると、先願発明において、電流電圧変換回路３１０をアドレスイベント検出回路３００とは別の構成として、電流電圧変換回路３１０の出力を、アドレスイベント検出回路３００の入力としてバッファ３２０に入力するようにすることは、単に表現上の差異といえる。 イ 二つの回路要素を接続部に接続する場合、二つの回路要素をそれぞれ接続部に直接接続するか、二つの回路要素を、互いに接続したノードを介して接続部と接続するかは、当業者が実施に際して適宜決定し得る事項であり、また、両者が奏する効果に違いはない。 そうすると、先願発明において、受光チップ２０１において、「一方のＮ型トランジスタ３１１のゲート、及び、他方のＮ型トランジスタ３１３のドレイン」を接続したノードを接続部に接続し、また、検出チップ２０２において、「Ｐ型トランジスタ３１２のドレイン、及びバッファ３２０の入力」を接続したノードを接続部に接続すること、すなわち、相違点に係る本願補正発明の構成とすることは、具体化における転換であって、新たな効果を奏するものではない。 したがって、相違点は具体化手段における微差といえるから、本願補正発明と先願発明とは実質的に同一である。 （５） 小括 以上のとおり、本願補正発明は、先願発明と実質同一であり、しかも、本願補正発明の発明者が先願発明の発明者と同一ではなく、また本願の出願の時において、本願の出願人が先の出願の出願人と同一でもないので、特許法第２９条の２の規定により、特許出願の際独立して特許を受けることができないものである。 ３ 請求人の主張について 請求人は、審判請求書４ページ下から９行～５ページ６行（下線は審判請求書の記載のとおり。）で、「本願請求項１、２において、「相互接続部」は、「前記２つのｎ－ＦＥＴトランジスタのうち一方の前記ｎ－ＦＥＴトランジスタのゲートと他方の前記ｎ－ＦＥＴトランジスタのドレインに接続するノードと前記ｐ－ＦＥＴトランジスタのドレインと前記イベント検出器の入力に接続するノードとの間に位置する」というものです。これに対して、先願１の段落００７３および先願２の段落００８７には、「受光チップ２０１には、フォトダイオード２２１に加えて、Ｎ型トランジスタ３１１および３１３がさらに設けられる。一方、検出チップ２０２には、Ｐ型トランジスタ３１２と、その後段の回路とが設けられる。」との記載があるだけで、「前記相互接続部は、前記２つのｎ－ＦＥＴトランジスタのうち一方の前記ｎ－ＦＥＴトランジスタのゲートと他方の前記ｎ－ＦＥＴトランジスタのドレインに接続するノードと前記ｐ－ＦＥＴトランジスタのドレインと前記イベント検出器の入力に接続するノードとの間に位置する」という本願請求項１，２の構成までは先願１、２のいずれにも記載されていません。 従いまして、本願請求項１，２は、両先願１，２に記載されたものと同一ではないことは明らかです。」と主張する。 しかしながら、上記２（４）のとおり、本願補正発明と先願発明とは実質的に同一であるから、請求人の主張は採用できない。 ４ 本件補正についてのむすび したがって、本件補正は、特許法第１７条の２第６項において準用する同法第１２６条第７項の規定に違反するので、同法第１５９条第１項の規定において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。 よって、上記補正の却下の決定の結論のとおり決定する。 第３ 本願発明について １ 本願発明 令和５年９月８日にされた手続補正は、上記のとおり却下されたので、本願の請求項に係る発明は、令和５年４月６日にされた手続補正により補正された特許請求の範囲の請求項１～２に記載された事項により特定されるものであるところ、その請求項１に係る発明（以下「本願発明」という。）は、その請求項１に記載された事項により特定される、上記第２［理由］１（２）に記載のとおりのものである。 ２ 原査定の拒絶の理由 原査定の拒絶の理由は、この出願の請求項１～２に係る発明は、先願発明と同一であり、しかも、この出願の発明者がその出願前の特許出願に係る上記の発明をした者と同一ではなく、またこの出願の時において、その出願人が上記特許出願の出願人と同一でもないので、特許法第２９条の２の規定により、特許を受けることができない、というものである。 ３ 引用文献 原査定の拒絶の理由で引用された先願及び先願明細書等の記載事項は、上記第２［理由］２（２）アに記載したとおりである。 ４ 対比・判断 本願発明は、上記第２の［理由］２で検討した本願補正発明から、「前記フォトダイオードを各イベント検出器に接続するための前記第１のダイと前記第２のダイ間の相互接続部」がその間に位置するノードの一方である、「前記２つのｎ－ＦＥＴトランジスタのうち一方の前記ｎ－ＦＥＴトランジスタのゲートと他方の前記ｎ－ＦＥＴトランジスタのドレインに接続するノード」について、「前記２つのｎ－ＦＥＴトランジスタのうち」との限定事項を削除したものである。 そうすると、本願発明の発明特定事項を全て含み、さらに他の事項を付加したものに相当する本願補正発明が、上記第２［理由］２（４）のとおり、先願発明と実質同一であるのと同様に、本願発明も先願発明と実質同一である。 また、本願補正発明と同様に、本願発明の発明者は先願発明の発明者と同一ではなく、また本願の出願の時において、本願の出願人が先の出願の出願人と同一でもない。 第４ むすび 以上のとおり、本願発明は、特許法第２９条の２の規定により特許を受けることができないから、他の請求項に係る発明について検討するまでもなく、本願は拒絶されるべきものである。 よって、結論のとおり審決する。