2022-005568

特願２０１８－５１４８２７「タッチ表示パネルおよび表示装置」拒絶査定不服審判事件〔平成３０年 ７月１２日国際公開、ＷＯ２０１８／１２６６５８、令和 ２年 １月３０日国内公表、特表２０２０－５０３５７２、請求項の数（５）〕について、次のとおり審決する。

結 論 原査定を取り消す。 本願の発明は、特許すべきものとする。

理 由 第１ 手続の経緯 本願は、２０１７年（平成２９年）７月２８日（パリ条約による優先権主張外国庁受理２０１７年１月３日、中国）を国際出願日とする出願であって、その手続の経緯は以下のとおりである。 令和３年 ４月１５日付け：拒絶理由通知書 令和３年 ７月１９日 ：意見書、手続補正書の提出 令和３年１２月 ３日付け：拒絶査定 令和４年 ４月１３日 ：審判請求書の提出 第２ 原査定の概要 原査定（令和３年１２月３日付け拒絶査定）の概要は次のとおりである。 本願請求項１－５に係る発明は、以下の引用文献１－３に基づいて、その発明の属する技術の分野における通常の知識を有する者（以下、「当業者」という。）が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。 ＜引用文献等一覧＞ １．中国特許出願公開第１０５６５３０８７号明細書 ２．特開２０１４－１５７２１９号公報 ３．米国特許出願公開第２０１６／０３７８２５４号明細書 第３ 本願発明 本願請求項１－５に係る発明（以下、それぞれ「本願発明１」－「本願発明５」という。）は、令和３年７月１９日付けの手続補正で補正された特許請求の範囲の請求項１－５に記載された事項により特定される発明であり、本願発明１は以下のとおりの発明である。 「【請求項１】 表示領域に設けられた複数のタッチ信号線および複数のデータ線と、周辺領域に設けられた複数のリード端子と、を含むタッチ表示パネルであって、 前記複数のリード端子は、前記複数のデータ線とそれぞれ接続された複数の第１端子と、前記複数のタッチ信号線とそれぞれ接続された複数の第２端子と、を含み、 前記複数のリード端子は、行方向または列方向について前記第１、第２端子が、接続されているデータ線およびタッチ信号線と配列順序が一致して設置されるように、マトリックス状に配列され、 前記表示領域は、複数列の画素を含み、２列ごとの画素に１つのタッチ信号線が配設されるか、前記表示領域は、複数列の画素を含み、１列ごとの画素に１つのタッチ信号線が配設され、 前記画素は、赤色のサブ画素、緑色のサブ画素および青色のサブ画素を含み、前記タッチ信号線は、赤色のサブ画素と緑色のサブ画素との間に配設されている タッチ表示パネル。」 また、本願発明２－５は、本願発明１を減縮した発明である。 第４ 引用文献、引用発明等 １ 引用文献１について 原査定の拒絶の理由に引用された引用文献１には、図面とともに次の事項が記載されている（下線は、当審で付した。訳は当審訳。以下同じ。）。 「 ［図：0001389325000001.jpg］ 」 ［当審訳］ 「【００１８】 図１は、従来の設計に提供される表示パネルの概略図である。図１に示すように、表示パネル１０は、表示領域１１及び枠領域１２を含む。表示領域１１に、第１信号線１１１ａ及び第２信号線１１１ｂを含む複数の信号線１１１が設置される。非表示領域１２は、扇形配線１２１及び半導体チップ１２２を含む。扇形配線１２１は、第１扇形配線１２１ａ及び第２扇形配線１２１ｂを含む。半導体チップ１２２に、第１端子１２４ａ及び第２端子１２４ｂを含む複数の端子１２４が設置される。図１から明らかなように、扇形配線１２１の一端は、半導体チップ１２２上の複数の端子１２４に電気的に接続されている。他端は表示領域１１上の信号線１１１に電気的に接続されている。これにより、半導体チップ１２２は、端子１２４を介してセクタに信号を送信する。さらに、扇形配線１２１を介して表示領域の信号線１１１に伝送される。」 「 ［図：0001389325000002.jpg］ 」 ［当審訳］ 「【００１９】図２は、図１に示す表示パネル１０における半導体チップ１２２の端子１２４の分布模式図である。図２に示すように、半導体チップ１２２は第１端子１２４ａ及び第２端子１２４ｂを含み、第１端子１２４ａは半導体チップ１２２の２つの端領域に位置する一方、第２端子１２４ｂは半導体チップ１２２の中間領域に位置する。また、第１端子１２４ａの数は、第２端子１２４ｂの数より少ない。図１に示す表示パネル１０において、ここで、第１信号線１１１ｂ（当審注：「第１信号線１１１ｂ」は「第２信号線１１１ｂ」の誤記と認められる。以下同じ。）は、表示領域１１における各画素（図示されていない。）にデータ信号を提供するデータ信号線であり、第２信号線１１１ａ（当審注：「第２信号線１１１ａ」は「第１信号線１１１ａ」の誤記と認められる。）は、表示領域１１における各タッチ電極（図示されていない。）にタッチ信号を提供するタッチ信号線である。当業者であれば理解できるように、表示パネルにおけるデータ信号線の数はタッチ信号線の数よりはるかに多い。また、データ信号線は扇形配線によって半導体上に接続される。端子１２４は電気的に接続され、即ち図１に示す第１信号線１１１ｂが第１扇形配線１２１ｂ（当審注：「第１扇形配線１２１ｂ」は「第２扇形配線１２１ｂ」の誤記と認められる。）を介して半導体チップ１２２上の第２端子１２４ｂまで接続される。したがって、第１端子１２４ａの数は、第２端子１２４ｂの数よりはるかに少ない。」 「【図１】 ［図：0001389325000003.jpg］ 」 「【図２】 ［図：0001389325000004.jpg］ 」 ここで、引用文献１に記載されている事項について検討する。 ア 上記【００１８】の「表示領域１１に、第１信号線１１１ａ及び第２信号線１１１ｂを含む複数の信号線１１１が設置される。」及び「半導体チップ１２２に、第１端子１２４ａ及び第２端子１２４ｂを含む複数の端子１２４が設置される。」との記載並びに上記【図１】の記載から、「表示領域１１に、複数の第１信号線１１１ａ及び複数の第２信号線１１１ｂを含む複数の信号線１１１が設置され」ること及び「半導体チップ１２２に、複数の第１端子１２４ａ及び複数の第２端子１２４ｂを含む複数の端子１２４が設置され」ることが記載されていると認められる。 イ 上記【００１８】の「扇形配線１２１の一端は、半導体チップ１２２上の複数の端子１２４に電気的に接続されている。他端は表示領域１１上の信号線１１１に電気的に接続されている。」との記載、上記【００１９】の「第１信号線１１１ｂが第１扇形配線１２１ｂを介して半導体チップ１２２上の第２端子１２４ｂまで接続され」との記載及び上記【図１】の記載から、「複数の第１信号線１１１ａがそれぞれ複数の第１端子１２４ａまで接続され、複数の第２信号線１１１ｂがそれぞれ複数の第２端子１２４ｂまで接続されている」ことが記載されていると認められる。 したがって、引用文献１には次の発明（以下、「引用発明」という。）が記載されていると認められる。 「表示パネル１０は、表示領域１１及び非表示領域（枠領域）１２を含み、 表示領域１１に、複数の第１信号線１１１ａ及び複数の第２信号線１１１ｂを含む複数の信号線１１１が設置され、 非表示領域（枠領域）１２は、扇形配線１２１及び半導体チップ１２２を含み、 扇形配線１２１は、第１扇形配線１２１ａ及び第２扇形配線１２１ｂを含み、 半導体チップ１２２に、複数の第１端子１２４ａ及び複数の第２端子１２４ｂを含む複数の端子１２４が設置され、 扇形配線１２１の一端は、半導体チップ１２２上の複数の端子１２４に電気的に接続され、他端は表示領域１１上の信号線１１１に電気的に接続され、 第１端子１２４ａは半導体チップ１２２の２つの端領域に位置する一方、第２端子１２４ｂは半導体チップ１２２の中間領域に位置し、 第２信号線１１１ｂは、表示領域１１における各画素にデータ信号を提供するデータ信号線であり、 第１信号線１１１ａは、表示領域１１における各タッチ電極にタッチ信号を提供するタッチ信号線であり、 複数の第１信号線１１１ａがそれぞれ複数の第１端子１２４ａまで接続され、複数の第２信号線１１１ｂがそれぞれ複数の第２端子１２４ｂまで接続されている 表示パネル１０。」 ２ 引用文献２について 原査定の拒絶の理由に引用された引用文献２には、図面とともに次の事項が記載されている。 「【００４８】 《実施の形態１》 図１には表示パネルに実装されるドライバＩＣの外部接続端子配列の第１の実施形態が例示される。ドライバＩＣ１ａは表示パネルなどの被駆動回路の駆動に用いる半導体チップであり、ベアチップ若しくはフリップチップとも称される。特に制限されないが、ドライバＩＣ１ａはＣＭＯＳ集積回路製造技術などの半導体集積回路製造技術によって単結晶シリコンに代表される半導体基板などの基板上に所要の回路が形成されて成る。 【００４９】 ドライバＩＣ１ａは平面視で矩形を呈し、矩形の平行な一対の第１の縁辺２と第２の縁辺３の夫々の縁辺寄りに外部接続端子４、５の列が形成されている。第１の縁辺２寄りには第１の外部接続端子４が配列され、第２の縁辺寄りには第２の外部接続端子５が配置される。外部接続端子４は、特に制限されないが、２列で千鳥状に配置されている。特に制限されないが、外部接続端子４は外部接続端子５に比べて配置密度が高くされる。外部接続端子４、５は、特に制限されないが、半導体基板の上の最上層の配線層の配線の一部が表面保護層から外部に露出された電極パッドに、金バンプが形成されて成る。」 「【００５４】 図５にはＴＦＴアレイ基板２２におけるドライバＩＣ１ａの実装形態が例示される。３０は前記ＴＦＴアレイ基板上２２のドライバＩＣの実装領域２４で前記ドライバＩＣ１ａのＣＯＧ実装位置に引き出された駆動側実装配線、４０は同じくホスト側実装配線である。駆動側実装配線３０には例えばＴＦＴのゲート線及びソース線を含み、液晶表示パネル２１の解像度などに応じてその本数が決まり、高解像度化によりその本数は増大の一途をたどる。ＴＦＴアレイ基板２２の幅に対してドライバＩＣ１ａの長変寸法は格段に小さいために、駆動側実装配線３０は途中で屈曲されて中央部に集められて配線ピッチが縮小されている。駆動側実装配線３０ほどではないがホスト側実装配線４０についても同様に途中で屈曲されて中央部に集められて配線ピッチが縮小されている。ホスト側実装配線４０はその一部が図示されたＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔｓ）配線５０に接続され、このＦＰＣ配線５０を介して図示を省略するホスト（ホスト装置）にインタフェースされる。 【００５５】 千鳥状に配置された第１の外部接続端子４は対応する駆動側実装配線３０に接続される。第２の外部接続端子５は対応するホスト側実装配線４０に接続される。ドライバＩＣ１ａは実装配線３０，４０の上から対応する端子４，５を接続するようにして実装される。例えば実装配線３０，４０はＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）パターンによる透明電極で形成され、ドライバＩＣ１の端子４，５を構成する金バンプとの間にＡＦＣ（Ａｎｉｓｏｔｒｏｐｙ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）を介在させ、ドライバＩＣ１ａを上から加圧することにより、ＡＦＣの導電ビーズを潰して所要の電気的な導通が採られ、且つ、ＡＦＣのバインダでドライバＩＣ１ａが実装領域２４に固定される。」 「【図１】 ［図：0001389325000005.jpg］ 」 「【図５】 ［図：0001389325000006.jpg］ 」 ３ 引用文献３について 原査定の拒絶の理由に引用された引用文献３には、図面とともに次の事項が記載されている。 「[0004] An in-cell touch panel according to at least one embodiment of the present disclosure comprises an array substrate provided with a plurality of sub-pixels, and a plurality of gate lines and a plurality of data lines that are disposed on the array substrate, intersected with each other and insulated from each other, a plurality of self capacitive electrodes which are disposed in a same layer and independent of each other, and a plurality of touch lines connecting the self capacitive electrodes to a touch detection chip. The plurality of gate lines and the plurality of data lines are intersected with each other to define the plurality of sub-pixels; each of the sub-pixels is configured with a long side and a short side; and the touch lines are disposed along the direction of short sides of the sub-pixels.」 ［当審訳］ 「【０００４】 本発明の少なくとも一つの実施例では、複数のサブ画素を備えたアレイ基板と、前記アレイ基板上に設けられ、互いに交差して絶縁する複数のゲート線とデータ線と、同じ層に設置され、互いに独立する複数の自己容量電極と、各前記自己容量電極をそれぞれタッチ検出チップに接続した複数のタッチ線とを有するインセルタッチパネルを提供する。前記複数のゲート線と前記複数のデータ線が互いに交差して前記複数のサブ画素を画定し、各サブ画素は、長辺と短辺を有し、前記タッチ線は、前記サブ画素の短手方向に沿って延びるように設けられる。」 「[0033] FIG. 1 is a top structure schematic view of an in-cell touch panel, and shows the schematic of the self capacitive touch solution. A single node is designed as a square electrode (self capacitive electrode 03) of about 5 mm*5 mm. Then the electrode is connected to the touch detection chip 04 through a conductive line; the driving signal Tx is applied to the electrode by the touch detection chip 04, and the electrode can receive the feedback signal. In the working process, for example, the finger for operation is directly coupled, so that the change of the touch value is large. A common self capacitive double data lines solution is shown in the FIG. 1. An extra data line is added for each of the pixels to act as a touch line, and is connected with a self capacitive electrode 03 through a via hole. The touch lines 05 and the data lines 01 are of metal structures in a same layer. Each of the pixels here, for example, comprises three sub-pixels (for example, RGB sub-pixels). A pixel electrode 09 is disposed in each of the sub-pixels correspondingly. [0034] The specific examples of the in-cell touch panel and the display device according to the embodiments of the present disclosure will be described in detail in connection with the figures related to the embodiments of the disclosure. The thickness of the layers and the shapes of the layers in the figures do not reflect the real scale, and the purpose is to only schematically illustrate the content of the present disclosure. [0035] An in-cell touch panel according to at least one embodiment of the present disclosure is shown in FIG. 2a and FIG. 2b. It comprises an array substrate provided with a plurality of sub-pixels 11, and a plurality of gate lines 10 disposed on the array substrate and a plurality of data lines 01 disposed on the array substrate which are intersected with each other and are insulated from each other, a plurality of self capacitive electrodes 03 which are disposed in a same layer and independent of each other, and a plurality of touch lines 05 connecting self capacitive electrodes 03 to the touch detection chip 04 respectively. The plurality of gate lines 10 and the plurality of data lines 01 are intersected with each other to define the plurality of sub-pixels 11; and each of the sub-pixels 11 comprises a pixel electrode 09 and a switching element (for example, a thin film transistor (TFT)). Each of the sub-pixels 11 is configured with a long side and a short side. For example, the length L of a gate line defining a sub-pixel is greater than the length W of the data line defining the sub-pixel. The touch lines 05 are disposed along the direction of the short sides of the sub-pixels. In the example as shown in FIG. 2, the direction of the long sides of the sub-pixels is horizontal, and the direction of the short sides of the sub-pixels is vertical. The touch lines 05 and the data lines 01 are disposed in parallel.」 ［当審訳］ 「【００３３】 図１はインセルタッチパネルの上面視における構造を示す模式図であり、自己容量タッチソリューションの回路図を示す。一般的に単一ノードが約５ｍｍ＊５ｍｍ前後の方形電極（自己容量電極０３）に設計され、この電極が一本の導線によってタッチ検出チップ０４に接続され、この電極にタッチ検出チップ０４によって駆動信号Ｔｘが印加される。また、この電極は自身でフィードバック信号を受けることができる。動作中に、例えば操作のための指は直接結合されるため、指によるタッチの変化量が比較的に大きい。図１は通常の自己容量ダブルデータ線の設計ソリューションを示している。タッチ線の役割を果たした余分の一本のデータ線（Ｄａｔａ ｌｉｎｅ）が各画素に加えられ、ビアホールを介して自己容量電極０３に接続される。タッチ線０５とデータ線０１は同じ層の金属構造である。ここで、各画素は例えば三つのサブ画素（例えば、ＲＧＢサブ画素）を含む。各サブ画素の中に一つの画素電極０９が設けられる。 【００３４】 以下は図面に参照し、本発明の実施例におけるインセルタッチパネル及びディスプレイ装置の実施形態に対して詳しく説明する。図面中の各膜層の厚さと形状が実際のものではなく、模式的に本発明の内容を説明するためのものである。 【００３５】 本発明の少なくとも一つの実施例に係るインセルタッチパネルでは、図２ａまたは図２ｂに示すように、複数のサブ画素１１を備えたアレイ基板と、前記アレイ基板上に設けられて互いに交差して絶縁する複数のゲート線１０とデータ線０１と、同じ層に設置されて互いに独立する複数の自己容量電極０３と、データ線０１に平行して各自己容量電極０３をそれぞれにタッチ検出チップ０４に接続した複数のタッチ線０５とが含まれる。複数のゲート線１０と複数のデータ線０１が互いに交差して複数のサブ画素１１を画定し、各サブ画素１１は、画素電極０９とスイッチング素子（例えば、薄膜トランジスタ（ＴＦＴ））を含む。各サブ画素１１は、長辺と短辺を有する。ここで、例えば、サブ画素１１を画成するゲート線の長さＬをこのサブ画素を画成するデータ線の長さＷより長くする。タッチ線０５がサブ画素の短手方向に沿って延びるように設置される。図２に示される例では、サブ画素１１の長辺方向が水平方向であり、短手方向が垂直方向であり、タッチ線０５とデータ線０１が平行に設置されている。」 「[0040] For example, a plurality of touch lines 05 are disposed on the array substrate in a period of one pixel, or a plurality of touch lines 05 also can be disposed on the array substrate in a period of a plurality of pixels. That is, the touch lines are disposed every other pixel, or the touch lines are disposed every plurality of pixels.」 ［当審訳］ 「【００４０】 例えば、複数のタッチ線０５は、一つの画素が一つの周期とされるようにアレイ基板上に設けられてもよく、複数の画素が一つの周期とされるように設けられてもよい。すなわち、一つの画素おきに一本のタッチ線が設置され、或は、複数の画素おきに一本のタッチ線が設置される。」 「[0045] For example, the touch lines 05 and the data lines 01 are disposed on a same layer and are insulated from each other, and they are routed in a same direction; in the structure, the touch lines 05 and the data lines 01 can be obtained by the patterning of a same conductive layer (metal layer). In this way, the joints between the touch lines 05 and the touch detection chip 04 do not occupy the two side frames, which is favorable to the narrow bezel design of a touch panel.」 ［当審訳］ 「【００４５】 例えば、タッチ線０５とデータ線０１が同じ層に設置され、互いに絶縁し、配線方向が同じである。この構造において、タッチ線０５とデータ線０１は、同一の導電層（金属層）のパターンより得られる。このようにすれば、タッチ線０５とタッチ検出チップ０４の接続部が両側のべゼルを占めないようにすることができ、狭いベゼル設計のタッチパネルの実現に有利である。」 「【図１】 ［図：0001389325000007.jpg］ 」 「【図２ａ】 ［図：0001389325000008.jpg］ 」 したがって、引用文献３には、「各画素はＲＧＢサブ画素を含み、複数のデータ線と複数のタッチ線とが含まれ、一つの画素おきに一本のタッチ線が設置され、或は、複数の画素おきに一本のタッチ線が設置され、タッチ線とデータ線が同じ層に設置され、互いに絶縁し、配線方向が同じである、インセルタッチパネル」という技術的事項が記載されていると認められる。 第５ 対比・判断 １ 本願発明１について （１）対比 本願発明１と引用発明とを対比すると、次のことがいえる。 ア 引用発明の「表示領域１１」は、本願発明１の「表示領域」に相当する。 イ 引用発明の「非表示領域（枠領域）１２」は、上記第４の１の【図１】によると、「表示領域１１」の周辺の領域であるといえるから、本願発明１の「周辺領域」に相当するといえる。 ウ 引用発明において、「第２信号線１１１ｂは、表示領域１１における各画素にデータ信号を提供するデータ信号線であり、第１信号線１１１ａは、表示領域１１における各タッチ電極にタッチ信号を提供するタッチ信号線である」ことから、引用発明の「第１信号線１１１ａ」及び「第２信号線１１１ｂ」は、本願発明１の「タッチ信号線」及び「データ線」に相当する。 エ 引用発明において、「表示領域１１に、複数の第１信号線１１１ａ及び複数の第２信号線１１１ｂを含む複数の信号線１１１が設置され」ていることから、表示領域１１に、複数の第１信号線１１１ａ及び複数の第２信号線１１１ｂが設置されているといえる。 オ 引用発明において、「扇形配線１２１の一端は、半導体チップ１２２上の複数の端子１２４に電気的に接続され、他端は表示領域１１上の信号線１１１に電気的に接続され」ていることから、引用発明の「端子１２４」は、本願発明１の「リード端子」に相当する。 カ 引用発明において、「非表示領域（枠領域）１２は、扇形配線１２１及び半導体チップ１２２を含み」、「半導体チップ１２２に、複数の第１端子１２４ａ及び複数の第２端子１２４ｂを含む複数の端子１２４が設置され」ていることから、非表示領域（枠領域）１２に、複数の端子１２４が設置されているといえる。 キ 引用発明の「表示パネル１０」は、「タッチ電極」を有しているから、本願発明１の「タッチ表示パネル」に相当する。 ク 引用発明において、「表示パネル１０は、表示領域１１及び非表示領域（枠領域）１２を含」んでおり、上記ア－キも踏まえると、本願発明１と引用発明は、「表示領域に設けられた複数のタッチ信号線および複数のデータ線と、周辺領域に設けられた複数のリード端子と、を含むタッチ表示パネル」である点で一致する。 ケ 上記ウのとおり、引用発明の「第１信号線１１１ａ」及び「第２信号線１１１ｂ」は、本願発明１の「タッチ信号線」及び「データ線」に相当し、また、上記オのとおり、引用発明の「端子１２４」は、本願発明１の「リード端子」に相当するから、引用発明の「第１端子１２４ａ」及び「第２端子１２４ｂ」は、本願発明１の「第２端子」及び「第１端子」に相当する。そうすると、本願発明１と引用発明は、「前記複数のリード端子は、前記複数のデータ線とそれぞれ接続された複数の第１端子と、前記複数のタッチ信号線とそれぞれ接続された複数の第２端子と、を含」む点で一致する。 したがって、本願発明１と引用発明との間には、次の一致点、相違点があるといえる。 （一致点） 「表示領域に設けられた複数のタッチ信号線および複数のデータ線と、周辺領域に設けられた複数のリード端子と、を含むタッチ表示パネルであって、 前記複数のリード端子は、前記複数のデータ線とそれぞれ接続された複数の第１端子と、前記複数のタッチ信号線とそれぞれ接続された複数の第２端子と、を含む タッチ表示パネル。」 （相違点１） 本願発明１では「前記複数のリード端子は、行方向または列方向について前記第１、第２端子が、接続されているデータ線およびタッチ信号線と配列順序が一致して設置されるように、マトリックス状に配列され」るのに対し、引用発明では、「第１端子１２４ａは半導体チップ１２２の２つの端領域に位置する一方、第２端子１２４ｂは半導体チップ１２２の中間領域に位置し」ている点。 （相違点２） 本願発明１では「前記表示領域は、複数列の画素を含み、２列ごとの画素に１つのタッチ信号線が配設されるか、前記表示領域は、複数列の画素を含み、１列ごとの画素に１つのタッチ信号線が配設され」るのに対し、引用発明では、第１信号線１１１ａと画素との位置関係について特定されていない点。 （相違点３） 本願発明１では「前記画素は、赤色のサブ画素、緑色のサブ画素および青色のサブ画素を含み、前記タッチ信号線は、赤色のサブ画素と緑色のサブ画素との間に配設されている」のに対し、引用発明では、第１信号線１１１ａとサブ画素との位置関係について特定されていない点。 （２）相違点についての判断 事案に鑑みて、相違点３について先に検討する。 引用文献２には、タッチ信号線とサブ画素との位置関係について記載も示唆もない。 また、上記第４の３に記載のとおり、引用文献３には、「各画素はＲＧＢサブ画素を含み、複数のデータ線と複数のタッチ線とが含まれ、一つの画素おきに一本のタッチ線が設置され、或は、複数の画素おきに一本のタッチ線が設置され、タッチ線とデータ線が同じ層に設置され、互いに絶縁し、配線方向が同じである、インセルタッチパネル」という技術的事項が記載されている。しかしながら、引用文献３には、相違点３に係る本願発明１の「前記画素は、赤色のサブ画素、緑色のサブ画素および青色のサブ画素を含み、前記タッチ信号線は、赤色のサブ画素と緑色のサブ画素との間に配設されている」構成が記載されているとはいえず、このような構成を示唆する記載もない。 よって、相違点３に係る本願発明１の構成は、引用文献２－３に記載されたものではなく、周知技術であるともいえないから、当業者といえども、引用発明及び引用文献２－３に記載された技術的事項から、相違点３に係る本願発明１の構成を容易に想到することはできない。 したがって、上記相違点１－２について判断するまでもなく、本願発明１は、当業者であっても、引用発明及び引用文献２－３に記載された技術的事項に基づいて容易に発明できたものとはいえない。 ２ 本願発明２－５について 本願発明２－５も、本願発明１と同一の構成を備えるものであるから、本願発明１と同じ理由により、当業者であっても、引用発明及び引用文献２－３に記載された技術的事項に基づいて容易に発明できたものとはいえない。 第６ むすび 以上のとおり、本願発明１－５は、当業者が引用発明及び引用文献２－３に記載された技術的事項に基づいて容易に発明をすることができたものではない。 したがって、原査定の理由によっては、本願を拒絶することはできない。 また、他に本願を拒絶すべき理由を発見しない。 よって、結論のとおり審決する。