2021-005924

特願２０１８－ ９８７７４「プラズマ加工方法及びこの方法を用いて製造された基板」拒絶査定不服審判事件〔平成３０年 ８月３０日出願公開、特開２０１８－１３７４８３〕について、次のとおり審決する。

結 論 本件審判の請求は、成り立たない。

理 由 第１ 手続の経緯 本願は，平成２９年２月２０日に出願した特願２０１７－２８７６３号の一部を平成３０年５月２３日に新たな特許出願としたものであって，その手続の経緯は以下のとおりである。 令和元年１０月３１日 ：上申書，手続補正書の提出 令和２年８月２６日付け ：拒絶理由通知書 令和２年１０月２２日 ：意見書，手続補正書の提出 令和３年２月４日付け ：拒絶査定 令和３年５月１０日 ：審判請求書，手続補正書の提出 第２ 令和３年５月１０日にされた手続補正についての補正却下の決定 ［補正却下の決定の結論］ 令和３年５月１０日に提出された手続補正書による補正（以下「本件補正」という。）を却下する。 ［理由］ １．本件補正の内容 ア 本件補正は，本件補正前の請求項１～１４を本件補正後の請求項１～１０とする補正を含むものであって，本件補正前の請求項１及び本件補正後の請求項１は次のとおりである。（下線は補正箇所を示す。） （ア）本件補正前の請求項１ 「【請求項１】 処理チャンバ内の基台上に載置された基板に設定されている加工領域をプラズマエッチングによって除去し，該基板よりも小さい基板を切り出すプラズマ加工方法であって， 前記基板の表面に，前記加工領域に対応した開口部を有する表面側マスクを形成する表面側マスク形成工程と， 前記基板を前記基台上に載置して，前記表面側マスクの開口部を通して前記基板を等方的にエッチングする表面側エッチング工程と， 前記表面側エッチング工程を実施した後，前記基板の裏面に貫通するまで，前記表面側マスクの開口部を通して前記基板を異方的にエッチングする貫通工程とを行い， 前記貫通工程において，基板を異方的にエッチングする方法は，エッチングガスを用いたエッチング処理と保護膜形成ガスを用いた保護膜形成処理とを交互に行って基板をエッチングする方法，又は，前記エッチングガス及び保護膜形成ガスを同時に用い，基板に印加するバイアス電力を徐々に大きくして基板をエッチングする方法であることを特徴とするプラズマ加工方法。」 （イ）本件補正後の請求項１ 「【請求項１】 処理チャンバ内の基台上に載置された，半導体素子が形成された基板から，各半導体素子に対応して設定された加工領域をプラズマエッチングによって除去し，該基板よりも小さい，前記各半導体素子に対応した基板を切り出すプラズマ加工方法であって， 前記基板の表面に，前記加工領域に対応した開口部を有し，レジストのみからなる表面側マスクを形成する表面側マスク形成工程と， 前記基板を前記基台上に載置して，前記表面側マスクの開口部を通して前記基板を等方的にエッチングする表面側エッチング工程と， 前記表面側エッチング工程を実施した後，前記基板の裏面に貫通するまで，前記表面側マスクの開口部を通して前記基板を異方的にエッチングする貫通工程とを行い， 前記貫通工程において，基板を異方的にエッチングする方法は，エッチングガスを用いたエッチング処理と保護膜形成ガスを用いた保護膜形成処理とを交互に行って基板をエッチングする方法，又は，前記エッチングガス及び保護膜形成ガスを同時に用い，基板に印加するバイアス電力を徐々に大きくして基板をエッチングする方法であることを特徴とするプラズマ加工方法。」 イ そして，請求項１に対する本件補正は以下の補正事項をその内容とするものである。 （補正事項１）本件補正前の請求項１の「基板に設定されている加工領域」を，本件補正後の請求項１の「半導体素子が形成された基板から，各半導体素子に対応して設定された加工領域」に補正すること。 （補正事項２）本件補正前の請求項１の「該基板よりも小さい基板」を，本件補正後の請求項１の「該基板よりも小さい，前記各半導体素子に対応した基板」に補正すること。 （補正事項３）本件補正前の請求項１の「前記加工領域に対応した開口部を有する表面側マスク」を，本件補正後の請求項１の「前記加工領域に対応した開口部を有し，レジストのみからなる表面側マスク」に補正すること。 ２．新規事項追加の有無及び補正目的の適否について 上記補正事項１～３について，新規事項追加の有無及び補正目的の適否を検討する。 ア 補正事項１は，補正前の請求項１の「基板」が「半導体素子が形成された基板」であり，補正前の請求項１の「加工領域」が「各半導体素子に対応して設定された」領域であることを限定するものであるから，特許請求の範囲の限定的減縮を目的とする補正に該当する。また，補正事項１は，本願の願書に最初に添付した明細書，特許請求の範囲及び図面（以下「当初明細書等」という。）の段落０１０３の記載に基づくものである。 イ 補正事項２は，補正前の請求項１の「該基板よりも小さい基板」が，「前記各半導体素子に対応した基板」であることを限定するものであるから，特許請求の範囲の限定的減縮を目的とする補正に該当する。また，補正事項２は，当初明細書等の段落０１０３の記載に基づくものである。 ウ 補正事項３は，補正前の請求項１の「表面側マスク」が「レジストのみからなる」ことを限定するものであるから，特許請求の範囲の限定的減縮を目的とする補正に該当する。また，補正事項３は，当初明細書等の段落００６３の記載に基づくものである。 以上ア～ウのとおり，上記補正事項１～３は，特許法１７条の２第３項の規定に適合し，同法１７条の２第５項２号に掲げる事項を目的とするものに該当する。 ３．独立特許要件について 上記２．のとおり，請求項１に対する本件補正は特許法１７条の２第５項２号に掲げる特許請求の範囲の減縮を目的とする補正を含んでいる。そこで，本件補正後の特許請求の範囲の請求項１に記載されている事項により特定される発明が，特許出願の際独立して特許を受けることができるものであるか否かについて，以下でさらに検討する。 ３．１ 本件補正後の請求項１に係る発明 本件補正後の請求項１に係る発明（以下「補正発明１」という。）は，本件補正により補正された特許請求の範囲の請求項１（上記１．ア（イ））に記載されたとおりのものである。 ３．２ 引用例の記載 （１）引用例１の記載事項と引用発明１ ア 原査定の拒絶の理由に引用された，本願の原出願の出願前に頒布された刊行物である，特開２０１５－１３３４５９号公報（以下「引用例１」という。）には，次の記載がある。（下線は当審で付加。以下同じ。） 「【０００１】 本発明は，ウェーハを複数のチップへと分割する分割方法に関する。」 「【００１５】 添付図面を参照して，本発明の実施の形態について説明する。本実施の形態のウェーハの分割方法は，保護部材配設ステップ（図１），レジスト膜被覆ステップ（図２），Ｖ溝形成ステップ（図４（Ａ）），細溝形成ステップ（図４（Ｂ）），保護膜形成ステップ，逆Ｖ溝形成ステップ（図４（Ｃ））を含む。」 「【００１８】 図１は，本実施の形態に係る保護部材配設ステップを模式的に示す斜視図である。図１に示すように，分割対象のウェーハ１１は，例えば，円盤状の半導体ウェーハであり，表面１１ａは，中央のデバイス領域１３と，デバイス領域１３を囲む外周余剰領域１５とに分けられる。 【００１９】 デバイス領域１３は，格子状に配列された複数の分割予定ライン（ストリート）１７でさらに複数の領域に区画されており，各領域にはＩＣ等のデバイス１９が形成されている。被加工物１１の外周１１ｃは面取り加工されており，断面形状は円弧状である。 【００２０】 本実施の形態のウェーハの分割方法では，まず，上述したウェーハ１１の裏面１１ｂ側に保護部材を配設する保護部材配設ステップを実施する。図１に示すように，保護部材２１は，ウェーハ１１と略同形に形成されており，平坦な表面２１ａ及び裏面２１ｂを有している。この保護部材２１としては，例えば，後述するプラズマエッチングに耐性のある半導体ウェーハ，ガラス基板，金属基板，樹脂基板，粘着テープ等を用いることができる。 【００２１】 保護部材配設ステップでは，ウェーハ１１の裏面１１ｂ側を，保護部材２１の表面２１ａ側に対面させて，ウェーハ１１と保護部材２１とを重ね合せる。この時，ウェーハ１１の裏面１１ｂ側と保護部材２１の表面２１ａ側との間には，粘着力のある接着剤等を介在させておく。これにより，保護部材２１は，接着剤等を介してウェーハ１１の裏面１１ｂ側に固定される。 【００２２】 保護部材配設ステップの後には，ウェーハ１１の表面１１ａ側において分割予定ライン１７を除く全部又は一部の領域にレジスト膜を形成するレジスト膜被覆ステップを実施する。なお，本実施の形態では，分割予定ライン１７を除く全部の領域にレジスト膜を形成するが，分割予定ライン１７を除く一部の領域（例えば，デバイス１９のみ）にレジスト膜を形成しても良い。 【００２３】 図２は，レジスト膜被覆ステップを模式的に示す斜視図である。レジスト膜被覆ステップでは，まず，ウェーハ１１の表面１１ａ側に，図２に示すようなマスク３１を載置する。マスク３１は，ウェーハ１１のデバイス１９等に対応する複数の開口３３を有している。複数の開口３３は，マスク３１を表面３１ａ側から裏面３１ｂ側まで貫通するように形成されている。 【００２４】 このマスク３１は，ウェーハ１１と同等の材質で形成されることが好ましい。例えば，ウェーハ１１がシリコンウェーハの場合，マスク３１もシリコンで形成する。このように，ウェーハ１１の材質とマスク３１の材質とを合わせることで，各種処理に起因するマスク３１のずれ等を抑制して，良好なレジスト膜を形成できる。 【００２５】 上述したマスク３１は，裏面３１ｂ側をウェーハ１１の表面１１ａ側に対面させて，ウェーハ１１に重ねられる。この時，マスク３１の開口３３がウェーハ１１のデバイス１９と重なるように，マスク３１とウェーハ１１との位置を合せておく。その結果，後のステップにおいてエッチングされるべき分割予定ライン１７がマスク３１で覆われ，デバイス１９は露出する。 【００２６】 ウェーハ１１の表面１１ａ側にマスク３１を載置した後には，ウェーハ１１のデバイス１９を覆うレジスト膜を形成する。具体的には，例えば，塗布装置（不図示）のノズルからマスク３１の開口３３に向けて，後述するプラズマエッチングに耐性のある樹脂等を含むレジスト材を滴下する。 【００２７】 その後，乾燥処理・加熱処理等でレジスト材を硬化させ，ウェーハ１１の表面１１ａ側からマスク３１を除去する。加熱温度・処理時間等の条件は，レジスト材の種類等に応じて設定される。以上により，分割予定ライン１７を除く領域を覆うレジスト膜４３を形成できる。なお，マスク３１の開口３３にフッ素樹脂等をコーティングして，レジスト膜４３の離型性を高めておいても良い。 【００２８】 レジスト膜被覆ステップの後には，ウェーハ１１を表面１１ａ側からプラズマエッチングして，断面形状がＶ字状のＶ溝を分割予定ライン１７に沿って形成するＶ溝形成ステップを実施する。図３は，本実施の形態で使用されるプラズマエッチング装置の構成例を模式的に示す縦断面模式図である。」 「【００４２】 Ｖ溝形成ステップでは，まず，開閉機構１６でゲート１４を下降させる。そして，開口１２を通じてウェーハ１１を真空チャンバ１０の処理空間８に搬入し，下部電極２８のテーブル４２に載置する。このＶ溝形成ステップでは，表面１１ａ側を上方に位置付けるようにウェーハ１１をテーブル４２上に載置する。なお，ウェーハ１１の搬入時には，昇降機構６６で上部電極３０を上昇させておく。 【００４３】 次に，吸引源４６の負圧を作用させて，ウェーハ１１をテーブル４２上に固定する。また，開閉機構１６でゲート１４を上昇させて，処理空間８を密閉する。さらに，上部電極３０と下部電極２８とがプラズマエッチングに適した所定の位置関係となるように，昇降機構６６で上部電極３０を下降させる。その後，排気機構２６を作動させて，処理空間８を真空（低圧）とする。 【００４４】 この状態で，エッチング用のガスを所定の流量で供給しつつ，下部電極２８及び上部電極３０に所定の高周波電力を供給すると，下部電極２８及び上部電極３０との間にラジカルやイオンを含むプラズマが発生し，ウェーハ１１の表面１１ａ側がエッチング（プラズマエッチング）される。 【００４５】 図４（Ａ）は，Ｖ溝形成ステップを模式的に示す断面図である。本実施の形態のＶ溝形成ステップでは，ＳＦ６供給源７６からＳＦ６を所定の流量（例えば，１ｌ／ｍｉｎ）で供給しつつ，下部電極２８及び上部電極３０に所定の高周波電力（例えば，下部電極２８に０Ｗ，上部電極３０に２６００Ｗ）を付与する。この時，処理空間８の圧力は，一定（例えば，１８０ｍＴｏｒｒ）に保たれるようにする。 【００４６】 これにより，ＳＦ６を原料とするラジカルやイオン等のプラズマ５１を発生させて，レジスト膜４３に覆われていない表面１１ａ側の領域を等方的にエッチングできる（等方性エッチング）。なお，エッチングの処理時間は任意だが，例えば，ウェーハ１１の厚みが５０μｍ～１００μｍであれば，４５秒程度にすると良い。 【００４７】 本実施の形態のウェーハ１１には，表面１１ａ側の分割予定ライン１７を除く領域にレジスト膜４３が形成されており，少なくとも分割予定ライン１７は露出している。そのため，上述したプラズマエッチングで，分割予定ライン１７に沿う断面形状が略Ｖ字状のＶ溝５３が形成される。 【００４８】 なお，本実施の形態において，ウェーハ１１の表面１１ａ（裏面１１ｂ）の面方位は（１００）であることが好ましい。この場合，Ｖ溝５３の側壁とウェーハ１１の表面１１ａとのなす角度が面取りの形状に適した５５°前後となるので，分割によって形成されるチップの抗折強度を十分に高め，また，チップ同士の衝突等による欠け等の破損の発生を抑制できる。 【００４９】 Ｖ溝形成ステップの後には，ウェーハ１１を表面１１ａ側からプラズマエッチングして，Ｖ溝５３の溝底からウェーハ１１の裏面１１ｂ近傍に至る細溝を形成する細溝形成ステップを実施する。図４（Ｂ）は，細溝形成ステップを模式的に示す断面図である。 【００５０】 この細溝形成ステップでは，保護膜５５の形成，底部に形成された保護膜５５の除去，底部のエッチング，の３つの工程を繰り返し行い，図４（Ｂ）に示すように，Ｖ溝５３の幅（最大幅）より狭い細溝５７を形成する。 【００５１】 保護膜５５の形成工程では，Ｃ４Ｆ８供給源７８からＣ４Ｆ８を所定の流量（例えば，０．７ｌ／ｍｉｎ）で供給しつつ，下部電極２８及び上部電極３０に所定の高周波電力（例えば，下部電極２８に５０Ｗ，上部電極３０に２６００Ｗ）を付与する。この時，処理空間８の圧力は，一定（例えば，６０ｍＴｏｒｒ）に保たれるようにする。 【００５２】 これにより，Ｖ溝５３（又は細溝５７）に，テフロン（登録商標）に代表されるフッ素系の材料を堆積させて保護膜５５を形成できる。このフッ素系の材料でなる保護膜５５は，ＳＦ６等を用いるプラズマエッチングに対してある程度の耐性を備えている。なお，堆積時間は任意だが，保護膜５５を厚くし過ぎると，底部の保護膜５５を短時間に除去するのが難しくなる。よって，堆積時間は，例えば，２．０秒程度にすると良い。 【００５３】 底部に形成された保護膜５５の除去工程では，ＳＦ６供給源７６からＳＦ６を所定の流量（例えば，１ｌ／ｍｉｎ）で供給しつつ，下部電極２８及び上部電極３０に所定の高周波電力（例えば，下部電極２８に２５０Ｗ，上部電極３０に２６００Ｗ）を付与する。処理空間８の圧力は，一定（例えば，１８０ｍＴｏｒｒ）に保たれるようにする。 【００５４】 下部電極２８に供給される電力を大きくすると，プラズマエッチングの異方性が高まる。具体的には，下部電極２８側（Ｖ溝５３（又は細溝５７）の底部側）を，優先的に加工できるようになる。 【００５５】 これにより，ＳＦ６を原料とするラジカルやイオン等のプラズマ５１で，Ｖ溝５３（又は細溝５７）の底部に形成された保護膜５５を除去して，Ｖ溝５３（又は細溝５７）の側壁に保護膜５５を残存させることができる。なお，エッチングの処理時間は，保護膜５５の厚み等に応じて任意に設定されるが，ここでは，例えば，１．５秒程度にすると良い。 【００５６】 底部のエッチング工程では，ＳＦ６供給源７６からＳＦ６を所定の流量（例えば，１ｌ／ｍｉｎ）で供給しつつ，下部電極２８及び上部電極３０に所定の高周波電力（例えば，下部電極２８に１００Ｗ，上部電極３０に２６００Ｗ）を付与する。処理空間８の圧力は，一定（例えば，１８０ｍＴｏｒｒ）に保たれるようにする。 【００５７】 これにより，ＳＦ６を原料とするラジカルやイオン等のプラズマ５１を発生させて，レジスト膜４３及び保護膜５５に覆われていないＶ溝５３（又は細溝５７）の底部をエッチングできる。なお，エッチングの処理時間は，保護膜５５が失われてＶ溝５３（又は細溝５７）の側壁がエッチングされない程度にする。ここでは，例えば，６．０秒程度にすると良い。 【００５８】 このように，保護膜５５の形成，底部に形成された保護膜５５の除去，底部のエッチング，の３つの工程を繰り返し行うことで，Ｖ溝５３の幅（最大幅）より狭い細溝５７を形成できる。ウェーハ１１の裏面１１ｂ近傍に至る細溝５７が形成されると，細溝形成ステップは終了する。 【００５９】 細溝形成ステップの後には，細溝５７（及びＶ溝５３）の側壁にフッ素系の保護膜５５を形成する保護膜形成ステップを実施する。保護膜形成ステップで形成される保護膜５５は，細溝形成ステップにおいて形成される保護膜５５と同じで良い。 【００６０】 すなわち，保護膜形成ステップでは，まず，Ｃ４Ｆ８供給源７８からＣ４Ｆ８を所定の流量（例えば，０．７ｌ／ｍｉｎ）で供給しつつ，下部電極２８及び上部電極３０に所定の高周波電力（例えば，下部電極２８に５０Ｗ，上部電極３０に２６００Ｗ）を付与する。この時，処理空間８の圧力は，一定（例えば，６０ｍＴｏｒｒ）に保たれるようにする。 【００６１】 その結果，Ｖ溝５３及び細溝５７に，テフロン（登録商標）をはじめとするフッ素系の材料を堆積させて保護膜５５を形成できる。堆積時間は任意だが，例えば，２．０秒程度にすると良い。 【００６２】 その後，ＳＦ６供給源７６からＳＦ６を所定の流量（例えば，１ｌ／ｍｉｎ）で供給しつつ，下部電極２８及び上部電極３０に所定の高周波電力（例えば，下部電極２８に２５０Ｗ，上部電極３０に２６００Ｗ）を付与する。処理空間８の圧力は，一定（例えば，１８０ｍＴｏｒｒ）に保たれるようにする。 【００６３】 これにより，ＳＦ６を原料とするラジカルやイオン等のプラズマ５１で，細溝５７の底部に形成された保護膜５５を除去して，細溝５７（及びＶ溝５３）の側壁に保護膜５５を残存させることができる。なお，エッチングの処理時間は，例えば，１．５秒程度にすると良い。 【００６４】 保護膜形成ステップの後には，ウェーハ１１を表面１１ａ側からプラズマエッチングして，断面形状が逆Ｖ字状の逆Ｖ溝を細溝５７の溝底からウェーハ１１の裏面１１ｂに至る深さで形成する逆Ｖ溝形成ステップを実施する。図４（Ｃ）は，逆Ｖ溝形成ステップを模式的に示す断面図である。 【００６５】 逆Ｖ溝形成ステップでは，ＳＦ６供給源７６からＳＦ６を所定の流量（例えば，１ｌ／ｍｉｎ）で供給しつつ，下部電極２８及び上部電極３０に所定の高周波電力（例えば，下部電極２８に０Ｗ，上部電極３０に２６００Ｗ）を付与する。処理空間８の圧力は，一定（例えば，１８０ｍＴｏｒｒ）に保たれるようにする。 【００６６】 これにより，ＳＦ６を原料とするラジカルやイオン等のプラズマ５１を発生させて，保護膜５５に覆われていない細溝５７の溝底を等方的にエッチングできる（等方性エッチング）。その結果，細溝５７の溝底には，断面形状が逆Ｖ字状の逆Ｖ溝５９が形成される。なお，エッチングの処理時間は任意だが，例えば，４５秒程度にすると良い。 【００６７】 以上のように，本実施の形態に係るウェーハの分割方法では，プラズマエッチングによって，ウェーハ１１の表面１１ａ側に断面形状がＶ字状のＶ溝５３を形成し，Ｖ溝５３の溝底からウェーハ１１の裏面１１ｂ近傍に至る細溝５７を形成し，細溝５７の溝底からウェーハ１１の裏面１１ｂに至る深さで断面形状が逆Ｖ字状の逆Ｖ溝５９を形成するので，ウェーハ１１を，Ｖ溝５３及び逆Ｖ溝５９によって面取りされた状態の複数のチップに分割できる。 【００６８】 その結果，プラズマエッチングによってウェーハを分割する従来の分割方法と比較して，チップの抗折強度を高めることができる。また，チップ同士の衝突等による欠け等の破損の発生を抑制できる。さらに，表面１１ａ側からの加工のみでウェーハ１１を分割できるので，工程数を最小限に抑えることも可能である。」 引用例１の図４として，以下の図面が示されている。 ［図：0001380867000001.jpg］ イ 以上の摘記を整理すると，引用例１には以下の事項が記載されているものと理解できる。 （ア）本実施の形態のウェーハの分割方法は，ウェーハを複数のチップに分割する方法であって，保護部材配設ステップ，レジスト膜被覆ステップ，Ｖ溝形成ステップ，細溝形成ステップ，保護膜形成ステップ，逆Ｖ溝形成ステップを含むこと。（段落０００１，００１５） （イ）分割対象のウェーハ１１は，中央にデバイス領域１３を有し，当該デバイス領域１３は，格子状に配列された複数の分割予定ライン１７でさらに複数の領域に区画されており，各領域にはＩＣ等のデバイス１９が形成されていること。（段落００１９） （ウ）保護部材配設ステップでは，ウェーハ１１の裏面１１ｂ側に保護部材を配設すること。（段落００２０） （エ）レジスト膜被覆ステップでは，ウェーハ１１の分割予定ライン１７を除く領域にレジスト材を滴下し，乾燥処理・加熱処理等でレジスト材を硬化させて，ウェーハ１１の表面１１ａ側において分割予定ライン１７を除く領域を覆うレジスト膜４３を形成すること。（段落００２２，００２６，００２７） （オ）Ｖ溝形成ステップでは，ウェーハ１１を表面１１ａ側からプラズマエッチングして，断面形状がＶ字状のＶ溝を分割予定ライン１７に沿って形成すること。（段落００２８） （カ）Ｖ溝形成ステップでは，ウェーハ１１を真空チャンバ１０の処理空間８に搬入し，下部電極２８のテーブル４２に載置し，下部電極２８及び上部電極３０との間にラジカルやイオンを含むプラズマが発生させて，ウェーハ１１の表面１１ａ側をプラズマエッチングすること。（段落００４２，００４４） （キ）Ｖ溝形成ステップでは，レジスト膜４３に覆われていない表面１１ａ側の領域を等方的にエッチングすることで，分割予定ライン１７に沿う断面形状が略Ｖ字状のＶ溝５３を形成すること。（段落００４５～００４７） （ク）細溝形成ステップでは，保護膜５５の形成，底部に形成された保護膜５５の除去，底部のエッチング，の３つの工程を繰り返し行い，Ｖ溝５３の溝底からウェーハ１１の裏面１１ｂ近傍に至る細溝を形成すること（段落００４９～００５０） （ケ）保護膜５５の形成工程では，Ｃ４Ｆ８を所定の流量供給すること。（段落００５１） （コ）底部に形成された保護膜５５の除去工程では，ＳＦ６を原料とするラジカルやイオン等のプラズマ５１で，Ｖ溝５３（又は細溝５７）の底部に形成された保護膜５５を除去して，Ｖ溝５３（又は細溝５７）の側壁に保護膜５５を残存させること。（段落００５５） （サ）底部のエッチング工程では，ＳＦ６を原料とするラジカルやイオン等のプラズマ５１を発生させて，レジスト膜４３及び保護膜５５に覆われていないＶ溝５３（又は細溝５７）の底部をエッチングすること。（段落００５７） （シ）保護膜形成ステップでは，細溝５７の側壁に保護膜を形成すること。（段落００５９） （ス）逆Ｖ溝形成ステップでは，ウェーハ１１を表面１１ａ側からプラズマエッチングして，断面形状が逆Ｖ字状の逆Ｖ溝５９を細溝５７の溝底からウェーハ１１の裏面１１ｂに至る深さで形成すること。（段落００６４） （セ）本実施の形態に係るウェーハの分割方法では，ウェーハ１１を，Ｖ溝５３及び逆Ｖ溝５９によって面取りされた状態の複数のチップに分割できること。（段落００６７） ウ 上記（ア）～（セ）によれば，引用例１には次の発明（以下「引用発明１」という。）が記載されているものと認められる。 「中央にデバイス領域１３を有し，当該デバイス領域１３は，格子状に配列された複数の分割予定ライン１７でさらに複数の領域に区画されており，各領域にはＩＣ等のデバイス１９が形成されているウェーハ１１を，面取りされた複数のチップに分割する，ウェーハの分割方法であって， 上記分割方法は， ウェーハ１１の裏面１１ｂ側に保護部材を配設する保護部材配設ステップと， ウェーハ１１の分割予定ライン１７を除く領域にレジスト材を滴下し，乾燥処理・加熱処理等でレジスト材を硬化させて，ウェーハ１１の表面側１１ａにおいて分割予定ライン１７を除く領域を覆うレジスト膜４３を形成するレジスト膜被覆ステップと， ウェーハ１１の，レジスト膜４３に覆われていない表面１１ａ側の領域を等方的にプラズマエッチングして，断面形状が略Ｖ字状のＶ溝５３を分割予定ライン１７に沿って形成するＶ溝形成ステップと， 保護膜５５の形成工程，底部に形成された保護膜５５の除去工程，底部のエッチング工程，の３つの工程を繰り返し行い，Ｖ溝５３の溝底からウェーハ１１の裏面１１ｂ近傍に至る細溝５７を形成する細溝形成ステップと， 細溝５７の側壁に保護膜５５を形成する保護膜形成ステップと， ウェーハ１１を表面１１ａ側からプラズマエッチングして，断面形状が逆Ｖ字状の逆Ｖ溝５９を細溝５７の溝底からウェーハ１１の裏面１１ｂに至る深さで形成する逆Ｖ溝形成ステップと を含み， 上記Ｖ溝形成ステップでは，ウェーハ１１を真空チャンバ１０の処理空間８に搬入し，下部電極２８のテーブル４２に載置し，下部電極２８及び上部電極３０との間にラジカルやイオンを含むプラズマが発生させて，ウェーハ１１の表面１１ａ側をプラズマエッチングし， 上記細溝形成ステップにおいて， 保護膜５５の形成工程では，Ｃ４Ｆ８を所定の流量供給し， 底部に形成された保護膜５５の除去工程では，ＳＦ６を原料とするラジカルやイオン等のプラズマ５１で，Ｖ溝５３（又は細溝５７）の底部に形成された保護膜５５を除去して，Ｖ溝５３（又は細溝５７）の側壁に保護膜５５を残存させ， 底部のエッチング工程では，ＳＦ６を原料とするラジカルやイオン等のプラズマ５１を発生させて，レジスト膜４３及び保護膜５５に覆われていないＶ溝５３（又は細溝５７）の底部をエッチングする， ウェーハの分割方法。」 （２）引用例２の記載事項 原査定の拒絶の理由に引用された，本願の原出願の出願前に頒布された刊行物である，特開２０１６－１３１１７８号公報（以下「引用例２」という。）には，次の記載がある。 「【００４０】 次に，図４（ｂ）に示すように，パターニングされたハードマスク１０をマスクとして第１のシリコンウェーハＷ１を異方性プラズマエッチングすることにより，第１のシリコンウェーハＷ１に溝Ｗ１ｂを形成する（ステップＳ２７）。溝Ｗ１ｂは，第１のシリコンウェーハＷ１を厚さ方向に貫通しており，これにより第１のシリコンウェーハＷ１が複数の第２のシリコンウェーハＷ２に分割される。」 「【００４３】 ここで，第１のシリコンウェーハＷ１の異方性プラズマエッチングを行う前後において，第１のシリコンウェーハＷ１の等方性プラズマエッチングを行っても構わない。つまり，図５（ａ）に示すように，最初に等方性プラズマエッチング（ステップＳ２６）を行うことによって第１のシリコンウェーハＷ１の表面側を等方的にエッチングすることにより面取り部Ｒ１を形成した後，図５（ｂ）に示すように，第１のシリコンウェーハＷ１を貫通するまで異方性プラズマエッチングを行う（ステップＳ２７）。そして，再び等方性プラズマエッチング（ステップＳ２８）を行うことによって，図５（ｃ）に示すように，第１のシリコンウェーハＷ１の裏面側を等方的にエッチングし，面取り部Ｒ２を形成する。これによれば，第２のシリコンウェーハＷ２のエッジ部分が面取りされた状態となることから，その後の面取り工程が不要となる。尚，等方性プラズマエッチングによる面取り部の形成は，表面側及び裏面側の両方について行うのではなく，表面側のみについて行っても構わない。」 引用例２の図５として，以下の図面が示されている。 ［図：0001380867000002.jpg］ ３．３ 補正発明１と引用発明１の対比 補正発明１と引用発明１とを対比すると，次のようになる。 ア 引用発明１における「ウェーハ１１」及び「デバイス１９」は，補正発明１の「基板」及び「半導体素子」に相当する。また，引用発明１における「真空チャンバ１０」及び「テーブル４２」は，補正発明１における「処理チャンバ」及び「基台」に相当する。 イ 引用発明１における「分割予定ライン１７」は，「デバイス１９」が形成されている複数の領域を区画する格子状に配列された領域であるから，補正発明１における「各半導体素子に対応して設定された加工領域」に相当する。 ウ 上記イのとおり，引用発明１における「分割予定ライン１７」は，補正発明１における「前記加工領域」に相当するから，引用発明１における「ウェーハ１１の表面側１１ａにおいて分割予定ライン１７を除く領域を覆うレジスト膜４３を形成する」ことは，補正発明１における「前記基板の表面に，前記加工領域に対応した開口部を有し」た「表面側マスクを形成する」ことに相当する。また，引用発明１の「レジスト膜４３」は「ウェーハ１１の分割予定ライン１７を除く領域にレジスト材を滴下し，乾燥処理・加熱処理等でレジスト材を硬化させて」形成されたものであるから，補正発明１の「レジストのみからなる表面側マスク」に相当する。そうすると，補正発明１における「表面側マスク形成工程」と引用発明１における「レジスト膜被覆ステップ」は，ともに「前記基板の表面に，前記加工領域に対応した開口部を有し，レジストのみからなる表面側マスクを形成する」点で一致する。 エ 引用発明１の「ウェーハ１１の，レジスト膜４３に覆われていない表面１１ａ側の領域」は，補正発明１の「前記表面側マスクの開口部」に相当する。また，引用発明１の「Ｖ溝形成ステップ」は，「ウェーハ１１を真空チャンバ１０の処理空間８に搬入し，下部電極２８のテーブル４２に載置し」て「ウェーハ１１の表面１１ａ側をプラズマエッチング」するステップであり，当該「プラズマエッチング」は「等方的にプラズマエッチング」するものであるから，補正発明１における「表面側エッチング工程」と引用発明１における「Ｖ溝形成ステップ」は，ともに「前記基板を前記基台上に載置して，前記表面側マスクの開口部を通して前記基板を等方的にエッチングする」点で一致する。 オ 引用発明１は，「Ｖ溝形成ステップ」の後，「Ｖ溝５３の溝底からウェーハ１１の裏面１１ｂ近傍に至る細溝５７を形成する細溝形成ステップ」と「保護膜形成ステップ」と「ウェーハ１１を表面１１ａ側からプラズマエッチングして，断面形状が逆Ｖ字状の逆Ｖ溝５９を細溝５７の溝底からウェーハ１１の裏面１１ｂに至る深さで形成する逆Ｖ溝形成ステップ」を行っている。上記「細溝形成ステップ」及び「逆Ｖ溝形成ステップ」は，いずれも「Ｖ溝５３」の形成された領域に対し行うエッチング処理を含むものであるところ，当該「Ｖ溝５３」は「分割予定ライン１７に沿って形成」されたものであるから，「ウェーハ１１の，レジスト膜４３に覆われていない表面１１ａ」すなわち「レジスト膜４３」の開口部に相当する領域であるといえる。そして，上記「細溝５７」及び「逆Ｖ溝５９」の形成により，「ウェーハ１１の裏面１１ｂに至る深さ」までエッチングされていると理解できる。ここで，引用発明１における「細溝形成ステップ」が「異方的エッチング」であることは，技術常識より明らかである。 そうすると，補正発明１と引用発明１は，「前記表面側エッチング工程を実施した後，前記基板の裏面に貫通するまで，前記表面側のマスクの開口部を通して前記基板を異方的にエッチングする工程を含む貫通工程」を有する点で共通する。 カ 補正発明１の「前記貫通工程において，基板を異方的にエッチングする方法は，・・・徐々に大きくして基板をエッチングする方法であること」との特定事項について，以下のキ～クで検討する。 キ 引用発明１は「細溝形成ステップ」を含むエッチングプロセスにより，「ウェーハ１１の裏面１１ｂに至る深さ」までエッチングするものであり，引用発明１における「細溝形成ステップ」が「異方的エッチング」であることは技術常識より明らかであるから，引用発明１における「細溝形成ステップ」は，補正発明１における「前記貫通工程において，基板を異方的にエッチングする方法」であるといえる。 また，引用発明１の「細溝形成ステップ」における，「底部に形成された保護膜５５の除去工程」及び「底部のエッチング工程」は，いずれも「ＳＦ６を原料とするラジカルやイオン等のプラズマ５１を発生させて」行うエッチングプロセスであるから，補正発明１における「エッチングガスを用いたエッチング処理」に相当する。また，引用発明１の「細溝形成ステップ」における「保護膜５５の形成工程」は，「Ｃ４Ｆ８を所定の流量供給」して保護膜５５を形成する工程であるから，補正発明１における「保護膜形成ガスを用いた保護膜形成処理」に相当する。 ク 上記キから，引用発明１の「細溝形成ステップ」における「保護膜５５の形成工程，底部に形成された保護膜５５の除去工程，底部のエッチング工程，の３つの工程を繰り返し行」うことは，補正発明１の「前記貫通工程において，基板を異方的にエッチングする方法は，エッチングガスを用いたエッチング処理と保護膜形成ガスを用いた保護膜形成処理とを交互に行って基板をエッチングする方法」に相当する。 そうすると，補正発明１と引用発明１は上記カの特定事項について，ともに「前記貫通工程において，基板を異方的にエッチングする方法は，エッチングガスを用いたエッチング処理と保護膜形成ガスを用いた保護膜形成処理とを交互に行って基板をエッチングする方法」である点で一致する。 ケ 引用発明１の「ウェーハの分割方法」において「中央にデバイス領域１３を有し，当該デバイス領域１３は，格子状に配列された複数の分割予定ライン１７でさらに複数の領域に区画されており，各領域にはＩＣ等のデバイス１９が形成されているウェーハ１１を，面取りされた複数のチップに分割する」ことは，補正発明１の「プラズマ加工方法」において「半導体素子が形成された基板から」「該基板よりも小さい，前記各半導体素子に対応した基板を切り出す」ことに相当する。 コ 引用発明１は，「Ｖ溝形成ステップ」により「分割予定ライン１７に沿って」形成されたＶ溝に対し，「細溝形成ステップ」及び「逆Ｖ溝形成ステップ」によって，「Ｖ溝の溝底」から「ウェーハ１１の裏面１１ｂに至る深さ」までプラズマエッチングするものであり，上記イに照らすと，補正発明１と引用発明１は，ともに「半導体素子が形成された基板から，各半導体素子に対応して設定された加工領域をプラズマエッチングによって除去」する点で一致する。 サ 引用発明１において，「Ｖ溝形成ステップ」は「ウェーハ１１を真空チャンバ１０の処理空間８に搬入し，下部電極２８のテーブル４２に載置し」て行うものであり，ＳＦ６等のガスを用いたプラズマエッチングプロセスを処理チャンバ内の基台上に基板を載置して行うことは自明であるから，引用発明１の「細溝形成ステップ」及び「逆Ｖ溝形成ステップ」も「ウェーハ１１」を「テーブル４２に載置し」て行うものと理解できる。 シ 上記コ，サから，補正発明１の「プラズマ加工方法」と引用発明１の「ウェーハの分割方法」は，ともに「処理チャンバ内の基台上に載置された，半導体素子が形成された基板から，各半導体素子に対応して設定された加工領域をプラズマエッチングによって除去し，該基板よりも小さい，前記各半導体素子に対応した基板を切り出すプラズマ加工方法」である点で一致する。 上記ア～シによれば，補正発明１と引用発明１の一致点及び相違点は，以下のとおりである。 ＜一致点＞ 「処理チャンバ内の基台上に載置された，半導体素子が形成された基板から，各半導体素子に対応して設定された加工領域をプラズマエッチングによって除去し，該基板よりも小さい，前記各半導体素子に対応した基板を切り出すプラズマ加工方法であって， 前記基板の表面に，前記加工領域に対応した開口部を有し，レジストのみからなる表面側マスクを形成する表面側マスク形成工程と， 前記基板を前記基台上に載置して，前記表面側マスクの開口部を通して前記基板を等方的にエッチングする表面側エッチング工程と， 前記表面側エッチング工程を実施した後，前記基板の裏面に貫通するまで，前記表面側マスクの開口部を通して前記基板を異方的にエッチングする工程を含む貫通工程とを行い， 前記貫通工程において，基板を異方的にエッチングする方法は，エッチングガスを用いたエッチング処理と保護膜形成ガスを用いた保護膜形成処理とを交互に行って基板をエッチングする方法であることを特徴とするプラズマ加工方法。」 ＜相違点＞ 補正発明１では，「前記基板の裏面に貫通するまで」「前記基板を異方的にエッチング」するのに対し，引用発明１では，「ウェーハ１１の裏面１１ｂ近傍に至る細溝５７を形成する細溝形成ステップ」を行っているものの，「基板の裏面に貫通するまで」異方的にエッチングを行っていない点。 ３．４ 相違点についての判断 上記３．２（２）の摘記によれば，引用例２には次の技術（以下「公知技術１」という。）が記載され公知であるといえる。 ・プラズマエッチングによりウェーハを複数のウェーハに分割する技術であって，最初にウェーハの表面側に等方性プラズマエッチングを行うことによって面取り部Ｒ１を形成した後，ウェーハを貫通するまで異方性プラズマエッチングを行い，再び等方性プラズマエッチングを行うことによって，ウェーハの裏面側を等方的にエッチングし，面取り部Ｒ２を形成することで分割されたウェーハのエッジ部分が面取りされた状態となり，その後の面取り工程が不要となる技術。 上記公知技術１は，エッチングによりウェーハを分割する技術であること，及び，等方性プラズマエッチング，異方性プラズマエッチング，等方性プラズマエッチングの順に工程を行うこと，の２つの点で引用発明１と共通し，分割された基板のエッジ部分が面取りされた状態となるという効果の点でも引用発明１と共通するものである。 そうすると，引用発明１に上記公知技術１のウエハを貫通するまで異方性プラズマエッチングを行う工程を適用し，引用発明１の「細溝形成ステップ」を「前記基板の裏面に貫通するまで」「前記基板を異方的にエッチング」する態様に変更することは，当業者が容易になし得たことであるといえる。 したがって，補正発明１は，引用発明１に引用例２に記載された公知技術１を適用することにより，当業者が容易に発明をすることができたものである。 ３．５ 独立特許要件についてのまとめ 上記３．４のとおり，補正発明１は引用発明１及び引用例２に記載された技術的事項から当業者が容易に発明をすることができたものであるから，特許法２９条２項の規定により特許出願の際独立して特許を受けることができないものである。 ４．補正却下の決定についてのまとめ したがって，本件補正は，特許法１７条の２第６項において準用する同法１２６条７項の規定に適合しないものであるから，特許法１５９条１項において読み替えて準用する同法５３条１項の規定により却下すべきものである。 よって，上記補正却下の決定の結論のとおり決定する。 第３ 本願発明について １．本願発明 令和３年５月１０日付けの手続補正は上記のとおり却下されたので，本願の請求項１～１４に係る発明は，令和２年１０月２２日提出の手続補正書により補正された特許請求の範囲の請求項１～１４に記載された事項により特定されるものであり，その内の請求項１に係る発明（以下「本願発明」という。）は，上記第２，１．アの（ア）に本件補正前の請求項１として摘記したとおりのものである。 ２．原査定の拒絶の理由 原査定の拒絶の理由は，この出願の請求項１～９，１１，１４に係る発明は，本願の原出願の出願前に頒布された又は電気通信回線を通じて公衆に利用可能となった下記の引用例１に記載された発明及び引用例２～８に記載された事項に基づいて，その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから，特許法２９条２項の規定により特許を受けることができない，というものである。 引用例１．特開２０１５－１３３４５９号公報 引用例２．特開２０１６－１３１１７８号公報 引用例３．特開２０１５－１３３４６０号公報 引用例４．特開２００８－３４５０８号公報 引用例５．特開２００９－１８２０５９号公報 引用例６．特開２００９－１４１３０７号公報 引用例７．特表２０１４－５１３８６８号公報 引用例８．特開２０１６－１４６３９５号公報 ３．引用例の記載 原査定の拒絶の理由で引用された引用例１～２の記載は，上記第２の３．２に記載したとおりである。 ４．対比・判断 上記第２の２．で検討したように，補正発明１は，本件補正前の請求項１について，上記第２の１．イに示した補正事項１の点を限定したものである。 そうすると，本願発明の構成要件をすべて含み，これをさらに限定したものである補正発明１が，上記第２の３．で示した理由のとおり，引用例２に記載された技術的事項に照らし引用発明１に基づいて当業者が容易に発明をすることができたものであるから，本願発明も，同様の理由により，当業者が容易に発明をすることができたものである。 ５．本願発明についての結論 上述のとおり，本願発明は，引用発明１及び引用例２に記載された技術的事項に基いて当業者が容易に発明をすることができたものであるから，特許法２９条２項の規定により特許を受けることができない。 第４ 結言 以上のとおりであるから，本願は，他の請求項に係る発明について検討するまでもなく，拒絶をすべきものである。 よって，結論のとおり審決する。