2020-016999

特願２０１８－１７６０８４「撮像素子およびカメラ」拒絶査定不服審判事件〔平成３０年１２月２７日出願公開、特開２０１８－２０７５３６、請求項の数（１７）〕について、次のとおり審決する。

結 論 原査定を取り消す。 本願の発明は、特許すべきものとする。

理 由 第１ 手続の経緯 本願は、平成２６年２月２６日に出願した特願２０１４－３５５８４号の一部を平成３０年９月２０日に新たな特許出願としたものであって、その手続の経緯は、以下のとおりである。 令和 １年 ７月１７日付け：拒絶理由通知 令和 １年１１月２１日 ：意見書、手続補正書の提出 令和 ２年 ３月２６日付け：拒絶理由通知（最後） 令和 ２年 ７月 ９日 ：意見書、手続補正書の提出 令和 ２年１０月１２日付け：補正の却下の決定、拒絶査定 令和 ２年１０月２０日 ：拒絶査定の謄本の送達 令和 ２年１２月１０日 ：審判請求書、手続補正書の提出 令和 ３年 ２月 ５日 ：前置報告 第２ 令和２年１０月１２日付けの補正の却下の決定及び原査定の概要 １ 令和２年１０月１２日付けの補正の却下の決定の概要 本願の補正後の請求項１は当初明細書等に対して新たな技術的事項を導入したものであり、分割出願の明細書等に記載された事項が、出願当初の明細書等に記載された事項の範囲内であることを満たさない。 よって、この補正は特許法第１７条の２第３項の規定に違反するものであるから、令和２年７月９日付け手続補正書でした補正は、却下する。 ２ 原査定（令和２年１０月１２日付け拒絶査定）の概要 （１）原出願の出願当初の明細書等には、画素毎に撮像条件を制御することができることが記載されている。 しかしながら、本願の請求項１に係る発明の制御部では、画素の撮像条件の制御に関係しない制御も含まれることとなる。また、この事は当初明細書等の記載から自明な事項とはいえない。 したがって、本願の請求項１は原出願の出願当初の明細書等に対して新たな技術的事項を導入したものであり、分割出願の明細書等に記載された事項が、原出願の出願当初の明細書等に記載された事項の範囲内であることを満たさない。 本願は、分割の実体的要件を満たさないので、現実の出願日である平成３０年９月２０日に出願されたものとして判断を行う。 （２）出願当初の明細書等には、画素毎に撮像条件を制御することができることが記載されている。 しかしながら、本願の請求項１に係る発明の制御部では、画素の撮像条件の制御に関係しない制御も含まれることとなる。また、この事は当初明細書等の記載から自明な事項とはいえない。 したがって、令和１年１１月２１日付け手続補正書でした補正は、願書に最初に添付した明細書、特許請求の範囲又は図面に記載した事項の範囲内においてしたものでないから、特許法第１７条の２第３項に規定する要件を満たしていない。 （３）この出願の請求項１～１８に係る発明は、その出願前に日本国内又は外国において、頒布された刊行物（特開２０１５－１６２７３５号公報、以下、「刊行物１」という。）に記載された発明であるから、特許法第２９条第１項第３号に該当し、特許を受けることができない。 （４）この出願の請求項１～１８に係る発明は、その出願前に日本国内又は外国において、頒布された刊行物１に記載された発明に基いて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。 第３ 前置報告の概要 請求項１についての補正は限定的減縮を目的としている。 しかしながら、当該補正後の請求項１に係る発明は、引用文献１（特開２０１３－１６９９９号公報）および引用文献２（米国特許出願公開第２００５／１９５３１４号明細書）に記載された発明に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許出願の際独立して特許を受けることができない。 よって、この補正は同法第１７条の２第６項において準用する同法第１２６条第７項の規定に違反するものであるから、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下されるべきものである。 そして、この出願は原査定の理由に示したとおり拒絶されるべきものである。 第４ 審判請求時の補正について 審判請求時の補正について検討する。 １ 審判請求時の補正の概略 （１）請求項１の制御部について、「前記画素毎に前記画素を制御する制御部」を「前記画素毎に前記画素の撮像条件を制御する制御部」に補正する。 （２）請求項２を削除する。 （３）補正前の請求項３～１８について、請求項２を削除したことに伴い、各請求項の番号を１つずつ繰り上げ、請求項２～１７とし、各請求項における引用する請求項の番号を変更するように補正する。 ２ 上記（１）の補正について 当初明細書には、以下のような記載がある。 「本例では、一行の画素１４に対して行制御線２１を１つ設けるが、一行の画素１４のそれぞれの画素１４について行制御線２１を１つ設けてもよい。これにより、画素１４毎に撮像条件を制御することができる。」（段落００４６） したがって、「前記画素毎に前記画素の撮像条件を制御する制御部」という事項は、当初明細書等に記載された事項であり、新規事項を追加するものではない。 また、当該補正は、発明の特別な技術的特徴を変更するものではない。 さらに、「前記画素毎に前記画素を制御する制御部」を「前記画素毎に前記画素の撮像条件を制御する制御部」に補正することは、画素を制御することについて、画素の撮像条件を制御することに限定的に減縮する補正であるから、特許請求の範囲の限定的減縮を目的とするものである。 ３ 上記（２）及び（３）の補正について 上記（２）の補正は、請求項を削除する補正であり、上記（３）の補正は、請求項を削除する補正に伴って必然的に生じる他の請求項の形式的な補正であるから、いずれも、新規事項を追加するものではなく、発明の特別な技術的特徴を変更するものでもなく、請求項の削除を目的とするものである。 ４ 独立特許要件について 審判請求時の補正が、上記２で検討したように特許請求の範囲の限定的減縮を目的とするものを含む補正であるから、独立特許要件についての検討を行うに、第５から第７までに示すように、拒絶理由を有するものでなく、補正後の請求項１～１７に係る発明は、独立特許要件を満たすものである。 第５ 本願発明 本願請求項１～１７に係る発明（以下、それぞれ「本願発明１」～「本願発明１７」といい、総称して「本願発明」という。）は、令和２年１２月１０日付けの手続補正で補正された特許請求の範囲の請求項１～１７に記載された事項により特定される発明であり、以下のとおりの発明である。 なお、本願発明１には、説明のために、当審でＡ～Ｄを付した。以下、「構成Ａ」～「構成Ｄ」という。 【請求項１】 Ａ 光を光電変換して電荷を生成する光電変換部を有し、前記光電変換部で生成された電荷に基づくアナログ信号を出力する複数の画素と、 Ｂ 前記画素から出力された前記アナログ信号をデジタル信号に変換するＡＤ変換部と、 Ｃ 前記ＡＤ変換部で変換された前記デジタル信号の上位ビットに基づいて、前記画素毎に前記画素の撮像条件を制御する制御部と、 Ｄ を備える撮像素子。 【請求項２】 請求項１に記載の撮像素子において、 前記制御部は、前記デジタル信号の上位ビットに基づいて、前記画素の電荷蓄積時間、前記画素から前記アナログ信号または前記デジタル信号が出力されるフレームレート、および、前記アナログ信号または前記デジタル信号の増幅率、の少なくとも１つを前記画素毎に制御する撮像素子。 【請求項３】 請求項１または２に記載の撮像素子において、 前記制御部は、前記ＡＤ変換部で変換された前記デジタル信号の上位ビットが第１理論値から第２理論値へ遷移しない場合、前記画素の電荷蓄積時間を予め定められた設定期間よりも長くする撮像素子。 【請求項４】 請求項１から３のいずれか一項に記載の撮像素子において、 前記制御部は、前記ＡＤ変換部で変換された前記デジタル信号の全てのビットが第１理論値から第２理論値へ遷移した場合、前記画素の電荷蓄積時間を予め定められた設定期間よりも短くする撮像素子。 【請求項５】 請求項１から４のいずれか一項に記載の撮像素子において、 前記制御部は、前記ＡＤ変換部で変換された前記デジタル信号の上位ビットが第１理論値から第２理論値へ遷移しない場合、前記アナログ信号または前記デジタル信号の増幅率を大きくする撮像素子。 【請求項６】 請求項５に記載の撮像素子において、 前記制御部は、前記画素の電荷蓄積時間を予め定められた設定期間より長くしても前記ＡＤ変換部で変換された前記デジタル信号の上位ビットが前記第１理論値から前記第２理論値へ遷移しない場合、前記アナログ信号または前記デジタル信号の増幅率を大きくする撮像素子。 【請求項７】 請求項１から６のいずれか一項に記載の撮像素子において、 前記制御部は、前記ＡＤ変換部で変換された前記デジタル信号の全てのビットが第１理論値から第２理論値へ遷移した場合、前記アナログ信号または前記デジタル信号の増幅率を小さくする撮像素子。 【請求項８】 請求項７に記載の撮像素子において、 前記制御部は、前記ＡＤ変換部で変換された前記デジタル信号の全てのビットが前記第１理論値から前記第２理論値へ遷移した場合において、前記画素の電荷蓄積時間を予め定められた設定期間よりも短くすると前記電荷蓄積時間がフレーム長よりも短くなる場合には、前記アナログ信号または前記デジタル信号の増幅率を小さくする撮像素子。 【請求項９】 請求項１から８のいずれか一項に記載の撮像素子において、 前記画素は、マイクロレンズと、前記マイクロレンズを透過した光を光電変換して電荷を生成する複数の前記光電変換部とを有し、複数の前記光電変換部でそれぞれ生成された電荷に基づく複数の前記アナログ信号を出力し、 前記ＡＤ変換部は、複数の前記アナログ信号を複数の前記デジタル信号にそれぞれ変換し、 前記制御部は、複数の前記デジタル信号の上位ビットに基づいて、前記画素を制御する撮像素子。 【請求項１０】 請求項９に記載の撮像素子において、 前記制御部は、複数の前記デジタル信号の上位ビットに基づいて、複数の前記光電変換部のそれぞれの電荷蓄積時間、前記画素から複数の前記アナログ信号がそれぞれ出力されるフレームレート、および、複数の前記アナログ信号のそれぞれの増幅率、の少なくとも１つをそれぞれ制御する撮像素子。 【請求項１１】 請求項１から８のいずれか一項に記載の撮像素子において、 前記画素は、マイクロレンズと、前記マイクロレンズを透過した光を光電変換して電荷を生成する第１光電変換部と第２光電変換部とを有し、前記第１光電変換部で生成された電荷に基づく第１アナログ信号と前記第２光電変換部で生成された電荷に基づく第２アナログ信号とを出力し、 前記ＡＤ変換部は、前記第１アナログ信号を第１デジタル信号に、前記第２アナログ信号を第２デジタル信号に変換し、 前記制御部は、前記第１デジタル信号の上位ビットに基づいて、前記画素を制御する撮像素子。 【請求項１２】 請求項１１に記載の撮像素子において、 前記制御部は、前記第１デジタル信号の上位ビットに基づいて、前記第１光電変換部の電荷蓄積時間、前記画素から前記第１アナログ信号が出力されるフレームレート、および、前記第１アナログ信号の増幅率、の少なくとも１つを制御し、前記第２デジタル信号の上位ビットに基づいて、前記第２光電変換部の電荷蓄積時間、前記画素から前記第２アナログ信号が出力されるフレームレート、および、前記第２アナログ信号の増幅率、の少なくとも１つを制御する撮像素子。 【請求項１３】 請求項１から１１のいずれか一項に記載の撮像素子において、 前記画素が設けられる第１層と、前記制御部が設けられる第２層とが積層される撮像素子。 【請求項１４】 請求項１から１１のいずれか一項に記載の撮像素子において、 前記画素が設けられる第１層と、前記ＡＤ変換部が設けられる第２層とが積層される撮像素子。 【請求項１５】 請求項１から１１のいずれか一項に記載の撮像素子において、 前記デジタル信号を記憶する記憶部をさらに備え、 前記画素が設けられる第１層と、前記記憶部が設けられる第２層とが積層される撮像素子。 【請求項１６】 請求項１から１１のいずれか一項に記載の撮像素子において、 前記デジタル信号を記憶する記憶部をさらに備え、 前記画素が設けられる第１層と、前記ＡＤ変換部が設けられる第２層と、前記記憶部が設けられる第３層とが積層される撮像素子。 【請求項１７】 請求項１から１６のいずれか一項に記載の撮像素子を備えるカメラ。 第６ 原査定について １ 分割の実体的要件について 上記第２の２（１）で記載したように、原査定では、本願の請求項１は原出願の出願当初の明細書等に対して新たな技術的事項を導入したものであり、本願は、分割の実体的要件を満たさないと判断しているので、はじめに、分割の実体的要件についての検討を行う。 本願の親出願である特願２０１４－３５５８４号には、本願発明１に関連して、以下のような記載がある。 【００１０】 撮像部１００において、画素１４はＮ行×Ｍ列に２次元配置される。なお、ＮおよびＭは自然数である。撮像部１００において、複数の画素１４のそれぞれは、互いに隣接して設けられた複数の光電変換部１２を有する。本例では、複数の画素１４のそれぞれは、一対の光電変換部１２を有する。それぞれの光電変換部１２は、入射光に応じた電荷を蓄積する。これにより、複数の光電変換部１２の各々に入射した光に応じて、アナログ信号が生成される。本明細書において画素１４とは、デジタル画像の最小構成単位である一の画素信号を構成するべく、光電変換部１２等が設けられた領域を指す。 【００１７】 ＡＤ変換装置２７は、複数のＡＤ変換部２３を有する。１つのＡＤ変換部２３は、１つの列信号線２２に接続される。ＡＤ変換部２３には、列信号線２２に接続された光電変換部１２からアナログ信号が出力される。ＡＤ変換部２３は、光電変換部１２における電荷蓄積量に応じたアナログ信号をデジタル信号に変換する信号変換部の一例である。ＡＤ変換部２３は、タイミング制御回路５０から与えられる制御信号ＴＡ１に応じて、入力されたアナログ信号をデジタル信号に変換して第２ラインメモリ２８へ出力する。 【００４２】 デジタル信号の上位ビットの状態を判定することで、対応する光電変換部１２が所定の電荷蓄積時間で蓄積した電荷蓄積量（すなわち入射光の明るさ）のおおよその値を容易に検出することができる。制御部６０は、複数の判定部２５における各々の判定結果の少なくとも一つが、予め定められた判定結果であることを条件として、複数の光電変換部１２の撮像条件をともに制御する。例えば制御部６０は、判定部２５－１ａの判定結果および判定部２５－１ｂの判定結果の少なくとも一つに基づいて、光電変換部１２－１ａおよび光電変換部１２－１ｂの撮像条件をともに制御する。これにより、光電変換部１２を一行毎に最適な撮像条件が設定することができる。 【００４３】 例えば、デジタル信号の最上位ビットＭＳＢの論理値が「０」の場合、対応する光電変換部１２に対しては、電荷蓄積時間を２倍にしてもデジタル信号が飽和しないと推測される。制御部６０は、デジタル信号のレンジを最大限利用するべく、当該光電変換部１２の電荷蓄積時間をより長く設定する。また、制御部６０は、ＡＤ変換部２３の前段におけるアナログ信号の増幅率を、判定部２５における判定結果に基づいて制御することもできる。このように、制御部６０は、光電変換部１２を一行毎に様々な撮像条件を最適化することができる。撮像条件には、光電変換部１２における電荷蓄積時間、フレームレート、アナログ信号の増幅率以外にも、撮像装置５００において制御可能なパラメータのうち、上記デジタル信号に影響を与える他の条件も含まれる。 【００４４】 また、判定部２５は、最上位ビットＭＳＢ以外の上位ビットの状態を判定してもよい。例えば、判定部２５は、最上位ビットＭＳＢに加え、上位ビットＭＳＢ－１の状態を判定する。これらのビットの論理値がともに「０」の場合、対応する光電変換部１２に対しては、電荷蓄積時間を４倍にしてもデジタル信号が飽和しないと推測される。制御部６０は、当該光電変換部１２の電荷蓄積時間を例えば４倍に設定する。 【００４５】 なお、複数のＡＤ変換部２３は、並行してアナログ信号を読み出し、それぞれデジタル信号に変換する。また、複数の判定部２５は、並行してデジタル信号の上位ビットの状態を判定する。制御部６０は、それぞれの光電変換部１２に対して並行して、電荷蓄積時間等の撮像条件を設定する。 【００４６】 本例では、一行の画素１４に対して行制御線２１を１つ設けるが、一行の画素１４のそれぞれの画素１４について行制御線２１を１つ設けてもよい。これにより、画素１４毎に撮像条件を制御することができる。また、一行の画素１４のそれぞれの画素１４におけるそれぞれの光電変換部１２について行制御線２１を１つ設けてもよい。これにより、画素１４の光電変換部１２毎に撮像条件を制御することができる。 【０１０１】 図１５は、本実施形態に係る撮像素子２００の断面図である。本例では、いわゆる裏面照射型の撮像素子２００を示すが、撮像素子２００は裏面照射型に限定されず、表面照射型であってもよい。撮像素子２００は、撮像チップ１１３に積層された積層チップを備える構造であればよい。 【０１０２】 撮像チップ１１３において、素子等が形成されるＸ‐Ｙ平面の面積は予め定められている。したがって、撮像チップ１１３において、１列分の画素１４に対して２つのＡＤ変換部２３および２つの判定部２５を全列について設けることには、素子レイアウトおよび配線等についての物理的な制約がある。ＡＤ変換部２３および判定部２５を撮像チップ１１３とは異なる信号処理チップ１１１に設けることにより、当該制約をなくすことができる。 【０１０３】 本例の撮像素子２００は、入射光に対応した画像信号を出力する撮像チップと１１３と、画像信号を処理する信号処理チップ１１１と、画像信号を記憶するメモリチップ１１２とを備える。これら撮像チップ１１３、信号処理チップ１１１およびメモリチップ１１２は積層されており、Ｃｕ等の導電性を有する複数のバンプ１０９により互いに電気的に接続される。本例では、信号処理チップ１１１およびメモリチップ１１２が、上述した積層チップに相当する。 段落００１０、００１７、０１０１～０１０３の記載から、本願発明１の構成Ａ、構成Ｂ、構成Ｄについては、原出願の出願当初の明細書等に記載されている。 また、段落００４２～００４６には、デジタル信号の上位ビットの状態を判定することで、光電変換部の撮像条件を制御すること、画素毎に撮像条件を制御することが記載されているので、構成Ｃについても、原出願の出願当初の明細書等に記載されている。 以上より、本願発明１は、原出願の出願当初の明細書等に対して新たな技術的事項を導入したものでなく、本願は、分割の実体的要件を満たしている。 ２ 新規事項について 上記第４の２で検討したように、本願発明１の構成Ｃの「前記画素毎に前記画素の撮像条件を制御する制御部」は、当初明細書等に記載された事項であるし、他の構成についても、当初明細書等に記載された事項であるから、新規事項を追加するものではない。 ３ 新規性、進歩性について 原査定では、新規性、進歩性についての刊行物として、刊行物１を提示している。 しかし、上記１より、本願は、分割の実体的要件を満たしているものであるから、原出願の時にしたものとみなされる。 そうすると、刊行物１は、出願前に日本国内又は外国において、頒布された刊行物ではない。 ４ まとめ 以上より、原査定の理由によっては、本願を拒絶することはできない。 第７ 前置報告及び令和１年７月１７日付け拒絶理由について １ 本願発明１について 上記第３に記載したように、前置報告において、本願発明１は、引用文献１および引用文献２に記載された発明に基づいて、当業者が容易に発明をすることができたものであるとしている。 また、令和１年７月１７日付け拒絶理由においても、出願当初の請求項１に対して同様の拒絶理由を通知している。 よって、本願発明１が、引用文献１および引用文献２に記載された発明に基づいて、当業者が容易に発明をすることができたものであるかについて以下で検討する。 （１）本願発明１ 本願発明１は、上記第５に記載されたとおりのものである。 （２）引用文献、引用発明等 ア 引用文献１ （ア）引用文献１に記載された事項 引用文献１には、撮像装置及びその制御方法に関して、図面とともに以下の事項が記載されている。（下線は、当審で付した。） 【００１４】 ＜第１の実施形態＞ 図１は、本発明の第１の実施形態における撮像装置の概略構成を示すブロック図である。図１において、１は撮像レンズ、２は絞り、３は撮像素子、４Ａ～４ＤはＡ／Ｄ変換器、５は、Ａ／Ｄ変換器４Ａ～４Ｄから出力されるデジタル信号を合成し、１画素に相当する信号を生成する画素値合成部である。また、６は露出制御のための測光部、７は撮像装置全体を制御する制御部、８は画素値合成部５の出力信号に対して、カメラ信号処理を行うカメラ信号処理部、９は表示・記録部である。 【００１５】 図２は、本第１の実施形態における撮像素子３を構成する多数の画素の内、２×２画素分の概略構成を示す平面図である。撮像素子３は、１画素内に複数個の光電変換部を有し、２０は１画素を示す領域、２１はマイクロレンズ、Ａ、Ｂ、Ｃ、Ｄは光電変換部を示す。なお、図２では、マイクロレンズと光電変換部以外の要素については、省略している。また、図１の信号線に付された記号Ａ、Ｂ、Ｃ、Ｄは、光電変換部Ａ、Ｂ、Ｃ、Ｄにそれぞれ対応している。 【００１６】 また、本第１の実施形態における撮像素子３では、１画素内の各光電変換部Ａ、Ｂ、Ｃ、Ｄにおいて、電荷蓄積と読み出しを独立に制御できる特徴をもっている。本第１の実施形態では、このような撮像素子３の特徴を利用し、露出制御のために、電荷蓄積時間を短縮せざるを得ない場合でも、後述するようにして動解像度を低下させない撮像動作を実現する。 【００１７】 次に、本第１の実施形態の撮像装置の動作について説明する。撮像レンズ１、絞り２を介して、撮像素子３に入射した光は、撮像素子３内の光電変換部Ａ、Ｂ、Ｃ、Ｄで電荷に変換され、それぞれ、電荷蓄積、読み出し制御が行われる。そして、撮像素子３内の各光電変換部Ａ、Ｂ、Ｃ、Ｄから読み出されたアナログ信号は、Ａ／Ｄ変換器４Ａ～４Ｄに出力され、それぞれデジタル信号に変換される。 【００１８】 その後、Ａ／Ｄ変換器４Ａ～４Ｄにより変換されたデジタル信号を、画素値合成部５で、画素毎に加算することで、１画素分の画素値が出力される。画素値合成部５の出力信号は、順次、カメラ信号処理部８に入力されて、輝度、色差信号の生成、輪郭補償、ガンマ処理等の処理が行われる。カメラ信号処理部８の出力は、表示・記録部９を介して、不図示の本体内の表示パネル、記憶媒体にそれぞれ表示、記録される。 【００１９】 また、画素値合成部５から出力される信号は、測光部６にも入力され、測光部６は撮影画像の信号レベルを解析し、解析結果を制御部７に送出する。制御部７では、測光部６の結果に基づいて、絞り２及び撮像素子３を制御し、撮像素子３に入射される光量が適正となるよう、露出調整を行う。 【００２０】 次に、撮像素子３の駆動制御と、画素値合成部５による画素値合成処理によって、露出レベルは変えずに、擬似的に長い蓄積時間を実現し、高速シャッター撮影時の動解像度の低下（動画のパラパラ感）を緩和する方法について、図３を用いて説明する。 【００２１】 図３において、ＶＤの立下りから次の立下りまでの期間は、動画像の１フレーム期間であり、tf秒であるものとする。撮像素子３は、動画像撮影時には、この１フレーム期間毎に周期的に画像信号を出力することが可能である。また、Ａ、Ｂ、Ｃ、Ｄは、それぞれ、撮像素子３の各画素内の光電変換部Ａ、Ｂ、Ｃ、Ｄの蓄積期間を示している。光電変換部Ａ、Ｂ、Ｃ、Ｄの電荷蓄積期間ta秒は、制御部７によって、適正露出となるよう算出された時間である。ここで、本第１の実施形態の撮像装置では、図２に示すように、マイクロレンズを共有する４個の光電変換部Ａ、Ｂ、Ｃ、Ｄの出力を加算して、１画素分の信号を生成する。従って、ta秒の蓄積によって得られる、光電変換部Ａ、Ｂ、Ｃ、Ｄ１個あたりの信号レベルをＬ／４とすると、１画素の信号レベルとしては、Ｌの信号レベルが得られる。 【００２２】 ここで、制御部７によって、適正露出となるよう算出された電荷蓄積時間ta秒が、動画像の１フレーム期間tf秒よりも短い場合、１画素内の各光電変換部Ａ、Ｂ、Ｃ、Ｄの蓄積開始、読み出し開始の時刻を、それぞれ所定の時間ずらし、順次蓄積を行う。また、１画素内の各光電変換部Ａ、Ｂ、Ｃ、Ｄの電荷蓄積期間が互いに等しくなるように駆動タイミングを制御する。なお、光電変換部に蓄積されている電荷をリセットすることにより、読み出し開始の時刻を制御することができる。従って、各フレーム期間内（周期内）において、光電変換部Ａ、Ｂ、Ｃ、Ｄの電荷がリセットされた時刻から、蓄積された電荷の読み出し時刻までが、電荷蓄積時間taとなる。 【００２３】 具体的には、図３に示すように、各画素の光電変換部Ａでは、ＶＤの立下りと同時刻のt0で蓄積を開始し、そこからta秒間電荷蓄積を行って、時刻t4で読み出しを開始する。また、光電変換部Ｂでは、光電変換部Ａの蓄積開始時刻t0からΔt秒後の時刻t1で蓄積を開始し、そこからta秒間電荷蓄積を行って、時刻t5で読み出しを開始する。時刻t5は、光電変換部Ａの読み出し開始時刻t4からΔt秒後となる。同様に、光電変換部Ｃでは、光電変換部Ｂの蓄積開始時刻t1からΔt秒後の時刻t2で蓄積を開始し、そこからta秒間電荷蓄積を行って、時刻t6で読み出しを開始する。時刻t6は、光電変換部Ｂの読み出し開始時刻t5からΔt秒後となる。そして光電変換部Ｄでは、光電変換部Ｃの蓄積開始時刻t2からΔt秒後の時刻t3で蓄積を開始し、そこからta秒間電荷蓄積を行って、時刻t7で読み出しを開始する。時刻t7は、光電変換部Ｃの読み出し開始時刻t6からΔt秒後となる。 【００２４】 このように電荷蓄積を制御すると、各画素の各光電変換部Ａ、Ｂ、Ｃ、Ｄの電荷蓄積時間は、それぞれta秒であるが、光電変換部Ａの蓄積開始時刻t0から、光電変換部Ｄの読み出し開始時刻t7までの期間は、tm秒となる（ta＜tm）。 【００２５】 以上のような駆動制御を行い、１画素内の各光電変換部Ａ、Ｂ、Ｃ、Ｄから順次読み出された信号を加算して１画素分の信号を取得することは、ta秒の蓄積で得られる信号レベルを、ta秒よりも長いtm秒かけて取得することであると言える。 【００２６】 すなわち、適正露出を得るために設定された電荷蓄積時間が、動画像の１フレーム期間よりも短く、動解像度の低下が懸念される場合に、設定された電荷蓄積時間よりも見かけ上長い電荷蓄積時間で、所望の露出レベルを得ることができる。従って、動解像度の低下を防ぐことができる。 【００２７】 次に、第１の実施形態の撮像装置における、被写体輝度に応じた露出制御の一例を、図５の制御線図と、図３及び図４の駆動タイミングチャートを用いて説明する。 【００２８】 なお、第１の実施形態の撮像装置において、露出は、絞り２の絞り値と、撮像素子３における電荷蓄積時間との組み合わせで制御される。以下に示す例では、動画像の１フレーム期間tfは１／６０秒、動解像度の低下が許容できる限度の電荷蓄積時間は１／５００秒以下、また、絞りについては、Ｆ値がＦ４よりも大きくなると、回折による小絞りボケで、解像度低下が発生するものとする。 【００２９】 図５において、５００は、被写体輝度に対する電荷蓄積時間の制御特性、５０１は、被写体輝度に対する絞りの制御特性を示している。 【００３０】 図５において、被写体輝度がＬ０までは、電荷蓄積時間を１／６０秒に固定し、絞りを、開放からＦ４までの範囲で、被写体輝度に応じて制御することにより、撮像素子への入射光量を調整する。このときの撮像素子３の駆動タイミングを、図４（ａ）に示す。図４（ａ）において、１画素内の光電変換部Ａ、Ｂ、Ｃ、Ｄにおいて、蓄積開始と読み出し開始のタイミングを同一とし、それぞれ、電荷蓄積時間taが１／６０秒となるように駆動を制御する。 【００３１】 次に、被写体輝度がＬ０を超えたら、小絞りボケを回避するために、絞りはＦ４に固定し、電荷蓄積時間を制御することにより、撮像素子３への入射光量を調整する。 【００３２】 ここで、被写体輝度がＬ０からＬ１まで、すなわち、電荷蓄積時間ＳＳが、１／６０（秒）＞ＳＳ＞１／５００（秒）である場合の、撮像素子３の駆動タイミングを、図４（ｂ）に示す。図４（ｂ）においても、１画素内の光電変換部Ａ、Ｂ、Ｃ、Ｄにおいて、電荷蓄積開始と読み出し開始のタイミングを同一とし、それぞれ、電荷蓄積時間taが、適正露出を得るために決定された時間となるよう、駆動を制御する。被写体輝度がＬ０からＬ１までの範囲では、適正露出を得るための電荷蓄積時間は、出力映像の１フレーム期間tfよりも短くなる。そのため、図４（ｂ）に示すように、１フレーム期間tf内で、蓄積されない期間が発生してしまうが、ここでは、１／６０秒のフレーム期間に対して、電荷蓄積時間が１／５００秒程度までであれば、動解像度の低下は許容できるので問題ない。 【００３３】 また、被写体輝度がＬ１からＬ２までの場合には、適正露出を得るために定められた電荷蓄積時間ＳＳが、１／５００（秒）≧ＳＳ＞１／２０００（秒）となり、動解像度の低下が許容できない電荷蓄積時間で、撮影を行うことになる。 【００３４】 そこで、各画素内の光電変換部Ａ、Ｂ、Ｃ、Ｄの電荷蓄積開始と読み出し開始のタイミングを、図３を参照して上述したように制御する。すなわち、各光電変換部Ａ、Ｂ、Ｃ、Ｄの電荷蓄積時間taは保持したまま、フレーム期間内（周期内）でそれぞれ、互いにΔt秒ずつずらすことで、適正露出を得るために決定された時間となるよう、撮像素子３の駆動を制御する。このとき、Δtは、１画素に含まれる光電変換部の個数ｎと、適正露出を得るために、制御部７によって決定された電荷蓄積時間taと、動解像度の低下が許容できる電荷蓄積時間tmとを用いて、制御部７で計算される。計算式は以下の式（１）のようになる。 Δt = (tm - ta)/(n-1) …（１） 【００３５】 このような駆動制御によって、順次読み出された光電変換部Ａ、Ｂ、Ｃ、Ｄからの信号を各画素毎に加算して各画素の信号を取得することにより、動解像度の低下が許容できない短い電荷蓄積時間が設定されても、電荷蓄積時間を見かけ上伸ばすことができる。従って、動解像度の低下を回避することができる。 【００３６】 図５に示す制御線図の場合、適正露出を得るために定められた電荷蓄積時間ＳＳが１／５００（秒）＞ＳＳ＞１／２０００（秒）である場合、見かけ上の電荷蓄積時間は、１／５００（秒）とみなすことができる。 （イ）引用文献１に記載された発明 上記（ア）の記載から、引用文献１には、以下のような発明（以下、「引用発明」という。）が記載されている。 なお、符号ａ～ｋは、説明のために当審で付したものであり、以下「構成ａ」～「構成ｋ」という。 ａ 撮像レンズ１、絞り２、撮像素子３、Ａ／Ｄ変換器４Ａ～４Ｄ、Ａ／Ｄ変換器４Ａ～４Ｄから出力されるデジタル信号を合成し、１画素に相当する信号を生成する画素値合成部５、露出制御のための測光部６、撮像装置全体を制御する制御部７、画素値合成部５の出力信号に対して、カメラ信号処理を行うカメラ信号処理部８、表示・記録部９を備える撮像装置であって、 ｂ 撮像素子３は、１画素内に複数個の光電変換部Ａ、Ｂ、Ｃ、Ｄを有し、 ｃ 撮像素子３では、１画素内の各光電変換部Ａ、Ｂ、Ｃ、Ｄにおいて、電荷蓄積と読み出しを独立に制御できる特徴をもち、露出制御のために、電荷蓄積時間を短縮せざるを得ない場合でも、動解像度を低下させない撮像動作を実現し、 ｄ 撮像レンズ１、絞り２を介して、撮像素子３に入射した光は、撮像素子３内の光電変換部Ａ、Ｂ、Ｃ、Ｄで電荷に変換され、それぞれ、電荷蓄積、読み出し制御が行われ、撮像素子３内の各光電変換部Ａ、Ｂ、Ｃ、Ｄから読み出されたアナログ信号は、Ａ／Ｄ変換器４Ａ～４Ｄに出力され、それぞれデジタル信号に変換され、 ｅ Ａ／Ｄ変換器４Ａ～４Ｄにより変換されたデジタル信号を、画素値合成部５で、画素毎に加算することで、１画素分の画素値が出力され、画素値合成部５の出力信号は、順次、カメラ信号処理部８に入力されて、輝度、色差信号の生成、輪郭補償、ガンマ処理等の処理が行われ、 ｆ 画素値合成部５から出力される信号は、測光部６にも入力され、測光部６は撮影画像の信号レベルを解析し、解析結果を制御部７に送出し、制御部７では、測光部６の結果に基づいて、絞り２及び撮像素子３を制御し、撮像素子３に入射される光量が適正となるよう、露出調整を行い、 ｇ 光電変換部Ａ、Ｂ、Ｃ、Ｄの電荷蓄積期間ta秒は、制御部７によって、適正露出となるよう算出された時間であり、マイクロレンズを共有する４個の光電変換部Ａ、Ｂ、Ｃ、Ｄの出力を加算して、１画素分の信号を生成し、 ｈ 制御部７によって、適正露出となるよう算出された電荷蓄積時間ta秒が、動画像の１フレーム期間tf秒よりも短い場合、１画素内の各光電変換部Ａ、Ｂ、Ｃ、Ｄの蓄積開始、読み出し開始の時刻を、それぞれ所定の時間ずらし、順次蓄積を行い、また、１画素内の各光電変換部Ａ、Ｂ、Ｃ、Ｄの電荷蓄積期間が互いに等しくなるように駆動タイミングを制御し、 ｉ このように電荷蓄積を制御すると、各画素の各光電変換部Ａ、Ｂ、Ｃ、Ｄの電荷蓄積時間は、それぞれta秒であるが、光電変換部Ａの蓄積開始時刻t0から、光電変換部Ｄの読み出し開始時刻t7までの期間は、tm秒となり（ta＜tm）、 ｊ 被写体輝度がＬ０までは、電荷蓄積時間を１／６０秒に固定し、絞りを、開放からＦ４までの範囲で、被写体輝度に応じて制御することにより、撮像素子への入射光量を調整し、被写体輝度がＬ０を超えたら、小絞りボケを回避するために、絞りはＦ４に固定し、電荷蓄積時間を制御することにより、撮像素子３への入射光量を調整し、 ｋ 各光電変換部Ａ、Ｂ、Ｃ、Ｄの電荷蓄積時間taは保持したまま、フレーム期間内（周期内）でそれぞれ、互いにΔt秒ずつずらすことで、適正露出を得るために決定された時間となるよう、撮像素子３の駆動を制御する ａ 撮像装置。 イ 引用文献２ （ア）引用文献２に記載された事項 引用文献２には、Digital exposure circuit for an image sensor（イメージセンサのためのデジタル露光回路）に関して、図面とともに以下の事項が記載されている。 下線は、説明のために、当審で付したものである。また、括弧内は、当審で日本語に訳したものである。 なお、段落００１８の「five percent of the data」は、図２の２１０より、７５％の誤記であることが明らかであるので、そのように認定した。 [0013] The inventors recognize that in some particular images, exposure control by simply computing the average of the image could produce disadvantageous results. For example, consider a scene of black and white stripes. Fifty percent of the image could be very bright, and the other fifty percent could be completely dark. The average is fifty percent which could be considered the correct exposure. Both image portions from the bright scene and the dark scene, however, could be poor. （本発明者らは、いくつかの特定の画像において、画像の平均値を単に計算することによる露光制御は、不利な結果をもたらすことができることを認識している。例えば、黒および白の縞のシーンを考える。画像の５０％は非常に明るくすることができ、他の５０％は、完全に遮光することができる。その平均は、適正露出であると考えられる５０％である。しかしながら、明るいシーンと暗いシーンからの画像部分は、不十分であり得る。） [0014] The present system provides a programmable threshold indicator based on measurements of various portions of the image. A block diagram of the system is shown in FIG. 1. （本システムは、画像の様々な部分の測定値に基づくプログラム可能なしきい値インジケータを提供する。システムのブロックダイヤグラムが図１に示されている。） [0015] Active pixel image sensor 100 includes an array of units, e.g., rows and columns, of CMOS active pixels. Each preferably includes an in-pixel buffer transistor configured as a source follower, and an in-pixel row or column select transistor. The output of the sensor can be provided either single pixel at a time, or as a parallel group of pixel units 102 to the analog-to-digital converter 104. ADC 104 preferably produces an 8-bit output 106. The two to-three most-significant bits of the analog-to-digital converter are usually enough to analyze intensity distribution. （アクティブ画素画像センサ１００は、ＣＭＯＳアクティブ画素の、例えば行及び列のアレイを含む。各々は、好ましくは、ソースフォロワとして構成された画素内バッファトランジスタと、画素内の行または列選択トランジスタとを含む。センサの出力は、一度に単一画素、もしくは、アナログ／デジタル変換器１０４に対する画素単位１０２の並列グループとして提供されることができる。ＡＤＣ１０４は、８ビット出力１０６を生成することが好ましい。アナログ－デジタル変換器の２－３の最上位ビットは、通常、強度分布を分析するのに十分である。） [0018] A first embodiment uses a two-threshold simple-scheme. This takes into account only the two most-significant bits. In this scheme, the relative number of data whose MsBs are “11” are counted. The number of data in the lower half segment of the data scale (e.g. the most significant bit [MSB] is equal to 0) is also counted. The data “11” is considered as being close to saturation. An exemplary threshold for the amount of that data can be thirty percent. Similarly, the tolerance for “dark” data, in which the MSB is zero, is restricted to be 75%. Step 202 detects if the first threshold in which both major bits are “11” for more than thirty percent of the data. This is taken as an overexposed condition at 204 and the integration time or gain is lowered. The second threshold is investigated at 210. If five percent of the data is dark (MSB is 0), the data is taken as underexposed data and the integration time or gain is increased. （第１の実施形態では、２閾値のシンプルなスキームを使用する。これは、２最上位ビットのみを考慮に入れる。このスキームでは、その最上位ビットが“１１”であるデータの数が計数される。データスケール（例えば最上位ビットＭＳＢが０に等しい場合）の下半分のセグメント内のデータの数も計数される。データ“１１”は、飽和に近いものと考える。このデータの量に関する例示的なしきい値は、３０％であることができる。同様に、ＭＳＢが０になった“dark”データの許容は７５％に制限される。ステップ２０２は、両主ビットデータの３０％より多くが“１１”である第１の閾値かどうかを検出する。これは、２０４でオーバー露出条件とし、積分時間やゲインを低下させる。第２の閾値は、２１０で検討されている。データの７５％（当審注：図２の２１０より５％でなく、７５％の誤記である）が暗色（ＭＳＢが０）ならば、データはアンダー露出データとされ、積分時間やゲインを増加させる。） [0020] FIG. 3 shows a bar graph with the overexposure/underexposure parameters. The point A in FIG. 3 is at an overexposed position. If more than 30 percent of the image is in this position, then the image is taken to be overexposed and the gain or integration time is lowered. Conversely, point B is in an underexposed position. If more than 75 percent of the image is in this position, then the image is taken to be underexposed. （図３は、オーバー露出／アンダー露出のパラメータを用いて棒グラフを示している。図３において、点Ａは、オーバー露出位置である。画像の３０％以上がこの位置にある場合、画像はオーバー露出であるとし、ゲインや積分時間が軽減される。逆に、点Ｂは、アンダー露出位置である。画像の７５％以上がこの位置にある場合、画像はアンダー露出であるとされる。） [0026] This can be carried out on a frame by frame basis. （以下略） （これは、フレーム毎に基づいて実施することができる。） （イ）引用文献２に記載された技術 上記（ア）の記載から、引用文献２には、以下のような技術（以下、「引用２技術」という。）が記載されている。 画像の平均値を単に計算することによる露光制御は、不利な結果をもたらすので、画像の様々な部分の測定値に基づくプログラム可能なしきい値インジケータを提供するものであって、 アクティブ画素画像センサ１００の出力は、アナログ／デジタル変換器１０４に提供され、ＡＤＣ１０４は、８ビット出力１０６を生成し、強度分布を分析し、 ２最上位ビットのみを考慮に入れ、その最上位ビットが“１１”であるデータの数と、データスケール（例えば最上位ビットＭＳＢが０に等しい場合）の下半分のセグメント内のデータの数を計数し、データ“１１”は、飽和に近いものと考え、３０％より多くが“１１”である第１の閾値かどうかを検出すると、オーバー露出条件とし、積分時間やゲインを低下させ、データの７５％が暗色（ＭＳＢが０）ならば、データはアンダー露出データとされ、積分時間やゲインを増加させ、 フレーム毎に基づいて実施することができる技術。 （３）本願発明と引用発明との対比、一致点、相違点 ア 本願発明と引用発明との対比 （ア）構成Ａ、Ｄについて 構成ｂより、引用発明の撮像素子は、画素内に光電変換部を有し、構成ｄより、撮像素子３に入射した光は、撮像素子３内の光電変換部Ａ、Ｂ、Ｃ、Ｄで電荷に変換され、各光電変換部Ａ、Ｂ、Ｃ、Ｄからアナログ信号が読み出されるので、引用発明と本願発明は、構成Ａ、Ｄの「光を光電変換して電荷を生成する光電変換部を有し、前記光電変換部で生成された電荷に基づくアナログ信号を出力する複数の画素」「を備える撮像素子」である点で一致する。 （イ）構成Ｂについて 構成ｃ、ｄより、引用発明は、撮像素子３内の画素内の各光電変換部Ａ、Ｂ、Ｃ、Ｄから読み出されたアナログ信号をデジタル信号に変換するＡ／Ｄ変換器４Ａ～４Ｄを有し、構成ａより、当該Ａ／Ｄ変換器は、撮像装置に備えられている。 したがって、引用発明と本願発明は、構成Ｂの「前記画素から出力された前記アナログ信号をデジタル信号に変換するＡＤ変換部」を備える点で共通する。 しかしながら、本願発明のＡＤ変換部は、撮像素子に備えられているのに対し、引用発明のＡ／Ｄ変換器は、撮像装置に備えられているものの、撮像素子に備えられていない点で相違する。 （ウ）構成Ｃについて 構成ｅ、ｆより、引用発明は、Ａ／Ｄ変換器４Ａ～４Ｄにより変換されたデジタル信号を、画素値合成部５で、画素毎に加算し、１画素分の画素値を出力し、画素値合成部５から出力される信号は、測光部６に入力され、測光部６の解析結果に基づいて、絞り２及び撮像素子３を制御し、撮像素子３に入射される光量が適正となるよう、露出調整を行うものであり、構成ｇ～ｋより、光電変換部の電荷蓄積期間は、制御部７によって、適正露出となるよう算出された時間であり、各光電変換部の電荷蓄積時間は互いに等しいが、所定の時間ずらしているものである。 すなわち、Ａ／Ｄ変換器により変換されたデジタル信号に基づいて、制御部７により電荷蓄積時間を適正露出となるように制御していることから、引用発明と本願発明は、前記ＡＤ変換部で変換された前記デジタル信号に基づいて、前記画素の撮像条件を制御する制御部を備える点で共通する。 しかしながら、本願発明の制御部は、撮像素子に備えられているのに対し、引用発明の制御部は、撮像装置に備えられているものの、撮像素子に備えられていない点で相違し、また、本願発明の制御部は、デジタル信号の上位ビットに基づいて、前記画素毎に制御するのに対し、引用発明は、そのような構成に限定されていない点で相違する。 イ 一致点、相違点 以上より、本願発明と引用発明の一致点、相違点は以下のとおりである。 （一致点） 光を光電変換して電荷を生成する光電変換部を有し、前記光電変換部で生成された電荷に基づくアナログ信号を出力する複数の画素 を備える撮像素子であり、 前記画素から出力された前記アナログ信号をデジタル信号に変換するＡＤ変換部と、 前記ＡＤ変換部で変換された前記デジタル信号に基づいて、前記画素の撮像条件を制御する制御部と、 を備える。 （相違点１） 本願発明のＡＤ変換部と制御部は、撮像素子に備えられているのに対し、引用発明のＡ／Ｄ変換器と制御部は、撮像素子に備えられていない点。 （相違点２） 画素の撮像条件を制御する際に、本願発明の制御部は、デジタル信号の上位ビットに基づいて、前記画素毎に制御するのに対し、引用発明は、そのような構成に限定されていない点。 （４）相違点についての判断 事案に鑑み、相違点２について先に検討する。 引用２技術のように、アナログ／デジタル変換器で生成されるデータの２最上位ビットが１１であるデータの数と最上位ビットが０であるデータの数を計数し、閾値と比較することにより、オーバー露出もしくはアンダー露出と判断し、積分時間やゲインをフレーム毎に調整する技術が知られている。 ここで、積分時間やゲインは、撮像条件であるといえる。 そうすると、引用発明の画素の撮像条件を制御する際に、デジタル信号の上位ビットに基づいて、撮像条件を制御するようにすることは、当業者であれば容易に想到し得るものである。 しかし、引用２技術は、フレーム毎に調整する技術であって、画素毎に撮像条件を制御することは、当業者が容易に想到できるものではない。 したがって、本願発明１は、相違点１について検討するまでもなく、当業者であっても、引用発明及び引用２技術に基づいて容易に発明できたものとはいえない。 なお、令和１年７月１７日付け拒絶理由において、請求項１に係る発明以外の発明に対する進歩性を論じるために提示された引用文献３～５をみても、相違点２に係る構成が記載されているものとは認められない。 ２ 本願発明２～１７について 本願発明２～１７は、本願発明１を直接又は間接に引用する発明であり、引用発明との対比において、本願発明１と同じ相違点を有するものであるから、上記１と同様の理由により、当業者であっても、引用発明及び引用２技術に基づいて容易に発明できたものとはいえない。 ３ まとめ 以上より、前置報告及び令和１年７月１７日付け拒絶理由に記載の引用文献によって、本願を拒絶することはできない。 第８ むすび 以上のとおり、原査定の理由によっては、本願を拒絶することはできない。 また、前置報告及び令和１年７月１７日付け拒絶理由に記載の引用文献によって、本願を拒絶することはできず、他に本願を拒絶すべき理由を発見しない。 よって、結論のとおり審決する。