2020-001264

本願は、平成２８年１０月５日の出願であって、平成３０年１０月２６日付けで拒絶の理由が通知され、平成３１年１月８日に意見書及び手続補正書が提出され、令和１年６月１７日付けで最後の拒絶の理由が通知され、同年７月１９日に意見書及び手続補正書が提出されたところ、同年１２月１２日付け（謄本送達日：同年同月１７日）で、同年７月１９日付け手続補正書による手続補正が却下されるとともに拒絶査定がなされ、これに対し、令和２年１月３０日に拒絶査定不服審判の請求がなされると同時に手続補正書が提出されたものである。

（ア）「【発明の効果】

【００１５】

本発明によれば、プログラムの容量がむやみに増大することを防止し、プログラムの容量を削減することができる。」

（イ）「【００８９】

〔制御上の構成〕

次に、パチンコ機１の制御に関する構成について説明する。図９は、パチンコ機１に装備された各種の電子機器類を示すブロック図である。パチンコ機１は、制御動作の中枢となる主制御装置７０（主制御用コンピュータ）を備えており、この主制御装置７０は主に、パチンコ機１における遊技の進行を制御する機能を有している。なお、主制御装置７０は、上記の主制御基板ユニット１７０に内蔵されている。

【００９０】

また、主制御装置７０には、中央演算処理装置である主制御ＣＰＵ７２を実装した回路基板（主制御基板）が装備されており、主制御ＣＰＵ７２は、図示しないＣＰＵコアやレジスタとともにＲＯＭ７４、ＲＡＭ（ＲＷＭ）７６等の半導体メモリを集積したＬＳＩとして構成されている。また、主制御装置７０には、乱数発生器７５やサンプリング回路７７が装備されている。このうち乱数発生器７５は、特別図柄抽選の大当り判定用や普通図柄抽選の当り判定用にハードウェア乱数（例えば１０進数表記で０～６５５３５）を発生させるものであり、ここで発生された乱数は、サンプリング回路７７を通じて主制御ＣＰＵ７２に入力される。その他にも主制御装置７０には、入出力（Ｉ／Ｏ）ポート７９や図示しないクロック発生回路、カウンタ／タイマ回路（ＣＴＣ）等の周辺ＩＣが装備されており、これらは主制御ＣＰＵ７２とともに回路基板上に実装されている。なお、回路基板上（又は内層部分）には、信号伝送経路や電源供給経路、制御用バス等が配線パターンとして形成されている。」

（ウ）「【０１４７】

ステップＳ２００：先ず主制御ＣＰＵ７２は、メインループの実行中に使用していたレジスタ（アキュムレータＡとフラグレジスタＦ、汎用レジスタＢ～Ｌの各ペア）の値をＲＡＭ７６の退避領域に退避させる。値を退避させた後のレジスタ（Ａ～Ｌ）には、割込管理処理の中で別の値を書き込むことができる。」

（エ）「【０２２３】

〔特別図柄遊技処理〕

次に、割込管理処理（図１３）の中で実行される特別図柄遊技処理の詳細について説明する。図１８は、特別図柄遊技処理の構成例を示すフローチャートである。特別図柄遊技処理は、実行選択処理（ステップＳ１０００）、特別図柄変動前処理（ステップＳ２０００）、特別図柄変動中処理（ステップＳ３０００）、特別図柄停止表示中処理（ステップＳ４０００）、大当り時可変入賞装置管理処理（ステップＳ５０００）、小当り時可変入賞装置管理処理（ステップＳ６０００）のサブルーチン（プログラムモジュール）群を含む構成である。ここでは先ず、各処理に沿って特別図柄遊技処理の基本的な流れを説明する。」

（オ）「【０２８７】

〔図２０：特別図柄変動前処理を参照〕

ステップＳ２４１２：次に主制御ＣＰＵ７２は、大当り時変動パターン決定処理を実行する。この処理では、主制御ＣＰＵ７２は先のステップＳ２２００でシフトした変動パターン決定乱数に基づいて第１特別図柄又は第２特別図柄の変動パターン（変動時間と停止表示時間）を決定する。また、主制御ＣＰＵ７２は、決定した変動時間の値を変動タイマにセットするとともに、停止表示時間の値を停止図柄表示タイマにセットする。一般的に大当りリーチ変動の場合、はずれ時よりも長い変動時間が決定される。」

（カ）「【０４３０】

次に、上記で説明した処理のうち特別な処理において行われる具体的なプログラミング内容について説明する。ここで、特別な処理として、特別図柄の変動表示に関する変動パターンを選択する処理、内部抽選の結果大当りに該当した際に当選種類（当選図柄）を選択する処理、普通図柄の変動表示に関する変動パターンを選択する処理、作動抽選の結果当りに該当した際に当選種類（当選図柄）を選択する処理、大当り遊技や小当り遊技におけるオープニング時間、エンディング時間、インターバル時間等を選択する処理、大当り遊技終了後に設定する確変回数や時短回数、特殊変動回数を選択する処理等のサブルーチンプログラムが挙げられる。これらの特別な処理（サブルーチンプログラム）において、共通のサブモジュールが呼び出され、その共通のサブモジュールが呼び出された結果、所望するデータ値（例えば、変動パターン番号等）が決定される。このサブモジュールを呼び出す処理として簡単なサブルーチンプログラムを例にして説明する。なお、簡単なサブルーチンプログラムとして、例えば、第１特別図柄又は第２特別図柄に関してそれぞれテーブルが用意されている際に、いずれか１つのテーブルを参照してそのテーブルの中から対応する値を決定するといった内容を想定して説明する。

【０４３１】

先ず、本実施形態の比較対象とするサブルーチンプログラム（比較例１、比較例２）について説明し、次に、本実施形態であるサブルーチンプログラムについて説明する。

続きを表示（全37行）

【０４３２】

図４２は、比較対象とするサブルーチンプログラム（比較例１）の手順例を示すフローチャートである。以下、手順例に沿って説明する。また、図４３は、比較対象とするサブルーチンプログラム（比較例１）で使用される参照データの一例を示す図である。

【０４３３】

ステップＳ７０００：主制御ＣＰＵ７２は、選択オフセット１をセットする。具体的には、次の処理（ワードデータ選択処理（ステップＳ７００４））において使用する値である選択オフセット１をセットする。なお、選択オフセット１として、例えば、第１特別図柄である場合は００Ｈがセットされたり、第２特別図柄である場合は０１Ｈがセットされたりする。主制御ＣＰＵ７２は次にステップＳ７００２を実行する。

【０４３４】

ステップＳ７００２：主制御ＣＰＵ７２は、選択アドレスとしてデータ選択テーブル（Ｄ＿Ｔａｂｌｅ＿Ｓｅｌ）のアドレスをセットする。例えば、データ選択テーブル（Ｄ＿Ｔａｂｌｅ＿Ｓｅｌ）のアドレスとして１０００Ｈがセットされる。主制御ＣＰＵ７２は次にステップＳ７００４を実行する。ここで、データ選択テーブルとは、図４３に示す参照データのアドレス１０００Ｈから開始されるデータ値を表している。

【０４３５】

また、図４３に示す参照データには、他にもデータ値が記録されており、具体的な内容について説明する。

例えば、アドレス１０００Ｈには１００２Ｈが記録されている。他にも、アドレス１００１Ｈには１００５Ｈ、アドレス１００２Ｈには１０、アドレス１００３Ｈには２０、アドレス１００４Ｈには３０、アドレス１００５Ｈには４０、アドレス１００６Ｈには５０、アドレス１００７Ｈには６０が記録されている。ここで、アドレス値１０００Ｈ，１００１Ｈは、データ選択テーブルを表しており、それぞれのデータ値はワードサイズのデータが記録されている。アドレス値１００２Ｈ～１００４Ｈは、第１特別図柄に対応する変動時間の選択テーブルを表しており、アドレス値１００５Ｈ～１００７Ｈは、第２特別図柄に対応する変動時間の選択テーブルを表していると想定する。また、それぞれのデータ値はバイトサイズのデータであり、変動時間に対応する値であると想定する。

【０４３６】

ステップＳ７００４：主制御ＣＰＵ７２は、ワードデータ選択処理を実行する。ここで、ワードデータ選択処理が共通サブモジュールであることを想定しており、この処理においては、主制御ＣＰＵ７２はワードデータ選択処理といった共通サブモジュールを呼び出して実行していることを表している。この処理により、先の処理（ステップＳ７０００、ステップＳ７００２）でセットされた、選択オフセット１と選択アドレスとに基づいて、ワードデータが出力されることとなる。なお、具体的な処理の内容については、後述するバイトデータ選択処理（ステップＳ７００８）と同様の処理であり、出力される結果がワードサイズであるのか、バイトサイズであるのかの違いのみであるため、説明は省略する。

【０４３７】

そして、このワードデータ選択処理により、アドレス値が出力される。具体的には、選択オフセット１として００Ｈが入力されると、第１特別図柄に対応する変動時間の選択テーブルの先頭アドレス値（１００２Ｈ）が出力され、選択オフセット１として０１Ｈが入力されると、第２特別図柄に対応する変動時間の選択テーブルの先頭アドレス値（１００５Ｈ）が出力される。主制御ＣＰＵ７２は次にステップＳ７００６を実行する。

【０４３８】

ステップＳ７００６：主制御ＣＰＵ７２は、選択オフセット２をセットする。具体的には、次の処理（バイトデータ選択処理（ステップＳ７００８））において使用する値である選択オフセット２をセットする。なお、選択オフセット２として、例えば、内部抽選の結果のはずれに対応して００Ｈがセットされたり、大当りに対応して０１Ｈがセットされたり、小当りに対応して０２Ｈがセットされたりする。主制御ＣＰＵ７２は次にステップＳ７００８を実行する。

【０４３９】

ステップＳ７００８：主制御ＣＰＵ７２は、バイトデータ選択処理を実行する。ここで、バイトデータ選択処理が共通サブモジュールであることを想定しており、このバイトデータ選択処理においては、主制御ＣＰＵ７２はバイトデータ選択処理といった共通サブモジュールを呼び出して実行していることを表している。この処理により、先の処理（ステップＳ７００４、ステップＳ７００６）でセットされた、選択オフセット２とワードデータ選択処理による結果のアドレス値とに基づいて、バイトデータが出力されることとなる。例えば、変動時間を表す値が出力されることとなる。具体的には、アドレス値が１００２Ｈである際に、選択オフセット２として００Ｈが入力されると、バイトデータ１０（例えば、１０秒）が出力され、選択オフセット２として０１Ｈが入力されると、バイトデータ２０（例えば、２０秒）が出力され、選択オフセット３として０２Ｈが入力されると、バイトデータ３０（例えば、３０秒）が出力される。同様に、アドレス値が１００５Ｈである際に、選択オフセット２として００Ｈが入力されると、バイトデータ４０（例えば、４０秒）が出力され、選択オフセット２として０１Ｈが入力されると、バイトデータ５０（例えば、５０秒）が出力され、選択オフセット３として０２Ｈが入力されると、バイトデータ６０（例えば、６０秒）が出力される。

【０４４０】

図４４は、バイトデータ選択処理の手順例を示すフローチャートである。以下、手順例に沿って説明する。この処理は、共通サブモジュールとして、様々な処理において呼び出され実行されるものである。

【０４４１】

ステップＳ７０３０：主制御ＣＰＵ７２は、選択オフセットと選択アドレスの下位バイトを加算する。例えば、選択オフセットが００Ｈであり、選択アドレスが１０００Ｈである場合、００Ｈと００Ｈとを加算して、００Ｈといった加算結果が出力される。主制御ＣＰＵ７２は次にステップＳ７０３２を実行する。

【０４４２】

ステップＳ７０３２：主制御ＣＰＵ７２は、選択アドレスの下位バイトに演算結果値をセットする。具体的には、選択アドレスの下位バイトに先の処理（ステップＳ７０３０）で出力された結果をセットする。例えば、選択アドレスが１０００Ｈの下位バイトに加算結果００Ｈがセットされ、選択結果アドレスとして１０００Ｈが出力される。主制御ＣＰＵ７２は次にステップＳ７０３４を実行する。

【０４４３】

ステップＳ７０３４：主制御ＣＰＵ７２は、桁上がりではないか否かを確認する。具体的には、先の処理（ステップＳ７０３２）の加算結果が桁上がりしているか否かを確認する。例えば、ＦＦＨが１００Ｈに桁上がりしているか否かを確認する。この確認の結果、桁上がりではない場合（Ｙｅｓ）、主制御ＣＰＵ７２は次にステップＳ７０３８を実行する。一方、桁上がりである場合（Ｎｏ）、主制御ＣＰＵ７２は次にステップＳ７０３６を実行する。

【０４４４】

ステップＳ７０３６：主制御ＣＰＵ７２は、選択アドレスの上位バイトを１加算する。例えば、選択アドレスが１０００Ｈであった場合、１１００Ｈに加算する。主制御ＣＰＵ７２は次にステップＳ７０３８を実行する。

【０４４５】

ステップＳ７０３８：主制御ＣＰＵ７２は、選択結果アドレスで示す選択結果データをロードする。具体的には、先の処理（ステップＳ７０３２やステップＳ７０３６）で出力された選択結果のアドレス値に記録されているデータ値を読み出す。例えば、図４３に示すように、アドレス１０００Ｈに１００２が記録されている場合、１００２Ｈが読み出される。他にも、アドレスが１００１Ｈであれば１００５Ｈが読み出され、アドレスが１００２Ｈであれば１０が読み出され、アドレスが１００３Ｈであれば２０が読み出され、アドレスが１００４Ｈであれば３０が読み出され、アドレスが１００５Ｈであれば４０が読み出され、アドレスが１００６Ｈであれば５０が読み出され、アドレスが１００７Ｈであれば６０が読み出される。主制御ＣＰＵ７２は次にステップＳ７０４０を実行する。

【０４４６】

ステップＳ７０４０：主制御ＣＰＵ７２は、選択結果データを確認し選択結果フラグ値をセットする。例えば、先の処理（ステップＳ７０３８）で読み出された値に対応したフラグがセットされる。そして、そのフラグに基づいて別の処理が行われる場合もある。

【０４４７】

以上の手順を終えると、主制御ＣＰＵ７２は図４２のサブルーチンプログラム処理に復帰する。」

（キ）「【図４２】

」

（ク）「【図４３】

」

（ケ）「【図４４】

」

原査定の拒絶の理由に引用文献２として引用された、本願の出願前に頒布された特開２０１２－２２３３３４号公報（以下「引用文献２」という。）には、図面とともに以下の事項が記載されている。

ア　記載事項

（ア）「【０００９】

＜実施形態１＞　以下、図面を用いて、本発明の実施形態１に係る遊技台（パチンコ機１００）について詳細に説明する。」

（イ）「【０２７５】

＜特殊命令／ＡＤＤＴＷＯＯＮＥ命令＞

特殊命令の一つであるＡＤＤＴＷＯＯＮＥ命令（ＡＤＤＴＷＯＯＮＥ　ＯＰ１，ＯＰ２）は、第１オペランドＯＰ１で示される２つのレジスタに記憶された２バイト長の値に、第２オペランドＯＰ２で示されるレジスタに記憶された１バイト長の値（または、第２オペランドＯＰ２で示される１バイト長のイミディエイト値）を加算するための命令である。ＡＤＤＴＷＯＯＮＥ命令の命令コードの上位１バイトは固定値（この例ではＥＤＨ)とし、下位バイトは、命令データテーブルの上位ビット４Ｈ（０１００Ｂ）と下位ビット０Ｈ（００００Ｂ）～２Ｈ（００１０Ｂ）の組合せと、命令データテーブルの上位ビット４Ｈ（０１００Ｂ）と下位ビット４Ｈ（０１００Ｂ）～７Ｈ（０００１Ｂ）、９Ｈ（１００１Ｈ）の組合せに割り当てている。このように、従来は空き領域とされていた命令の領域を利用することで、限られたハードウェア資源を有効利用することができる上に、空き領域に不正な命令（隠し命令）を埋め込むような不正行為を未然に防止することができ、遊技の公平性を担保できる場合がある。なお、本実施形態では、特殊命令の命令コードを２バイト長としているが、命令コードのバイト長は特に限定されず、例えば１バイト長でもよい。また、ＡＤＤＴＷＯＯＮＥ命令のうちの特定の命令（例えば、「ＡＤＤＴＷＯＯＮＥ　ＨＬ，Ａ」命令）のみ、他のＡＤＤＴＷＯＯＮＥ命令よりも命令コードが短く（例えば、１バイト長）てもよい。また、「ＡＤＤＴＷＯＯＮＥ　ＯＰ１，Ａ」命令のうちの特定の命令（例えば、「ＡＤＤＴＷＯＯＮＥ　ＨＬ，Ａ」命令）のみ、他のＡＤＤＴＷＯＯＮＥ命令よりも命令コードが短く（例えば、１バイト長）てもよい。この場合、該命令の利便性を高めることができる。

【０２７６】

「ＡＤＤＴＷＯＯＮＥ　ＨＬ，Ｃ」命令を例に挙げると、第１オペランドで示されるペアレジスタＨＬに記憶された２バイト長の値に、第２オペランドで示されるＣレジスタに記憶された１バイト長の値を加算する場合に使用される命令であり、例えば、上述の特別図柄変動時間抽選処理のステップＳ１１１２では、「ＡＤＤＴＷＯＯＮＥ　ＨＬ，Ｃ」を実行することによって、ＨＬレジスタに記憶された２バイト長の値（１７５５Ｈ）に、Ｃレジスタに記憶された１バイト長の値（Ｂ０Ｈ）を加算することによって、ＨＬレジスタの値を１８０５Ｈに更新している。なお、ＡＤＤＴＷＯＯＮＥ命令（ＡＤＤＴＷＯＯＮＥ　ＯＰ１，ＯＰ２）は、キャリーが発生し難いが、ＨＬレジスタに記憶された２バイト長の値（例えば、ＦＦ０１Ｈ）にＣレジスタに記憶された１バイト長の値（例えば、ＦＦＨ）を加算する場合には、キャリーが発生する。すなわち、ＡＤＤＴＷＯＯＮＥ命令（ＡＤＤＴＷＯＯＮＥ　ＯＰ１，ＯＰ２）を実行後にキャリーが発生する場合には、ＨレジスタがＦＦＨであると判断することができる。

【０２７７】

また、「ＡＤＤＴＷＯＯＮＥ　ＨＬ，Ｃ」命令では、必要なステート数は８ステート、必要なバイト数は２バイトである。一方、従来の命令によって「ＡＤＤＴＷＯＯＮＥ　ＨＬ，Ｃ」命令と同様の処理を行う場合には、図３６に示すように、必要なステート数は２２ステート（＝４＋４＋１０＋４）、必要なバイト数は６バイト（＝１＋１＋３＋１）である。したがって、ＨＬレジスタに記憶された２バイト長の値にＣレジスタに記憶された１バイト長の値を加算する場合に「ＡＤＤＴＷＯＯＮＥ　ＨＬ，Ｃ」命令を使用すれば、制御プログラムの処理時間を短縮して制御負担を軽減することができる上に、プログラムコード量を削減することができ、メモリ容量が制限されているＲＯＭの記憶領域を有効に利用することができる場合がある。また、遊技性を高めるためにプログラムコードが増えたとしても、プログラム容量の増加や処理速度の低下を抑止できる場合がある。また、プログラム容量を削減することによって、開発者のコーディングミスやチェックミスを減らし、デバッグが容易で開発効率を高めることが可能となることに加えて、遊技台として適正な機能を有するか否かを外部機関が確認する際にも、確認作業のミスを防止でき、遊技者が安心して遊技を行うことができる遊技台を提供できる場合がある。

【０２７８】

また、従来ＣＰＵに実行可能に備えられている８ビット演算命令では、「ＡＤＤ　Ａ，Ｅ」命令のように、加算結果（「ＳＵＢ　Ａ，Ｅ」命令の場合は減算結果）をＡレジスタに入れるしかなかったが、ＡＤＤＴＷＯＯＮＥ命令を実行して「ＡＤＤＴＷＯＯＮＥ　ＨＬ，Ｅ」命令とすることで「ＡＤＤ　Ｌ，Ｅ」を可能にしており、Ａレジスタを使用せずに温存することができる（使用用途が広いＡレジスタを他の命令で使用することが可能となる結果、プログラム容量を削減できる場合がある）。また、「ＬＤ　Ｈ，００Ｈ」命令を実行してＨレジスタに００Ｈを転送した後に、「ＡＤＤＴＷＯＯＮＥ　ＨＬ，Ｅ」命令を実行してＬレジスタにＥレジスタの値を加算して「ＳＲＬ　Ｈ」命令を実行してＬレジスタが桁あふれしたかどうかをキャリーフラグが立ったか否かで確認することでＡレジスタを使用せずに温存することができる（使用用途が広いＡレジスタを他の命令で使用することが可能となる結果、プログラム容量を削減できる場合がある）。」

イ　引用文献２の記載事項

上記アの記載事項を総合すると、引用文献２には、次の事項（以下「引用文献２の記載事項」という。）が記載されていると認められる。

「第１オペランドＯＰ１で示される２つのレジスタに記憶された２バイト長の値に、第２オペランドＯＰ２で示されるレジスタに記憶された１バイト長の値を加算する命令であるＡＤＤＴＷＯＯＮＥ命令を有したパチンコ機１００」

（ａ）「【０００９】

＜実施形態１＞　以下、図面を用いて、本発明の実施形態１に係る遊技台（パチンコ機１００）について詳細に説明する。」

（ｂ）「【０２７２】

＜特殊命令／ＡＤＤＴＷＯＯＮＥ命令＞

特殊命令の一つであるＡＤＤＴＷＯＯＮＥ命令（ＡＤＤＴＷＯＯＮＥ　ＯＰ１，ＯＰ２）は、第１オペランドＯＰ１で示される２つのレジスタに記憶された２バイト長の値に、第２オペランドＯＰ２で示されるレジスタに記憶された１バイト長の値（または、第２オペランドＯＰ２で示される１バイト長のイミディエイト値）を加算するための命令である。ＡＤＤＴＷＯＯＮＥ命令の命令コードの上位１バイトは固定値（この例ではＥＤＨ)とし、下位バイトは、命令データテーブルの上位ビット４Ｈ（０１００Ｂ）と下位ビット０Ｈ（００００Ｂ）～２Ｈ（００１０Ｂ）の組合せと、命令データテーブルの上位ビット４Ｈ（０１００Ｂ）と下位ビット４Ｈ（０１００Ｂ）～７Ｈ（０００１Ｂ）、９Ｈ（１００１Ｈ）の組合せに割り当てている。このように、従来は空き領域とされていた命令の領域を利用することで、限られたハードウェア資源を有効利用することができる上に、空き領域に不正な命令（隠し命令）を埋め込むような不正行為を未然に防止することができ、遊技の公平性を担保できる場合がある。なお、本実施形態では、特殊命令の命令コードを２バイト長としているが、命令コードのバイト長は特に限定されず、例えば１バイト長でもよい。また、ＡＤＤＴＷＯＯＮＥ命令のうちの特定の命令（例えば、「ＡＤＤＴＷＯＯＮＥ　ＨＬ，Ａ」命令）のみ、他のＡＤＤＴＷＯＯＮＥ命令よりも命令コードが短く（例えば、１バイト長）てもよい。また、「ＡＤＤＴＷＯＯＮＥ　ＯＰ１，Ａ」命令のうちの特定の命令（例えば、「ＡＤＤＴＷＯＯＮＥ　ＨＬ，Ａ」命令）のみ、他のＡＤＤＴＷＯＯＮＥ命令よりも命令コードが短く（例えば、１バイト長）てもよい。この場合、該命令の利便性を高めることができる。

【０２７３】

「ＡＤＤＴＷＯＯＮＥ　ＨＬ，Ｃ」命令を例に挙げると、第１オペランドで示されるペアレジスタＨＬに記憶された２バイト長の値に、第２オペランドで示されるＣレジスタに記憶された１バイト長の値を加算する場合に使用される命令であり、例えば、上述の特別図柄変動時間抽選処理のステップＳ１１１２では、「ＡＤＤＴＷＯＯＮＥ　ＨＬ，Ｃ」を実行することによって、ＨＬレジスタに記憶された２バイト長の値（１７５５Ｈ）に、Ｃレジスタに記憶された１バイト長の値（Ｂ０Ｈ）を加算することによって、ＨＬレジスタの値を１８０５Ｈに更新している。なお、ＡＤＤＴＷＯＯＮＥ命令（ＡＤＤＴＷＯＯＮＥ　ＯＰ１，ＯＰ２）は、キャリーが発生し難いが、ＨＬレジスタに記憶された２バイト長の値（例えば、ＦＦ０１Ｈ）にＣレジスタに記憶された１バイト長の値（例えば、ＦＦＨ）を加算する場合には、キャリーが発生する。すなわち、ＡＤＤＴＷＯＯＮＥ命令（ＡＤＤＴＷＯＯＮＥ　ＯＰ１，ＯＰ２）を実行後にキャリーが発生する場合には、ＨレジスタがＦＦＨであると判断することができる。

【０２７４】

また、「ＡＤＤＴＷＯＯＮＥ　ＨＬ，Ｃ」命令では、必要なステート数は８ステート、必要なバイト数は２バイトである。一方、従来の命令によって「ＡＤＤＴＷＯＯＮＥ　ＨＬ，Ｃ」命令と同様の処理を行う場合には、図３５に示すように、必要なステート数は２２ステート（＝４＋４＋１０＋４）、必要なバイト数は６バイト（＝１＋１＋３＋１）である。したがって、ＨＬレジスタに記憶された２バイト長の値にＣレジスタに記憶された１バイト長の値を加算する場合に「ＡＤＤＴＷＯＯＮＥ　ＨＬ，Ｃ」命令を使用すれば、制御プログラムの処理時間を短縮して制御負担を軽減することができる上に、プログラムコード量を削減することができ、メモリ容量が制限されているＲＯＭの記憶領域を有効に利用することができる場合がある。また、遊技性を高めるためにプログラムコードが増えたとしても、プログラム容量の増加や処理速度の低下を抑止できる場合がある。また、プログラム容量を削減することによって、開発者のコーディングミスやチェックミスを減らし、デバッグが容易で開発効率を高めることが可能となることに加えて、遊技台として適正な機能を有するか否かを外部機関が確認する際にも、確認作業のミスを防止でき、遊技者が安心して遊技を行うことができる遊技台を提供できる場合がある。

【０２７５】

また、従来ＣＰＵに実行可能に備えられている８ビット演算命令では、「ＡＤＤ　Ａ，Ｅ」命令のように、加算結果（「ＳＵＢ　Ａ，Ｅ」命令の場合は減算結果）をＡレジスタに入れるしかなかったが、ＡＤＤＴＷＯＯＮＥ命令を実行して「ＡＤＤＴＷＯＯＮＥ　ＨＬ，Ｅ」命令とすることで「ＡＤＤ　Ｌ，Ｅ」を可能にしており、Ａレジスタを使用せずに温存することができる（使用用途が広いＡレジスタを他の命令で使用することが可能となる結果、プログラム容量を削減できる場合がある）。また、「ＬＤ　Ｈ，００Ｈ」命令を実行してＨレジスタに００Ｈを転送した後に、「ＡＤＤＴＷＯＯＮＥ　ＨＬ，Ｅ」命令を実行してＬレジスタにＥレジスタの値を加算して「ＳＲＬ　Ｈ」命令を実行してＬレジスタが桁あふれしたかどうかをキャリーフラグが立ったか否かで確認することでＡレジスタを使用せずに温存することができる（使用用途が広いＡレジスタを他の命令で使用することが可能となる結果、プログラム容量を削減できる場合がある）。」

（ｃ）「【０３２８】

＜表示図柄抽選処理＞

次に、図４６を用いて、上述の特図１関連抽選処理における表示図柄抽選（ステップＳ１００３）について説明する。なお、同図は、表示図柄抽選の流れを示すフローチャートである。

【０３２９】

続きを表示（全15行）

同図（ａ）に示す表示図柄抽選処理のステップＳ１６０１では、ＲＯＭ３０６に設けた表示図柄抽選テーブルのアドレス（テーブルアドレス）を取得する。また、ステップＳ１６０２では、抽選準備処理を行い、ステップＳ１６０３では、抽選処理を行う。ステップＳ１６０４では、当り種別情報設定処理を行った後に処理を終了する。

【０３３０】

また、同図（ｂ）に示す抽選準備処理のステップＳ１６１１では、オフセット値を取得し、ステップＳ１６１２では、取得済みの表示図柄抽選テーブルのアドレスを１つ加算して更新する。ステップＳ１６１３では、データ選択処理を行い、ステップＳ１６１４では、データ選択処理の結果である取得値が０か０以外かを判定し、０の場合には処理を終了し、０以外の場合にはステップＳ１６１５に進む。ステップＳ１６１５では、抽選用乱数値を取得した後に処理を終了する。

【０３３１】

また、同図（ｃ）に示すデータ選択処理のステップＳ１６２１では、テーブルアドレスにオフセット値を加算し、ステップＳ１６２２では、テーブルアドレスの値をＡレジスタに転送する。また、ステップＳ１６２３では、Ａレジスタの値を１つ減算し、ステップＳ１６２４では、テーブルアドレスの値をＡレジスタに転送した後に処理を終了する。

【０３３２】

図４７は、本発明に係る抽選準備処理のプログラムの一例を示した図である。本発明に係る抽選準備処理のプログラムでは、プログラムの（３－１）で示すＲＳＴ命令を実行することによって、データ選択処理にジャンプし、このデータ選択処理のプログラムの（３－３）で示す「ＤＥＣ　Ａ」命令を実行することによって、Ａレジスタの値を１つ減算する。ここで、８ビットＤＥＣ命令は、上記図４２に示す通り、命令の実行後にＺフラグとＳＺフラグを同じ値に変化させる命令の一つであるため、「ＤＥＣ　Ａ」命令の実行後にはＺフラグとＳＺフラグが同じ値に変化する。

【０３３３】

続いて、プログラムの（３－４）で示す「ＬＤ　Ａ、（ＨＬ）」命令を実行することによって、テーブルアドレスの値をＡレジスタに転送する。ここで、ＬＤ命令（ロード命令）は、上記図４２に示す通り、命令の実行後にＺフラグを変化させずにＳＺフラグを変化させる命令の一つであるため、「ＬＤ　Ａ、（ＨＬ）」命令の実行後にはＺフラグは変化しないが、ＳＺフラグが変化する。

【０３３４】

続いて、プログラムの（３－５）で示す「ＲＥＴ」命令を実行することによって、抽選準備処理のプログラムの（３－１）で示すＲＳＴ命令の直後に戻り、（３－２）で示す「ＲＥＴ　Ｚ」命令を実行する。ここで、「ＲＥＴ　Ｚ命令」は、Ｚフラグが１の場合に、スタックポインタＰＣが示すスタック領域ＳＰに記憶されたデータをプログラムカウンタＰＣの下位アドレスに、また、スタックポインタＰＣが示すスタック領域ＳＰ＋１に記憶されたデータをプログラムカウンタＰＣの上位アドレスにそれぞれロード（復帰）した後にスタックポインタＰＣを２つ加算し、Ｚフラグが０の場合に後続の処理を継続する命令である。すなわち、（３－２）で示す「ＲＥＴ　Ｚ」命令では、（３－３）で示す「ＤＥＣ　Ａ」命令の実行後には変化するが、次の（３－４）で示す「ＬＤ　Ａ、（ＨＬ）」命令の実行後には変化しないＺフラグに応じて、表示図柄抽選処理に復帰する処理か、後続の処理を継続する処理のいずれかの処理を行う。」

（ｄ）「【図４６】

」

（ｅ）「【図４７】

」

上記（ｃ）の【０３３３】には、「また、同図（ｃ）に示すデータ選択処理のステップＳ１６２１では、テーブルアドレスにオフセット値を加算し、ステップＳ１６２２では、テーブルアドレスの値をＡレジスタに転送する。また、ステップＳ１６２３では、Ａレジスタの値を１つ減算し、ステップＳ１６２４では、テーブルアドレスの値をＡレジスタに転送した後に処理を終了する。」と記載され、上記図４６（ｃ）のデータ選択処理のフローチャートについて説明されており、上記図４７の下部には、データ選択処理を実行するプログラムが記載されており、【０３３３】の記載、上記図４６（ｃ）のフローチャートの記載及び図４７のプログラムの記載から、データ選択処理は、Ｓ１６２１でテーブルアドレスにオフセット値を加算し（プログラムでは「ＡＤＤＴＷＯＯＮＥ　　ＨＬ，Ａ」であり、【０２７２】には、「ＡＤＤＴＷＯＯＮＥ命令（ＡＤＤＴＷＯＯＮＥ　ＯＰ１，ＯＰ２）は、第１オペランドＯＰ１で示される２つのレジスタに記憶された２バイト長の値に、第２オペランドＯＰ２で示されるレジスタに記憶された１バイト長の値（または、第２オペランドＯＰ２で示される１バイト長のイミディエイト値）を加算するための命令」と記載されていることから、ＡＤＤＴＷＯＯＮＥ命令でＨＬレジスタに記憶された２バイト長のテーブルアドレスに、Ａレジスタに記憶された１バイト長のオフセット値を加算している）、Ｓ１６２２でテーブルアドレスの値をＡレジスタに転送し（プログラムでは「ＬＤ　　Ａ，（ＨＬ）」であり、ＨＬレジスタに記憶されているテーブルアドレスの値をＡレジスタに転送している）、Ｓ１６２３でＡレジスタの値を１つ減算し、Ｓ１６２４でテーブルアドレスの値をＡレジスタに転送し（プログラムでは「ＬＤ　　Ａ，（ＨＬ）」であり、ＨＬレジスタに記憶されているテーブルアドレスの値をＡレジスタに転送している）、処理を終了している（プログラムでは、「ＲＥＴ」）ことが見て取れる。

上記（ア）の記載事項、（イ）の認定事項を総合すると、周知例１には次の事項が記載されていると認められる。

「ＡＤＤＴＷＯＯＮＥ命令で第１オペランドＯＰ１で示される２つのレジスタに記憶された２バイト長の値に、第２オペランドＯＰ２で示されるレジスタに記憶された１バイト長の値を加算し、第１オペランドＯＰ１で示される２つのレジスタに記憶されているテーブルアドレスの値を第２オペランドＯＰ２で示されるレジスタに転送し、第２オペランドＯＰ２で示されるレジスタの値１を１つ減算し、第１オペランドＯＰ１で示される２つのレジスタに記憶されているテーブルアドレスの値を第２オペランドＯＰ２で示されるレジスタに転送するデータ選択処理を有するパチンコ機」

（ａ）「【００１０】

以下、図面を用いて、本発明の実施形態１に係る遊技台（パチンコ機１００）について詳細に説明する。」

（ｂ）「【０２６８】

次のステップＳ１１０２では、上述のテーブル選択用テーブル（図３２（ａ））の先頭アドレス（本実施形態では、１６００Ｈ）を、ＨＬレジスタに転送する（ＬＤ　ＨＬ，ｔａｂｌｅＳｅｌｅｃｔＴａｂｌｅ）。これにより、ＨＬレジスタに１６００Ｈが記憶される。

【０２６９】

次のステップＳ１１０３では、上述の保留数記憶領域（ＲＷＭ領域のアドレスＦ０４０Ｈ）に記憶された保留数を、Ａレジスタに転送する（ＬＤＴ　Ａ，（４０Ｈ））。ここで、「ＬＤＴ　Ａ、（ｎ：イミディエイト値）」命令は、図３６に示すように、Ｔレジスタを上位、イミディエイト値を下位で示すアドレスのデータをＡレジスタにロードする命令である。本実施形態では、ＴレジスタにＦ０Ｈを記憶しているため、「ＬＤＴ　Ａ，（４０Ｈ）」命令を実行した場合、Ｔレジスタ（Ｆ０Ｈ）を上位、イミディエイト値（４０Ｈ）を下位で示すアドレス（Ｆ０４０Ｈ）のデータ、すなわち保留数記憶領域に記憶された保留数がＡレジスタにロード（転送）される。例えば、保留数記憶領域に記憶された保留数が２の場合には、Ａレジスタに０２Ｈがロード（転送）される。

【０２７０】

次のステップＳ１１０４では、Ａレジスタの値にＡレジスタの値を加算する（ＡＤＤ　Ａ，Ａ）。先の例では、Ａレジスタの値（０２Ｈ）にＡレジスタの値（０２Ｈ）を加算することによってＡレジスタに０４Ｈが記憶される。次のステップＳ１１０５では、ＨＬレジスタにＡレジスタの値を加算する（ＡＤＤＴＷＯＯＮＥ　ＨＬ，Ａ）。詳細は後述するが、ＡＤＤＴＷＯＯＮＥ命令（ＡＤＤＴＷＯＯＮＥ　ＨＬ，Ａ）は、ＨＬレジスタに記憶された２バイト長の値に、Ａレジスタに記憶された１バイト長の値を加算するための命令である。先の例では、ＨＬレジスタ（１６００Ｈ）にＡレジスタの値（０４Ｈ）を加算することによってＨＬレジスタに１６０４Ｈが記憶される。」

（ｃ）「【０２８５】

＜特殊命令／ＡＤＤＴＷＯＯＮＥ命令＞

【０２８６】

特殊命令の一つであるＡＤＤＴＷＯＯＮＥ命令（ＡＤＤＴＷＯＯＮＥ　ＯＰ１，ＯＰ２）は、第１オペランドＯＰ１で示される２つのレジスタに記憶された２バイト長の値に、第２オペランドＯＰ２で示されるレジスタに記憶された１バイト長の値（または、第２オペランドＯＰ２で示される１バイト長のイミディエイト値）を加算するための命令である。ＡＤＤＴＷＯＯＮＥ命令の命令コードの上位１バイトは固定値（この例ではＥＤＨ）とし、下位バイトは、命令データテーブルの上位ビット４Ｈ（０１００Ｂ）と下位ビット０Ｈ（００００Ｂ）～２Ｈ（００１０Ｂ）の組合せと、命令データテーブルの上位ビット４Ｈ（０１００Ｂ）と下位ビット４Ｈ（０１００Ｂ）～７Ｈ（０００１Ｂ）、９Ｈ（１００１Ｈ）の組合せに割り当てている。このように、従来は空き領域とされていた命令の領域を利用することで、限られたハードウェア資源を有効利用することができる上に、空き領域に不正な命令（隠し命令）を埋め込むような不正行為を未然に防止することができ、遊技の公平性を担保できる場合がある。なお、本実施形態では、特殊命令の命令コードを２バイト長としているが、命令コードのバイト長は特に限定されず、例えば１バイト長でもよい。また、ＡＤＤＴＷＯＯＮＥ命令のうちの特定の命令（例えば、「ＡＤＤＴＷＯＯＮＥ　ＨＬ，Ａ」命令）のみ、他のＡＤＤＴＷＯＯＮＥ命令よりも命令コードが短く（例えば、１バイト長）てもよい。また、「ＡＤＤＴＷＯＯＮＥ　ＯＰ１，Ａ」命令のうちの特定の命令（例えば、「ＡＤＤＴＷＯＯＮＥ　ＨＬ，Ａ」命令）のみ、他のＡＤＤＴＷＯＯＮＥ命令よりも命令コードが短く（例えば、１バイト長）てもよい。この場合、該命令の利便性を高めることができる。

【０２８７】

「ＡＤＤＴＷＯＯＮＥ　ＨＬ，Ｃ」命令を例に挙げると、第１オペランドで示されるペアレジスタＨＬに記憶された２バイト長の値に、第２オペランドで示されるＣレジスタに記憶された１バイト長の値を加算する場合に使用される命令であり、例えば、上述の特別図柄変動時間抽選処理のステップＳ１１１２では、「ＡＤＤＴＷＯＯＮＥ　ＨＬ，Ｃ」を実行することによって、ＨＬレジスタに記憶された２バイト長の値（１７５５Ｈ）に、Ｃレジスタに記憶された１バイト長の値（Ｂ０Ｈ）を加算することによって、ＨＬレジスタの値を１８０５Ｈに更新している。なお、ＡＤＤＴＷＯＯＮＥ命令（ＡＤＤＴＷＯＯＮＥ　ＯＰ１，ＯＰ２）は、キャリーが発生し難いが、ＨＬレジスタに記憶された２バイト長の値（例えば、ＦＦ０１Ｈ）にＣレジスタに記憶された１バイト長の値（例えば、ＦＦＨ）を加算する場合には、キャリーが発生する。すなわち、ＡＤＤＴＷＯＯＮＥ命令（ＡＤＤＴＷＯＯＮＥ　ＯＰ１，ＯＰ２）を実行後にキャリーが発生する場合には、ＨレジスタがＦＦＨであると判断することができる。

【０２８８】

また、「ＡＤＤＴＷＯＯＮＥ　ＨＬ，Ｃ」命令では、必要なステート数は８ステート、必要なバイト数は２バイトである。一方、従来の命令によって「ＡＤＤＴＷＯＯＮＥ　ＨＬ，Ｃ」命令と同様の処理を行う場合には、図３６に示すように、必要なステート数は２２ステート（＝４＋４＋１０＋４）、必要なバイト数は６バイト（＝１＋１＋３＋１）である。したがって、ＨＬレジスタに記憶された２バイト長の値にＣレジスタに記憶された１バイト長の値を加算する場合に「ＡＤＤＴＷＯＯＮＥ　ＨＬ，Ｃ」命令を使用すれば、制御プログラムの処理時間を短縮して制御負担を軽減することができる上に、プログラムコード量を削減することができ、メモリ容量が制限されているＲＯＭの記憶領域を有効に利用することができる場合がある。また、遊技性を高めるためにプログラムコードが増えたとしても、プログラム容量の増加や処理速度の低下を抑止できる場合がある。また、プログラム容量を削減することによって、開発者のコーディングミスやチェックミスを減らし、デバッグが容易で開発効率を高めることが可能となることに加えて、遊技台として適正な機能を有するか否かを外部機関が確認する際にも、確認作業のミスを防止でき、遊技者が安心して遊技を行うことができる遊技台を提供できる場合がある。

【０２８９】

また、従来ＣＰＵに実行可能に備えられている８ビット演算命令では、「ＡＤＤ　Ａ，Ｅ」命令のように、加算結果（「ＳＵＢ　Ａ，Ｅ」命令の場合は減算結果）をＡレジスタに入れるしかなかったが、ＡＤＤＴＷＯＯＮＥ命令を実行して「ＡＤＤＴＷＯＯＮＥ　ＨＬ，Ｅ」命令とすることで「ＡＤＤ　Ｌ，Ｅ」を可能にしており、Ａレジスタを使用せずに温存することができる（使用用途が広いＡレジスタを他の命令で使用することが可能となる結果、プログラム容量を削減できる場合がある）。また、「ＬＤ　Ｈ，００Ｈ」命令を実行してＨレジスタに００Ｈを転送した後に、「ＡＤＤＴＷＯＯＮＥ　ＨＬ，Ｅ」命令を実行してＬレジスタにＥレジスタの値を加算して「ＳＲＬ　Ｈ」命令を実行してＬレジスタが桁あふれしたかどうかをキャリーフラグが立ったか否かで確認することでＡレジスタを使用せずに温存することができる（使用用途が広いＡレジスタを他の命令で使用することが可能となる結果、プログラム容量を削減できる場合がある）。」

（ｄ）「＜表示図柄抽選処理＞

【１３０９】

次に、図１６６を用いて、上述の特図１関連抽選処理における表示図柄抽選（ステップＳ１００３）について説明する。なお、同図は、表示図柄抽選の流れを示すフローチャートである。

【１３１０】

続きを表示（全15行）

同図（ａ）に示す表示図柄抽選処理のステップＳ５６０１では、ＲＯＭ３０６に設けた表示図柄抽選テーブルのアドレス（テーブルアドレス）を取得する。また、ステップＳ５６０２では、抽選準備処理を行い、ステップＳ５６０３では、抽選処理を行う。ステップＳ５６０４では、当り種別情報設定処理を行った後に処理を終了する。

【１３１１】

また、同図（ｂ）に示す抽選準備処理のステップＳ５６１１では、オフセット値を取得し、ステップＳ５６１２では、取得済みの表示図柄抽選テーブルのアドレスを１つ加算して更新する。ステップＳ５６１３では、データ選択処理を行い、ステップＳ５６１４では、データ選択処理の結果である取得値が０か０以外かを判定し、０の場合には処理を終了し、０以外の場合にはステップＳ５６１５に進む。ステップＳ５６１５では、抽選用乱数値を取得した後に処理を終了する。

【１３１２】

また、同図（ｃ）に示すデータ選択処理のステップＳ５６２１では、テーブルアドレスにオフセット値を加算し、ステップＳ５６２２では、テーブルアドレスの値をＡレジスタに転送する。また、ステップＳ５６２３では、Ａレジスタの値を１つ減算し、ステップＳ５６２４では、テーブルアドレスの値をＡレジスタに転送した後に処理を終了する。

【１３１３】

図１６７は、本発明に係る抽選準備処理のプログラムの一例を示した図である。本発明に係る抽選準備処理のプログラムでは、プログラムの（３－１）で示すＲＳＴ命令を実行することによって、データ選択処理にジャンプし、このデータ選択処理のプログラムの（３－３）で示す「ＤＥＣ　Ａ」命令を実行することによって、Ａレジスタの値を１つ減算する。ここで、８ビットＤＥＣ命令は、上記図１６２に示す通り、命令の実行後にＺフラグとＳＺフラグを同じ値に変化させる命令の一つであるため、「ＤＥＣ　Ａ」命令の実行後にはＺフラグとＳＺフラグが同じ値に変化する。

【１３１４】

続いて、プログラムの（３－４）で示す「ＬＤ　Ａ、（ＨＬ）」命令を実行することによって、テーブルアドレスの値をＡレジスタに転送する。ここで、ＬＤ命令（ロード命令）は、上記図１６２に示す通り、命令の実行後にＺフラグを変化させずにＳＺフラグを変化させる命令の一つであるため、「ＬＤ　Ａ、（ＨＬ）」命令の実行後にはＺフラグは変化しないが、ＳＺフラグが変化する。

【１３１５】

続いて、プログラムの（３－５）で示す「ＲＥＴ」命令を実行することによって、抽選準備処理のプログラムの（３－１）で示すＲＳＴ命令の直後に戻り、（３－２）で示す「ＲＥＴ　Ｚ」命令を実行する。ここで、「ＲＥＴ　Ｚ命令」は、Ｚフラグが１の場合に、スタックポインタＳＰが示すスタック領域ＳＰに記憶されたデータをプログラムカウンタＰＣの下位アドレスに、また、スタックポインタＳＰが示すスタック領域ＳＰ＋１に記憶されたデータをプログラムカウンタＰＣの上位アドレスにそれぞれロード（復帰）した後にスタックポインタＳＰを２つ加算し、Ｚフラグが０の場合に後続の処理を継続する命令である。すなわち、（３－２）で示す「ＲＥＴ　Ｚ」命令では、（３－３）で示す「ＤＥＣ　Ａ」命令の実行後には変化するが、次の（３－４）で示す「ＬＤ　Ａ、（ＨＬ）」命令の実行後には変化しないＺフラグに応じて、表示図柄抽選処理に復帰する処理か、後続の処理を継続する処理のいずれかの処理を行う。」

（ｅ）「【図１６６】

」

（ｆ）「【図１６７】

」

上記（ｃ）の【１３１２】には、「また、同図（ｃ）に示すデータ選択処理のステップＳ５６２１では、テーブルアドレスにオフセット値を加算し、ステップＳ５６２２では、テーブルアドレスの値をＡレジスタに転送する。また、ステップＳ５６２３では、Ａレジスタの値を１つ減算し、ステップＳ５６２４では、テーブルアドレスの値をＡレジスタに転送した後に処理を終了する。」と記載され、上記図１６６（ｃ）のデータ選択処理のフローチャートについて説明されており、上記図１６７の下部には、データ選択処理を実行するプログラムが記載されており、【１３１２】の記載、上記図１６６（ｃ）のフローチャートの記載及び図１６７のプログラムの記載から、データ選択処理は、Ｓ５６２１でテーブルアドレスにオフセット値を加算し（プログラムでは「ＡＤＤＴＷＯＯＮＥ　　ＨＬ，Ａ」であり、【０２８６】には、「ＡＤＤＴＷＯＯＮＥ命令（ＡＤＤＴＷＯＯＮＥ　ＯＰ１，ＯＰ２）は、第１オペランドＯＰ１で示される２つのレジスタに記憶された２バイト長の値に、第２オペランドＯＰ２で示されるレジスタに記憶された１バイト長の値（または、第２オペランドＯＰ２で示される１バイト長のイミディエイト値）を加算するための命令」と記載されていることから、ＡＤＤＴＷＯＯＮＥ命令でＨＬレジスタに記憶された２バイト長のテーブルアドレスに、Ａレジスタに記憶された１バイト長のオフセット値を加算している）、Ｓ５６２２でテーブルアドレスの値をＡレジスタに転送し（プログラムでは「ＬＤ　　Ａ，（ＨＬ）」であり、ＨＬレジスタに記憶されているテーブルアドレスの値をＡレジスタに転送している）、Ｓ５６２３でＡレジスタの値を１つ減算し、Ｓ５６２４でテーブルアドレスの値をＡレジスタに転送し（プログラムでは「ＬＤ　　Ａ，（ＨＬ）」であり、ＨＬレジスタに記憶されているテーブルアドレスの値をＡレジスタに転送している）、処理を終了している（プログラムでは、「ＲＥＴ」）ことが見て取れる。

上記（ア）の記載事項、（イ）の認定事項を総合すると、周知例２には次の事項が記載されていると認められる。

「ＡＤＤＴＷＯＯＮＥ命令で第１オペランドＯＰ１で示される２つのレジスタに記憶された２バイト長の値に、第２オペランドＯＰ２で示されるレジスタに記憶された１バイト長の値を加算し、第１オペランドＯＰ１で示される２つのレジスタに記憶されているテーブルアドレスの値を第２オペランドＯＰ２で示されるレジスタに転送し、第２オペランドＯＰ２で示されるレジスタの値１を１つ減算し、第１オペランドＯＰ１で示される２つのレジスタに記憶されているテーブルアドレスの値を第２オペランドＯＰ２で示されるレジスタに転送するデータ選択処理を有するパチンコ機」

（ａ）「【００１０】

＜全体構成＞　まず、図１を用いて、本発明の実施形態１に係るパチンコ機１００の全体構成について説明する。なお、同図はパチンコ機１００を正面側（遊技者側）から見た外観斜視図である。」

（ｂ）「【０２７６】

＜特殊命令／ＡＤＤＴＷＯＯＮＥ命令＞

特殊命令の一つであるＡＤＤＴＷＯＯＮＥ命令（ＡＤＤＴＷＯＯＮＥ　ＯＰ１，ＯＰ２）は、第１オペランドＯＰ１で示される２つのレジスタに記憶された２バイト長の値に、第２オペランドＯＰ２で示されるレジスタに記憶された１バイト長の値（または、第２オペランドＯＰ２で示される１バイト長のイミディエイト値）を加算するための命令である。ＡＤＤＴＷＯＯＮＥ命令の命令コードの上位１バイトは固定値（この例ではＥＤＨ）とし、下位バイトは、命令データテーブルの上位ビット４Ｈ（０１００Ｂ）と下位ビット０Ｈ（００００Ｂ）～２Ｈ（００１０Ｂ）の組合せと、命令データテーブルの上位ビット４Ｈ（０１００Ｂ）と下位ビット４Ｈ（０１００Ｂ）～７Ｈ（０００１Ｂ）、９Ｈ（１００１Ｈ）の組合せに割り当てている。このように、従来は空き領域とされていた命令の領域を利用することで、限られたハードウェア資源を有効利用することができる上に、空き領域に不正な命令（隠し命令）を埋め込むような不正行為を未然に防止することができ、遊技の公平性を担保できる場合がある。なお、本実施形態では、特殊命令の命令コードを２バイト長としているが、命令コードのバイト長は特に限定されず、例えば１バイト長でもよい。また、ＡＤＤＴＷＯＯＮＥ命令のうちの特定の命令（例えば、「ＡＤＤＴＷＯＯＮＥ　ＨＬ，Ａ」命令）のみ、他のＡＤＤＴＷＯＯＮＥ命令よりも命令コードが短く（例えば、１バイト長）てもよい。また、「ＡＤＤＴＷＯＯＮＥ　ＯＰ１，Ａ」命令のうちの特定の命令（例えば、「ＡＤＤＴＷＯＯＮＥ　ＨＬ，Ａ」命令）のみ、他のＡＤＤＴＷＯＯＮＥ命令よりも命令コードが短く（例えば、１バイト長）てもよい。この場合、該命令の利便性を高めることができる。

【０２７７】

「ＡＤＤＴＷＯＯＮＥ　ＨＬ，Ｃ」命令を例に挙げると、第１オペランドで示されるペアレジスタＨＬに記憶された２バイト長の値に、第２オペランドで示されるＣレジスタに記憶された１バイト長の値を加算する場合に使用される命令であり、例えば、上述の特別図柄変動時間抽選処理のステップＳ１１１２では、「ＡＤＤＴＷＯＯＮＥ　ＨＬ，Ｃ」を実行することによって、ＨＬレジスタに記憶された２バイト長の値（１７５５Ｈ）に、Ｃレジスタに記憶された１バイト長の値（Ｂ０Ｈ）を加算することによって、ＨＬレジスタの値を１８０５Ｈに更新している。なお、ＡＤＤＴＷＯＯＮＥ命令（ＡＤＤＴＷＯＯＮＥ　ＯＰ１，ＯＰ２）は、キャリーが発生し難いが、ＨＬレジスタに記憶された２バイト長の値（例えば、ＦＦ０１Ｈ）にＣレジスタに記憶された１バイト長の値（例えば、ＦＦＨ）を加算する場合には、キャリーが発生する。すなわち、ＡＤＤＴＷＯＯＮＥ命令（ＡＤＤＴＷＯＯＮＥ　ＯＰ１，ＯＰ２）を実行後にキャリーが発生する場合には、ＨレジスタがＦＦＨであると判断することができる。

【０２７８】

また、「ＡＤＤＴＷＯＯＮＥ　ＨＬ，Ｃ」命令では、必要なステート数は８ステート、必要なバイト数は２バイトである。一方、従来の命令によって「ＡＤＤＴＷＯＯＮＥ　ＨＬ，Ｃ」命令と同様の処理を行う場合には、図３６に示すように、必要なステート数は２２ステート（＝４＋４＋１０＋４）、必要なバイト数は６バイト（＝１＋１＋３＋１）である。したがって、ＨＬレジスタに記憶された２バイト長の値にＣレジスタに記憶された１バイト長の値を加算する場合に「ＡＤＤＴＷＯＯＮＥ　ＨＬ，Ｃ」命令を使用すれば、制御プログラムの処理時間を短縮して制御負担を軽減することができる上に、プログラムコード量を削減することができ、メモリ容量が制限されているＲＯＭの記憶領域を有効に利用することができる場合がある。また、遊技性を高めるためにプログラムコードが増えたとしても、プログラム容量の増加や処理速度の低下を抑止できる場合がある。また、プログラム容量を削減することによって、開発者のコーディングミスやチェックミスを減らし、デバッグが容易で開発効率を高めることが可能となることに加えて、遊技台として適正な機能を有するか否かを外部機関が確認する際にも、確認作業のミスを防止でき、遊技者が安心して遊技を行うことができる遊技台を提供できる場合がある。

【０２７９】

また、従来ＣＰＵに実行可能に備えられている８ビット演算命令では、「ＡＤＤ　Ａ，Ｅ」命令のように、加算結果（「ＳＵＢ　Ａ，Ｅ」命令の場合は減算結果）をＡレジスタに入れるしかなかったが、ＡＤＤＴＷＯＯＮＥ命令を実行して「ＡＤＤＴＷＯＯＮＥ　ＨＬ，Ｅ」命令とすることで「ＡＤＤ　Ｌ，Ｅ」を可能にしており、Ａレジスタを使用せずに温存することができる（使用用途が広いＡレジスタを他の命令で使用することが可能となる結果、プログラム容量を削減できる場合がある）。また、「ＬＤ　Ｈ，００Ｈ」命令を実行してＨレジスタに００Ｈを転送した後に、「ＡＤＤＴＷＯＯＮＥ　ＨＬ，Ｅ」命令を実行してＬレジスタにＥレジスタの値を加算して「ＳＲＬ　Ｈ」命令を実行してＬレジスタが桁あふれしたかどうかをキャリーフラグが立ったか否かで確認することでＡレジスタを使用せずに温存することができる（使用用途が広いＡレジスタを他の命令で使用することが可能となる結果、プログラム容量を削減できる場合がある）。」

（ｃ）「【１２５０】

＜表示図柄抽選処理＞

次に、図１６６を用いて、上述の特図１関連抽選処理における表示図柄抽選（ステップＳ１００３）について説明する。なお、同図は、表示図柄抽選の流れを示すフローチャートである。

【１２５１】

続きを表示（全15行）

同図（ａ）に示す表示図柄抽選処理のステップＳ５６０１では、ＲＯＭ３０６に設けた表示図柄抽選テーブルのアドレス（テーブルアドレス）を取得する。また、ステップＳ５６０２では、抽選準備処理を行い、ステップＳ５６０３では、抽選処理を行う。ステップＳ５６０４では、当り種別情報設定処理を行った後に処理を終了する。

【１２５２】

また、同図（ｂ）に示す抽選準備処理のステップＳ５６１１では、オフセット値を取得し、ステップＳ５６１２では、取得済みの表示図柄抽選テーブルのアドレスを１つ加算して更新する。ステップＳ５６１３では、データ選択処理を行い、ステップＳ５６１４では、データ選択処理の結果である取得値が０か０以外かを判定し、０の場合には処理を終了し、０以外の場合にはステップＳ５６１５に進む。ステップＳ５６１５では、抽選用乱数値を取得した後に処理を終了する。

【１２５３】

また、同図（ｃ）に示すデータ選択処理のステップＳ５６２１では、テーブルアドレスにオフセット値を加算し、ステップＳ５６２２では、テーブルアドレスの値をＡレジスタに転送する。また、ステップＳ５６２３では、Ａレジスタの値を１つ減算し、ステップＳ５６２４では、テーブルアドレスの値をＡレジスタに転送した後に処理を終了する。

【１２５４】

図１６７は、本発明に係る抽選準備処理のプログラムの一例を示した図である。本発明に係る抽選準備処理のプログラムでは、プログラムの（３－１）で示すＲＳＴ命令を実行することによって、データ選択処理にジャンプし、このデータ選択処理のプログラムの（３－３）で示す「ＤＥＣ　Ａ」命令を実行することによって、Ａレジスタの値を１つ減算する。ここで、８ビットＤＥＣ命令は、上記図１６２に示す通り、命令の実行後にＺフラグとＳＺフラグを同じ値に変化させる命令の一つであるため、「ＤＥＣ　Ａ」命令の実行後にはＺフラグとＳＺフラグが同じ値に変化する。

【１２５５】

続いて、プログラムの（３－４）で示す「ＬＤ　Ａ、（ＨＬ）」命令を実行することによって、テーブルアドレスの値をＡレジスタに転送する。ここで、ＬＤ命令（ロード命令）は、上記図１６２に示す通り、命令の実行後にＺフラグを変化させずにＳＺフラグを変化させる命令の一つであるため、「ＬＤ　Ａ、（ＨＬ）」命令の実行後にはＺフラグは変化しないが、ＳＺフラグが変化する。

【１２５６】

続いて、プログラムの（３－５）で示す「ＲＥＴ」命令を実行することによって、抽選準備処理のプログラムの（３－１）で示すＲＳＴ命令の直後に戻り、（３－２）で示す「ＲＥＴ　Ｚ」命令を実行する。ここで、「ＲＥＴ　Ｚ命令」は、Ｚフラグが１の場合に、スタックポインタＳＰが示すスタック領域ＳＰに記憶されたデータをプログラムカウンタＰＣの下位アドレスに、また、スタックポインタＳＰが示すスタック領域ＳＰ＋１に記憶されたデータをプログラムカウンタＰＣの上位アドレスにそれぞれロード（復帰）した後にスタックポインタＳＰを２つ加算し、Ｚフラグが０の場合に後続の処理を継続する命令である。すなわち、（３－２）で示す「ＲＥＴ　Ｚ」命令では、（３－３）で示す「ＤＥＣ　Ａ」命令の実行後には変化するが、次の（３－４）で示す「ＬＤ　Ａ、（ＨＬ）」命令の実行後には変化しないＺフラグに応じて、表示図柄抽選処理に復帰する処理か、後続の処理を継続する処理のいずれかの処理を行う。」

（ｄ）「【０１６６】

（ｅ）「【図１６７】

」

上記（ｃ）の【１２５３】には、「また、同図（ｃ）に示すデータ選択処理のステップＳ５６２１では、テーブルアドレスにオフセット値を加算し、ステップＳ５６２２では、テーブルアドレスの値をＡレジスタに転送する。また、ステップＳ５６２３では、Ａレジスタの値を１つ減算し、ステップＳ５６２４では、テーブルアドレスの値をＡレジスタに転送した後に処理を終了する。」と記載され、上記図１６６（ｃ）のデータ選択処理のフローチャートについて説明されており、上記図１６７の下部には、データ選択処理を実行するプログラムが記載されており、【０３３３】の記載、上記図１６６（ｃ）のフローチャートの記載及び図１６７のプログラムの記載から、データ選択処理は、Ｓ５６２１でテーブルアドレスにオフセット値を加算し（プログラムでは「ＡＤＤＴＷＯＯＮＥ　　ＨＬ，Ａ」であり、【０２７７】には、「ＡＤＤＴＷＯＯＮＥ命令（ＡＤＤＴＷＯＯＮＥ　ＯＰ１，ＯＰ２）は、第１オペランドＯＰ１で示される２つのレジスタに記憶された２バイト長の値に、第２オペランドＯＰ２で示されるレジスタに記憶された１バイト長の値（または、第２オペランドＯＰ２で示される１バイト長のイミディエイト値）を加算するための命令」と記載されていることから、ＡＤＤＴＷＯＯＮＥ命令でＨＬレジスタに記憶された２バイト長のテーブルアドレスに、Ａレジスタに記憶された１バイト長のオフセット値を加算している）、Ｓ５６２２でテーブルアドレスの値をＡレジスタに転送し（プログラムでは「ＬＤ　　Ａ，（ＨＬ）」であり、ＨＬレジスタに記憶されているテーブルアドレスの値をＡレジスタに転送している）、Ｓ５６２３でＡレジスタの値を１つ減算し、Ｓ５６２４でテーブルアドレスの値をＡレジスタに転送し（プログラムでは「ＬＤ　　Ａ，（ＨＬ）」であり、ＨＬレジスタに記憶されているテーブルアドレスの値をＡレジスタに転送している）、処理を終了している（プログラムでは、「ＲＥＴ」）ことが見て取れる。

上記（ア）の記載事項、（イ）の認定事項を総合すると、周知例３には次の事項が記載されていると認められる。

「ＡＤＤＴＷＯＯＮＥ命令で第１オペランドＯＰ１で示される２つのレジスタに記憶された２バイト長の値に、第２オペランドＯＰ２で示されるレジスタに記憶された１バイト長の値を加算し、第１オペランドＯＰ１で示される２つのレジスタに記憶されているテーブルアドレスの値を第２オペランドＯＰ２で示されるレジスタに転送し、第２オペランドＯＰ２で示されるレジスタの値１を１つ減算し、第１オペランドＯＰ１で示される２つのレジスタに記憶されているテーブルアドレスの値を第２オペランドＯＰ２で示されるレジスタに転送するデータ選択処理を有するパチンコ機」