2018-009010

特願２０１６－５４２９７６「低温ポリシリコン薄膜トランジスタ及びその製造方法」拒絶査定不服審判事件〔平成２７年　７月　２日国際公開、ＷＯ２０１５／０９６２６４、平成２９年　３月２３日国内公表、特表２０１７－５０８２７５〕について、次のとおり審決する。

【結　論】 本件審判の請求は、成り立たない。

【理　由】 第１　手続の経緯 本願は、２０１４年１月２３日（パリ条約による優先権主張外国庁受理２０１３年１２月２５日、中国）を国際出願日とする出願であって、平成２９年８月１７日付けで拒絶理由が通知され、同年１０月３０日に意見書及び手続補正書が提出され、平成３０年２月２７日付けで拒絶査定がされ、これに対して、同年６月２９日に拒絶査定不服審判が請求されると同時に手続補正書が提出された。 第２　補正の却下の決定 ［補正の却下の決定の結論］ 平成３０年６月２９日付け手続補正書による補正（以下「本件補正」という。）を却下する。 ［理由］ １　本件補正の内容 本件補正は、特許請求の範囲の請求項１～８を、補正後の特許請求の範囲の請求項１～４と補正するものであり、補正前の請求項６及び補正後の請求項４は、それぞれ次のとおりである。 （補正前） 「【請求項６】 少なくともゲート電極絶縁層を備え、 前記ゲート電極絶縁層は、少なくとも３層の誘電層による複合絶縁層であり、各層の誘電層の緊密度は、製造過程で形成される順に従って大きくなり、 前記複合ゲート電極絶縁層は、第１の誘電層、第２の誘電層及び第３の誘電層によって構成され、 前記第１の誘電層の厚さは前記第２の誘電層の厚さ及び前記第３の誘電層の厚さよりも大きいことを特徴とする低温ポリシリコン薄膜トランジスタ。」 （補正後） 「【請求項４】 少なくともゲート電極絶縁層を備え、 前記ゲート電極絶縁層は、少なくとも３層の誘電層による複合絶縁層であり、各層の誘電層の緊密度は、製造過程で形成される順に従って大きくなり、 前記複合ゲート電極絶縁層は、第１の誘電層、第２の誘電層及び第３の誘電層によって構成され、 前記第１の誘電層の厚さは前記第２の誘電層の厚さ及び前記第３の誘電層の厚さよりも大きく、 前記第１の誘電層はＳｉＯ２であり、前記第２の誘電層はＳｉＯＮであり、前記第３の誘電層はＳｉＮｘであり、 前記第１の誘電層のＳｉＯ２膜の厚さの範囲は１０００～１５００オングストロームであり、前記第２の誘電層のＳｉＯＮ膜の厚さの範囲は１００～１０００オングストロームであり、前記第３の誘電層のＳｉＮｘ膜の厚さの範囲は１００～５００オングストロームであることを特徴とする低温ポリシリコン薄膜トランジスタ。」 ２　本件補正についての検討 （１）本件補正は、請求項４についての補正（以下「補正事項１」という。）を含むものであり、当該補正事項１は、補正前の請求項６について、「第１の誘電層」、「第２の誘電層」及び「第３の誘電層」それぞれについて、材料及び厚さの範囲を限定する補正であって、補正前の発明と補正後の発明の産業上の利用分野及び解決しようとする課題が同一である特許請求の範囲の減縮を目的とするものである。 したがって、当該補正事項１は、特許法第１７条の２第５項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。 そして、本件補正は、特許法第１７条の２第５項第２号に掲げる特許請求の範囲の減縮を目的とする補正を含むものであるから、補正後における特許請求の範囲に記載されている事項により特定される発明が特許出願の際独立して特許を受けることができるものであるか（特許法第１７条の２第６項において準用する同法第１２６条第７項の規定に適合するか）について、以下において検討する。 （２）独立特許要件について ア　本件補正後の発明 本件補正後の請求項４に係る発明（以下「本願補正発明」という。）は、上記「１　本件補正の内容」の「（補正後）」に記載したとおりである。 イ　引用例の記載と引用発明 （ア）引用例１ ａ　引用例１の記載 原査定の拒絶の理由に引用され、本願の優先日前に日本国内又は外国において、頒布された又は電気通信回線を通じて公衆に利用可能となった引用文献である、特開２００８－４７９０３号公報（以下「引用例１」という。）には、図面とともに次の記載がある（下線は、当審による。以下、同じ。）。 「【０００１】 本発明は薄膜トランジスタアレイ基板の製造方法に係り特に、信頼性が向上された薄膜トランジスタアレイ基板の製造方法に関する。」 「【００１８】 図３Ａないし図３Ｇは本発明の実施形態による薄膜トランジスタアレイ基板の製造方法を段階的に示す断面図である。 【００１９】 図３Ａを参照すると、本発明の実施形態による薄膜トランジスタアレイ基板の製造方法は基板１０１上に順にバッファー膜１１０及びポリシリコーン膜（図示せず）を形成し、バッファー膜１１０及びポリシリコーン膜が形成された基板１０１上に第１マスク工程でポリシリコーン膜をパターニングしてＰＭＯＳ薄膜トランジスタの半導体層１１４及びＮＭＯＳ薄膜トランジスタの半導体層１２４とストレージキャパシタ下部電極パターン１３４ａを形成する。その後、ＰＭＯＳ薄膜トランジスタの半導体層１１４及びＮＭＯＳ薄膜トランジスタの半導体層１２４とストレージキャパシタ下部電極パターン１３４ａが形成された基板１０１上の全領域に５×１０１６～３×１０１７ａｔｏｍｓ／ｃｍ３のドーズ量の、望ましくは１×１０１７ａｔｏｍｓ／ｃｍ３のドーズ量の燐（Ｐ）または硼素（Ｂ）等のイオンが注入されるように、チャネルドーピングされたＰＭＯＳ薄膜トランジスタの半導体層１１４ｂ、チャネルドーピングされたＮＭＯＳ薄膜トランジスタの半導体層１２４ｂ、及びチャネルドーピングされたストレージキャパシタ下部電極１３４を形成する。この時、チャネルドーピングされたＰＭＯＳ薄膜トランジスタの半導体層１１４ｂ、チャネルドーピングされたＮＭＯＳ薄膜トランジスタの半導体層１２４ｂ、及びストレージキャパシタ下部電極１３４は非常に少ないドーズ量の燐（Ｐ）または硼素（Ｂ）イオンが注入されるので伝導性を帯びない。続いて、チャネルドーピングされたＰＭＯＳ薄膜トランジスタの半導体層１１４ｂ、チャネルドーピングされたＮＭＯＳ薄膜トランジスタの半導体層１２４ｂ、及びストレージキャパシタ下部電極１３４が形成された基板１０１上の全面にゲート絶縁膜１１２を形成する。ゲート絶縁膜１１２は７００～９００Å厚のシリコーン酸化膜（ＳｉＯ２）と３００～５００Å厚のシリコーン窒化膜（ＳｉＮ）が順に積層されて形成される。 …（略）… 【００２６】 上述したように、本発明の実施形態による薄膜トランジスタアレイ基板の製造方法はゲート絶縁膜１１２が形成されて層間絶縁膜１３２が形成される前に従来のようにＰＭＯＳ薄膜トランジスタ及びＮＭＯＳ薄膜トランジスタのゲート電極１１３、１２３の形成、Ｎ＋イオンの注入、及びＰ＋イオンの注入のための３回のフォトリソグラフィ工程を実施する。しかし、本発明の薄膜トランジスタアレイ基板の製造方法はゲート絶縁膜１１２が形成された後にＰＭＯＳ薄膜トランジスタ及びＮＭＯＳ薄膜トランジスタのゲート電極１１３、１２３が形成され、続いて、順にＮ＋イオンの注入のためのフォトリソグラフィ工程と、Ｐ＋イオンの注入のためのフォトリソグラフィ工程が実施される。したがって、本発明の薄膜トランジスタアレイ基板の製造方法はＮ＋イオン及びＰ＋イオンの注入のためのフォトリソグラフィ工程時にフォトレジストから可動イオンがＰＭＯＳ薄膜トランジスタ及びＮＭＯＳ薄膜トランジスタのチャネル１１４ｂ、１２４ｂに移動することをＰＭＯＳ薄膜トランジスタ及びＮＭＯＳ薄膜トランジスタのゲート電極１１３、１２３を介して遮断することができる。したがって、本発明の薄膜トランジスタアレイ基板の製造方法によって製造されたＰＭＯＳ薄膜トランジスタ及びＮＭＯＳ薄膜トランジスタは可動イオンによってその駆動に影響を少なく抑えることによって安定的に駆動できる。この結果、本発明の薄膜トランジスタアレイ基板の製造方法によって製造されたＰＭＯＳ薄膜トランジスタ及びＮＭＯＳ薄膜トランジスタは信頼性が向上される。」 ｂ　引用発明 したがって、引用例１には、以下の発明（以下「引用発明」という。）が記載されていると認められる。 「ＮＭＯＳ薄膜トランジスタであって、 ポリシリコーン膜が形成された基板１０１上にポリシリコーン膜をパターニングしてＮＭＯＳ薄膜トランジスタの半導体層１２４を形成し、 その後、ＮＭＯＳ薄膜トランジスタの半導体層１２４にイオンを注入して、チャネルドーピングされたＮＭＯＳ薄膜トランジスタの半導体層１２４ｂを形成し、 チャネルドーピングされたＮＭＯＳ薄膜トランジスタの半導体層１２４ｂが形成された基板１０１上の全面にゲート絶縁膜１１２を形成し、 ゲート絶縁膜１１２は７００～９００Å厚のシリコーン酸化膜（ＳｉＯ２）と３００～５００Å厚のシリコーン窒化膜（ＳｉＮ）が順に積層されて形成されることを含む方法で製造されるＮＭＯＳ薄膜トランジスタ。」 （イ）引用例２ ａ　引用例２の記載 原査定のなお書きで周知の構成を示す文献として提示され、本願の優先日前に日本国内又は外国において、頒布された又は電気通信回線を通じて公衆に利用可能となった文献である、特開平４－３０４６７７号公報（以下「引用例２」という。）には、図面とともに次の記載がある。 「【０００２】 【従来技術】…（略）…ゲート絶縁膜としてＳｉＮｘをアモルファスシリコン薄膜半導体（ａ－Ｓｉ　ＴＦＴ）のゲート絶縁膜として採用するケースが多くなってきている。しかし、ＳｉＮｘは成膜条件の微妙な変化によりポーラスな膜になり易いため、ゲート絶縁膜に起因する層間短絡をおこすおそれが大きいので、通常はゲート電極に用いた金属（例えばＡｌ）の表面を酸化したり、それらの金属の酸化物を堆積させたりするなどして、二層構造をもつゲート絶縁膜とする必要がある。一方、ｐ－Ｓｉを主体とするＴＦＴにおいてはＳｉＯ２がゲート絶縁膜として採用され、その安定性、信頼性には定評があるが、ＳｉＯ２をａ－Ｓｉ　ＴＦＴのゲート絶縁膜として使用すると、ａ－Ｓｉ層は正確にはａ－Ｓｉ：Ｈであり、水素が結合しているため、ＳｉＯ２中の酸素原子がａ－Ｓｉ：Ｈの水素と結合し、非晶質の構造に変化をもたらし、劣化の一因となる。また、同時にＳｉＯ２よりなる絶縁膜自体も変質するため、ＳｉＯ２は必らずしもａ－Ｓｉ：Ｈを主体とするＴＦＴのゲート絶縁膜としては適当でないとされている。そこで、本発明者は、ＳｉＯ２をＳｉＮｘの下地層とすることを考え、独立プロセスでＳｉＯ２を堆積し、ついでその上にＳｉＮｘを堆積させてみたが、ＳｉＯ２とＳｉＮｘとの界面に望ましくないバリア層が形成されることがあるのが判明した。」 「【０００４】 【構成】本発明の１つは、アモルファスシリコン薄膜半導体装置において、ゲート絶縁膜がゲート電極側よりアモルファスシリコン側にＳｉＯ２－ＳｉＯＮ－ＳｉＮ２と連続的に組成変化した膜で構成されていることを特徴とするアモルファスシリコン薄膜半導体装置に関する。前記ゲート電極と前記ゲート絶縁膜の間に前記ゲート電極を構成する金属の酸化物よりなる層を介在させることが好ましい。これにより一層絶縁特性を上げることができる。本発明の他の１つは、プラズマ蒸着装置内に、ゲート電極を有する基板をセットし、まず、ＳｉＯ２層形成用反応ガスを導入してＳｉＯ２層を形成し、ついで反応ガス中のＯ２を順次Ｎ２におきかえてゆき、最終的に反応ガス中のＯ２を完全にＮ２におきかえることによりＳｉＯ２－ＳｉＯＮ－ＳｉＮｘと連続的に組成変化したゲート絶縁膜を形成し、ひきつづきその上にシラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ６）を原料ガスとするＥＣＲ法もしくはＡｒ＋Ｈ２又はＨ２ガスを導入ガスとしＳｉを蒸発源とするプラズマ蒸着法によりアモルファスシリコン層を形成することを特徴とする請求項１記載のアモルファスシリコン薄膜半導体装置の製法に関する。 【０００５】この結果、ＳｉＯ２層はゲート電極を形成する金属（例えばＡｌ，Ｔａ，Ｗ等）またはその酸化物（例えば、Ａｌ２Ｏ３，Ｔａ２Ｏ５，ＷＯ３等）と接し、他方、ＳｉＮｘ層はａ－Ｓｉ：Ｈ層と接することになるので、…（略）…また、ＳｉＯ２はＳｉＮｘよりも比誘電率が小さいため、ＳｉＯ２もしくはＳｉＯＮで構成される部分の膜厚を大きくし、ＳｉＮｘ部の膜厚を小さくすることにより、ゲート絶縁膜の比誘電率を小さくすることが可能である。このように（金属酸化物－）ＳｉＯ２－ＳｉＯＮ－ＳｉＮｘ連続膜をゲート絶縁膜として用いることにより、従来の金属酸化物－ＳｉＮｘの二層構造のゲート絶縁膜よりも絶縁特性、ゲート遅延特性が向上し、また歩留りも向上する。さらに、ゲート電極金属の表面プラズマ酸化から、ＳｉＯ２，ＳｉＯＮ，ＳｉＮｘの形成を真空を破ること無しに同一の真空槽内で行なえるため、各層の界面に不純物が存在する確率が従来法に比して極端に低く、工程の簡略化、歩留りの向上に大きく寄与する。また、プラズマ蒸着法を用いることにより各成膜のプロセス温度を１２０℃以下の低温で達成することが可能であり、従来のプラズマＣＶＤ法（ＰＣＶＤ法）によるＳｉＮｘ，ＳｉＯＮの成膜温度（２５０℃以上）に比して大幅なプロセス温度の低減を達成できる。従って高分子フィルム基板等、耐熱性がガラス基板に劣るような素材の使用も可能となる。」 「【０００７】 【実施例】ガラス基板１上に形成されたＡｌ製ゲート電極２をもつ基板を図２に示すプラズマ蒸着装置の真空槽１２中にキットし、該槽１２にＯ２６ＳＣＣＭ、Ａｒ２ＳＣＣＭの混合気体を導入し４×１／１０２～１／１０Ｐａの圧力範囲で直流電界をグリッド１８と対向電極兼基板ホルダー２０間に２４の直流電源を用いて１５０～２００Ｖの電圧を印加する。これにより発生した酸素プラズマによりＡｌの酸化を行ないＡｌ２Ｏ３よりなる第１絶縁層３を形成した。ついで、フィラメント１６には、交流電源２３により熱電子発生に必要な５～１０Ｖ，７０～８０Ａの電圧、電流を印加することにより蒸発源Ｓｉのイオン化を行う。さらにＳｉはグリッド電極１８を通過し、グリッド電極１８と対向電極２０との間に印加された直流電圧（３５０Ｖ）により発生した活性（もしくは不活性ガスＡｒとの混合ガス）ガスによるプラズマ中で反応し、被蒸着基板２１に到達し、堆積される。このとき、金属電極のプラズマ酸化に用いたのと同一のガス（Ｏ２：６ＳＣＣＭ、Ａｒ：２ＳＣＣＭ）によりＳｉを酸化することによりＳｉＯ２膜が得られる。ＳｉＯ２を所定の膜厚（１０００Å）に堆積した後、導入ガスの組成比を（Ｏ２：６ＳＣＣＭ、Ａｒ：２ＳＣＣＭ）から（Ｎ２：６ＳＣＣＭ、Ａｒ：２ＳＣＣＭ）へと連続的に変化させる。（Ｏ２，Ａｒ）から（Ｎ２，Ａｒ）へと移行する際に、被蒸着基板上にはＳｉＯ２～ＳｉＯＮ～ＳｉＮｘへと組成が連続的に変化する絶縁膜が堆積される。この時、Ｏ２→Ｎ２へとガスの成分比を急激に変化させるとＳｉＯ２とＳｉＮｘの界面にポテンシャル障壁が形成され易くなるため好ましくない。ＳｉＯＮ中間体の厚さが１００Å程度（蒸着速度１．２Å／ｓｅｃ）である条件が好ましい。また最終のＳｉＮｘは約８００Åの膜厚で形成されている。これによりＳｉＯ２１００％からＳｉＯＮを経てＳｉＮｘ１００％にいたる組成が連続的に変化した第２のゲート絶縁膜４を得た。その後プラズマＣＶＤ（Ｐ－ＣＶＤ）法によりａ－Ｓｉ半導体層５を積層する。この表面にオーミックコンタクトをとるためにη＋ａ－ＳｉをＣＶＤ法、イオン注入法により形成した後、ソース電極８、ドレイン電極６をＣｒ，Ｗ，Ａｌ，Ｎｉなどの金属を用いてスパッタ法により形成し、最後に入射光によるリーク電流をカットオフするための遮光膜７を形成する。各工程では、ＴＦＴの設計パターンに基づき、フォトリソグラフィー法－エッチング法を用いたパターン加工が行なわれることは言うまでもない。」 ｂ　引用例２に記載の技術 上記記載から、引用例２には、次の技術的事項が記載されている。 （ａ）ＴＦＴのゲート絶縁膜として、独立プロセスでＳｉＯ２を堆積し、ついでその上にＳｉＮｘを堆積させてみたが、ＳｉＯ２とＳｉＮｘとの界面に望ましくないバリア層が形成されることがある（段落【０００２】）。 （ｂ）ＳｉＯ２を所定の膜厚（１０００Å）に堆積した後、ＳｉＯ２～ＳｉＯＮ～ＳｉＮｘへと組成が連続的に変化する絶縁膜が堆積され、ＳｉＯ２１００％からＳｉＯＮを経てＳｉＮｘ１００％にいたる組成が連続的に変化した第２のゲート絶縁膜４を得た（段落【０００４】、【０００７】）。 ＳｉＯＮ中間体の厚さは１００Å程度である条件が好ましい（段落【０００７】）。 （ｃ）ＳｉＯ２はＳｉＮｘよりも比誘電率が小さいため、ＳｉＯ２もしくはＳｉＯＮで構成される部分の膜厚を大きくし、ＳｉＮｘ部の膜厚を小さくすることにより、ゲート絶縁膜の比誘電率を小さくすることが可能である（段落【０００５】）。 （ウ）周知例１：特開２００８－２７０６３７号公報 「【技術分野】 【０００１】 本発明は、薄膜トランジスタの製造方法及び薄膜トランジスタに関する。より詳しくは、高度化するシステムモノリシック回路の不純物注入プロセスの安定化に好適な薄膜トランジスタの製造方法及び薄膜トランジスタに関するものである。 【背景技術】 【０００２】 薄膜トランジスタ（Thin Film Transistor；ＴＦＴ）は、アクティブマトリクス型の液晶表示装置等の電子装置において半導体素子として備え付けられるものであり、スイッチング素子や制御回路に用いられる等、幅広い分野で利用されている。」 「【００２２】 （実施例１） 図１は、実施例１で作製されるＴＦＴを示す断面模式図である。（ａ）はＴＦＴの構成を示し、（ｂ）は不純物が注入された領域を示す。図１（ａ）に示すように、本実施例で作製されるＴＦＴは、ガラスやプラスチック等でできた基板１０の上に形成された構成となっている。基板１０の表面には、その上に形成されるシリコン層１２に基板１０から不純物が入り込むことを防ぐためのベースコート膜１１が形成されている。 …（略）… 【００２７】 以下に、実施例１で作製されるＴＦＴの製造方法について詳述する。 【００２８】 図２－１～２－１３は、実施例１のＴＦＴの製造方法の製造フローを示す模式図であり、各図は各製造段階におけるＴＦＴの断面模式図である。なお、本実施例においては、ＰチャネルＴＦＴ（左側）とＮチャネルＴＦＴ（右側）との両方を一度に作製する場合を想定している。 【００２９】 （１）ベースコート膜の形成工程 …（略）… 【００３１】 （２）シリコン層の形成工程 図２－２に示すように、ベースコート膜１１上にシリコン層１２を形成する。シリコン層１２としては、アモルファスシリコン、ポリシリコン、単結晶シリコン等を用いることができる。本実施例においては、ＰＥＣＶＤ法等によりアモルファスシリコン（ａ－Ｓｉ）層をベースコート膜１１上に形成した後、低温ポリシリコン（Low Temperature Poly Silicon；ＬＰＳ）化処理を行い、ポリシリコン（ｐ－Ｓｉ）層で構成されるシリコン層１２を形成する。」 （エ）周知例２：特開２００４－４０１０８号公報 「【０００３】 ＴＦＴ－ＬＣＤにおいて、ＴＦＴは主にガラス基板上に形成される。ガラス基板は、一般的に熱に弱く、ＬＣＤガラス板の上にＴＦＴを形成するプロセスは、低温工程によらなければならない。ホットッレクトロン効果を最小とするために、ＬＤＤ（Lightly Doped Drain）構造を有する低温ポリシリコン薄膜トランジスタ（ＬＴＰＳ－ＴＦＴ）が開発された。このようなＬＴＰＳ－ＴＦＴの中でも、ゲートとドレインがオーバラップしたＬＤＤ（gate-drain overlapped LDD； ＧＯ－ＬＤＤ）構造が広く用いられている。」 （オ）周知例３：特開２００３－３４７５５８号公報 「【０００１】 【発明の属する技術分野】本発明は、液晶表示装置（ＬＣＤ）用アレイ基板に関して、特にアレイ基板上に形成されたスイッチング素子（Ｓｗｉｔｃｈｉｎｇ ｄｅｖｉｃｅ）に係り、上記スイッチング素子でゲート電極（ｇａｔｅ ｅｌｅｃｔｒｏｄｅ）とドレーン電極（ｄｒａｉｎ ｅｌｅｃｔｒｏｄｅ）の重なる面積部分に発生する寄生容量ＣGDを減らしてキックバック電圧ΔＶPの値を減らす方法に関する。」 「【０００５】図２は、図１の構成中、アレイ基板の一部を概略的に示した拡大平面図である。前述した構成中、上記液晶層（図１の１４）を駆動するために必要な要素は、走査信号（ｓｃａｎｎｉｎｇ ｓｉｇｎａｌ、ゲート電圧）を伝達するゲート配線１３と、映像信号（Ｉｍａｇｅ ｓｉｇｎａｌ、データ電圧）を伝達するデータ配線１５と、上記ゲート配線とデータ配線に各々連結して、上記ゲート配線１３とデータ配線１５が交差する地点に配置するスイッチング素子である薄膜トランジスタＴと、上記薄膜トランジスタに連結した画素電極（ｐｉｘｅｌ ｅｌｅｃｔｒｏｄｅ）１７である。 【０００６】上記薄膜トランジスタＴは、上記ゲート配線１３と連結したゲート電極３１と、上記ゲート電極３１上部で上記ゲート電極３１と所定面積重なって形成されるソース電極３３及びドレーン電極３５で構成され、上記ソース電極３３とドレーン電極３５は、半導体層（以下"アクティブ層；ａｃｔｉｖｅ ｌａｙｅｒ"と称する）３２を間に置いて離隔して形成される。上記アクティブ層３２は、一般的に非晶質シリコン（ａ－Ｓｉ：Ｈ）を用いて形成し、場合によってはポリシリコン（ｐｏｌｙ ｓｉｌｉｃｏｎ）で形成できる。 【０００７】上記ソース電極３３は、データ配線１５と連結して形成されて、上記ドレーン電極３５は上記画素領域Ｐ上に配置した画素電極１７と連結する。ここで、上記画素電極１７の一部は、上記画素領域Ｐを定義するゲート配線１３の上部まで延びて上記ゲート配線と一緒にストレージキャパシタＣST（C）をなす。（場合によってストレージキャパシタの構成は多様に変形できる。） 【０００８】前述した構成において、上記液晶パネルは、上記ゲート配線１３に接続されたゲート電極３１に走査信号（ゲート電圧）を印加してスイッチング素子をオン状態にし、上記走査信号により同期されてドレーン電極から振幅が変調された映像信号が画素に伝達されれば、上記伝えられた信号により上記画素電極上に分布した液晶（図１の１４）が分極して再配列するようになる。 【０００９】もし、ゲート配線１３が選択されないとオフ状態になって、薄膜トランジスタＴを通して画素領域Ｐに蓄積された電荷（データ電圧）がオフ状態において薄膜トランジスタＴ及び液晶（図１の１４）に放電するようになる。このような現象を防止するために、上記ストレージキャパシタＣは、上記画素電極１７に並列で連結して用いるようになり、上記ストレージキャパシタは放電された電荷を補充してデータ電圧を維持する役割をするようになる。 【００１０】前述したアレイ基板の構成中、上記ドレーン電極に入力された映像信号は、上記薄膜トランジスタＴの端子間寄生容量（ｐａｒａｓｔｉｃ ｃａｐａｃｉｔａｎｃｅ）により影響を受けて変動する。上記薄膜トランジスタＴの端子間寄生容量成分は、上記ゲート電極３１とソース電極３３が重なる部分と上記ゲート電極３１とドレーン電極３５が重なる部分で発生する。特に、上記ゲート電極３１とソース電極３３間のキャパシタに蓄積される容量をＣGSとし、上記ゲート電極３１と上記ドレーン電極３５が重なる部分で発生する寄生容量をＣGDとする。この時、上記半導体領域が飽和状態の時、上記パネルの電荷は上記ドレーン電極３５側に集中するために上記寄生容量ＣGD成分が大きくなる。 【００１１】以下、上記アクティブチャンネルでの電子移動度による薄膜トランジスタの動作特性と、上記薄膜トランジスタの寄生容量ＣGDに対して、図３を参照して説明する。図３は、図２中薄膜トランジスタが構成された領域を拡大した拡大平面図である。薄膜トランジスタＴは、ゲート電極３１とソース電極３３及びドレーン電極３５と、上記ゲート電極３１とソース電極３３及び上記ゲート電極３１とがともに重なって構成されるアクティブ層３２で構成される。 【００１２】上記薄膜トランジスタＴの構成において、上記ゲート電極３１に入力されるゲート電圧がオン状態で、データ配線１５を通して流れる信号電圧は、上記ドレーン電極３５を通じて上記液晶キャパシタ（ＬＣ ｃａｐａｃｉｔｏｒ）及びストレージキャパシタ（ｓｔｏｒａｇｅ ｃａｐａｃｉｔｏｒ）（図２のＣST）に印加される。この時、印加された信号電圧は、ゲート電圧がオフされた後にも続けて維持される。 【００１３】 【発明が解決しようとする課題】しかし、上記ゲート電極３１とドレーン電極３３の重なる面積Ｄ部分に発生する寄生容量ＣGDのために、画素電圧Ｖｐは、ΔＶPの電圧移動（ｖｏｌｔａｇｅｓｈｉｆｔ）が発生する。これを、一般的に、レベル移動電圧（ｌｅｖｅｌｓｈｉｆｔ ｖｏｌｔａｇｅ）またはキックバック電圧（ｋｉｃｋｂａｃｋ ｖｏｌｔａｇｅ）という。このようなキックバック電圧ΔＶPは、寄生容量により交流駆動する画素電圧Ｖｐに発生する直流電圧オフセット（ｖｏｌｔａｇｅ ｏｆｆｓｅｔ）ΔＶである。 【００１４】このようなオフセットは、下記のような式（１）により表現される。 ΔＶP＝ＣGD（ＶGH－ＶGL）／（ＣLC＋ＣST＋ＣGD） （１） ここで、ＣLC：液晶のキャパシタ容量、ＣST：ストレージキャパシタンス、ＶGH：ゲートハイ電圧（Ｔ ＯＮ）、ＶGL：ゲートロー電圧（Ｔ ＯＦＦ）、ＣGD：ゲート電極とドレーン電極の重なる面積部分に発生する寄生容量である。このようなオフセット電圧は、液晶ディスプレーにおいてパネルのちらつき（ｆｌｉｃｋｅｒ）とイメージ固着（ｉｍａｇｅ ｓｔｉｃｋｉｎｇ）と画面明るさの不均一性などを起こす。したがって、画質不良を誘発する問題がある。 【００１５】このような問題点を解決するために、本発明は、上記ゲート電極とドレーン電極の形状を新しい構造に設計して、ドレーン電極とゲート電極間の寄生容量ＣGDを最小化して高画質の液晶パネルを製作するのにその目的がある。」 （カ）周知例４：特開平９－２９２６３２号公報 「【０００２】 【従来の技術】アクティブマトリックス液晶表示装置のマトリックスアレイは薄膜トランジスタのようなスイッチング素子と、これに電気的に連結されており光を透過したり反射する画素電極を基本単位とする画素子が縦横に配列された構造を有する。この際、画素の特性を向上させるために補助容量キャパシタを追加して形成する場合もある。また、この画素を互いに連結する複数本のゲ－トバスラインと複数本のデ－タバスライン及び各ゲ－トバスラインと各デ－タバスラインの終端に形成された複数のパッドなどが含まれた構造である。 【０００３】図１に示したように、従来の一般のアクティブマトリックス液晶表示装置のマトリックスアレイの各画素は互いに交差するゲ－トライン１とデ－タライン２があり、ゲ－トライン１から突設されたゲ－ト電極１１と、ゲ－ト電極に重畳するアイランド状の非晶質シリコン層１４と、デ－タライン２から突設されたソ－ス電極１６と、ソ－ス電極１６に対向形成されたドレイン電極１７を含む薄膜トランジスタ３と、ドレイン電極１７に連結されて形成された画素電極１９を有し、隣り合うゲ－トライン１の一部領域である第１補助容量キャパシタ電極と、第１電極と絶縁層を挟んで重畳する画素電極１９を第２補助容量キャパシタ電極とする補助容量キャパシタ４を有する。 【０００４】一方、図２に示したように、従来のアクティブマトリックス液晶表示装置のマトリックスアレイに形成される薄膜トランジスタは、絶縁基板１０上に形成されたゲ－トラインの突起部のゲ－ト電極１１と、ゲ－ト電極１１と絶縁基板１０の露出された表面上に形成された第１絶縁膜１３と、第１絶縁膜１３上に形成されチャネルが生成される、ド－プされていない非晶質シリコン層１４とド－プされた非晶質シリコン層１５があり、ド－プされた非晶質シリコン層１５上に下部のゲ－ト電極１１と一部重畳するように形成されたソ－ス電極１６と、ソ－ス電極１６に対称にゲ－ト電極１１と一部重畳するように形成されたドレイン電極１７と、ソ－ス／ドレイン電極１６、１７の上部に形成され絶縁基板を保護するパッシベ－ション層１８と、パッシベ－ション層１８に形成されたコンタクトホ－ルを介してドレイン電極１７と連結形成された画素電極１９がある。主として、ゲ－ト電極１１は陽極酸化の可能な導電物質で形成してゲ－ト電極の表面に酸化絶縁膜１２が形成されている。」 「【０００８】しかし、ゲ－トライン上に薄膜トランジスタを形成した従来のアクティブマトリックス液晶表示装置は薄膜トランジスタの構造において、ゲ－トライン／絶縁層／ソ－ス電極及びドレイン電極のＭＩＭ(Metal-Insulator-Metal)構造により寄生容量が生ずるが、このうち画素電極と連結されたドレイン電極とゲ－トラインとの間に発生する寄生容量Ｃgdはその容量大きさが Ｃgd ＝ ε（Ａgd／ｄgd） （１） であって、液晶の誘電率異方性により現れる画素電圧のレベルシフト値である△ＶPの値を決定する要素である。式（１）において、εはゲ－ト電極とドレイン電極との間に形成された誘電層、すなわち第１絶縁膜及び酸化絶縁膜の誘電率であり、Ａgdはゲ－ト電極とドレイン電極が重なる部位の面積であり、ｄgdはゲ－ト電極とドレイン電極との距離を意味する。」 ウ　引用発明との対比 本願補正発明と引用発明とを対比する。 （ア）引用発明の「ＮＭＯＳ薄膜トランジスタ」は、半導体層１２ｂがポリシリコン膜で形成されたものなので、本願補正発明の「低温ポリシリコン薄膜トランジスタ」と引用発明の「ＮＭＯＳ薄膜トランジスタ」は、「ポリシリコン薄膜トランジスタ」である点で共通する。 （イ）引用発明の「シリコーン酸化膜（ＳｉＯ２）」と「シリコーン窒化膜（ＳｉＮ）」は、いずれも誘電層であるから、それぞれ本願補正発明の「第１の誘電層」と「第３の誘電層」に対応する。 また、引用発明の「ゲート絶縁膜１１２」は、本願補正発明の「ゲート電極絶縁層」に対応し、引用発明は、「ゲート絶縁膜１１２は７００～９００Å厚のシリコーン酸化膜（ＳｉＯ２）と３００～５００Å厚のシリコーン窒化膜（ＳｉＮ）が順に積層されて形成されている」ものであるから、引用発明の「ゲート絶縁膜１１２」も誘電層による複合絶縁層といえる。 したがって、本願補正発明と引用発明は、「少なくともゲート電極絶縁層」を備え、「前記ゲート電極絶縁層は、誘電層による複合絶縁層」であり、「前記複合ゲート電極絶縁層は、第１の誘電層及び第３の誘電層」を含み、「前記第１の誘電層の厚さは前記第３の誘電層の厚さよりも大きく」、「前記第１の誘電層はＳｉＯ２であり、前記第３の誘電層はＳｉＮｘであ」る点で共通する。 （ウ）以上のことから、本願補正発明と引用発明の一致点及び相違点は、次のとおりである。 ＜一致点＞ 「少なくともゲート電極絶縁層を備え、 前記ゲート電極絶縁層は、誘電層による複合絶縁層であり、 前記複合ゲート電極絶縁層は、第１の誘電層及び第３の誘電層を含み、 前記第１の誘電層の厚さは前記第３の誘電層の厚さよりも大きく、 前記第１の誘電層はＳｉＯ２であり、前記第３の誘電層はＳｉＮｘであるポリシリコン薄膜トランジスタ。」 ＜相違点＞ ＜相違点１＞ 薄膜トランジスタが、本願補正発明では「低温ポリシリコン薄膜トランジスタ」であるのに対し、引用発明では、パターニングされる「ポリシリコーン膜」は低温ポリシリコンであるとの特定はなされていない点。 ＜相違点２＞ ゲート電極絶縁層について、本願補正発明では、「少なくとも３層の誘電層による複合絶縁層」であり、「各層の誘電層の緊密度は、製造過程で形成される順に従って大きくなり」、複合ゲート電極絶縁層は、「第１の誘電層、第２の誘電層及び第３の誘電層」によって構成され、「前記第２の誘電層はＳｉＯＮ」であるのに対し、引用発明では、ゲート絶縁膜１１２は、シリコーン酸化膜（ＳｉＯ２）とシリコーン窒化膜（ＳｉＮ）が順に積層されて形成されており、「少なくとも３層」の複合絶縁層ではなく、第１の誘電層（シリコーン酸化膜）、ＳｉＯＮである第２の誘電膜及び第３の誘電層（シリコーン窒化膜）によって構成されるものではない点（以下「相違点２－１」という。）、また、「各層の誘電層の緊密度は、製造過程で形成される順に従って大きくなり」との特定はなされていない点（以下「相違点２－２」という。）。 ＜相違点３＞ 複合ゲート電極絶縁層の厚さについて、本願補正発明では、「前記第１の誘電層の厚さは前記第２の誘電層の厚さよりも大き」いものであるのに対し、引用発明は、「前記第２の誘電層」に相当する誘電層を備えず、本願補正発明のような特定はなされていない点（以下「相違点３－１」という。）。 また、本願補正発明では、「前記第１の誘電層のＳｉＯ２膜の厚さの範囲は１０００～１５００オングストロームであり、前記第２の誘電層のＳｉＯＮ膜の厚さの範囲は１００～１０００オングストロームであり、前記第３の誘電層のＳｉＮｘ膜の厚さの範囲は１００～５００オングストロームである」のに対し、引用発明では、「７００～９００Å厚のシリコーン酸化膜（ＳｉＯ２）と３００～５００Å厚のシリコーン窒化膜（ＳｉＮ）」であり、本願補正発明のような特定はなされていない点（以下「相違点３－２」という。）。 エ　判断 以下、上記相違点について検討する。 （ア）相違点１について ポリシリコン薄膜トランジスタ（ポリシリコンＴＦＴ）は、液晶表示装置のような広い面積にトランジスタを形成する場合に広く採用されているところ、そのような場合の基板としてはガラス基板などが用いられているが、ガラス基板は一般に熱に弱いため、低温ポリシリコン（ＬＴＰＳ）を用いた低温ポリシリコン薄膜トランジスタ（ＬＴＰＳ－ＴＦＴ）が採用されていることは、上記の周知例１（段落【００２２】、【００３１】等を参照。）、周知例２（段落【０００３】を参照。）に記載されているように、周知技術である。 そして、「ポリシリコン薄膜トランジスタ」である、引用発明では、ガラス基板に対してトランジスタを形成することが求められているから、引用発明において、前記周知技術に基づき、ポリシリコーン膜として「低温ポリシリコン」を採用することで、相違点１に係る本願補正発明の構成をなすことは当業者が適宜なし得たことである。 （イ）相違点２について ａ　引用発明と引用例２に記載された技術は、薄膜トランジスタである点で共通しており、引用発明のＮＭＯＳ薄膜トランジスタは、「ゲート絶縁膜１１２は７００～９００Å厚のシリコーン酸化膜（ＳｉＯ２）と３００～５００Å厚のシリコーン窒化膜（ＳｉＮ）が順に積層されて形成される」ことで製造されるから、引用例２に接した当業者であれば、引用発明において、「シリコーン酸化膜（ＳｉＯ２）とシリコーン窒化膜（ＳｉＮ）との界面に望ましくないバリア層が形成されることがある」との課題を認識するものと認められる。 したがって、引用発明において、引用例２に記載された技術に基づき、ゲート絶縁膜として、シリコーン酸化膜（ＳｉＯ２）とシリコーン窒化膜（ＳｉＮ）との間にＳｉＯＮ膜を形成することで、「少なくとも３層」の複合絶縁層とするとともに、「シリコーン酸化膜（ＳｉＯ２）、ＳｉＯＮ膜及びシリコーン窒化膜（ＳｉＮ）によって構成され」るものを採用すること、すなわち、相違点２－１に係る本願補正発明の構成を採用することは当業者が容易になし得たことである。 ｂ　次に、相違点２－２における「誘電層の緊密度」に関連して、本件特許明細書の発明の詳細な説明の段落【００２９】には、「（緊密度：ＳｉＮｘ＞ＳｉＯＮ＞ＳｉＯ２）」と記載されている。 上記ａで検討したように、引用発明において、引用例２に記載された技術に基づき、ゲート絶縁膜として、シリコーン酸化膜（ＳｉＯ２）とシリコーン窒化膜（ＳｉＮ）との間にＳｉＯＮ膜を形成することで、「シリコーン酸化膜（ＳｉＯ２）、ＳｉＯＮ膜及びシリコーン窒化膜（ＳｉＮ）によって構成され」るものとするならば、製造過程で、ゲート絶縁膜は、ＳｉＯ２、ＳｉＯＮ、ＳｉＮの順に形成されることとなり、上記のように「緊密度：ＳｉＮｘ＞ＳｉＯＮ＞ＳｉＯ２」であるから、「各層の誘電層の緊密度は、製造過程で形成される順に従って大きく」なることとなる。 したがって、引用発明において、引用例２に記載の技術に基づき、相違点２－２に係る本願補正発明の構成を採用することは当業者が容易になし得たことである。 （ウ）相違点３について ａ　最初に、本願補正発明における、複合ゲート電極絶縁層を構成する各層の誘電層の厚さの数値範囲の下限値及び上限値について検討する。 本願の明細書には、ゲート電極絶縁層の厚さについて、【課題を解決するための手段】の欄の段落【００１１】及び【００１７】に本願補正発明における数値範囲が記載されており、また、【発明を実施するための形態】の欄の段落【００３２】に、「また、第１の誘電層１０５の厚さが第２の誘電層１０６の厚さ及び第３の誘電層１０７の厚さよりも遥かに大きいことにより、寄生容量を効果的に低下させることができる。第１の誘電層のＳｉＯ２膜の厚さは１０００～１５００オングストロームであり、第２の誘電層のＳｉＯＮ膜の厚さは１００～１０００オングストロームであり、第３の誘電層のＳｉＮｘ膜の厚さは１００～５００オングストロームであることが好ましい。」と記載されているが、上記段落を含め、明細書、特許請求の範囲及び図面全般を精査しても、本願補正発明において、複合ゲート電極絶縁層を構成する各層の誘電層の厚さの数値範囲を、「第１の誘電層のＳｉＯ２膜の厚さの範囲は１０００～１５００オングストロームであり、第２の誘電層のＳｉＯＮ膜の厚さの範囲は１００～１０００オングストロームであり、第３の誘電層のＳｉＮｘ膜の厚さの範囲は１００～５００オングストロームである」としたことにより格別の効果が生じているとは認められないから、第１の誘電層の「１０００～１５００オングストローム」という数値範囲、第２の誘電層の「１００～１０００オングストローム」という数値範囲、及び第３の誘電層の「１００～５００オングストローム」という数値範囲に臨界的意義は認められない。 一般に、複合ゲート電極絶縁層を備える薄膜トランジスタにおいて、複合ゲート電極絶縁層を構成する各層の誘電層の厚さをどのような数値範囲とするは、薄膜トランジスタに要求される応答速度から要求される寄生容量、ゲート絶縁層に要求される耐圧等に応じて決定されるものであるから、上記相違点３は、当業者が適宜選択し得る設計的事項である。 ｂ　仮に、上記相違点３が設計的事項でないとしても、以下の理由により、当業者が適宜なし得たものである。 引用例２には、「ＳｉＯ２はＳｉＮｘよりも比誘電率が小さいため、ＳｉＯ２もしくはＳｉＯＮで構成される部分の膜厚を大きくし、ＳｉＮｘ部の膜厚を小さくすることにより、ゲート絶縁膜の比誘電率を小さくすることが可能である。」、「ＳｉＯＮ中間体の厚さは１００Å程度である条件が好ましい。」との技術的事項が記載されている。 そして、上記イ（ア）ａで摘記のように、引用発明の「ＮＭＯＳ薄膜トランジスタ」は、ストレージキャパシタ下部電極１３４ａも形成される薄膜トランジスタアレイ基板の製造方法によって製造された薄膜トランジスタであるところ、上記の周知例３、周知例４に記載されているように、ストレージキャパシタを備える薄膜トランジスタアレイ基板において、寄生容量を低下させ、トランジスタの応答速度を向上させることが求められることは明らかである。 したがって、上記（イ）ａで検討したように、引用発明において、引用例２に記載された技術に基づき、ゲート絶縁膜として、「シリコーン酸化膜（ＳｉＯ２）、ＳｉＯＮ膜及びシリコーン窒化膜（ＳｉＮ）によって構成され」るものを採用するならば、引用文献２に記載の上記技術的事項「ＳｉＯ２はＳｉＮｘよりも比誘電率が小さいため、ＳｉＯ２もしくはＳｉＯＮで構成される部分の膜厚を大きくし、ＳｉＮｘ部の膜厚を小さくする」に接した当業者であれば、引用発明において、耐圧を低下させずに寄生容量を低下させるべく、比誘電率の小さなＳｉＯ２膜の部分の膜厚を大きいものとすることは容易に想到し得ることである。 そして、引用文献２に記載の上記技術的事項「ＳｉＯ２はＳｉＮｘよりも比誘電率が小さいため、ＳｉＯ２もしくはＳｉＯＮで構成される部分の膜厚を大きくし、ＳｉＮｘ部の膜厚を小さくする」に接した当業者であれば、「ゲート絶縁膜１１２は７００～９００Å厚のシリコーン酸化膜（ＳｉＯ２）と３００～５００Å厚のシリコーン窒化膜（ＳｉＮ）が順に積層されて形成されて」いる引用発明において、ＳｉＯＮより比誘電率の小さなシリコーン酸化膜（ＳｉＯ２）の膜厚をより厚くすべく、シリコーン酸化膜（ＳｉＯ２）の膜厚として引用発明における「７００～９００Å厚」よりも大きいもの、シリコーン窒化膜（ＳｉＮ）の膜厚として引用発明における「３００～５００Å厚」ないしそれよりも小さいもの、そして、ＳｉＯＮ膜の膜厚として引用例２に記載の技術における厚さ「１００Å程度」のものを採用すること、例えば、シリコーン酸化膜（ＳｉＯ２）の厚さの範囲を「１０００～１５００オングストローム」、ＳｉＯＮ膜の厚さの範囲を「１００オングストローム程度」、シリコーン窒化膜（ＳｉＮ）の厚さの範囲を「１００～５００オングストローム」と選択することは当業者が適宜なし得たことである。 よって、引用発明において、引用例２に記載された技術に基づき、相違点３－１及び相違点３－２に係る本願補正発明の構成を採用することは当業者が適宜なし得たことである。 （エ）判断についてのまとめ 以上検討したとおり、引用発明において、引用例２に記載された技術及び上記周知技術に基づいて、相違点１～３に係る本願補正発明の構成、それぞれを採用することは、いずれも当業者が容易になし得たことである。 また、上記相違点１～３を総合判断しても、本願補正発明は当業者が容易に発明をすることができたものと認められる。 したがって、本願補正発明は、引用発明並びに引用例２に記載された技術及び上記周知技術に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許を受けることができない。 よって、本願補正発明は、特許出願の際独立して特許を受けることができない。 オ　独立特許要件についてのまとめ よって、本件補正は、補正後の特許請求の範囲の請求項４に記載されている事項により特定される発明が特許出願の際独立して特許を受けることができないものであるから、特許法第１７条の２第６項において準用する同法第１２６条第７項の規定に適合しない。 ３　補正の却下の決定についてのむすび 以上のとおり、本件補正は、特許法第１７条の２第６項において準用する同法第１２６条第７項の規定に適合しないものであるから、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。 第３　本願発明について １　本願発明 本件補正は上記のとおり却下されたので、本願の請求項１～８に係る発明は、平成２９年１０月３０日付けの手続補正書により補正された特許請求の範囲の請求項１～８に記載された事項により特定されるとおりのものであり、そのうちの請求項６に係る発明（以下「本願発明」という。）は、その請求項６に記載された事項により特定されるとおりのものであり、上記「第２　１　本件補正の内容」の「（補正前）」に記載したとおりである。 ２　引用例の記載と引用発明 原査定の拒絶の理由で引用された、本願の優先日前に日本国内又は外国において、頒布された又は電気通信回線を通じて公衆に利用可能となった引用文献である、特開２００８－４７９０３号公報（引用例１、再掲）には、上記「第２　２（２）イ（ア）引用例１」に記載した事項が記載されており、引用例１には上記「第２　２（２）イ（イ）引用発明」に記載したとおりの引用発明が記載されている。 ３　対比・判断 本願発明は、上記「第２　２　本件補正についての検討」で検討した本願補正発明において、「第１の誘電層」、「第２の誘電層」及び「第３の誘電層」それぞれについて、材料及び厚さの範囲についての限定事項を削除したものである。 そうすると、本願発明の特定事項を実質的に全て含み、更に他の特定事項を付加したものに相当する本願補正発明が、上記「第２　２　本件補正についての検討」において検討したとおり、引用発明並びに引用例２に記載された技術及び上記周知技術に基づいて当業者が容易に発明をすることができたものであるから、本願発明も同様の理由により、引用発明並びに引用例２に記載された技術及び上記周知技術に基づいて当業者が容易に発明をすることができたものである。 したがって、本願発明は、特許法第２９条第２項の規定により特許を受けることができない。 第４　むすび 以上のとおりであるから、他の請求項について検討するまでもなく、本願は拒絶をすべきものである。 よって、結論のとおり審決する。