2018-004613

特願２０１６－１３２６６５「半導体装置」拒絶査定不服審判事件〔平成２８年１１月１７日出願公開，特開２０１６－１９５２７１〕について，次のとおり審決する。

【結　論】 本件審判の請求は，成り立たない。

【理　由】 第１　手続の経緯 本願は，２０１３年（平成２５年）６月１２日を国際出願日とする特願２０１５－５２２３２７号の一部を，平成２８年７月４日に新たに特許出願としたものであって，その手続の経緯は，概略，以下のとおりである。 平成２８年　７月　４日：上申書 平成２９年　２月１４日：拒絶理由通知（起案日） 平成２９年　４月　７日：意見書，手続補正書 平成２９年　９月２７日：拒絶理由通知（起案日） 平成２９年１１月２８日：意見書 平成３０年　１月３１日：拒絶査定（起案日） 平成３０年　４月　５日：手続補正書，審判請求 平成３０年　７月２０日：上申書 平成３１年　２月　４日：拒絶理由通知（起案日） 平成３１年　４月　４日：意見書，手続補正書（以下，この手続補正書による手続補正を「本件補正」という。） 第２　本願発明について 本願の請求項１に係る発明（以下「本願発明」という。）は，平成３１年４月４日に提出された手続補正書により補正された特許請求の範囲の請求項１に記載された事項により特定される次のとおりのものである（下線部は補正事項である。）。 「【請求項１】 珪素によって形成された半導体装置であって， ｎ型ドリフト層と， 前記ｎ型ドリフト層の上面に設けられたｐ型ベース層と， 前記ｐ型ベース層上に部分的に設けられたｎ型エミッタ層と， 前記ｎ型エミッタ層及び前記ｐ型ベース層を貫通するように設けられたトレンチゲートと， 前記ｎ型ドリフト層の下面に設けられたｐ型コレクタ層と， 前記ｎ型ドリフト層と前記ｐ型コレクタ層の間に設けられたｎ型バッファ層とを備え， 前記ｎ型バッファ層のキャリア濃度のピークは，前記ｎ型ドリフト層より高く，前記ｐ型コレクタ層より低く， 前記ｎ型バッファ層のキャリア濃度は，前記ｎ型ドリフト層側から前記ｐ型コレクタ層側に向かって深さの指数関数で増加し， 前記ｎ型ドリフト層と前記ｐ型コレクタ層との間の前記ｎ型バッファ層全体における前記キャリア濃度の傾斜が２０～２０００ｃｍ－１であることを特徴とする半導体装置。」 第３　当審の拒絶理由通知書の概要 当審の拒絶の理由である，平成３１年２月４日付け拒絶理由通知の理由は，概略，次のとおりのものである。 １　この出願は，発明の詳細な説明の記載が，本願の請求項１ないし３に係る「半導体装置」を実施できる程度に明確かつ十分に記載されておらず，特許法第３６条第４項第１号に規定する要件を満たしていない。 第４　本願の発明の詳細な説明の記載 発明の詳細な説明には，次の内容が記載されている（下線は当審で付した。以下同じ。）。 １　技術分野 「【０００１】 本発明は，高耐圧パワーモジュール（≧６００Ｖ）に用いられるダイオードなどの半導体装置に関する。」 ２　発明が解決しようとする課題 「【０００８】 従来の半導体装置では，ｎ－型ドリフト層とｎ型バッファ層の接続部分におけるキャリア濃度の傾斜が８×１０３ｃｍ－１又は１×１０５ｃｍ－１と急峻であるため，接続部分の電界強度の高まりによってスナップオフが生じる。さらに，スナップオフをトリガーとして高周波発振が生じるという問題があった。 【０００９】 また，従来のダイオードのＶＦとリカバリー損失ＥＲＥＣのトレードオフ特性は，重金属拡散や電子又はイオンの照射を用いライフタイム制御手法により調整されていた。しかし，電子又はイオン照射時の被照射体との照射角度や温度等により，ＶＦ，ＥＲＥＣのばらつきが大きい。また，チップ通電動作時の自己発熱により格子欠陥が変化して電気的特性が変動する。さらに，格子欠陥起因のリーク電流が大きいことにより高温動作時に熱暴走が発生する。このため，ライフタイム制御手法に頼らないＶＦ－ＥＲＥＣトレードオフ特性の制御手法の確立が望まれてきた。 【００１０】 様々な用途にパワーデバイスが用いられるようになり，ＩＧＢＴ，ダイオード等にもアバランシェ耐量が要求されてきている。しかし，寄生のバイポーラトランジスタ構造を有する半導体装置では，そのような構造が無い半導体装置に比べてアバランシェ耐量が減少する。また，ＶＦ－ＥＲＥＣ特性の改善を狙ってｎ－型ドリフト層の厚みを薄くするとアバランシェ耐量が著しく低下する。また，寄生のバイポーラトランジスタ構造を有する半導体装置では，そのような構造が無い半導体装置に比べて最大可制御電流密度が低下する。 【００１１】 本発明は，上述のような課題を解決するためになされたもので，その目的は高発振耐量を実現することができる半導体装置を得るものである。」 ３　発明の効果 「【００１３】 本発明により，高発振耐量を実現することができる。」 ４　発明を実施するための形態 「【００１６】 実施の形態１． 図１及び図２は，それぞれ本発明の実施の形態１に係る半導体装置を示す上面図及び下面図である。図３は，図１及び図２のＩ－ＩＩに沿った断面図である。ｎ－型ドリフト層１の上面にｐ型アノード層２が設けられている。ｎ－型ドリフト層１の下面にｎ型カソード層３が設けられている。 【００１７】 ｎ－型ドリフト層１とｎ型カソード層３の間にｎ型バッファ層４が設けられている。ｎ型バッファ層４の不純物のピーク濃度は，ｎ－型ドリフト層１より高く，ｎ型カソード層３より低い。ｐ型アノード層２にアノード電極５がオーミック接触し，ｎ型カソード層３にカソード電極６がオーミック接触している。 【００１８】 図４は，深さに対するキャリア濃度を示す図である。ｎ型バッファ層４の深さをＤｂｕｆｆｅｒ，ｎ型ドリフト層とｎ型バッファ層の接続部分におけるキャリア濃度の傾斜を濃度勾配∇ｎｂｕｆｆｅｒ［ｃｍ－１］，ｎ型バッファ層４中の実効ドーズ量をφｅｆｆ[ｃｍ－２]，ｎ－型ドリフト層１のキャリア濃度をｎ０[ｃｍ－３]とする。これらの関係は以下の数式で表される。 【数１】 【００１９】 図５は，キャリア濃度の傾斜∇ｎｂｕｆｆｅｒに対するＶＦ，ＥＲＥＣ，Ｖｓｎａｐ－ｏｆｆ，ＪＡ（ｂｒｅａｋ）を示す図である。ＶＦはオン状態での電圧降下，ＥＲＥＣはリカバリー損失，Ｖｓｎａｐ－ｏｆｆはリカバリー時のオーバーシュート電圧，ＪＡ（ｂｒｅａｋ）は最大可制御電流密度である。このデータに基づいて，ＶＦ，ＥＲＥＣ，Ｖｓｎａｐ－ｏｆｆを低くし，ＪＡ（ｂｒｅａｋ）を高くするために，濃度勾配∇ｎｂｕｆｆｅｒを２０～２０００ｃｍ－１にする。なお，従来技術では濃度勾配が１０５ｃｍ－１程度であり，本実施の形態に比べて急峻であった。 【００２０】 本実施の形態のようにｎ－型ドリフト層１とｎ型バッファ層４の接続部分のキャリア濃度が緩くブロードに分布した深いバッファ構造をＣＰＬ（Controlling Plasma Layer）バッファ構造と呼ぶ。このＣＰＬバッファ構造によりリカバリー時における同境界部分での電界強度の高まりを抑制することができる。この結果，カソード側の電界強度の高まりによって生じるスナップオフと，それをトリガーとして発生する高周波発振を防ぐことができるため，高発振耐量を実現することができる。 【００２１】 また，ｎ型バッファ層４の実効ドーズ量φｅｆｆを，ｎ－型ドリフト層１の実効ドーズ量よりも高い１×１０１２～５×１０１２ｃｍ－２に設定する。これにより，ｎ型バッファ層４の総ドーズ量がｎ－型ドリフト層１の総ドーズ量と同程度になるため，ｎ－型ドリフト層１とｎ型バッファ層４の双方で耐圧を保持できる。従って，ｎ型バッファ層４が無い場合に比べて同等耐圧を保持するのに必要なｎ－型ドリフト層１の厚みを薄くでき，トータルロスを低減することができる。 【００２２】 なお，ｎ－型ドリフト層１のキャリア濃度ｎ０は，耐圧クラスに依存して決定される。一例として，６００～６５００Ｖクラスの場合，キャリア濃度ｎ０は１×１０１２～１×１０１５ｃｍ－３である。ｎ型カソード層３の表面濃度は１×１０１９～５×１０２０ｃｍ３，拡散深さは０．５～２μｍである。ｎ型バッファ層４の厚みＤｂｕｆｆｅｒは上記の数式のとおりｎ０，∇ｎｂｕｆｆｅｒ，φｅｆｆの関数である。 【００２３】 また，ｎ型バッファ層４のピーク濃度とｎ－型ドリフト層１のピーク濃度の比は１×１０－４～１×１０－１である。ｎ型バッファ層４とｎ－型ドリフト層１の深さの比は０．１～１０である。 【００２４】 実施の形態２． 図６は，本発明の実施の形態２に係る半導体装置を示す断面図である。実施の形態１はダイオードであったが，本実施の形態はＩＧＢＴ（Insulated Gate Bipolar Transistor）である。 【００２５】 ｐ型アノード層２はｐ型ベース層であり，そのピーク濃度は１．０×１０１６～１．０×１０１８ｃｍ－３である。ｐ型アノード層２上のウエハ表面部に部分的にｐ＋型拡散層７とｎ＋型エミッタ層８が形成されている。ｎ＋型エミッタ層８のピーク濃度は１．０×１０１８～１．０×１０２１ｃｍ－３，深さは０．２～１．０μｍである。 【００２６】 ｐ型アノード層２とｎ－型ドリフト層１の間にｎ＋型層９が形成されている。ｎ＋型層９は，ピーク濃度が１．０×１０１５～１．０×１０１７ｃｍ－３であり，深さがｐ型アノード層２より０．５～１．０μｍ深い。 【００２７】 ｎ＋型エミッタ層８，ｐ型アノード層２及びｎ＋型層９を貫通するようにトレンチゲート１０が設けられている。トレンチゲート１０上には層間絶縁膜１１が設けられている。アノード電極５はエミッタ電極であり，ｐ＋型拡散層７に接続されている。ｎ型カソード層３の代わりにｐ型コレクタ層１２が設けられている。カソード電極６はコレクタ電極であり，ｐ型コレクタ層１２にオーミック接触する。 【００２８】 ｎ型バッファ層４のピーク濃度は，ｎ－型ドリフト層１より高く，ｐ型コレクタ層１２より低い。そして，実施の形態１と同様に，ｎ－型ドリフト層１とｎ型バッファ層４の接続部分におけるキャリア濃度の傾斜を２０～２０００ｃｍ－１にする。そして，ｎ型バッファ層４の実効ドーズ量φｅｆｆを，ｎ－型ドリフト層１の実効ドーズ量よりも高い１×１０１２～５×１０１２ｃｍ－２に設定する。これにより，ＩＧＢＴの場合であっても実施の形態１と同様の効果を得ることができる。」 「【図４】 」 「【図５】 」 「【図６】 」 第５　当審の判断 １　本願発明 本願発明は上記第２のとおりのものである。 ２　発明の詳細な説明の記載 （１）発明の詳細な説明の段落【００１６】，【００１７】，【００２４】，【００２５】，【００２７】，【００２８】（上記第４の４）には，実施の形態１に係る半導体装置として，ｎ－型ドリフト層１の上面にｐ型アノード層２が設けられ，ｎ－型ドリフト層１の下面にｎ型カソード層３が設けられ，ｎ－型ドリフト層１とｎ型カソード層３の間にｎ型バッファ層４が設けられたダイオードが記載され，実施の形態２として，ｐ型アノード層２はｐ型ベース層であり，ｐ型アノード層２上のウエハ表面部に部分的にｎ＋型エミッタ層８が形成され，ｎ＋型エミッタ層８，ｐ型アノード層２を貫通するようにトレンチゲート１０が設けられ，実施の形態１のダイオードにおけるｎ型カソード層３の代わりにｐ型コレクタ層１２が設けられたＩＧＢＴが記載されている。また，ここで，実施の形態２のＩＧＢＴにおいて，ｎ型バッファ層４のピーク濃度は，ｎ－型ドリフト層１より高く，ｐ型コレクタ層１２より低くすることが記載されている。 （２）また，段落【００１８】（上記第４の４）には，ｎ型バッファ層４の深さをＤｂｕｆｆｅｒ，ｎ型ドリフト層とｎ型バッファ層の接続部分におけるキャリア濃度の傾斜を濃度勾配∇ｎｂｕｆｆｅｒ［ｃｍ－１］，ｎ型バッファ層４中の実効ドーズ量をφｅｆｆ[ｃｍ－２]，ｎ－型ドリフト層１のキャリア濃度をｎ０[ｃｍ－３]としたときの，これらの関係が以下の数式【数１】で表されることが示されている。 「【数１】 」 （３）また，段落【００１９】，【００２８】（上記第４の４）には，キャリア濃度の傾斜∇ｎｂｕｆｆｅｒに対するＶＦ，ＥＲＥＣ，Ｖｓｎａｐ－ｏｆｆ，ＪＡ（ｂｒｅａｋ）を示す図５のデータに基づいて，ＶＦ，ＥＲＥＣ，Ｖｓｎａｐ－ｏｆｆを低くし，ＪＡ（ｂｒｅａｋ）を高くするために，濃度勾配∇ｎｂｕｆｆｅｒを２０～２０００ｃｍ－１にすることが記載され，実施の形態２のＩＧＢＴにおいて，実施の形態１と同様に，ｎ－型ドリフト層１とｎ型バッファ層４の接続部分におけるキャリア濃度の傾斜を２０～２０００ｃｍ－１にすることが記載されている。 （４）そして，段落【００２０】（上記第４の４）には「本実施の形態のようにｎ－型ドリフト層１とｎ型バッファ層４の接続部分のキャリア濃度が緩くブロードに分布した深いバッファ構造をＣＰＬ（Controlling Plasma Layer）バッファ構造と呼ぶ。このＣＰＬバッファ構造によりリカバリー時における同境界部分での電界強度の高まりを抑制することができる。この結果，カソード側の電界強度の高まりによって生じるスナップオフと，それをトリガーとして発生する高周波発振を防ぐことができるため，高発振耐量を実現することができる。」と記載され，「ＣＰＬバッファ構造」を採用したことにより，本願発明１の効果である「カソード側の電界強度の高まりによって生じるスナップオフと，それをトリガーとして発生する高周波発振を防ぐことができるため，高発振耐量を実現することができる」ものである。 ３　判断 （１）発明の詳細な説明においては，上記２（１）で説示したように，実施の形態１に係る半導体装置としてダイオードが，実施の形態２に係る半導体装置としてＩＧＢＴの構成が記載されているものの，上記２（４）の「ＣＰＬバッファ構造」をどのようにして実現するのか，すなわち，上記２（２）の【数１】の数学的モデルに基づき，上記２（３）のキャリア濃度の傾斜を達成した「前記ｎ型バッファ層のキャリア濃度は，前記ｎ型ドリフト層側から前記ｐ型コレクタ層側に向かって深さの指数関数で増加し，前記ｎ型ドリフト層と前記ｐ型コレクタ層との間の前記ｎ型バッファ層全体における前記キャリア濃度の傾斜が２０～２０００ｃｍ－１であることを特徴とする半導体装置」（上記第２）という「物品」をいかにして作り出すのか，その具体的な製造方法が，なんら発明の詳細な説明中には記載されていない。 （２）この点，技術常識を参酌すれば，キャリア濃度の傾斜を達成するためのイオン注入において，その注入するイオンのドーパントを特定し，特定したドーパントをどの加速電圧でどのドーズ量，イオンを注入するのかを特定し，さらにまた，注入後の各ドーパントを活性化させるための熱処理として，その加熱温度と加熱時間等で構成された温度プロファイルを特定する必要があるところ，発明の詳細な説明においては，かろうじてドーズ量を数式【数１】で計算することが示されているのみで，半導体装置を実際に製造するために特定すべき必須のパラメータがなんら特定されておらず，当業者が上記本願発明を実施しようとするためには過度の試行錯誤を要するといえる。 （３）さらに，「前記ｎ型バッファ層のキャリア濃度は，前記ｎ型ドリフト層側から前記ｐ型コレクタ層側に向かって深さの指数関数で増加し，前記ｎ型ドリフト層と前記ｐ型コレクタ層との間の前記ｎ型バッファ層全体における前記キャリア濃度の傾斜が２０～２０００ｃｍ－１である」という構成が，当業者において，その製造方法を示す必要がない程度に周知なものであったと認められる証拠もない。 （４）なお，平成３１年４月４日の意見書において，審判請求人は， ア　「本意見書と同日付けで提出した手続補正書により請求項１を補正して珪素によって形成された半導体装置であることを明確にしました。」「このような珪素によって形成された半導体装置においてイオンを注入して熱処理を行うと，イオン注入の際のドーパントの種類，加速電圧，ドーズ量に関わらず，キャリア濃度が深さの指数関数で変化することは当業者の技術常識です。」「なお，同文献の図１２のように対数グラフにおいて不純物濃度の濃度勾配が完全な直線ではなく，緩やかに濃度勾配が変化する直線状であっても，指数関数で変化する濃度勾配と言えます。」（以下「主張ア」という。） イ　「また，珪素によって形成された半導体装置においてキャリア濃度の傾斜の大ききを調整することも当業者にとって技術常識です。」「バッファ層のキャリア濃度の傾斜の大きさを調整するには，バッファ層に注入したドーパントを活性化させる際の熱処理温度を調整することでも実施可能です。」「従って，当業者は，バッファ層に注入したドーパントを活性化させる際の熱処理時間又は熱処理温度をいくつか変化させて熱処理を数回突施するだけで，「ｎ型ドリフト層とｐ型コレクタ層との間のｎ型バッファ層全体におけるキャリア濃度の傾斜が２０～２０００ｃｍ－１である」構成を得ることができます。」（以下「主張イ」という。） ウ　「よって，当業者であれば，注入するイオンのドーパント，加速電圧，ドーズ量，温度プロファイルなどの製造条件を適宜設定して本願発明を実施することができます。」旨主張しているので，上記各主張について検討を行う。 （５）主張アについて ア　審判請求人は，「珪素によって形成された半導体装置においてイオンを注入して熱処理を行うと，イオン注入の際のドーパントの種類，加速電圧，ドーズ量に関わらず，キャリア濃度が深さの指数関数で変化することは当業者の技術常識」であること，「対数グラフにおいて不純物濃度の濃度勾配が完全な直線ではなく，緩やかに濃度勾配が変化する直線状であっても，指数関数で変化する濃度勾配と言えます」ことを主張している。 イ　しかしながら，本願発明においては，「前記ｎ型バッファ層のキャリア濃度は，前記ｎ型ドリフト層側から前記ｐ型コレクタ層側に向かって深さの指数関数で増加し，前記ｎ型ドリフト層と前記ｐ型コレクタ層との間の前記ｎ型バッファ層全体における前記キャリア濃度の傾斜が２０～２０００ｃｍ－１である」と特定されるのみであり，「緩やかに濃度勾配が変化する直線状であっても，指数関数で変化する濃度勾配と言え」ることを特定するものとは認められない。 ウ　また，当該イの構成要件に対応する発明の詳細な説明の段落【００１８】，【００１９】，【００２８】にはそれぞれ「ｎ型バッファ層４の深さをＤｂｕｆｆｅｒ，ｎ型ドリフト層とｎ型バッファ層の接続部分におけるキャリア濃度の傾斜を濃度勾配∇ｎｂｕｆｆｅｒ［ｃｍ－１］，ｎ型バッファ層４中の実効ドーズ量をφｅｆｆ[ｃｍ－２]，ｎ－型ドリフト層１のキャリア濃度をｎ０[ｃｍ－３]とする。」「このデータに基づいて，ＶＦ，ＥＲＥＣ，Ｖｓｎａｐ－ｏｆｆを低くし，ＪＡ（ｂｒｅａｋ）を高くするために，濃度勾配∇ｎｂｕｆｆｅｒを２０～２０００ｃｍ－１にする。」「そして，実施の形態１と同様に，ｎ－型ドリフト層１とｎ型バッファ層４の接続部分におけるキャリア濃度の傾斜を２０～２０００ｃｍ－１にする。」と記載され，段落【００１８】に数式【数１】として，「ｎ０ｅｘｐ（∇ｎｂｕｆｆｅｒ・ｘ）」をｎ型バッファ層４全体にわたって積分をすることでドーズ量を算出する数式が記載されている。 エ　そうすると，前記ウの記載からは，発明の詳細な説明においては「濃度勾配∇ｎｂｕｆｆｅｒ」が「緩やかに濃度勾配が変化する直線状であっても，指数関数で変化する濃度勾配と言え」（主張ア）ることを示唆する記載は認められず，むしろ，数式【数１】において「濃度勾配∇ｎｂｕｆｆｅｒ」は，指数関数ｅｘｐ内の変数ｘの固定の係数「∇ｎｂｕｆｆｅｒ」としてのみ明記がなされ，数式上は明らかに「濃度勾配∇ｎｂｕｆｆｅｒ」は「対数グラフにおいて不純物濃度の濃度勾配が完全な直線」のみを意味するものと解される。この点，図４（上記第４の４）のグラフにおける濃度勾配∇ｎｂｕｆｆｅｒが全て直線であることとも整合的である。 オ　してみれば，上記主張アにおける「このような珪素によって形成された半導体装置においてイオンを注入して熱処理を行うと，イオン注入の際のドーパントの種類，加速電圧，ドーズ量に関わらず，キャリア濃度が深さの指数関数で変化すること」，「不純物濃度の濃度勾配が完全な直線ではなく，緩やかに濃度勾配が変化する直線状であっても，指数関数で変化する濃度勾配と言え」るという主張は，本願発明に係る「前記ｎ型バッファ層のキャリア濃度は，前記ｎ型ドリフト層側から前記ｐ型コレクタ層側に向かって深さの指数関数で増加し，前記ｎ型ドリフト層と前記ｐ型コレクタ層との間の前記ｎ型バッファ層全体における前記キャリア濃度の傾斜が２０～２０００ｃｍ－１である」ことを実現するための主張ではなく，上記主張アは採用できない。 （６）主張イについて ア　上記（５）エにて検討したように「濃度勾配∇ｎｂｕｆｆｅｒ」は「対数グラフにおいて不純物濃度の濃度勾配が完全な直線」のみを意味するものと解され，「緩やかに濃度勾配が変化する直線状であっても，指数関数で変化する濃度勾配と言え」るという概念を包含しないことは上記説示のとおりである。 イ　そうすると，上記主張イのように「バッファ層のキャリア濃度の傾斜の大きさを調整するには，バッファ層に注入したドーパントを活性化させる際の熱処理温度を調整することでも実施可能」であったとしても，本願発明に係る「前記ｎ型バッファ層のキャリア濃度は，前記ｎ型ドリフト層側から前記ｐ型コレクタ層側に向かって深さの指数関数で増加し，前記ｎ型ドリフト層と前記ｐ型コレクタ層との間の前記ｎ型バッファ層全体における前記キャリア濃度の傾斜が２０～２０００ｃｍ－１である」ことをそもそも実現することができないのであるから，上記主張イは採用できない。 （７）したがって，審判請求人の上記主張ア，イを認めることはできず，「当業者」であっても，「注入するイオンのドーパント，加速電圧，ドーズ量，温度プロファイルなどの製造条件を適宜設定して本願発明を実施することができ」るとは認められないので，本願の発明の詳細な説明の記載は，本願発明に係る「半導体装置」を実現できる程度に明確かつ十分なものであるとは認められない。 ４　当審の判断のむすび したがって，本願発明を引用する請求項２，３に係る発明を検討するまでもなく，この出願の発明の詳細な説明は，当業者が本願発明を実施することができる程度に明確かつ十分に記載されていない。 第５　むすび 以上のとおり，本願は，発明の詳細な説明の記載が，特許法第３６条第４項第１号に規定する要件を満たしていないから，拒絶すべきものである。 よって，結論のとおり審決する。