2017-002926

特願２０１１－２４５４２５「アレイ基板及び液晶ディスプレイ」拒絶査定不服審判事件〔平成２４年　５月３１日出願公開，特開２０１２－１０３６９７〕について，次のとおり審決する。

【結　論】 本件審判の請求は，成り立たない。

【理　由】 １　手続の経緯 本願は，平成２３年１１月９日（パリ条約による優先権主張２０１０年１１月９日，中国）の出願であって，平成２７年６月５日付けで拒絶理由が通知され，同年９月４日に手続補正がされ，平成２８年２月２３日付けで拒絶理由が通知され，同年５月３０日に意見書が提出され，同年１０月２５日付け（同年同月３１日送達）で拒絶査定がされ，これに対して平成２９年２月２８日に審判請求がされると同時に手続補正がされ，その後，平成３０年６月１５日付けで，平成２９年２月２８日にされた手続補正が却下されるとともに拒絶理由が通知され，平成３０年９月２７日に手続補正がされたものである。 ２　本願発明 本願発明は，平成３０年９月２７日にされた手続補正により補正された特許請求の範囲の請求項１～９に記載されている事項により特定されるとおりのものであり，そのうち請求項１に係る発明は，特許請求の範囲の請求項１に記載されている事項により特定される以下のとおりのもの（以下「本願発明」という。）である。 「【請求項１】 サブストレートと， 前記サブストレートに形成され横縦方向に交差することで複数の画素ユニットを囲んで画成するデータラインとゲートラインとを備えるアレイ基板であって， 各画素ユニットは，画素電極と薄膜トランジスタースイッチ素子とを備え，前記薄膜トランジスタースイッチ素子は，前記サブストレート上にゲート電極，前記ゲート電極上にゲート絶縁層，前記ゲート絶縁層上に活性層，並びに，前記活性層上にソース電極及びドレイン電極を備え， 前記ゲート絶縁層は，不透明絶縁層及び前記不透明絶縁層の下に提供される透明絶縁層を含み，前記不透明絶縁層は，前記不透明絶縁層上に提供される活性層に接触し，前記不透明絶縁層の端部における前記不透明絶縁層の上面の一部は，前記活性層によって露出されて段差を形成し，前記不透明絶縁層の面積は，前記不透明絶縁層上に形成される前記データライン又は前記活性層の面積より大きいことを特徴とするアレイ基板。」 ３　刊行物に記載された発明 （１）引用例１：　韓国公開特許第１０－２００８－００３７２４２号公報 当審において通知した拒絶理由に引用され，本願の優先日前に外国において頒布された韓国公開特許第１０－２００８－００３７２４２号公報（以下「引用例１」という。）には，図とともに以下の記載がある（日本語訳は当審で作成）。 「 」 （日本語訳；下線は当審で付加。以下同様。） 「【19】本発明は液晶表示装置に関することで，特に活性層電流特性の非線形的変化に起因した液晶表示装置の表示品質低下を防止することができる薄膜トランジスタ基板及びその製造方法に関する。 ・・・（中略）・・・ 【22】図１は従来の薄膜トランジスタアレイ基板を示す平面図で，図２は図１に図示された薄膜トランジスタアレイ基板をI－I’線に沿って切り取って示す断面及び，ここに対応するカラーフィルターアレイ基板とバックライトユニットを示す図面である。 ・・・（中略）・・・ 【30】このような従来の液晶表示装置の活性層（１４）はゲート電極（８）によって遮られることができなかったバックライトユニット（７０）からの入射光によって活性化されて非正常的な電流を発生させる。その結果表示画面に波柄のノイズを発生させて液晶表示装置の表示品質が阻害する問題が発生する。 【31】ノイズ発生に対して具体的に説明すると，活性層（１４）はアモルファスシリコンで成り立っている。このようなアモルファスシリコンは印加される電圧，入射される光の波長，温度，周波数に従ってその誘電率が非線形的に変わる特性がある。これによって従来薄膜トランジスタアレイ基板（３０）の活性層（１４）はバックライトユニット（７０）を通じて入射された光の中でゲート電極（８）を通じて遮られることができなくて活性層（１４）に直接調査される光（９０）の波長によって非線形的に活性化されて電流特性が非線形的になるので液晶表示装置のディスプレイパネルに波柄のノイズを発生させる。 ・・・（中略）・・・ 【39】よって，本発明の目的は活性層電流特性の非線形的変化に起因した液晶表示装置の表示品質低下を防止することができる薄膜トランジスター基板及びその製造方法を提供することである。」 「【40】前記目的を果たすために，本発明による薄膜トランジスタ基板は基板上に形成されたゲートライン及び前記ゲートラインから延長されて形成されたゲート電極を含むゲートパターンと；前記ゲートラインとゲート絶縁膜を間に置いて交差して画素領域を定義するデータラインと；前記ゲート絶縁膜上に形成されて光を遮断する遮断パターンと；前記遮断パターン上に直接形成されて前記遮断パターンと等しいパターンに形成されて活性層及びオーミック接触層を含む半導体パターンと；前記データラインと接続されて前記半導体パターン上に形成されたソース電極と；前記半導体パターン上に形成されて，前記ソース電極と前記活性層が露出したチャンネル部を間に置いて向い合うように形成されたドレイン電極と；前記ドレイン電極と接続されて前記画素領域に形成された画素電極を含む。 【41】前記遮断パターン及び半導体パターンは前記データライン下部に重なるように形成される。 ・・・（中略）・・・ 【44】前記遮断パターンはブラック系列の樹脂に形成される。 【45】前記目的外に本発明の他の目的及び利点は添付図面を参照した本発明の望ましい実施例に対する説明を通じて明白に現われるようになるはずである。 【46】以下，本発明の望ましい実施例を図４ないし図１１を参照して詳細に説明する事にする。以下では遮断パターン（１００）と重なる部分を暗く表示した。 【47】図４は本発明による薄膜トランジスタアレイ基板を示す平面図で，図５は図４に図示された薄膜トランジスタアレイ基板をII－II’線に沿って切り取って示す断面及び，ここに対応するカラーフィルターアレイ基板とバックライトユニットを示す図面である。 【48】図４及び図５を参照すると，本発明による薄膜トランジスタアレイ基板（１３０）は下部基板（１４２）上にゲート絶縁膜（１４４）を間に置いて交差するように形成されたゲートライン（１０２）及びデータライン（１０４）と，その交差部ごとに形成された薄膜トランジスタ（１０６）と，その交差構造に用意されたセル領域に形成された画素電極（１１８）を具備する。そして，薄膜トランジスタアレイ基板（１３０）は画素電極（１１８）と前段ゲートライン（１０２）の重畳部に形成されたストレージキャパシター（１２０）と薄膜トランジスタ（１０６）の活性層（１１４）と等しいパターンで活性層（１１４）下部に直接形成された遮断パターン（１００）を具備する。 【49】薄膜トランジスター（１０６）はゲートライン（１０２）に接続されたゲート電極（１０８）と，データライン（１０４）に接続されたソース電極（１１０）と，画素電極（１１６）に接続されたドレイン電極（１１２）と，ソース電極（１１０）とドレイン電極（１１２）の間にチャンネルを形成することと合わせてゲート絶縁膜（１４４）を間に置いてゲート電極（１０８）に前面重なる半導体パターン（１４７）を具備する。 【50】半導体パターン（１４７）はソース電極（１１０）及びドレイン電極（１１２）と重なるように形成されてソース電極（１１０）とドレイン電極（１１２）の間のチャンネル部を形成する活性層（１１４）と，活性層（１１４）の上でソース電極（１１０）及びドレイン電極（１１２）とオーミック接触のためのオーミック接触層（１４８）で構成される。 【51】このような薄膜トランジスタ（１０６）はゲートライン（１０２）に供給されるゲート信号に応答してデータライン（１０４）に供給される画素電圧信号が画素電極（１１８）に充電されて維持されるようにする。 【52】遮断パターン（１００）は半導体パターン（１４７）とゲート絶縁膜（１４４）の間に形成されて，半導体パターン（１４７）の活性層（１１４）と等しいパターンに形成されてゲート電極（１０８）を通じて遮られることができずに活性層（１１４）に向けて入射される光（１９０）を遮断する。これによって活性層（１１４）がバックライトユニット（１７０）を通じて入射される光（１９０）によって非線形的に変わる現象を改善することができる。 ・・・（中略）・・・ 【56】このような，本発明による薄膜トランジスタアレイ基板（１３０）は遮断パターン（１００）を具備して活性層（１１４）の誘電率が非線形的に変わる現象を防止することで液晶表示装置のディスプレイパネルに波柄のノイズが発生する現象を改善することができる。」 「【57】このような構成を有する薄膜トランジスタ基板の製造方法を図６ａないし図９ｂを参照して詳細にすると次のとおりである。 ・・・（中略）・・・ 【63】ゲート絶縁膜（１４４）形成工程及び第２マスク工程を詳細にすると，ゲートパターンが形成された下部基板（１４２）上にＰＥＣＶＤなどの蒸着方法でゲート絶縁膜（１４４），光遮断層，非晶質シリコン層，不純物（ｎ＋またはｐ＋）がドーピングされた非晶質シリコン層が順次に形成される。そして非晶質シリコン層上部にソース／ドレーン金属層が蒸着される。ここでゲート絶縁膜（１４４）ではＳｉＯｘ，ＳｉＮｘなどのような無機絶縁物質が利用されて，光遮断層では樹脂系列のブラックマトリクス物質が利用されて，ソース／ドレーン金属ではモリブデン（Ｍｏ），チタン，タンタル，モリブデン合金（Ｍｏａｌｌｏｙ）などが利用される。 【64】この後，ハーフトーンマスクまたは回折露光マスクを利用した第２マスク工程で遮断パターン（１００）及びチャンネル部を具備する半導体パターン（１４７）及びソース／ドレーンパターンが形成される。 【65】ハーフトーンマスクを利用した場合を例として第２マスク工程を詳細にすると，ハーフトーンマスクを利用したフォトリソグラフィ工程で厚さが違うフォトレジストパターンが形成される。このフォトレジストパターンは相対的に薄い厚さの第１フォトレジストパターン，相対的に厚い厚さの第２フォトレジストパターンを具備する。第１フォトレジストパターンはハーフトーンマスクのハーフトーン透過部と対応された領域に形成されて，第２ポトレジトスパターンはハーフトーンマスクのハーフトーン透過部と対応された領域に形成されて，以外の部分は開口部になる。 【66】第１及び第２フォトレジストパターンをマスクで第１エッチング工程を進行すると不純物がドーピングされた非晶質シリコン層から光遮断層まで除去されて遮断パターン（１００），半導体パターン（１４７）及びソース／ドレーンパターンが形成される。第１エッチング工程では半導体パターン（１４７）は活性層（１１４）の露出したチャンネル部が形成されない状態であり，ソース電極（１１０）及びドレイン電極（１１２）が分離しない状態である。 【67】この後，アッシング工程を進行して第１フォトレジストパターンは除去されて，第２フォトレジストパターンの厚さは薄くなる。アッシング工程を通じて第１フォトレジストパターンが除去されることによってゲート電極（１０８）と重なった部分ソース／ドレーンパターンすなわち，ソース電極（１１０）及びドレイン電極（１１２）の連結部が露出する。続いて第２エッチング工程を通じて露出したソース電極（１１０）及びドレイン電極（１１２）の連結部からその下部のオーミック接触層（１４８）まで除去することで半導体パターン（１４７）のチャンネル部が形成されて，ソース電極（１１０）及びドレイン電極（１１２）がチャンネル部を間に置いて分離する。この後残存するフォトレジストパターンをストリップ工程で除去すると図７ａ及び図７ｂに図示されたところのような状態になる。 ・・・（中略）・・・ 【74】（省略）」 イ　ここで，図４及び図５は以下のものである。 図４ 図５ 上記各図を前記段落【66】～【74】（特に【66】，【67】）の記載とともに参照すると，半導体パターン（１４７）自体のパターンは，活性層（１１４）と同等のパターンに形成されていることがわかる。 また，上記各図を前記段落【40】の記載とともに参照すると，ゲートライン（１０２）に接続されたゲート電極（１０８）上にゲート絶縁膜（１４４）が形成され，ゲート絶縁膜（１４４）上に遮断パターン（１００）が形成され，遮断パターン（１００）上に直接半導体パターン（１４７）が形成されていることがわかる。 ウ　以上から，引用例１には以下の発明（以下「引用発明」という。）が記載されているものと認められる。 「薄膜トランジスタアレイ基板（１３０）であって， 下部基板（１４２）上にゲート絶縁膜（１４４）を間に置いて交差するように形成されたゲートライン（１０２）及びデータライン（１０４）と，その交差部ごとに形成された薄膜トランジスタ（１０６）と，その交差構造に用意されたセル領域に形成された画素電極（１１８）を具備し， 薄膜トランジスタアレイ基板（１３０）は，さらに，画素電極（１１８）と前段ゲートライン（１０２）の重畳部に形成されたストレージキャパシター（１２０）と，薄膜トランジスタ（１０６）の活性層（１１４）と等しいパターンで活性層（１１４）下部に直接形成された遮断パターン（１００）を具備し， 薄膜トランジスター（１０６）はゲートライン（１０２）に接続されたゲート電極（１０８）と，データライン（１０４）に接続されたソース電極（１１０）と，画素電極（１１８）に接続されたドレイン電極（１１２）と，ソース電極（１１０）とドレイン電極（１１２）の間にチャンネルを形成することと合わせてゲート絶縁膜（１４４）を間に置いてゲート電極（１０８）に前面重なる半導体パターン（１４７）を具備し， ゲートライン（１０２）に接続されたゲート電極（１０８）上にゲート絶縁膜（１４４）が形成され，ゲート絶縁膜（１４４）上に遮断パターン（１００）が形成され，遮断パターン（１００）上に直接半導体パターン（１４７）が形成されており， 半導体パターン（１４７）は，ソース電極（１１０）及びドレイン電極（１１２）と重なるように形成されてソース電極（１１０）とドレイン電極（１１２）の間のチャンネル部を形成する活性層（１１４）と，活性層（１１４）の上でソース電極（１１０）及びドレイン電極（１１２）とオーミック接触のためのオーミック接触層（１４８）で構成され，そのパターンは，活性層（１１４）と同等のパターンであり， 遮断パターン（１００）及び半導体パターン（１４７）はデータライン（１０４）下部に重なるように形成され，遮断パターン（１００）は，ブラック系列の樹脂に形成され， 遮断パターン（１００）は，半導体パターン（１４７）とゲート絶縁膜（１４４）の間に形成されて，半導体パターン（１４７）の活性層（１１４）と等しいパターンに形成されて，ゲート電極（１０８）を通じて遮られることができずに活性層（１１４）に向けて入射される光（１９０）を遮断し，これによって活性層（１１４）がバックライトユニット（１７０）を通じて入射される光（１９０）によって非線形的に変わる現象を改善することができるものである， 薄膜トランジスタアレイ基板（１３０）。」 ４　対比 （１）本願発明と引用発明とを対比する。 ア　引用発明の「下部基板（１４２）」は，本願発明の「サブストレート」に相当する。 イ　引用発明の「その交差部ごとに形成された薄膜トランジスタ（１０６）と，その交差構造に用意されたセル領域に形成された画素電極（１１８）」は，併せて本願発明の「画素電極と薄膜トランジスタースイッチ素子とを備え」る「各画素ユニット」に相当するから，引用発明の「下部基板（１４２）上にゲート絶縁膜（１４４）を間に置いて交差するように形成されたゲートライン（１０２）及びデータライン（１０４）と，その交差部ごとに形成された薄膜トランジスタ（１０６）と，その交差構造に用意されたセル領域に形成された画素電極（１１８）を具備」することは，本願発明の「前記サブストレートに形成され横縦方向に交差することで複数の画素ユニットを囲んで画成するデータラインとゲートラインとを備える」ことに相当する。 ウ　引用発明の「薄膜トランジスタアレイ基板（１３０）」は，本願発明の「アレイ基板」に相当する。 エ　引用発明の「活性層（１１４）」，「ソース電極（１１０）」，「ドレイン電極（１１２）」，「ゲート電極（１０８）」，「ゲート絶縁膜（１４４）」及び「遮断パターン（１００）」は，それぞれ本願発明の「活性層」，「ソース電極」，「ドレイン電極」，「ゲート電極」，「透明絶縁層」及び「不透明絶縁層」に相当する。すなわち，引用発明の「ゲート絶縁膜（１４４）」及び「遮断パターン（１００）」を合わせたものが，本願発明の「ゲート絶縁層」に相当する。 オ　引用発明の「薄膜トランジスター（１０６）はゲートライン（１０２）に接続されたゲート電極（１０８）と，データライン（１０４）に接続されたソース電極（１１０）と，画素電極（１１８）に接続されたドレイン電極（１１２）と，ソース電極（１１０）とドレイン電極（１１２）の間にチャンネルを形成することと合わせてゲート絶縁膜（１４４）を間に置いてゲート電極（１０８）に前面重なる半導体パターン（１４７）を具備」するところ，「半導体パターン（１４７）は，ソース電極（１１０）及びドレイン電極（１１２）と重なるように形成されてソース電極（１１０）とドレイン電極（１１２）の間のチャンネル部を形成する活性層（１１４）と，活性層（１１４）の上でソース電極（１１０）及びドレイン電極（１１２）とオーミック接触のためのオーミック接触層（１４８）で構成され」，また，「ゲートライン（１０２）に接続されたゲート電極（１０８）上にゲート絶縁膜（１４４）が形成され，ゲート絶縁膜（１４４）上に遮断パターン（１００）が形成され，遮断パターン（１００）上に直接半導体パターン（１４７）が形成されて」るから，上記エも考慮すると，引用発明の当該構成は，本願発明の「前記薄膜トランジスタースイッチ素子は，前記サブストレート上にゲート電極，前記ゲート電極上にゲート絶縁層，前記ゲート絶縁層上に活性層，並びに，前記活性層上にソース電極及びドレイン電極を備え」ることに相当する。 カ　引用発明においては，「ゲート電極（１０８）上にゲート絶縁膜（１４４）が形成され，ゲート絶縁膜（１４４）上に遮断パターン（１００）が形成され，遮断パターン（１００）上に直接半導体パターン（１４７）が形成され」るから，上記エ，オも考慮すると，引用発明の当該構成は，本願発明の「前記ゲート絶縁層は，不透明絶縁層及び前記不透明絶縁層の下に提供される透明絶縁層を含み，前記不透明絶縁層は，前記不透明絶縁層上に提供される活性層に接触」することに相当する。 （２）よって，両者は以下の点で一致する。 「サブストレートと， 前記サブストレートに形成され横縦方向に交差することで複数の画素ユニットを囲んで画成するデータラインとゲートラインとを備えるアレイ基板であって， 各画素ユニットは，画素電極と薄膜トランジスタースイッチ素子とを備え，前記薄膜トランジスタースイッチ素子は，前記サブストレート上にゲート電極，前記ゲート電極上にゲート絶縁層，前記ゲート絶縁層上に活性層，並びに，前記活性層上にソース電極及びドレイン電極を備え， 前記ゲート絶縁層は，不透明絶縁層及び前記不透明絶縁層の下に提供される透明絶縁層を含み，前記不透明絶縁層は，前記不透明絶縁層上に提供される活性層に接触する，アレイ基板。」 （３）一方，両者は以下の点で相違する。 《相違点》 本願発明は，「前記不透明絶縁層の端部における前記不透明絶縁層の上面の一部は，前記活性層によって露出されて段差を形成し，前記不透明絶縁層の面積は，前記不透明絶縁層上に形成される前記データライン又は前記活性層の面積より大きい」との構成を備えるのに対して，引用発明においては，「遮断パターン（１００）」は，「薄膜トランジスタ（１０６）の活性層（１１４）と等しいパターンで活性層（１１４）下部に直接形成された」ものであり，上記本願発明に係る構成は備えない点。 ５　判断 （１）上記相違点について検討する。 下記（２）の周知例２ないし４にも示されているように，薄膜能動素子を用いた，いわゆるアクティブマトリクス型の液晶表示装置において，画素間からの光もれによるコントラスト低下の防止や，薄膜能動素子の誤動作の防止を目的として，遮光膜（ブラックマトリクス）を設けることは，周知の技術である。 そして，周知例２（例えばＦＩＧ．４）及び周知例３（例えば図１～図３）にも示されているように，遮光膜（ブラックマトリクス）のパターン幅を，活性層やデータライン等の幅よりも広くすることは，前記間隙からの光もれを防ぐ上で当然になされることである。 一方，引用発明は，「活性層（１１４）に向けて入射される光（１９０）を遮断」する「遮断パターン（１００）」を備えるものの，当該「遮断パターン（１００）」は画素間からの光もれを意図したものではなく，また，前記３（１）イに摘記した図４に示されている平面図からは，活性層やデータラインと画素電極の間に間隙の存在が確認できるから，当該間隙からの光もれが避けられないことは明らかである。 それゆえ，前記周知技術を勘案して，引用発明において，画素間からの光もれによるコントラスト低下をも防ぐことを企図して，前記データラインと画素電極の間に間隙等を覆うように，「遮断パターン（１００）」を活性層やデータラインよりもやや幅広く形成することは，当業者が適宜になし得たことである。 そして，上記のとおり，引用発明において，前記データラインと画素電極の間に間隙等を覆うように，「遮断パターン（１００）」を活性層やデータラインよりもやや幅広く形成することにより，相違点に係る「前記不透明絶縁層上に形成される前記データライン又は前記活性層の面積より大きい」との構成を備え，またその結果，相違点に係る「前記不透明絶縁層の端部における前記不透明絶縁層の上面の一部は，前記活性層によって露出されて段差を形成し」た構成を備えることは明らかである。 （２）各周知例 周知例２：米国特許第５７４２３６５号明細書 当審において通知した拒絶理由に引用され，本願の優先日前に外国において頒布された米国特許第５７４２３６５号明細書（以下「周知例２」という。）には，図とともに，以下の記載がある（なお，日本語訳は当審において作成した。）。 「Further, in the thin film transistor--liquid crystal display (TFT-LCD) formed as described above, a black matrix layer is formed so as to shield the thin film transistor as well as the spaces between the pixel electrodes and the data lines and the gate lines.」（１欄４０～４４行） （日本語訳：また，上記のように形成された液晶ディスプレイ（TFT-LCD）では，ブラックマトリクス層が，画素電極とデータ線及びゲート線の間のスペースを遮蔽するだけでなく，薄膜トランジスタの遮蔽もするように形成される。） 「As shown in FIG. 4, in the liquid crystal display device according to the present invention, a gate electrode 2 is formed on a lower glass substrate 1. In order to shield a thin film transistor as well as the space between each signal line (not shown) and a pixel electrode, and to insulate gate electrode 2, a black resin 19 is formed on lower glass substrate 1 centered around gate electrode 2. A gate insulating film 3 is formed on the entire surface of the substrate, including black resin 19. A semiconductor layer 4 is formed on gate insulating film 3 on the upper side of gate electrode 2.」（５欄７～１７行） （日本語訳：図４に示すように，本発明の液晶ディスプレイは，下部ガラス基板１上にゲート電極２が形成されている。各信号線（図示せず）と画素電極との間のスペースを遮蔽するだけでなく，薄膜トランジスタの遮蔽もし，またゲート電極２を絶縁するために，黒色樹脂１９が，ゲート電極２を中心とする下部ガラス基板１上に形成される。ゲート絶縁膜３が，黒色樹脂１９を含む基板全面上に形成される。半導体層４が，ゲート電極２の上側にあるゲート絶縁膜３上に形成される。） ここで，FIG.4は以下のものである。 上記FIG.4からは，黒色樹脂１９が，半導体層４よりも幅広く形成されていることが見て取れる。 周知例３：特開平９－８０４６８号公報 当審において通知した拒絶理由に引用され，本願の優先日前に日本国内において頒布された特開平９－８０４６８号公報（以下「周知例３」という。）には，図とともに，以下の記載がある。 「【００１４】（実施形態１）図１は，この発明の液晶表示装置の実施形態１の画素部を示す平面説明図であり，共通電極基板側に形成されたブラックマスクを平面的に重ねて示している。同図中１１は，一方の透明基板としてのガラス基板（図示省略する）上にＩＴＯで形成された略矩形状の画素電極であり，この画素電極１１はガラス基板上に互いに所定間隔を隔てて縦横方向に列をなすように多数配置されている。　・・・（中略）・・・　なお，ゲートバスライン１３およびドレインバスライン１５は，それぞれが形成される間隙部１２または間隙部１４の幅方向の中央に位置するように設定されている。すなわち，ゲートバスライン１３またはドレインバスライン１５は，両側に位置する画素電極１１までの距離が等しくなるように配置されている。 【００１５】これらゲートバスライン１３とドレインバスライン１５とが平面的に見て交差する部分の近傍には，各画素電極１１のスイッチング素子としての薄膜トランジスタ（ＴＦＴ）１６が形成されている。　・・・（中略）・・・ 【００１６】このようなＴＦＴ基板に液晶（図示省略する）を介して対向するように配置される，他方の透明基板としての共通電極基板（図示省略する）側には，図１に一点鎖線で示すようなブラックマスク２０が形成されている。このブラックマスク２０は，ゲートバスライン１３に対応するゲートバスライン対応部２０Ａと，ドレインバスライン１５に対応するドレインバスライン対応部２０Ｂと，薄膜トランジスタ１６に対応するＴＦＴ対応部２０Ｃと，から構成されている。本実施形態におけるブラックマスク２０のゲートバスライン対応部２０Ａの幅寸法は，例えば１０μｍに設定し，ゲートバスライン１３およびこのゲートバスライン１３の幅方向の両端縁から画素電極１１までの距離の中間までの部分を覆い得る寸法とした。また，ブラックマスク２０のドレインバスライン対応部２０Ｂの幅寸法も，１０μｍに設定し，ドレインバスライン１５およびこのドレインバスライン１５の幅方向の両端縁から画素電極１１までの距離の中間までの部分を覆い得る寸法とした。さらに，ブラックマスク２０のＴＦＴ対応部２０Ｃは，ＴＦＴ基板と共通電極基板とが最大の合わせずれを起こした場合に，半導体層１７のチャネル領域を覆うことができるように縦横方向に最大合わせずれ量（本実施形態では８．５μｍ）を見込んだ大きさの，略矩形状に設定されている。このように，本実施形態においては，ゲートバスライン対応部２０Ａおよびドレインバスライン対応部２０Ｂが，ゲートバスライン１３およびこのゲートバスライン１３の幅方向の両端縁から画素電極１１の端縁までの距離の中間までを覆い得る設計となっている。また，ドレインバスライン対応部２０Ｂにおいても同様の設計となっている。 【００１７】（実施形態２）図２は，この発明に係る液晶表示装置の実施形態２の画素部を示す平面説明図であり，共通電極基板側に形成されたブラックマスクを平面的に重ねて示している。なお，本実施形態におけるＴＦＴ基板側の構成は，上記した実施形態１と同一であるため同一の符号を付してその説明を省略する。本実施形態のブラックマスク２０も共通電極基板側に形成されるものであるが，ゲートバスライン対応部２０Ａとドレインバスライン対応部２０Ｂの幅寸法のみが上記実施形態１と異なる。本実施形態においては，ブラックマスク２０のゲートバスライン対応部２０Ａおよびドレインバスライン対応部２０Ｂの幅寸法を間隙部１２，１４の幅寸法と同一，すなわち１２μｍに設定している。ブラックマスク２０のＴＦＴ対応部２０Ｃの大きさおよび形状は，上記実施形態１と同一とした。なお，他の構成は上記実施形態１と同様である。このように，本実施形態においては，ゲートバスライン対応部２０Ａおよびドレインバスライン対応部２０Ｂの幅寸法は，それぞれが形成される間隙部１２および間隙部１４の幅寸法と同一に設計されている。」 「【００３０】以上，この発明の各実施形態について説明したが，この発明はこれらに限定されるものではなく，構成の要旨に付随する各種の設計変更が可能である。例えば，上記実施形態１～３は反射型のＬＣＤに本発明を適用して説明したが，透過型のＬＣＤに適用することも勿論可能である。（・・・後略・・・）」 ここで，ブラックマスク２０の各バスライン対応部２０Ａ，２０Ｂの幅寸法を，各バスライン１３，１５の幅寸法の両端縁から画素電極１１までの距離の中間とする（実施形態１）か，あるいは間隙部１２，１４の幅寸法と同一とする（実施形態２）ことにより，ブラックマスク２０の各バスライン対応部２０Ａ，２０Ｂの幅寸法が，各バスライン１３，１５の幅寸法よりも大きくなることは明らかである。 周知例４：特開２００３－１１４３２０号公報 当審において通知した拒絶理由に引用され，本願の優先日前に日本国内において頒布された特開２００３－１１４３２０号公報（以下「周知例４」という。）には，図とともに，以下の記載がある。 「【０００２】 【従来の技術】近年、ノートパソコン、携帯電話機、電子手帳等の電子機器において、情報を表示する手段として液晶表示装置が広く使用されている。最近では、一方の基板側にカラーフィルタを配置してフルカラー表示を可能とした液晶表示装置が主流になっている。図２９は、従来のカラーフィルタが備えられたアクティブマトリックス方式のカラー液晶表示装置の要部を示す分解斜視図である。図２９の反射型カラー液晶表示装置は、アクティブ素子としてＴＦＤ素子(Thin Film diode)を用いたもので、ＴＦＤ素子が形成された透明基板９１０、いわゆる素子基板を有すると共に、アクティブ素子基板９１０に対向する位置にカラーフィルタ９２０が形成された透明基板（対向基板）９００、いわゆるカラーフィルタ基板が配置されている。 【０００３】カラーフィルタ基板９００の下側にはカラーフィルタ９２０が設けられている。このカラーフィルタ９２０は、基板９００上にモザイク配列等の配列で並べられたＲ（赤）の色層９０５、Ｇ（緑）の色層９０６、Ｂ（青）の色層９０７と、隣接する色層間に設けられたブラックマトリックス（遮光膜）９０１が設けられている。ブラックマトリックス９０１は、コントラストの向上、色材の混合防止などの機能と、アクティブ素子に光が入射して光リーク電流が生じるのを防止する機能を有しているものである。（・・・後略・・・）」 （３）よって，本願発明は，周知技術を勘案して，引用発明に基づいて当業者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない。 ６　むすび 以上のとおりであるから，他の請求項について検討するまでもなく，本願は拒絶すべきものである。 よって，結論のとおり審決する。