2023-010231

特願２０１９－５６７３４６「表示装置、ならびにその駆動方法および駆動装置」拒絶査定不服審判事件〔令和 １年 ９月１９日国際公開、ＷＯ２０１９／１７４２３８、令和 ３年 ７月 １日国内公表、特表２０２１－５１６３５４〕について、次のとおり審決する。

結 論 本件審判の請求は、成り立たない。

理 由 第１ 手続の経緯 本願は、２０１８年（平成３０年）１０月２３日（パリ条約による優先権主張外国庁受理２０１８年３月１６日、中国）を国際出願日とする外国語特許出願であって、その手続の経緯の概略は、次のとおりである。なお、以下、２０１８年３月１６日を「優先日」という。 令和２年 ２月１４日 ：翻訳文の提出 令和４年 ９月 ７日付け：拒絶理由通知書 同年１２月２０日 ：意見書、手続補正書の提出 令和５年 ２月 ３日付け：拒絶査定（以下「原査定」という。） （同月２０日 ：原査定の謄本の送達） 同年 ６月２０日 ：審判請求書、手続補正書の提出 同年 ７月１４日付け：前置報告書 同年１０月３１日 ：上申書の提出 第２ 令和５年６月２０日にされた手続補正についての補正の却下の決定 ［補正の却下の決定の結論］ 令和５年６月２０日にされた手続補正を却下する。 ［補正の却下の決定の理由］ １ 補正の内容 令和５年６月２０日にされた手続補正（以下「本件補正」という。）は、特許請求の範囲について補正するものであり、この補正により、次の(１)に示す本件補正前（令和４年１２月２０日にされた手続補正後をいう。）の請求項１が、後記の(２)に示す本件補正後の請求項１に補正された。下線は、補正箇所を示す。 (１) 本件補正前の請求項１ 「【請求項１】 アレイ基板を含み、前記アレイ基板は、複数の画素ユニットを含み、各前記画素ユニットは、同じ色の第１サブ画素と第２サブ画素とを含み、前記第１サブ画素は、第１画素電極と第１共通電極とを含み、前記第２サブ画素は、第２画素電極と第２共通電極とを含む表示装置であって、 第１段階では、前記第１画素電極と前記第１共通電極との電位差は、前記第２画素電極と前記第２共通電極との電位差より大きく、 前記第１サブ画素は、第１薄膜トランジスタ（ＴＦＴ）、第１データ線、および第１ゲート線をさらに含み、前記第１ＴＦＴの第１極は、前記第１データ線に接続され、前記第１ＴＦＴの第２極は、前記第１画素電極に接続され、前記第１ＴＦＴのゲートは、前記第１ゲート線に接続され、 前記第２サブ画素は、第２ＴＦＴ、第２データ線、および第２ゲート線をさらに含み、前記第２ＴＦＴの第１極は、前記第２データ線に接続され、前記第２ＴＦＴの第２極は、前記第２画素電極に接続され、前記第２ＴＦＴのゲートは、前記第２ゲート線に接続され、 前記第１サブ画素と前記第２サブ画素は、以下の条件のうちの少なくとも１つを満たし、すなわち、 前記第１ゲート線と前記第２ゲート線は、２つの異なるゲート線であり、かつ前記第１データ線と前記第２データ線は、同じデータ線であり、 前記第１ゲート線と前記第２ゲート線は、同じゲート線であり、かつ前記第１データ線と前記第２データ線は、２つの異なるデータ線である、表示装置。」 (２) 本件補正後の請求項１ 「【請求項１】 アレイ基板を含み、前記アレイ基板は、複数の画素ユニットを含み、各前記画素ユニットは、同じ色の第１サブ画素と第２サブ画素とを含み、前記第１サブ画素は、第１画素電極と第１共通電極とを含み、前記第２サブ画素は、第２画素電極と第２共通電極とを含む表示装置であって、 前記画素ユニットが第１グレースケールを表示する第１段階では、前記第１画素電極と前記第１共通電極との電位差は、前記第２画素電極と前記第２共通電極との電位差より大きく、前記画素ユニットが第２グレースケールを表示する第２段階では、前記第１画素電極と前記第１共通電極との電位差は、前記第２画素電極と前記第２共通電極との電位差以上であり、前記第１グレースケールは、前記第２グレースケールより小さく、前記第１グレースケールは、０より大きく、かつＰ／２以下であり、前記第２グレースケールは、Ｐ／２より大きく、かつＰ以下であり、Ｐは、前記表示装置が表示を実行するときの最大グレースケールであり、 前記第１共通電極は第１共通電極線に接続され、前記第２共通電極は第２共通電極線に接続され、前記第１共通電極線および前記第２共通電極線にロードされた共通電極信号の電圧の少なくとも一方は、前記第１段階および前記第２段階で周期的変化を示し、または、前記第１共通電極線にロードされた共通電極信号の電圧の絶対値と前記第２共通電極線にロードされた共通電極信号の電圧の絶対値との差は、前記第１段階と前記第２段階とで等しくなく、 前記第１サブ画素は、第１薄膜トランジスタ（ＴＦＴ）、第１データ線、および第１ゲート線をさらに含み、前記第１ＴＦＴの第１極は、前記第１データ線に接続され、前記第１ＴＦＴの第２極は、前記第１画素電極に接続され、前記第１ＴＦＴのゲートは、前記第１ゲート線に接続され、 前記第２サブ画素は、第２ＴＦＴ、第２データ線、および第２ゲート線をさらに含み、前記第２ＴＦＴの第１極は、前記第２データ線に接続され、前記第２ＴＦＴの第２極は、前記第２画素電極に接続され、前記第２ＴＦＴのゲートは、前記第２ゲート線に接続され、 前記第１サブ画素と前記第２サブ画素は、以下の条件のうちの少なくとも１つを満たし、すなわち、 前記第１ゲート線と前記第２ゲート線は、２つの異なるゲート線であり、かつ前記第１データ線と前記第２データ線は、同じデータ線であり、 前記第１ゲート線と前記第２ゲート線は、同じゲート線であり、かつ前記第１データ線と前記第２データ線は、２つの異なるデータ線である、表示装置。」 ２ 補正の目的 本件補正は、次の(１)及び(２)に示すように本件補正前の請求項１に係る発明の構成を限定することを含むものである。 (１) 本件補正前の「前記第１画素電極と前記第１共通電極との電位差は、前記第２画素電極と前記第２共通電極との電位差より大き［い］」「第１段階」が、「前記画素ユニットが第１グレースケールを表示する」段階であるとの限定を行うとともに、 「前記画素ユニットが第２グレースケールを表示する第２段階」という構成を追加して、この「第２段階」が「前記第１画素電極と前記第１共通電極との電位差は、前記第２画素電極と前記第２共通電極との電位差以上であ［る］」段階であるとの限定を付加し、 ここで、「前記第１グレースケールは、前記第２グレースケールより小さく、前記第１グレースケールは、０より大きく、かつＰ／２以下であり、前記第２グレースケールは、Ｐ／２より大きく、かつＰ以下であり、Ｐは、前記表示装置が表示を実行するときの最大グレースケールであ［る］」として、「第１グレースケール」と「第２グレースケール」の大小関係と各グレースケールのとり得る値の範囲を規定すること。 (２) さらに、本件補正前の構成に、「前記第１共通電極は第１共通電極線に接続され、前記第２共通電極は第２共通電極線に接続され、前記第１共通電極線および前記第２共通電極線にロードされた共通電極信号の電圧の少なくとも一方は、前記第１段階および前記第２段階で周期的変化を示し、または、前記第１共通電極線にロードされた共通電極信号の電圧の絶対値と前記第２共通電極線にロードされた共通電極信号の電圧の絶対値との差は、前記第１段階と前記第２段階とで等しくな［い］」との構成を追加して、本件補正前の「第１共通電極」及び「第２共通電極」の接続先がそれぞれ「第１共通電極線」及び「第２共通電極線」であると限定するとともに、「第１共通電極線」と「第２共通電極線」に「ロードされた共通電極信号の電圧」に係る構成を限定すること。 (３) そして、本件補正前の請求項１に記載された発明と本件補正後の請求項１に記載される発明は、産業上の利用分野及び解決しようとする課題が同一である。 (４) したがって、本件補正は、特許法１７条の２第５項２号に規定する特許請求の範囲の減縮を目的とする補正に該当する。 ３ 独立特許要件の判断 前記２のとおり、本件補正は、特許法１７条の２第５項２号に規定する特許請求の範囲の減縮を目的とする補正に該当する。そこで、本件補正後の請求項１に記載されている事項により特定される発明（以下「本件補正発明」という。）が、同法１７条の２第６項において準用する同法１２６条７項の規定に適合するか、すなわち、特許出願の際独立して特許を受けることができるものであるかについて、以下検討する。 (１) 本件補正発明 本件補正発明は、前記１(２)に摘記した本件補正後の請求項１に記載された事項により特定されるとおりのものと認める。 なお、後記(３)の対比の議論のために、請求項１の記載を便宜上次のように構成Ｘと構成Ａ～Ｅに分説する。 ＜構成Ａ＞ アレイ基板を含み、前記アレイ基板は、複数の画素ユニットを含み、各前記画素ユニットは、同じ色の第１サブ画素と第２サブ画素とを含み、前記第１サブ画素は、第１画素電極と第１共通電極とを含み、前記第２サブ画素は、第２画素電極と第２共通電極とを含む表示装置であって、 ＜構成Ｂ＞ 前記画素ユニットが第１グレースケールを表示する第１段階では、前記第１画素電極と前記第１共通電極との電位差は、前記第２画素電極と前記第２共通電極との電位差より大きく、前記画素ユニットが第２グレースケールを表示する第２段階では、前記第１画素電極と前記第１共通電極との電位差は、前記第２画素電極と前記第２共通電極との電位差以上であり、前記第１グレースケールは、前記第２グレースケールより小さく、前記第１グレースケールは、０より大きく、かつＰ／２以下であり、前記第２グレースケールは、Ｐ／２より大きく、かつＰ以下であり、Ｐは、前記表示装置が表示を実行するときの最大グレースケールであり、 ＜構成Ｃ＞ 前記第１共通電極は第１共通電極線に接続され、前記第２共通電極は第２共通電極線に接続され、前記第１共通電極線および前記第２共通電極線にロードされた共通電極信号の電圧の少なくとも一方は、前記第１段階および前記第２段階で周期的変化を示し、または、前記第１共通電極線にロードされた共通電極信号の電圧の絶対値と前記第２共通電極線にロードされた共通電極信号の電圧の絶対値との差は、前記第１段階と前記第２段階とで等しくなく、 ＜構成Ｄ＞ 前記第１サブ画素は、第１薄膜トランジスタ（ＴＦＴ）、第１データ線、および第１ゲート線をさらに含み、前記第１ＴＦＴの第１極は、前記第１データ線に接続され、前記第１ＴＦＴの第２極は、前記第１画素電極に接続され、前記第１ＴＦＴのゲートは、前記第１ゲート線に接続され、 前記第２サブ画素は、第２ＴＦＴ、第２データ線、および第２ゲート線をさらに含み、前記第２ＴＦＴの第１極は、前記第２データ線に接続され、前記第２ＴＦＴの第２極は、前記第２画素電極に接続され、前記第２ＴＦＴのゲートは、前記第２ゲート線に接続され、 ＜構成Ｅ＞ 前記第１サブ画素と前記第２サブ画素は、以下の条件のうちの少なくとも１つを満たし、すなわち、 前記第１ゲート線と前記第２ゲート線は、２つの異なるゲート線であり、かつ前記第１データ線と前記第２データ線は、同じデータ線であり、 前記第１ゲート線と前記第２ゲート線は、同じゲート線であり、かつ前記第１データ線と前記第２データ線は、２つの異なるデータ線である、 ＜構成Ｘ＞ 表示装置。 (２) 引用文献３に記載された事項及び引用発明の認定 ア 引用文献３に記載された事項 原査定の拒絶の理由に引用された、優先日前に発行された文献である国際公開第２０１０／１４３３４８号（以下「引用文献３」という。）には、以下の事項が記載されている。下線は当審において付与したものである。 (ア) ［0050］ 「図面の簡単な説明 [0050] [図１]本発明による液晶表示装置の第１実施形態の模式図である。 ［図２]図１に示した液晶表示装置における各画素の構成を示す模式図である。 ・・・（中略）・・・ ［図４Ａ］比較例の液晶表示装置の等価回路図である。 ［図４Ｂ］比較例の液晶表示装置における回素の構成を示す模式図である。 ［図４Ｃ］比較例の液晶表示装置の各サブ画素の明暗および極性を示す模式図である。 ［図５］比較例の液晶表示装置における入力信号階調レベルに対する各サブ画素の明および暗サブ画素の階調レベルの変化を示すグラフである。 ・・・（中略）・・・ ［図９Ａ］図１に示した液晶表示装置における各サブ画素の明暗および極性を示す模式図である。 ［図９Ｂ］図１に示した液晶表示装置の回路図である。 ・・・（中略）・・・ ［図１１］（ａ）～（ｇ）は、図１に示した液晶表示装置の青画素の電圧波形を示す図である。 ・・・（中略）・・・ ［図１３］液晶表示装置の第１実施形態の変形例の回路図である。 ［図１４］図１３に示した液晶表示装置における電圧波形を示す模式図である。 ［図１５］図１３に示した液晶表示装置における背面基板の模式的な平面図である。 ・・・（中略）・・・ ［図２２］本発明による液晶表示装置の第３実施形態における画素を示す模式図である。 ・・・（後略）」 (イ) ［0052］～［0057］、［図１］ 「［0052］ （実施形態１） 以下、本発明による液晶表示装置の第１実施形態を説明する。図１に、本実施形態の液晶表示装置１００の模式図を示す。液晶表示装置１００は、絶縁基板１２２上に設けられた画素電極１２４および配向膜１２６を有する背面基板１２０と、絶縁基板１４２上に設けられた対向電極１４４および配向膜１４６を有する前面基板１４０と、背面基板１２０と前面基板１４０との間に設けられた液晶層１６０とを備えている。 [0053] 背面基板１２０および前面基板１４０のそれぞれには偏光板１２８、１４８および位相差板１２９、１４９が設けられている。２つの偏光板１２８、１４８は液晶層１６０を挟んで互いに対向するように配置されている。２つの偏光板１２８、１４８の透過軸（偏光軸）は互いに直交するように（クロスニコルの関係を有するように）配置されており、一方が水平方向（行方向）、他方が垂直方向（列方向）に沿うように配置されている。また、背面基板１２０には、図１では図示しない配線および絶縁層等が設けられており、前面基板１４０には図示しないカラーフィルタ層等が設けられている。液晶層１６０の厚さはほぼ一定である。また、ここでは、図示していないが、液晶表示装置１００が透過型または透過反射両用型である場合、液晶表示装置１００はバックライトをさらに備えていてもよい。 [0054] 液晶表示装置１００では、複数の画素が複数の行および複数の列のマトリクス状に配列されている。複数の画素は赤、緑および青画素を含んでおり、各画素は画素電極１２４によって規定される。なお、後述するように、液晶表示装置１００では画素電極１２４は複数のサブ画素電極に分離されている。 [0055] 液晶表示装置１００はＶＡモードで動作する。配向膜１２６、１４６は垂直配向膜である。液晶層１６０は垂直配向型の液晶層である。ここで、「垂直配向型液晶層」とは、垂直配向膜１２６、１４６の表面に対して、液晶分子軸（「軸方位」ともいう。）が約８５°以上の角度で配向した液晶層をいう。液晶層１６０は負の誘電異方性を有するネマチック液晶材料を含んでおり、クロスニコル配置された偏光板１２８、１４８と組み合わせて、ノーマリーブラックモードで表示が行われる。 [0056] 液晶層１６０に電圧が印加されない場合、液晶層１６０の液晶分子１６２は配向膜１２６、１４６の主面の法線方向とほぼ平行に配向する。液晶層１６０に所定の電圧よりも高い電圧が印加される場合、液晶層１６０の液晶分子１６２は配向膜１２６、１４６の主面とほぼ平行に配向する。また、液晶層１６０に比較的高い電圧が印加される場合、液晶分子１６２は画素内または画素の特定の領域内で対称的に配向し、これにより、視野角特性の改善が図られる。なお、ここでは、背面基板１２０および前面基板１４０は配向膜１２６、１４６をそれぞれ有していたが、背面基板１２０および前面基板１４０の少なくとも一方が対応する配向膜１２６、１４６を有していてもよい。ただし、配向の安定性の観点から、背面基板１２０および前面基板１４０の両方が配向膜１２６、１４６をそれぞれ有していることが好ましい。 [0057] 液晶表示装置１００には入力信号が入力される。入力信号は、例えば、ガンマ値２．２のブラウン管（Ｃａｔｈｏｄｅ Ｒａｙ Ｔｕｂｅ：ＣＲＴ）に対応可能な信号であり、ＮＴＳＣ（Ｎａｔｉｏｎａｌ Ｔｅｌｅｖｉｓｉｏｎ Ｓｔａｎｄａｒｄｓ Ｃｏｍｍｉｔｔｅｅ）規格に準拠している。一般に、入力信号には、赤、緑および青画素の階調レベルに変換可能な値が示されており、この値は３次元で表される。入力信号は例えば、ＹＣｒＣｂ信号である。あるいは、入力信号に赤、緑および青画素の階調レベル自体が示されていてもよい。なお、入力信号がＢＴ．７０９規格に準拠している場合、赤、緑および青画素に対応する入力信号の階調レベルは、それぞれ最低階調レベル（例えば、階調レベル０）から最高階調レベル（例えば、階調レベル２５５）までの範囲内にある。入力信号に示された階調レベルは液晶表示装置１００において輝度レベルに変換され、輝度レベルに応じた電圧が液晶表示装置１００の液晶層１６０に印加される。なお、入力信号には、正面からみた無彩色の色度を抑制するために独立ガンマ補正処理が行われてもよい。」 「 ［図：0001417188000001.jpg］ 」 (ウ) ［0058］～［0060］、［図２］ 「[0058] 図２に、液晶表示装置１００に設けられた画素および画素に含まれるサブ画素の構成を示す。図２には、例示として、３行９列の画素を示している。液晶表示装置１００では、赤画素Ｒ、緑画素Ｇ、青画素Ｂを含む１つのセットによって１つの色が表現される。本明細書の以下の説明において、赤画素Ｒ、緑画素Ｇ、青画素Ｂを含む１つのセットをカラー画素と呼ぶことがある。なお、液晶表示装置１００のカラーフィルタの配列は図２に示した構成に対応している。 [0059] 液晶表示装置１００において、画素Ｒ、ＧおよびＢのそれぞれは２つのサブ画素を有している。具体的には、赤画素Ｒは、第１サブ画素Ｒａおよび第２サブ画素Ｒｂを有している。同様に、緑画素Ｇは、第１サブ画素Ｇａおよび第２サブ画素Ｇｂを有しており、青画素Ｂは、第１サブ画素Ｂａおよび第２サブ画素Ｂｂを有している。 [0060] 少なくともある階調において、各画素Ｒ、Ｇ、Ｂの異なるサブ画素が異なる輝度を呈するように制御可能である。このため、表示画面を正面方向から観察したときのガンマ特性と斜め方向から観察したときのガンマ特性とが異なるというガンマ特性の視野角依存性を低減することができる。ガンマ特性の視野角依存性の低減については、特開２００４－６２１４６号公報や特開２００４－７８１５７号公報に開示されている。各画素Ｒ、Ｇ、Ｂのサブ画素の輝度が異なるように制御することにより、上記特開２００４－６２１４６号公報や特開２００４－７８１５７号公報の開示と同様に、ガンマ特性の視野角依存性を低減するという効果が得られる。このような赤、緑および青画素Ｒ、ＧおよびＢの構造は画素分割構造とも呼ばれる。なお、本明細書の以下の説明において、第１、第２サブ画素のうち高い輝度を呈し得るサブ画素を明サブ画素と呼び、低い表示輝度を呈し得るサブ画素を暗サブ画素と呼ぶことがある。」 「 ［図：0001417188000002.jpg］ 」 (エ) ［0064］～［0073］、［図４Ａ］～［図４Ｃ］ 「[0064] 以下、比較例の液晶表示装置と比較して本実施形態の液晶表示装置１００の利点を説明する。まず、図４Ａ～図４Ｃを参照して、比較例の液晶表示装置７００を説明する。比較例の液晶表示装置７００において各画素は異なる輝度を呈し得る複数のサブ画素から形成されている。 [0065] 図４Ａに、比較例の液晶表示装置７００の等価回路図を示す。この液晶表示装置７００において画素は複数の行および複数の列を有するマトリクス状に配列されている。比較例の液晶表示装置７００では各画素は輝度の異なり得る２つのサブ画素Ｓｐａ、Ｓｐｂに分割されており、白浮きの程度が抑制されている。また、液晶表示装置７００では、補助容量配線は、列方向に隣接する異なる行の画素のサブ画素に対応するように配置されている。例えば、ｎ行の画素のサブ画素Ｓｐｂ、および、これに列方向に隣接するｎ＋１行の画素のサブ画素Ｓｐａは補助容量配線ＣＳｂに対応している。 [0066] ここでは、第ｎ行のゲート配線Ｇnおよび第ｍ行のソース配線Ｓmで規定される画素に着目する。なお、赤画素Ｒ、緑画素Ｇおよび青画素Ｂはいずれも同様の構成を有している。 [0067] サブ画素Ｓｐａは、液晶容量ＣＬＣＡと、補助容量ＣＣＳＡとを有しており、サブ画素Ｓｐｂは、液晶容量ＣＬＣＢと、補助容量ＣＣＳＢとを有している。液晶容量は、サブ画素電極７２４ａ、７２４ｂと、対向電極ＣｏｍＬＣと、これらの間に設けられた液晶層とから構成されており、補助容量は、補助容量電極と、絶縁膜と、補助容量対向電極（ＣｏｍＣＳＡ、ＣｏｍＣＳＢ）とから構成されている。サブ画素電極７２４ａ、７２４ｂは、それぞれ対応するＴＦＴ７３０ａおよびＴＦＴ７３０ｂを介して共通のソース配線Ｓmに接続されている。ＴＦＴ７３０ａおよびＴＦＴ７３０ｂは、共通のゲート配線Ｇnに供給されるゲート信号電圧によってオン／オフ制御され、ＴＦＴ７３０ａ、７３０ｂがオン状態にあるときに、２つのサブ画素Ｓｐａ、Ｓｐｂのそれぞれが有するサブ画素電極７２４ａ、７２４ｂおよび補助容量電極に、共通のソース配線Ｓmからソース信号電圧が供給される。２つのサブ画素Ｓｐａ、Ｓｐｂのうちのサブ画素Ｓｐａの補助容量対向電極ＣｏｍＣＳＡは補助容量配線ＣＳａを介して補助容量幹線ＣＳＴａに接続されており、サブ画素Ｓｐｂの補助容量対向電極ＣｏｍＣＳＢは補助容量配線ＣＳｂを介して補助容量幹線ＣＳＴｂに接続されている。比較例の液晶表示装置７００では補助容量幹線ＣＳＴａおよびＣＳＴｂにそれぞれ供給される補助容量対向電圧ＶＣＳＴａおよびＶＣＳＴｂにおいて、対応するゲート配線Ｇnの電圧がハイからローに変化した後の最初の変化に着目すると、例えば、電圧ＶＣＳＴａは増加し、電圧ＶＣＳＴｂは減少する。」 「 ［図：0001417188000003.jpg］ 」 「[0068] 図４Ｂに、比較例の液晶表示装置７００における１つの画素の構成を示す。上述したように、比較例の液晶表示装置７００には赤画素、緑画素および青画素が設けられており、赤画素、緑画素および青画素はいずれも同様の構成を有している。以下、赤画素を対象に説明する。 [0069] 赤画素Ｒは、２つのサブ画素ＲａおよびＲｂを有しており、サブ画素Ｒａ、Ｒｂに対応するサブ画素電極７２４ａ、７２４ｂには、それぞれＴＦＴ７３０ａ、７３０ｂ、および補助容量７３２ａ、７３２ｂが接続されている。ＴＦＴ７３０ａ、７３０ｂのゲートはゲート配線Ｇに接続され、ソースは共通の（同一の）ソース配線Ｓに接続されている。補助容量７３２ａ、７３２ｂは、それぞれ補助容量配線ＣＳａ、ＣＳｂに接続されている。補助容量７３２ａ、７３２ｂは、それぞれサブ画素電極７２４ａ、７２４ｂと電気的に接続された補助容量電極と、補助容量配線ＣＳａ、ＣＳｂと電気的に接続された補助容量対向電極と、これらの間に設けられた絶縁層（不図示）によって形成されている。補助容量７３２ａおよび７３２ｂの補助容量対向電極は互いに独立しており、それぞれ補助容量配線ＣＳａおよびＣＳｂから互いに異なる補助容量対向電圧（補助容量電圧）が供給され得る。このため、ＴＦＴ７３０ａ、７３０ｂがオンのときにソース配線Ｓを介してサブ画素電極７２４ａ、７２４ｂに電圧が供給された後、ＴＦＴ７３０ａ、７３０ｂがオフになり、さらに、補助容量配線ＣＳａおよびＣＳｂの電位が異なるように変化する場合、サブ画素電極７２４ａの実効電圧はサブ画素電極７２４ｂの実効電圧と異なることになり、結果として、サブ画素Ｒａの輝度はサブ画素Ｒｂの輝度と異なる。」 「 ［図：0001417188000004.jpg］ 」 「[0070] 図４Ｃに、比較例の液晶表示装置７００における各サブ画素の明暗および極性を示す。図４Ｃにおいて、「明」は明サブ画素を表しており、「暗」は暗サブ画素を表している。また、「Ｃａ」はサブ画素が補助容量幹線ＣＳＴａに対応することを表しており、「Ｃｂ」はサブ画素が補助容量幹線ＣＳＴｂに対応することを表している。また、「＋」および「－」は液晶層に印加される電界の向き（極性）を表している。例えば、「＋」は対向電極の電位がサブ画素電極よりも高いことを示し、「－」はサブ画素電極の電位が対向電極よりも高いことを示す。 [0071] 液晶表示装置７００において、各画素のうちの一方のサブ画素は補助容量幹線ＣＳＴａに対応しており、他方のサブ画素は補助容量幹線ＣＳＴｂに対応している。また、画素配列に着目すると、行方向および列方向に隣接する画素の極性は反転しており、極性の異なる画素が画素単位で市松模様に配列されている。また、ある行の画素のうち補助容量幹線ＣＳＴａに対応するサブ画素に着目すると、サブ画素の明暗および極性がサブ画素ごとに反転している。このように、明サブ画素および暗サブ画素はサブ画素単位で市松模様に配列されている。なお、図４Ｃでは、あるフレームにおける液晶表示装置７００の状態を示したが、次のフレームでは各サブ画素の極性は反転されており、フリッカーが抑制される。例えば、第ｎ行第ｍ列～第ｎ行第ｍ＋２列のカラー画素に着目すると、赤画素の第１サブ画素、緑画素の第２サブ画素および青画素の第１サブ画素が明サブ画素となり、赤画素の第２サブ画素、緑画素の第１サブ画素および青画素の第２サブ画素が暗サブ画素となる。 [0072] 比較例の液晶表示装置７００では、赤、緑および青画素の階調レベルが最低階調レベルの場合にカラー画素は黒を表示し、赤、緑および青画素の階調レベルが最高階調レベルの場合にカラー画素は白を表示する。一般に、画素によって表示される色が黒から無彩色を維持したまま白に変化する場合、赤、緑および青画素の階調レベルは互いに等しいまま増加する。例えば、比較例の液晶表示装置７００において黒から白に向かって無彩色の明度が変化する場合、各画素に対応する入力信号の階調レベルは等しい割合で増加する。具体的には、はじめ、画素によって表示される色は黒であり、赤、緑、青画素の階調レベルは最低階調レベルである。赤、緑、青画素に対応する入力信号の階調レベルの増加が開始すると、各画素の一方のサブ画素（このサブ画素が明サブ画素となる。）の輝度の増加が開始する。次いで、明サブ画素の輝度が所定の値まで増加すると、次に他方のサブ画素（このサブ画素が暗サブ画素となる）の輝度の増加が開始する。比較例の液晶表示装置７００でも、赤、緑、青画素に対応する入力信号の階調レベルが等しい割合で増加するほど、画素によって表示される無彩色の明度が増加する。赤、緑、青画素の輝度が増加して最高階調レベルに達すると、画素によって表示される色は白となる。 [0073] 比較例の液晶表示装置７００において、赤、緑および青画素に対応する入力信号の階調レベルがあるレベルで互いに等しい場合、赤、緑および青画素のそれぞれの最高輝度に対する第１サブ画素の輝度と第２サブ画素の輝度との差の割合は互いにほぼ等しい。比較例の液晶表示装置７００において、赤、緑および青画素のそれぞれに着目すると、赤、緑および青画素に対応する階調レベルのそれぞれがあるレベルで等しい場合、赤、緑および青画素のそれぞれにおいて明サブ画素の輝度は暗サブ画素の輝度とは異なる。一方、赤、緑および青画素に対応する階調レベルがそれぞれ最高階調レベルである場合、赤、緑および青画素のそれぞれの明サブ画素の輝度は暗サブ画素の輝度とほぼ等しい。」 「 ［図：0001417188000005.jpg］ 」 (オ) ［0074］～［0078］、［図５］ 「[0074] ここで、図５を参照して、比較例の液晶表示装置７００において各画素の明および暗サブ画素の階調レベルの変化を説明する。ここでは、各画素において入力信号の階調レベルが最低階調レベルから最高階調レベルに増加する場合、まず、明サブ画素の階調レベルの増加を開始し、明サブ画素の階調レベルが最高階調レベルに到達した後に、暗サブ画素の階調レベルの増加を開始する。 [0075] 例えば、比較例の液晶表示装置７００では、赤、緑および青画素に対応する入力信号の階調レベル（ｒ，ｇ，ｂ）が（５０，５０，５０）である場合、赤画素のサブ画素Ｒａ、Ｒｂは、階調レベル６９（＝（２×（５０／２５５）2.2）1/2.2×２５５）、０に相当する輝度を呈する。同様に、緑画素のサブ画素Ｇａ、Ｇｂは階調レベル０、６９に相当する輝度を呈し、青画素のサブ画素Ｂａ、Ｂｂは階調レベル６９、０に相当する輝度を呈する。 [0076] また、赤、緑および青画素に対応する入力信号の階調レベル（ｒ，ｇ，ｂ）が（１９０，１９０，１９０）である場合、比較例の液晶表示装置７００では、赤画素のサブ画素Ｒａ、Ｒｂは、階調レベル２５５、６４（＝（２×（１９０／２５５）2.2－１）1/2.2×２５５）に相当する輝度を呈する。同様に、緑画素のサブ画素Ｇａ、Ｇｂは階調レベル６４、２５５に相当する輝度を呈し、青画素のサブ画素Ｂａ、Ｂｂは階調レベル２５５、６４に相当する輝度を呈する。 [0077] また、赤、緑および青画素に対応する入力信号の階調レベル（ｒ，ｇ，ｂ）が（２５５，２５５，２５５）である場合、比較例の液晶表示装置７００では、赤画素のサブ画素Ｒａ、Ｒｂは、階調レベル２５５、２５５に相当する輝度を呈する。同様に、緑画素のサブ画素Ｇａ、Ｇｂは階調レベル２５５、２５５に相当する輝度を呈し、青画素のサブ画素Ｂａ、Ｂｂは階調レベル２５５、２５５に相当する輝度を呈する。 [0078] なお、ここでは、明サブ画素の階調レベルが最高階調レベルに到達した後に、暗サブ画素の階調レベルの増加を開始したが、明および暗サブ画素の階調レベルは別の態様で変化することもある。」 「 ［図：0001417188000006.jpg］ 」 (カ) ［0094］～［0102］、［図９Ａ］、［図９Ｂ］ 「[0094] 以下、本実施形態の液晶表示装置１００の構成を具体的に説明する。図９Ａに、液晶表示装置１００における画素の構成を示す。液晶表示装置１００の補助容量配線ＣＳには２つの異なる電圧が印加される。ここでは、一方の電圧が印加される補助容量配線を補助容量配線ＣＳａと示し、他方の電圧が印加される補助容量配線を補助容量配線ＣＳｂと示す。 [0095] 図９Ａにおいて、「Ｈ」は明サブ画素を表しており、「Ｌ」は暗サブ画素を表している。また、「Ａ」はサブ画素が補助容量配線ＣＳａに対応することを表しており、「Ｂ」はサブ画素が補助容量配線ＣＳｂに対応することを表している。また、「＋」および「－」は液晶層１６０に印加される電界の向き（極性）を示している。例えば、「＋」は対向電極１４４の電位がサブ画素電極１２４ａ、１２４ｂよりも高いことを示し、「－」はサブ画素電極１２４ａ、１２４ｂの電位が対向電極１４４よりも高いことを示す。 [0096] 図９Ａにおいて、各画素のうちの一方のサブ画素は補助容量配線ＣＳａに対応しており、他方のサブ画素は補助容量配線ＣＳｂに対応している。また、画素配列に着目すると、行方向および列方向に隣接する画素の極性は反転しており、極性の異なる画素が画素単位で市松模様に配列されている。また、ある行のサブ画素のうち補助容量配線ＣＳａに対応するサブ画素に着目すると、サブ画素の明暗および極性がサブ画素ごとに反転している。このように、液晶表示装置１００では、明サブ画素および暗サブ画素はサブ画素単位で市松模様に配列されている。なお、図９Ａは、あるフレームにおける液晶表示装置１００の状態を示したが、次のフレームでは各サブ画素の極性は反転されており、フリッカーが抑制される。 [0097] 図９Ｂに、液晶表示装置１００の背面基板１２０における赤画素Ｒ、緑画素Ｇおよび青画素Ｂの等価回路図を示す。カラー画素に着目すると、赤画素の第１サブ画素、緑画素の第２サブ画素および青画素の第１サブ画素が明サブ画素となり、赤画素の第２サブ画素、緑画素の第１サブ画素および青画素の第２サブ画素が暗サブ画素となる。なお、以下の説明において、赤、緑および青画素の明サブ画素をそれぞれサブ画素Ｒｓ、Ｇｓ、Ｂｓと示し、そのサブ画素電極をサブ画素電極１２４ｓ、そのＴＦＴをＴＦＴ１３０ｓと示すことがある。また、赤、緑および青画素の暗サブ画素をそれぞれサブ画素Ｒｔ、Ｇｔ、Ｂｔと示し、そのサブ画素電極をサブ画素電極１２４ｔ、そのＴＦＴをＴＦＴ１３０ｔと示すことがある。 [0098] まず、赤画素Ｒの構成を説明する。赤画素Ｒは、２つのサブ画素ＲａおよびＲｂを有しており、サブ画素Ｒａ、Ｒｂに対応するサブ画素電極１２４ａ、１２４ｂには、それぞれＴＦＴ１３０ａ、ＴＦＴ１３０ｂ、および補助容量１３２ａ、１３２ｂが接続されている。なお、以下の説明において、第１サブ画素電極１２４ａに対応するＴＦＴ１３０ａを第１ＴＦＴ１３０ａと呼ぶことがあり、第２サブ画素電極１２４ｂに対応するＴＦＴ１３０ｂを第２ＴＦＴ１３０ｂと呼ぶことがある。サブ画素電極１２４ａ、１２４ｂは対応するＴＦＴ１３０ａ、１３０ｂを介して共通のソース配線ＳRに接続されている。なお、ここでは、サブ画素電極１２４ａ、１２４ｂはいずれもほぼ矩形状であり、サブ画素電極１２４ａの面積はサブ画素電極１２４ｂの面積と略等しい。 [0099] ＴＦＴ１３０ａおよびＴＦＴ１３０ｂのゲートは共通のゲート配線Ｇnに接続され、ＴＦＴ１３０ａおよびＴＦＴ１３０ｂのソースは共通の（同一の）ソース配線ＳRに接続されている。補助容量１３２ａ、１３２ｂは、それぞれ補助容量配線ＣＳａおよび補助容量配線ＣＳｂに接続されている。補助容量１３２ａおよび１３２ｂは、それぞれサブ画素電極１２４ａおよび１２４ｂと電気的に接続された補助容量電極と、補助容量配線ＣＳａおよびＣＳｂと電気的に接続された補助容量対向電極と、これらの間に設けられた絶縁層（不図示）によって形成されている。補助容量１３２ａおよび１３２ｂの補助容量対向電極は互いに独立しており、それぞれ補助容量配線ＣＳａおよびＣＳｂから互いに異なる補助容量対向電圧が供給され得る。このため、ＴＦＴ１３０ａ、１３０ｂがオンのときにソース配線ＳＲを介してサブ画素電極１２４ａ、１２４ｂに電圧が供給された後、ＴＦＴ１３０ａ、１３０ｂがオフになり、さらに、補助容量配線ＣＳａおよびＣＳｂの電位が異なるように変化する場合、サブ画素電極１２４ａの実効電圧はサブ画素電極１２４ｂの実効電圧と異なることになり、結果として、第１サブ画素Ｒａの輝度は第２サブ画素Ｒｂの輝度と異なる。なお、緑画素Ｇも赤画素Ｒと同様の構成を有している。 [0100] 次に、青画素Ｂの構成を説明する。本実施形態の液晶表示装置１００において、青画素ＢはＴＦＴ１３０ｕおよび容量１３２ｕが設けられている点を除いて赤画素Ｒおよび緑画素Ｇと同様の構成を有しており、冗長を避けるために重複する説明を省略する。 [0101] ここでは、ＴＦＴ１３０ｕは青画素の暗サブ画素Ｂｔのサブ画素電極１２４ｔに対応して設けられている。ＴＦＴ１３０ｕのドレインは青画素のサブ画素電極１２４ｔに接続されている。また、ＴＦＴ１３０ｕのソースは補助容量１３２ｕと接続されている。なお、以下の説明において、このＴＦＴ１３０ｕを第３ＴＦＴと呼び、補助容量１３２ｕを修正補助容量と呼ぶことがある。 [0102] また、第ｎ行の青画素の暗サブ画素Ｂｔに対応して設けられた第３ＴＦＴ１３０ｕのゲートは、第ｎ行のゲート配線Ｇnが選択されてから、次の垂直走査期間において再びゲート配線Ｇnが選択されるまでの間に選択される配線と電気的に接続している。例えば、第ｎ行の青画素の暗サブ画素Ｂｔに対応して設けられた第３ＴＦＴ１３０ｕのゲートは、ゲート配線Ｇnとは異なるゲート配線Ｇと電気的に接続されていてもよい。具体的には、第ｎ行の青画素の暗サブ画素Ｂｔに対応して設けられた第３ＴＦＴ１３０ｕのゲートは、第ｎ＋１行のゲート配線Ｇn+1と電気的に接続されていてもよい。」 「 ［図：0001417188000007.jpg］ 」 「 ［図：0001417188000008.jpg］ 」 (キ) ［0103］～［0109］、［図５］ 「［0103］ このような液晶表示装置１００は以下のように駆動される。ゲート配線Ｇnの電位がローからハイに変化する。これにより、ＴＦＴ１３０ａ、１３０ｂが導通状態になり、ソース配線ＳR、ＳG、ＳBからサブ画素電極１２４ａ、１２４ｂに電圧が供給される。その後、ゲート配線Ｇnの電位がハイからローに変化し、ＴＦＴ１３０ａ、１３０ｂが非導通状態になる。次に、ゲート配線Ｇn+1の電位がローからハイに変化することにより、第３ＴＦＴ１３０ｕが導通状態になり、サブ画素電極１２４ｂの電位は修正補助容量１３２ｕに充電されていた電位に合わせて変化する。 ［0104］ なお、一般に、サブ画素電極１２４ｂに印加される電圧の極性はフレームまたはフィールド毎に反転するため、修正補助容量１３２ｕに充電されている電圧の極性は、ＴＦＴ１３０ａ、１３０ｂを介してソース配線ＳBからサブ画素電極１２４ｂに供給された電圧の極性とは異なる。このため、ＴＦＴ１３０ｕが選択されることにより、青画素の第２サブ画素Ｂｔのサブ画素電極１２４ｂの電位が低下することになる。その後、ゲート配線Ｇn+1の電位がハイからローに変化する。このように、第３ＴＦＴ１３０ｕが設けられていることにより、第２サブ画素Ｂｔにおいて液晶層１６０に印加される電圧の絶対値が低下する。 ［0105］ このため、本実施形態の液晶表示装置１００では、比較例の液晶表示装置７００と比べて、赤画素Ｒ、緑画素Ｇ、青画素Ｂの明サブ画素Ｒｓ、Ｇｓ、Ｂｓおよび暗サブ画素Ｒｔ、Ｇｔの輝度を変化させることなく、青画素Ｂの暗サブ画素Ｂｔの輝度を低下させることができる。したがって、赤、緑および青画素に対応する入力信号の階調レベルが互いに等しい場合でも、青画素Ｂの最高輝度に対する明サブ画素Ｂｓの輝度と暗サブ画素Ｂｔの輝度との差の割合は赤画素Ｒ、緑画素Ｇの最高輝度に対する明サブ画素Ｒｓ、Ｇｓの輝度と暗サブ画素Ｒｔ、Ｇｔの輝度との差の割合よりも大きくなる。このように、青画素の明サブ画素の輝度と暗サブ画素の輝度との差を増大することができるため、青画素の視野角特性を赤および緑画素と略等しくすることができ、色ずれを抑制することができる。 ［0106］ ここでは、各画素において入力信号の階調レベルが最低階調レベルから最高階調レベルに増加する場合、まず、明サブ画素の階調レベルの増加を開始し、明サブ画素の階調レベルが最高階調レベルに到達した後に、暗サブ画素の階調レベルの増加を開始する。この場合、液晶表示装置１００の赤および緑画素における明および暗サブ画素の階調レベルは図５に示したように変化する。それに対して、入力信号の階調レベルの増加に伴い、青画素の明サブ画素の階調レベルは赤および緑画素の明サブ画素よりも小さい傾きで増加し、また、青画素の暗サブ画素の階調レベルは、赤および緑画素の暗サブ画素よりも高い階調レベルから、赤および緑画素の暗サブ画素よりも大きい傾きで増加する。 ［0107］ 例えば、赤、緑および青画素に対応する入力信号の階調レベル（ｒ，ｇ，ｂ）が（５０，５０，５０）である場合、赤画素のサブ画素Ｒａ、Ｒｂは、階調レベル６９（＝（２×（５０／２５５）2.2）1/2.2×２５５）、０に相当する輝度を呈する。同様に、緑画素のサブ画素Ｇａ、Ｇｂは階調レベル０、６９に相当する輝度を呈し、青画素のサブ画素Ｂａ、Ｂｂは階調レベル６９、０に相当する輝度を呈する。 ［0108］ また、赤、緑および青画素に対応する入力信号の階調レベル（ｒ，ｇ，ｂ）が（１９０，１９０，１９０）である場合、赤画素のサブ画素Ｒａ、Ｒｂは、階調レベル２５５、６４（＝（２×（１９０／２５５）2.2－１）1/2.2×２５５）に相当する輝度を呈する。同様に、緑画素のサブ画素Ｇａ、Ｇｂは階調レベル６４、２５５に相当する輝度を呈し、青画素のサブ画素Ｂａ、Ｂｂは階調レベル２５５、０に相当する輝度を呈する。 ［0109］ また、赤、緑および青画素に対応する入力信号の階調レベル（ｒ，ｇ，ｂ）が（２５５，２５５，２５５）である場合、本実施形態の液晶表示装置１００では、赤画素のサブ画素Ｒａ、Ｒｂは、階調レベル２５５、２５５に相当する輝度を呈する。同様に、緑画素のサブ画素Ｇａ、Ｇｂは階調レベル２５５、２５５に相当する輝度を呈し、青画素のサブ画素Ｂａ、Ｂｂは階調レベル２５５、２００に相当する輝度を呈する。」 「 ［図：0001417188000009.jpg］ 」 (ク) ［0115］～［0128］、［図１１］ 「［0115］ 図１１に、液晶表示装置１００における各配線の電圧を示す。以下、図９Ｂおよび図１１を参照して青画素の実効電圧の変化を説明する。ここでは、時刻はＴ１、Ｔ２・・の順番に経過する。 ［0116］ なお、図示していないが、以下の説明において、サブ画素Ｂａ、Ｂｂの液晶層を液晶層１６０ａおよび１６０ｂと示す。また、サブ画素電極１２４ａおよび１２４ｂと、液晶層１６０ａおよび１６０ｂと、対向電極１４４（サブ画素ＢａおよびＢｂに対して共通）によって形成される液晶容量を液晶容量Ｃｌｃａ、Ｃｌｃｂと示す。ここで、液晶容量ＣｌｃａおよびＣｌｃｂの静電容量値は同一の値ＣＬＣ（Ｖ）とする。ＣＬＣ（Ｖ）の値は、サブ画素Ｂａ、Ｂｂの液晶層に印加される実効電圧（Ｖ）に依存する。また、各サブ画素ＢａおよびＢｂの液晶容量にそれぞれ独立に接続されている補助容量を補助容量Ｃｃｓａ、Ｃｃｓｂと示し、この静電容量値は同一の値ＣＣＳとする。 ［0117］ サブ画素Ｂａの液晶容量Ｃｌｃａと補助容量Ｃｃｓａの一方の電極はサブ画素Ｂａを駆動するために設けたＴＦＴ１３０ａのドレインに接続されており、液晶容量Ｃｌｃａの他方の電極は対向電極に接続され、補助容量Ｃｃｓａの他方の電極は補助容量配線ＣＳａに接続されている。サブ画素Ｂｂの液晶容量Ｃｌｃｂと補助容量Ｃｃｓｂの一方の電極はサブ画素Ｂｂを駆動するために設けたＴＦＴ１３０ｂのドレインに接続されており、液晶容量Ｃｌｃｂの他方の電極は対向電極に接続され、補助容量Ｃｃｓｂの他方の電極は補助容量配線ＣＳｂに接続されている。ＴＦＴ１３０ａ、１３０ｂのゲートはいずれもゲート配線Ｇnに接続されており、ＴＦＴ１３０ａ、１３０ｂのソースはいずれもソース配線ＳBに接続されている。 ［0118］ 時刻Ｔ１のときゲート配線Ｇnの電圧ＶｇnがＶｇＬからＶｇＨに変化することにより、ＴＦＴ１３０ａ、１３０ｂが同時に導通状態（オン状態）となり、サブ画素Ｂａ、Ｂｂのサブ画素電極１２４ａ、１２４ｂにソース配線ＳBの電圧Ｖｓが伝達され、サブ画素Ｂａ、Ｂｂに充電される。同様にそれぞれのサブ画素の補助容量Ｃｃｓａ、Ｃｃｓｂにもソース配線ＳBからの充電が行われる。 ［0119］ 次に、時刻Ｔ２のときゲート配線Ｇnの電圧ＶｇnがＶｇＨからＶｇＬに変化することにより、ＴＦＴ１３０ａとＴＦＴ１３０ｂが同時に非導通状態（オフ状態）となり、サブ画素Ｂａ、Ｂｂ、補助容量Ｃｃｓａ、Ｃｃｓｂはすべてソース配線ＳBと電気的に絶縁される。なお、この直後ＴＦＴ１３０ａ、ＴＦＴ１３０ｂの有する寄生容量等の影響による引き込み現象のために、それぞれのサブ画素電極１２４ａ、１２４ｂの電圧Ｖｌｃａ、Ｖｌｃｂは概ね同一の電圧Ｖｄだけ低下し、 Ｖｌｃａ＝Ｖｓ－Ｖｄ Ｖｌｃｂ＝Ｖｓ－Ｖｄ となる。また、このとき、それぞれの補助容量配線の電圧Ｖｃｓａ、Ｖｃｓｂは Ｖｃｓａ＝Ｖｃｏｍ－Ｖａｄ Ｖｃｓｂ＝Ｖｃｏｍ＋Ｖａｄ である。 ［0120］ その後、時刻Ｔ３において、補助容量Ｃｃｓａに接続された補助容量配線ＣＳａの電圧ＶｃｓａがＶｃｏｍ－ＶａｄからＶｃｏｍ＋Ｖａｄに変化し、補助容量Ｃｃｓｂに接続された補助容量配線ＣＳｂの電圧ＶｃｓｂがＶｃｏｍ＋ＶａｄからＶｃｏｍ－Ｖａｄに２倍のＶａｄだけ変化する。補助容量配線ＣＳａおよびＣＳｂのこの電圧変化に伴い、それぞれのサブ画素電極の電圧Ｖｌｃａ、Ｖｌｃｂは Ｖｌｃａ＝Ｖｓ－Ｖｄ＋２×Ｋ×Ｖａｄ Ｖｌｃｂ＝Ｖｓ－Ｖｄ－２×Ｋ×Ｖａｄ へ変化する。但し、Ｋ＝ＣＣＳ／（ＣＬＣ（Ｖ）＋ＣＣＳ）である。 ［0121］ その後、時刻Ｔ４において、次のゲート配線Ｇn+1のゲート電圧Ｖｇn+1の電圧がＶｇＬからＶｇＨに変化することにより、サブ画素Ｂｂのサブ画素電極１２４ｂの電圧はＶｃｄだけ低下する。 Ｖｌｃｂ＝Ｖｓ－Ｖｄ－Ｖｃｄ－２×Ｋ×Ｖａｄ ［0122］ その後、時刻Ｔ５では、電圧ＶｃｓａがＶｃｏｍ＋ＶａｄからＶｃｏｍ－Ｖａｄへ、電圧ＶｃｓｂがＶｃｏｍ－ＶａｄからＶｃｏｍ＋Ｖａｄへ、２倍のＶａｄだけ変化し、電圧Ｖｌｃａ、Ｖｌｃｂは、 Ｖｌｃａ＝Ｖｓ－Ｖｄ＋２×Ｋ×Ｖａｄ Ｖｌｃｂ＝Ｖｓ－Ｖｄ－Ｖｃｄ－２×Ｋ×Ｖａｄ から、 Ｖｌｃａ＝Ｖｓ－Ｖｄ Ｖｌｃｂ＝Ｖｓ－Ｖｄ－Ｖｃｄ へ変化する。 ［0123］ その後、時刻Ｔ６では、ＶｃｓａがＶｃｏｍ－ＶａｄからＶｃｏｍ＋Ｖａｄへ、ＶｃｓｂがＶｃｏｍ＋ＶａｄからＶｃｏｍ－Ｖａｄへ、２倍のＶａｄだけ変化し、Ｖｌｃａ、Ｖｌｃｂもまた、 Ｖｌｃａ＝Ｖｓ－Ｖｄ Ｖｌｃｂ＝Ｖｓ－Ｖｄ－Ｖｃｄ から、 Ｖｌｃａ＝Ｖｓ－Ｖｄ＋２×Ｋ×Ｖａｄ Ｖｌｃｂ＝Ｖｓ－Ｖｄ－Ｖｃｄ－２×Ｋ×Ｖａｄ へ変化する。 ［0124］ その後、電圧Ｖｃｓａ、Ｖｃｓｂ、Ｖｌｃａ、Ｖｌｃｂは、水平書き込み時間（水平走査期間）１Ｈの整数倍の間隔毎に上記Ｔ５、Ｔ６における変化を交互に繰り返す。上記Ｔ５、Ｔ６の繰り返し間隔を１Ｈの１倍とするか、２倍とするか、３倍とするかあるいはそれ以上とするかは液晶表示装置の駆動方法（極性反転方法等）や表示状態（ちらつき、表示のざらつき感等）を鑑みて適宜設定すればよい。この繰り返しは次に青画素Ｂが書き換えられるとき、すなわちＴ１に等価な時間になるまで継続される。従って、それぞれのサブ画素電極の電圧Ｖｌｃａ、Ｖｌｃｂの実効的な値は、 Ｖｌｃａ＝Ｖｓ－Ｖｄ＋Ｋ×Ｖａｄ Ｖｌｃｂ＝Ｖｓ－Ｖｄ－Ｖｃｄ－Ｋ×Ｖａｄ となる。 ［0125］ よって、サブ画素Ｂａ、Ｂｂの液晶層１６０ａおよび１６０ｂに印加される実効電圧Ｖａ、Ｖｂは、 Ｖａ＝Ｖｌｃａ－Ｖｃｏｍ Ｖｂ＝Ｖｌｃｂ－Ｖｃｏｍ すなわち、 Ｖａ＝Ｖｓ－Ｖｄ＋Ｋ×Ｖａｄ－Ｖｃｏｍ Ｖｂ＝Ｖｓ－Ｖｄ－Ｖｃｄ－Ｋ×Ｖａｄ－Ｖｃｏｍ となる。 ［0126］ 従って、サブ画素ＢａおよびＢｂのそれぞれの液晶層１６０ａおよび１６０ｂに印加される実効電圧の差ΔＶａｂ（＝Ｖａ－Ｖｂ）は、ΔＶａｂ＝２×Ｋ×Ｖａｄ＋Ｖｃｄ（ただし、Ｋ＝ＣＣＳ／（ＣＬＣ（Ｖ）＋ＣＣＳ））である）となり、互いに異なる電圧を印加することができる。 ［0127］ なお、ここでは、詳細に説明しないが、赤画素には第３ＴＦＴ１３０ｕが設けられていないため、赤画素のサブ画素ＲａおよびＲｂの実効電圧の差ΔＶａｂ（＝Ｖａ－Ｖｂ）は、ΔＶａｂ＝２×Ｋ×Ｖａｄ（ただし、Ｋ＝ＣＣＳ／（ＣＬＣ（Ｖ）＋ＣＣＳ））である。また、緑画素のサブ画素ＧａおよびＧｂの実効電圧の差ΔＶａｂ（＝Ｖａ－Ｖｂ）も同様に、ΔＶａｂ＝２×Ｋ×Ｖａｄである。 ［0128］ このように、本実施形態の液晶表示装置１００では、青画素Ｂのサブ画素Ｂａ、Ｂｂの実効電圧の差が赤画素Ｒおよび緑画素Ｇと比べて増大している。このため、サブ画素Ｂａ、Ｂｂの輝度の差を増大させることができ、これにより、斜め方向からの色ずれを抑制できる。」 「 ［図：0001417188000010.jpg］ 」 (ケ) ［0133］、［図１３］ 「［0133］ なお、液晶表示装置の補助容量配線ＣＳに印加される電圧は２種類であってもよい。以下、図１３に、液晶表示装置１００Ａの等価回路図を示す。液晶表示装置１００Ａにおいて異なる補助容量幹線には異なる電圧が印加される。補助容量配線ＣＳａは補助容量幹線ＣＳＴａに電気的に接続しており、補助容量配線ＣＳｂは補助容量幹線ＣＳＴｂに電気的に接続している。この場合、反転回路により、一方の補助容量幹線に印加される電圧を反転して他方の補助容量幹線に印加される電圧を簡便に発生させてもよい。なお、図１３において、各画素のうちの一方のサブ画素は補助容量幹線ＣＳＴａに対応しており、他方のサブ画素は補助容量幹線ＣＳＴｂに対応している。」 「 ［図：0001417188000011.jpg］ 」 (コ) ［0134］～［0135］、［図１４］ 「［0134］ 以下、図１４に、図１３に示した液晶表示装置１００Ａの電圧波形を示す。図１４において、Ｖｓm+2はｍ＋２列のソース配線Ｓm+2に供給されるソース信号電圧の波形を示す。また、Ｖｇnは、ｎ行のゲート配線Ｇnに供給されるゲート信号電圧の波形を示し、同様に、Ｖｇn+1、Ｖｇn+2、・・は、ｎ＋１行、ｎ＋２行、・・のゲート配線Ｇn+1、Ｇn+2、・・に供給されるゲート信号電圧の波形を示す。また、ＶＣＳＴａおよびＶＣＳＴｂはそれぞれ補助容量幹線ＣＳＴａおよびＣＳＴｂに供給される補助容量対向電圧の波形を示す。また、Ｖａ－ｍ＋２，ｎおよびＶｂ－ｍ＋２，ｎは、ゲート配線の電圧波形を基準としたｎ行ｍ＋２列の第１、第２サブ画素の液晶容量の電圧波形を示しており、同様に、Ｖａ－ｍ＋２，ｎ＋１、Ｖｂ－ｍ＋２，ｎ＋１は、ゲート配線の電圧波形を基準としたｎ＋１行ｍ＋２列の第１、第２サブ画素の液晶容量の電圧波形を示している。なお、ここでは、ｎ行ｍ＋２列、ｎ＋１行ｍ＋２列・・の画素は青画素であり、また、第１サブ画素は明サブ画素であり、第２サブ画素が暗サブ画素である。 ［0135］ また、ここでは、補助容量幹線ＣＳＴａ、ＣＳＴｂの電圧ＶＣＳＴａ、ＶＣＳＴｂの振動の周期はいずれも水平走査期間の１倍の時間（１Ｈ）である。また、補助容量幹線ＣＳＴａ、ＣＳＴｂの電圧ＶＣＳＴａ、ＶＣＳＴｂの位相に着目すると、電圧ＶＣＳＴｂの位相は電圧ＶＣＳＴａの位相に対して反転している。また、補助容量幹線ＣＳＴａ、ＣＳＴｂの電圧ＶＣＳＴａ、ＶＣＳＴｂとゲート配線Ｇnの電圧に着目すると、各補助容量幹線ＣＳＴａ、ＣＳＴｂに対応するゲート配線Ｇnの電圧ＶｇnがＶｇＨからＶｇＬに変化する時刻は、補助容量幹線ＣＳＴａ、ＣＳＴｂの電圧ＶＣＳＴａ、ＶＣＳＴｂの各平坦部分の中央の時刻と一致しており、ＴＦＴがオン状態からオフ状態に変化した時刻の直後から、電圧ＶＣＳＴａ、ＶＣＳＴｂが最初に変化するまでの時間をＴｄとすると、Ｔｄの値は０．２５Ｈである。なお、Ｔｄの値は、０Ｈよりも大きく０．５Ｈよりも短い範囲であればよい。」 「 ［図：0001417188000012.jpg］ 」 (サ) ［0137］～［0146］、［図１５］ 「［0137］ ここで、図１５を参照して、液晶表示装置１００Ａの構成を具体的に説明する。図１５に、液晶表示装置１００Ａにおける背面基板１２０の模式的な平面図を示す。 ［0138］ 液晶表示装置１００Ａでは、ゲート配線Ｇおよびソース配線Ｓがマトリクス状に配置されており、補助容量配線ＣＳがゲート配線Ｇと平行に延びている。また、各ゲート配線Ｇから２つの延長配線ＧＥ１、ＧＥ２が延びている。以下の説明において、延長配線ＧＥ１を第１延長配線ＧＥ１と呼び、延長配線ＧＥ２を第２延長配線ＧＥ２と呼ぶことがある。ここでは、第１延長配線ＧＥ１および第２延長配線ＧＥ２のそれぞれは補助容量配線ＣＳの近傍に設けられている。 ［0139］ また、各画素の２つのサブ画素電極１２４ａ、１２４ｂはゲート配線Ｇに対して対称に配置されている。サブ画素電極１２４ａに対応してＴＦＴ１３０ａが設けられており、サブ画素電極１２４ｂに対応してＴＦＴ１３０ｂが設けられている。 ［0140］ まず、赤画素の構成を説明する。なお、緑画素の構成も同様である。サブ画素電極１２４ａはサブ画素電極１２４ａと重なる配線と容量結合を形成しており、サブ画素電極１２４ａの電位は配線の電位に応じて変動する。例えば、サブ画素電極１２４ａは補助容量配線ＣＳａと容量結合を形成しており、サブ画素電極１２４ａの電位は補助容量配線ＣＳａの電位に応じて変動する。同様に、サブ画素電極１２４ｂはサブ画素電極１２４ｂと重なる配線と容量結合を形成しており、サブ画素電極１２４ｂの電位は配線の電位に応じて変動する。例えば、サブ画素電極１２４ｂは補助容量配線ＣＳｂと容量結合を形成している。 ［0141］ ＴＦＴ１３０ａ、１３０ｂが導通状態の期間に、ソース配線Ｓを介してサブ画素電極１２４ａ、１２４ｂに供給される電圧は互いに等しいが、ＴＦＴ１３０ａ、１３０ｂが非導通状態になった後、補助容量配線ＣＳａの電位の変化は補助容量配線ＣＳｂとは異なるため、サブ画素電極１２４ａ、１２４ｂの電位が異なることになり、その結果、第１サブ画素の輝度は第２サブ画素の輝度とは異なることになる。なお、厳密には、サブ画素電極１２４ａ、１２４ｂはソース配線Ｓ、ＴＦＴ、ゲート配線Ｇなどとも容量結合を形成しているが、ソース配線Ｓ、ＴＦＴ、ゲート配線Ｇ等の電位はほぼ一定とみなすことができるため、これらの容量結合は、サブ画素電極１２４ａ、１２４ｂの電位差を変化させるのに実質的に寄与しない。 ［0142］ 次に、青画素の構成を説明する。本実施形態の液晶表示装置１００Ａにおいて、青画素のサブ画素電極１２４ｔにはＴＦＴ１３０ｕが設けられている。ここでは、第ｎ行の青画素の暗サブ画素Ｂｔに対応して設けられたＴＦＴ１３０ｕのゲートは、第ｎ＋１行のゲート配線Ｇn+1と電気的に接続されている。なお、ＴＦＴ１３０ａ、１３０ｂおよび１３０ｕは半導体層を有しており、各ＴＦＴ１３０ａ、１３０ｂおよび１３０ｕの半導体層は、堆積した半導体膜をパターニングすることによって形成される。このように、ＴＦＴ１３０ｕはＴＦＴ１３０ａ、１３０ｂと同様の工程で形成される。 ［0143］ ここで、ＴＦＴ１３０ｕの構成を説明する。ＴＦＴ１３０ｕのゲートは延長配線ＧＥ１またはＧＥ２と電気的に接続されており、ＴＦＴ１３０ｕのドレインはサブ画素電極１２４ｔと電気的に接続されている。また、ＴＦＴ１３０ｕのソースまたはソースと電気的に接続された電極は絶縁層を介して下側の延長配線ＧＥ１、ＧＥ２および上側の画素電極１２４ｔと重なっており、ＴＦＴ１３０ｕのソースまたはソースと電気的に接続された電極は延長配線ＧＥ１、ＧＥ２およびサブ画素電極１２４ｔと容量結合している。このため、サブ画素電極１２４ｔとＴＦＴ１３０ｕのソースとの間、および、サブ画素電極１２４ｔと延長配線ＧＥ１、ＧＥ２との間に容量が形成されており、この容量が図９Ｂに示した修正補助容量１３２ｕに対応する。 ［0144］ ＴＦＴ１３０ｓ、ＴＦＴ１３０ｔのゲートがオフとなった後、ＴＦＴ１３０ｕのゲートがオンになると、ＴＦＴ１３０ｕのソースとサブ画素電極１２４ｔとが電気的に接続し、修正補助容量１３２ｕに対するサブ画素電極１２４ｔの電荷の吸収または放出が行われる。ここでは、１フレーム前の修正補助容量１３２ｕへの充電により、ＴＦＴ１３０ｓのソースの電位は、ＴＦＴ１３０ｓ、ＴＦＴ１３０ｔのゲートがオフになってからＴＦＴ１３０ｕのゲートがオンになるまで、サブ画素電極１２４ｔの電位と反対である。このため、第３ＴＦＴ１３０ｕがオンになると、サブ画素電極１２４ｔの電荷が放出される。なお、一般に、修正補助容量１３２ｕがサブ画素の液晶容量を上回ることはない。修正補助容量１３２ｕは液晶容量の１％から１０％であることが好ましく、２％から５％であることがさらに好ましい。 ［0145］ また、第３ＴＦＴ１３０ｕがオフになると、第３ＴＦＴ１３０ｕのソースとサブ画素電極１２４ｔとの間の容量が単純に付加されることになる。このため、サブ画素電極１２４ｔの電位の絶対値は低減する。なお、ＴＦＴ１３０ｕのソースと容量結合を形成する導電部材は、低周波の電圧変動が１フレーム期間でほとんど生じない別の部材であってもよい。 ［0146］ また、図１５から理解されるように、行方向に隣接する２つのカラー画素に属する２つの青画素に着目すると、一方の青画素の第１サブ画素が明サブ画素であり、第２サブ画素が暗サブ画素である。これに対して、他方の青画素の第１サブ画素が暗サブ画素であり、第２サブ画素が明サブ画素である。また、列方向に沿って青画素に着目すると、明サブ画素および暗サブ画素が交互に配列されている。なお、第１延長配線ＧＥ１は、暗サブ画素となる第２サブ画素のサブ画素電極１２４ｔと容量結合を形成しており、第２延長配線ＧＥ２は、暗サブ画素となる第１サブ画素のサブ画素電極１２４ｔと容量結合を形成している。」 「 ［図：0001417188000013.jpg］ 」 (シ) ［0210］～［0213］、［図２２］ 「［0210］ （実施形態３） 上述した説明では、１つの画素に属する２つのサブ画素電極には、共通のソース配線Ｓから電圧が供給されたが、本発明はこれに限定されない。２つのサブ画素電極には、異なるソース配線Ｓから電圧が供給されてもよい。 ［0211］ 以下、図２２を参照して、本発明による液晶表示装置の第３実施形態を説明する。本実施形態の液晶表示装置１００Ｅは、各画素に属する２つのサブ画素電極には異なるソース配線Ｓから電圧が供給される点、および、第３ＴＦＴが設けられていない点を除いて、上述した液晶表示装置１００Ａと同様の構成を有しており、冗長を避けるために、重複する説明を省略する。 ［0212］ 液晶表示装置１００Ｅにおいて、青画素Ｂは、２つのサブ画素ＢａおよびＢｂを有しており、サブ画素Ｂａ、Ｂｂに対応するサブ画素電極２２４ａ、２２４ｂには、それぞれＴＦＴ２３０ａ、２３０ｂが接続されている。ＴＦＴ２３０ａ、２３０ｂのゲートはゲート配線Ｇａｔｅに接続され、ＴＦＴ２３０ａ、２３０ｂのソースは異なるソース配線Ｓ１、Ｓ２（当審注：「ソース配線Ｓ１、Ｓ２」は、「ソース配線Ｓａ、Ｓｂ」の明らかな誤記であると認められる。）に接続されている。このため、ＴＦＴ２３０ａ、２３０ｂがオンのときにソース配線Ｓａ、Ｓｂを介してサブ画素電極２２４ａ、２２４ｂに電圧が供給され、第３ＴＦＴを設けなくても第１サブ画素Ｂａの輝度は第２サブ画素Ｂｂの輝度と異なり得る。なお、赤画素Ｒおよび緑画素Ｇも同様の構成を有している。 ［0213］ なお、液晶表示装置１００Ｅでは、上述した液晶表示装置１００～１００Ｄとは異なり、サブ画素電極２２４ａ、２２４ｂの電圧を設定する自由度が高いため、サブ画素単位として輝度の調整を比較的自由に行うことができる。液晶表示装置１００Ｅでは、赤画素、緑画素および青画素に対応する入力信号の階調レベルがあるレベルで互いに等しい場合でも、青画素Ｂの最高輝度に対する暗サブ画素Ｂｔの輝度の割合を赤および緑画素Ｒ、Ｇの最高輝度に対する暗サブ画素Ｒｔ、Ｇｔの輝度の割合よりも低くすることにより、赤画素Ｒ、緑画素Ｇ、青画素Ｂの明サブ画素Ｒｓ、Ｇｓ、Ｂｓおよび暗サブ画素Ｒｔ、Ｇｔの輝度を変化させることなく、青画素Ｂの暗サブ画素Ｂｔの輝度を低下させることができる。したがって、青画素の視野角特性を赤および緑画素の視野角特性と略等しくなるように、青画素のサブ画素の輝度の設定を赤および緑画素のサブ画素の輝度の設定とは異ならせることにより、視野角特性のさらなる改善が行われる。ただし、液晶表示装置１００Ｅでは、１列のサブ画素に対して２本のソース配線を設けており、ソース駆動回路（図示せず）は１つの画素に対して２つの異なる信号処理を行う必要がある。」 「 ［図：0001417188000014.jpg］ 」 イ 引用文献３から読み取れる認定事項 (ア) 実施形態３の「液晶表示装置１００Ｅ」の基本構成の認定における実施形態１の「液晶表示装置１００」の援用について ａ 引用文献３の［0211］の「以下、図２２を参照して、本発明による液晶表示装置の第３実施形態を説明する。本実施形態の液晶表示装置１００Ｅは、各画素に属する２つのサブ画素電極には異なるソース配線Ｓから電圧が供給される点、および、第３ＴＦＴが設けられていない点を除いて、上述した液晶表示装置１００Ａと同様の構成を有して［いる］」との記載を踏まえると、「液晶表示装置１００Ｅ」の基本構成は、「液晶表示装置１００Ａ」と同様であると認められる。 ｂ ここで、「液晶表示装置１００Ａ」は、前記ア(ケ)～(サ)において摘記したように、「液晶表示装置１００」（実施形態１）の変形例として開示されており、「液晶表示装置１００Ａ」の基本構成は、「液晶表示装置１００」と同様であると認められる。 ｃ そうすると、液晶表示装置の基本構成としては、「液晶表示装置１００」（実施形態１）、「液晶表示装置１００Ａ」（実施形態１の変形例）及び「液晶表示装置１００Ｅ」（実施形態３）において共通しているから、「液晶表示装置１００Ｅ」の基本構成の認定においては、「液晶表示装置１００Ｅ」の特徴を害さない限り、前記ア(イ)及び(ウ)における摘記事項（「液晶表示装置１００」の基本構成）を援用しても差し支えないといえる。 (イ) 実施形態３の液晶表示装置１００Ｅの画素回路の構成の認定における実施形態１の「液晶表示装置１００」、「液晶表示装置１００Ａ」（変形例）及び「液晶表示装置７００」（比較例）の援用について ａ 「液晶表示装置１００」及び「液晶表示装置１００Ａ」の援用 (ａ) 引用文献３の［0211］の上記記載を踏まえると、実施形態３の「液晶表示装置１００Ｅ」の各画素は、前記ア(ウ)～(オ)に示した実施形態１の変形例の「液晶表示装置１００Ａ」の各画素の構成において、各画素に属する２つのサブ画素電極２２４ａ、２２４ｂには異なるソース配線Ｓａ、Ｓｂから電圧が供給され、青画素においては、第３ＴＦＴ（ＴＦＴ１３０ｕ）が設けられていない構成、すなわち、赤画素、緑画素と同じ回路構成を有することが読み取れる。 (ｂ) ここで、引用文献３の［0133］の記載を踏まえると、「液晶表示装置１００Ａ」においては、補助容量配線ＣＳａ及びＣＳｂが、補助容量幹線ＣＳＴａ及びＣＳＴｂにそれぞれ電気的に接続されており、異なる電圧が印加される構成となっており、その点を除くと「液晶表示装置１００Ａ」の画素回路は、「液晶表示装置１００」と同様の構成であると認められる。 (ｃ) そうすると、「液晶表示装置１００Ｅ」の画素回路の構成の認定においては、各画素に属する２つのサブ画素電極２２４ａ、２２４ｂに異なるソース配線Ｓａ、Ｓｂから電圧が供給される点を維持しつつ、「液晶表示装置１００」及び「液晶表示装置１００Ａ」の画素回路の構成のうち、補助容量配線ＣＳａ及びＣＳｂが、補助容量幹線ＣＳＴａ及びＣＳＴｂにそれぞれ電気的に接続されている点を除いて、赤画素、緑画素及び青画素に共通するものを援用しても差し支えないといえる。 ｂ 「液晶表示装置７００」の援用 (ａ) 引用文献３の［0064］の「以下、比較例の液晶表示装置と比較して本実施形態の液晶表示装置１００の利点を説明する。…比較例の液晶表示装置７００において各画素は異なる輝度を呈し得る複数のサブ画素から形成されている。」との記載、[0068]の「比較例の液晶表示装置７００には赤画素、緑画素および青画素が設けられており、赤画素、緑画素および青画素はいずれも同様の構成を有している。」との記載、及び、[0100]の「本実施形態の液晶表示装置１００において、青画素ＢはＴＦＴ１３０ｕおよび容量１３２ｕが設けられている点を除いて赤画素Ｒおよび緑画素Ｇと同様の構成を有しており」との記載を踏まえると、比較例の「液晶表示装置７００」の各画素は、実施形態１の「液晶表示装置１００」の青画素ＢにＴＦＴ１３０ｕ（第３ＴＦＴ）及び容量１３２ｕが設けられていないものであり、赤画素、緑画素及び青画素はいずれも同じ回路構成を有することが読み取れる。 (ｂ) ここで、前記ａ(ａ)を踏まえると、「液晶表示装置１００Ｅ」においても、青画素ＢにはＴＦＴ１３０ｕ（第３ＴＦＴ）が設けられていないのであるから、「液晶表示装置１００Ｅ」の画素回路は、「液晶表示装置７００」と同様の構成であると認められる。 (ｃ) そうすると、「液晶表示装置１００Ｅ」の画素回路の構成の認定においては、各画素に属する２つのサブ画素電極２２４ａ、２２４ｂに異なるソース配線Ｓａ、Ｓｂから電圧が供給される点を維持しつつ、前記ア(エ)～(オ)における摘記事項（「液晶表示装置７００」の画素回路の構成）を援用しても差し支えないといえる。 (ウ) 実施形態３の「液晶表示装置１００Ｅ」のサブ画素の実効電圧の導出について ａ 前記(イ)を踏まえると、実施形態１の変形例である「液晶表示装置１００Ａ」は、実施形態１である「液晶表示装置１００」と、補助容量配線ＣＳａが補助容量幹線ＣＳＴａに電気的に接続しており、補助容量配線ＣＳｂが補助容量幹線ＣＳＴｂに電気的に接続している点において異なるものの、それ以外の構成は同じであり、画素の駆動電圧についても、「液晶表示装置１００」の画素を駆動した場合と同様に論じることができると認められる。 ｂ そして、前記(イ)ａ(ａ)を踏まえると、「液晶表示装置１００Ｅ」の画素の駆動電圧については、「液晶表示装置１００」の青画素に第３ＴＦＴ（ＴＦＴ１３０ｕ）が設けられていないことを仮定して論じればよいことが導かれる。 ｃ ここで、引用文献３の［0126］の記載には、「液晶表示装置１００」の青画素のサブ画素の実効電圧の差ΔＶａｂ（＝Ｖａ－Ｖｂ）は、２×Ｋ×Ｖａｄ＋Ｖｃｄになるとあるところ、第３ＴＦＴ（ＴＦＴ１３０ｕ）が設けられていないことを仮定すると、Ｖｃｄは０となるため、赤画素や緑画素と同様、ΔＶａｂ＝２×Ｋ×Ｖａｄになることが導かれる。 ｄ そうすると、「液晶表示装置１００Ｅ」のサブ画素の実効電圧については、前記ア(ク)における摘記事項（「液晶表示装置１００」のサブ画素の実効電圧の算出過程）において、「Ｖｃｄ＝０」であるとして、検討すればよいといえる。 (エ) 実施形態３の「液晶表示装置１００Ｅ」の階調レベルの変化について ａ 前記(イ)ｂにおいて示したとおり、「液晶表示装置１００Ｅ」の画素回路は、「液晶表示装置７００」の画素回路と同様の構成であると認められ、「液晶表示装置１００Ｅ」の画素回路の構成の認定においては、「液晶表示装置１００Ｅ」の特徴を害さない限り、前記ア(エ)～(オ)における摘記事項を援用しても差し支えないといえる。 ｂ ここで、前記ア(オ)に摘記したように、「液晶表示装置７００」における各画素の明サブ画素と暗サブ画素の階調レベルの変化の態様は、図５に示されているところ、図５から、入力信号の階調レベルが０又は２５５のいずれかである時は、明サブ画素と暗サブ画素の階調レベルが同じであり、入力信号の階調レベルが１から２５４までの間のいずれかである時は、明サブ画素の階調レベルは、暗サブ画素の階調レベルより大きいことが読み取れる。 ｃ したがって、「液晶表示装置１００Ｅ」における各画素の明サブ画素と暗サブ画素の階調レベルの変化の態様についても、入力信号の階調レベルが０又は２５５のいずれかである時は、明サブ画素と暗サブ画素の階調レベルが同じであり、入力信号の階調レベルが１から２５４までの間のいずれかである時は、明サブ画素の階調レベルは、暗サブ画素の階調レベルより大きいものであると認められる。 ウ 引用発明の認定 前記アの記載事項及び前記イの認定事項を総合すると、引用文献３には、実施形態３の「液晶表示装置１００Ｅ」に係る次の発明（以下「引用発明」という。）が記載されていると認められる。 なお、引用発明の各構成の符号については、実施形態３の「液晶表示装置１００Ｅ」についての符号に適宜置き換えて認定した。 （例えば、「サブ画素電極」の符号については、「１２４ａ」及び「１２４ｂ」や、「７２４ａ」及び「７２４ｂ」と記載されているものを、それぞれ「２２４ａ」及び「２２４ｂ」として最上位桁の数字を「２」に置き換えている。） また、認定の根拠となる引用文献３の記載箇所を括弧内に示した。前記イ(ア)～(ウ)の認定事項に基づいて、「液晶表示装置１００」（実施形態１）、「液晶表示装置１００Ａ」（実施形態１の変形例）及び「液晶表示装置７００」（比較例）に係る記載箇所を援用する場合には、その旨も括弧内に示した。 ＜引用発明＞ 「絶縁基板１２２上に設けられた画素電極２２４および配向膜１２６を有する背面基板１２０と、絶縁基板１４２上に設けられた対向電極１４４および配向膜１４６を有する前面基板１４０と、背面基板１２０と前面基板１４０との間に設けられた液晶層１６０とを備える液晶表示装置１００Ｅであって、（［0052］、[図22]、前記イ(ア)の認定事項に基づく「液晶表示装置１００」の援用） 複数の画素が複数の行および複数の列のマトリクス状に配列されており、 複数の画素は赤、緑および青画素を含んでおり、各画素は画素電極２２４によって規定され、画素電極２２４は複数のサブ画素電極２２４ａ、２２４ｂに分離されており、（[0054]、[図22]、前記イ(ア)の認定事項に基づく「液晶表示装置１００」の援用） 液晶表示装置１００Ｅには入力信号が入力され、入力信号には、赤、緑および青画素の階調レベルに変換可能な値が示されており、赤、緑および青画素に対応する入力信号の階調レベルは、それぞれ最低階調レベル（例えば、階調レベル０）から最高階調レベル（例えば、階調レベル２５５）までの範囲内にあり、入力信号に示された階調レベルは液晶表示装置１００Ｅにおいて輝度レベルに変換され、輝度レベルに応じた電圧が液晶表示装置１００Ｅの液晶層１６０に印加されるものであり、（[0057]、前記イ(ア)の認定事項に基づく「液晶表示装置１００」の援用） 液晶表示装置１００Ｅにおいて、画素Ｒ、ＧおよびＢのそれぞれは２つのサブ画素を有しており、具体的には、赤画素Ｒは、第１サブ画素Ｒａおよび第２サブ画素Ｒｂを有しており、緑画素Ｇは、第１サブ画素Ｇａおよび第２サブ画素Ｇｂを有しており、青画素Ｂは、第１サブ画素Ｂａおよび第２サブ画素Ｂｂを有しており、（[0059]、前記イ(ア)の認定事項に基づく「液晶表示装置１００」の援用） 少なくともある階調において、各画素Ｒ、Ｇ、Ｂの異なるサブ画素が異なる輝度を呈するように制御可能であり、第１、第２サブ画素のうち高い輝度を呈し得るサブ画素を明サブ画素と呼び、低い表示輝度を呈し得るサブ画素を暗サブ画素と呼ぶこととし、（[0060]、前記イ(ア)の認定事項に基づく「液晶表示装置１００」の援用） 赤画素Ｒ、緑画素Ｇおよび青画素Ｂはいずれも同様の構成を有しており、 サブ画素は、液晶容量と、補助容量とを有しており、 液晶容量は、サブ画素電極２２４ａ、２２４ｂと、対向電極ＣｏｍＬＣと、これらの間に設けられた液晶層とから構成されており、 補助容量は、補助容量電極と、絶縁膜と、補助容量対向電極（ＣｏｍＣＳＡ、ＣｏｍＣＳＢ）とから構成されており、（[0065]～[0067]、前記イ(イ)の認定事項に基づく「液晶表示装置７００」の援用） 赤画素Ｒは、２つのサブ画素ＲａおよびＲｂを有しており、サブ画素Ｒａ、Ｒｂに対応するサブ画素電極２２４ａ、２２４ｂには、それぞれＴＦＴ２３０ａ、２３０ｂ、および補助容量２３２ａ、２３２ｂが接続されており、ＴＦＴ２３０ａ、２３０ｂのゲートはゲート配線Ｇに接続され、ソースはソース配線Ｓに接続されており、 補助容量２３２ａ、２３２ｂは、それぞれ補助容量配線ＣＳａ、ＣＳｂに接続されており、補助容量２３２ａ、２３２ｂは、それぞれサブ画素電極２２４ａ、２２４ｂと電気的に接続された補助容量電極と、補助容量配線ＣＳａ、ＣＳｂと電気的に接続された補助容量対向電極と、これらの間に設けられた絶縁層によって形成されており、補助容量２３２ａおよび２３２ｂの補助容量対向電極は互いに独立しており、それぞれ補助容量配線ＣＳａおよびＣＳｂから互いに異なる補助容量対向電圧（補助容量電圧）が供給され得るものであり、 ＴＦＴ２３０ａ、２３０ｂがオンのときにソース配線Ｓを介してサブ画素電極２２４ａ、２２４ｂに電圧が供給された後、ＴＦＴ２３０ａ、２３０ｂがオフになり、さらに、補助容量配線ＣＳａおよびＣＳｂの電位が異なるように変化する場合、サブ画素電極２２４ａの実効電圧はサブ画素電極２２４ｂの実効電圧と異なることになり、結果として、サブ画素Ｒａの輝度はサブ画素Ｒｂの輝度と異なるものとなり、（[0069]、前記イ(イ)の認定事項に基づく「液晶表示装置７００」の援用） 前記背面基板１２０においては、ゲート配線Ｇおよびソース配線Ｓがマトリクス状に配置されており、補助容量配線ＣＳがゲート配線Ｇと平行に延びており、（［0137］、［0138］、前記イ(イ)の認定事項に基づく「液晶表示装置１００Ａ」の援用） 青画素Ｂの２つのサブ画素Ｂａ、Ｂｂに対応するサブ画素電極２２４ａ、２２４ｂには、それぞれＴＦＴ２３０ａ、２３０ｂが接続されており、ＴＦＴ２３０ａ、２３０ｂのゲートはゲート配線Ｇａｔｅに接続され、ＴＦＴ２３０ａ、２３０ｂのソースは異なるソース配線Ｓａ、Ｓｂに接続されており、赤画素Ｒおよび緑画素Ｇも同様の構成を有しており、（［0212］、［図22］） 各画素の２つのサブ画素電極２２４ａ、２２４ｂはゲート配線Ｇａｔｅに対して対称に配置されており、サブ画素電極２２４ａに対応してＴＦＴ２３０ａが設けられており、サブ画素電極２２４ｂに対応してＴＦＴ２３０ｂが設けられており、（［0139］、［図22］、前記イ(イ)の認定事項に基づく「液晶表示装置１００Ａ」の援用） サブ画素電極２２４ａは補助容量配線ＣＳａと容量結合を形成しており、サブ画素電極２２４ａの電位は補助容量配線ＣＳａの電位に応じて変動し、サブ画素電極２２４ｂは補助容量配線ＣＳｂと容量結合を形成し、（［0140］、前記イ(イ)の認定事項に基づく「液晶表示装置１００Ａ」の援用） 各画素において入力信号の階調レベルが最低階調レベルから最高階調レベルに増加する場合、まず、明サブ画素の階調レベルの増加を開始し、明サブ画素の階調レベルが最高階調レベルに到達した後に、暗サブ画素の階調レベルの増加を開始し、（［0106］、前記イ(イ)の認定事項に基づく「液晶表示装置１００」の援用） 入力信号の階調レベルが０又は２５５のいずれかである時は、明サブ画素と暗サブ画素の階調レベルが同じであり、入力信号の階調レベルが１から２５４までの間のいずれかである時は、明サブ画素の階調レベルは、暗サブ画素の階調レベルより大きく、（［図５］、前記イ(エ)の認定事項） 時刻Ｔ１のときゲート配線Ｇnの電圧ＶｇnがＶｇＬからＶｇＨに変化することにより、ＴＦＴ２３０ａ、２３０ｂが同時に導通状態（オン状態）となり、サブ画素Ｂａ、Ｂｂのサブ画素電極２２４ａ、２２４ｂにソース配線Ｓａ、Ｓｂの電圧Ｖｓが伝達され、サブ画素Ｂａ、Ｂｂに充電され、同様にそれぞれのサブ画素の補助容量Ｃｃｓａ、Ｃｃｓｂにもソース配線Ｓａ、Ｓｂからの充電が行われ、（［0118］、［図22］、前記イ(ウ)の認定事項） 次に、時刻Ｔ２のときゲート配線Ｇnの電圧ＶｇnがＶｇＨからＶｇＬに変化することにより、ＴＦＴ２３０ａとＴＦＴ２３０ｂが同時に非導通状態（オフ状態）となり、サブ画素Ｂａ、Ｂｂ、補助容量Ｃｃｓａ、Ｃｃｓｂはすべてソース配線Ｓａ、Ｓｂと電気的に絶縁され、この直後ＴＦＴ２３０ａ、ＴＦＴ２３０ｂの有する寄生容量等の影響による引き込み現象のために、それぞれのサブ画素電極２２４ａ、２２４ｂの電圧Ｖｌｃａ、Ｖｌｃｂは概ね同一の電圧Ｖｄだけ低下し、 Ｖｌｃａ＝Ｖｓ－Ｖｄ Ｖｌｃｂ＝Ｖｓ－Ｖｄ となり、このとき、それぞれの補助容量配線の電圧Ｖｃｓａ、Ｖｃｓｂは Ｖｃｓａ＝Ｖｃｏｍ－Ｖａｄ Ｖｃｓｂ＝Ｖｃｏｍ＋Ｖａｄ であり、（［0119］、［図22］、前記イ(ウ)の認定事項） その後、時刻Ｔ３において、補助容量Ｃｃｓａに接続された補助容量配線ＣＳａの電圧ＶｃｓａがＶｃｏｍ－ＶａｄからＶｃｏｍ＋Ｖａｄに変化し、補助容量Ｃｃｓｂに接続された補助容量配線ＣＳｂの電圧ＶｃｓｂがＶｃｏｍ＋ＶａｄからＶｃｏｍ－Ｖａｄに２倍のＶａｄだけ変化し、補助容量配線ＣＳａおよびＣＳｂのこの電圧変化に伴い、それぞれのサブ画素電極の電圧Ｖｌｃａ、Ｖｌｃｂは Ｖｌｃａ＝Ｖｓ－Ｖｄ＋２×Ｋ×Ｖａｄ Ｖｌｃｂ＝Ｖｓ－Ｖｄ－２×Ｋ×Ｖａｄ へ変化し、但し、Ｋ＝ＣＣＳ／（ＣＬＣ（Ｖ）＋ＣＣＳ）であり、（［0120］、前記イ(ウ)の認定事項） ここで、液晶容量ＣｌｃａおよびＣｌｃｂの静電容量値は同一の値ＣＬＣ（Ｖ）とし、各サブ画素ＢａおよびＢｂの液晶容量にそれぞれ独立に接続されている補助容量を補助容量Ｃｃｓａ、Ｃｃｓｂと示し、この静電容量値は同一の値ＣＣＳとし、（［0116］、前記イ(ウ)の認定事項） その後、電圧Ｖｃｓａ、Ｖｃｓｂは、水平書き込み時間（水平走査期間）１Ｈの整数倍の間隔毎に変化を交互に繰り返すことで、それぞれのサブ画素電極の電圧Ｖｌｃａ、Ｖｌｃｂの実効的な値は、 Ｖｌｃａ＝Ｖｓ－Ｖｄ＋Ｋ×Ｖａｄ Ｖｌｃｂ＝Ｖｓ－Ｖｄ－Ｋ×Ｖａｄ となり、（［0124］、前記イ(ウ)の認定事項） よって、サブ画素Ｂａ、Ｂｂの液晶層１６０ａおよび１６０ｂに印加される実効電圧Ｖａ、Ｖｂは、 Ｖａ＝Ｖｌｃａ－Ｖｃｏｍ Ｖｂ＝Ｖｌｃｂ－Ｖｃｏｍ すなわち、 Ｖａ＝Ｖｓ－Ｖｄ＋Ｋ×Ｖａｄ－Ｖｃｏｍ Ｖｂ＝Ｖｓ－Ｖｄ－Ｋ×Ｖａｄ－Ｖｃｏｍ となり、（［0125］、前記イ(ウ)の認定事項） 従って、青画素Ｂのサブ画素ＢａおよびＢｂのそれぞれの液晶層１６０ａおよび１６０ｂに印加される実効電圧の差ΔＶａｂ（＝Ｖａ－Ｖｂ）は、赤画素や緑画素の場合と同様に、ΔＶａｂ＝２×Ｋ×Ｖａｄ（ただし、Ｋ＝ＣＣＳ／（ＣＬＣ（Ｖ）＋ＣＣＳ））である）となり、互いに異なる電圧を印加することができる、（［0126］、前記イ(ウ)の認定事項） 液晶表示装置１００Ｅ」 (３) 対比 ア 対比分析 本件補正発明と引用発明を対比する。 (ア) 構成Ｘについて ａ 引用発明の「液晶表示装置１００Ｅ」は、本件補正発明の「表示装置」に相当する。 ｂ したがって、本件補正発明と引用発明は、「表示装置」の発明である点において一致する。 (イ) 構成Ａについて ａ 構成Ａのサブ画素について (ａ) 引用発明においては、「液晶表示装置１００Ｅ」は、「複数の画素が複数の行および複数の列のマトリクス状に配列されており」、「各画素は画素電極２２４によって規定され」ることを踏まえると、「絶縁基板１２２上に設けられた画素電極２２４および配向膜１２６を有する背面基板１２０」に、「画素電極２２４」もマトリクス状に配置されており、「背面基板１２０」に各「画素電極２２４」が二次元配列（アレイ状に配置）されていることは明らかであるから、引用発明の「背面基板１２０」は、本件補正発明の「アレイ基板」に相当する。 (ｂ) 引用発明においては、「複数の画素は赤、緑および青画素を含んでおり」、「画素Ｒ、ＧおよびＢのそれぞれは２つのサブ画素を有して」いるところ、引用発明の「２つのサブ画素」を有する各色の「画素」は、本件補正発明の「画素ユニット」に相当する。 (ｃ) 前記(ａ)を踏まえると、引用発明においては、「背面基板１２０」が各色の「画素」を含むといえるから、このことは、本件補正発明の「前記アレイ基板」が「複数の画素ユニット」を含むことに相当する。 (ｄ) 引用発明においては、「赤画素Ｒは、第１サブ画素Ｒａおよび第２サブ画素Ｒｂを有しており、緑画素Ｇは、第１サブ画素Ｇａおよび第２サブ画素Ｇｂを有しており、青画素Ｂは、第１サブ画素Ｂａおよび第２サブ画素Ｂｂを有しており」、ある色の一つの画素は、それと同じ色の二つのサブ画素を含むから、引用発明の「赤画素Ｒ」の「第１サブ画素Ｒａおよび第２サブ画素Ｒｂ」、「緑画素Ｇ」の「第１サブ画素Ｇａおよび第２サブ画素Ｇｂ」及び「青画素Ｂ」の「第１サブ画素Ｂａおよび第２サブ画素Ｂｂ」は、本件補正発明の「各前記画素ユニット」に含まれる「同じ色の第１サブ画素と第２サブ画素」に相当する。 (ｅ) 引用発明においては、「各画素は画素電極２２４によって規定され、画素電極２２４は複数のサブ画素電極２２４ａ、２２４ｂに分離されて」いるから、引用発明の各色の「画素」の「２つのサブ画素」のそれぞれに対応する「サブ画素電極２２４ａ、２２４ｂ」は、本件補正発明の「前記第１サブ画素」に含まれる「第１画素電極」及び「前記第２サブ画素」に含まれる「第２画素電極」に相当する。 (ｆ) 前記(ａ)～(ｅ)を踏まえると、本件補正発明と引用発明は、「表示装置」が「アレイ基板を含み、前記アレイ基板は、複数の画素ユニットを含み、各前記画素ユニットは、同じ色の第１サブ画素と第２サブ画素とを含み、前記第１サブ画素は、第１画素電極を含み、前記第２サブ画素は、第２画素電極を含む」点において共通する。 ｂ 構成Ａの共通電極について (ａ) 本件補正発明の「第１共通電極」及び「第２共通電極」（以下、両者を総称して単に「共通電極」ということもある。）に関して、本願の明細書の段落【００３５】、【００５２】～【００５５】には次の記載がある。 「【００３５】 本開示の実施例において、各サブ画素に含まれる共通電極は、共通電極線に接続された共通電極リード線領域（ｐａｄ）を指してもよく、共通電極リード線ブロックとも呼ばれる。当該共通電極は、サブ画素における蓄積コンデンサを形成するための１つの電極板であってもよく、例えば当該共通電極は、サブ画素におけるＴＦＴの第２極または画素電極と共に蓄積コンデンサを形成してもよい。したがって、サブ画素における共通電極の電圧を変更することにより、当該サブ画素における画素電極の電圧を変更することができ、さらに画素電極と共通電極板との間の電位差を変更することができる。つまり、各サブ画素に対して、画素電極と共通電極との電位差が変化すると、当該画素電極とカラーフィルム基板上の共通電極板との間の電位差も変化し、さらに液晶分子のねじれ角度を変化させることができ、最終的にはサブ画素によって表示されたグレースケールを変化させる。」 「【００５２】 図１は、本開示の実施例による表示装置のアレイ基板の概略構成図である。図１に示すように、当該アレイ基板は、互いに平行な複数の信号線０１と互いに平行な複数のデータ線０２とを含み、信号線０１のいずれかがデータ線０２のいずれかと交差する。複数の信号線０１は、千鳥状に配列された複数の共通電極線０３と複数のゲート線０４とを含む。複数の信号線０１および複数のデータ線０２は、アレイ配置された複数の表示領域０５を規定する。各表示領域０５には画素電極が配置され、各表示領域０５においてゲート線０４とデータ線０２との交差部にはＴＦＴが設けられ、ＴＦＴの第１極はデータ線０２に接続され、そのゲートはゲート線０４に接続され、その第２極は同じ表示領域内の画素電極に接続され、例えば、ビアホール０９を介して画素電極に接続することができる。（以下省略） 【００５３】 本開示の実施例において、ＴＦＴの第１極はソースであり、ＴＦＴの第２極はドレインである。 【００５４】 各表示領域内の共通電極線と同じ表示領域内のＴＦＴの第２極によって蓄積コンデンサが形成される。例えば、各サブ画素において、共通電極線０３に例えば共通電極リード線領域０８１および０８２などの共通電極リード線領域が設けられても良い。共通電極リード線領域は、同じ表示領域のＴＦＴの第２極と共に蓄積コンデンサを形成し、本開示の実施例において、当該共通電極リード線領域は共通電極とも呼ばれる。（以下省略） 【００５５】 もちろん、各サブ画素の蓄積コンデンサは、共通電極線と同じ表示領域内のＴＦＴの第２極によって形成された蓄積コンデンサに限定されず、他の形態で蓄積コンデンサを形成してもよく、例えば、共通電極リード線は、同じ表示領域の画素電極と共に蓄積コンデンサを形成してもよく、または、共通電極リード線と画素電極は、同じ表示領域内のＴＦＴの第２極と共に蓄積コンデンサを形成してもよい。」 (ｂ) 前記(ａ)において摘記した事項を踏まえると、本件補正発明の「共通電極」とは、表示されるグレースケールを変化させるため、サブ画素において形成される蓄積コンデンサの電位差を変更することができる蓄積コンデンサの電極板の一方のことであり、アレイ基板において複数のゲート線と互いに平行に配列される複数の共通電極線に接続された電極のことであると解するのが相当である。 (ｃ) ここで、引用発明においては、「少なくともある階調において、各画素Ｒ、Ｇ、Ｂの異なるサブ画素が異なる輝度を呈するように制御可能であり」、「サブ画素」は「補助容量」を有しており、「補助容量は、補助容量電極と、絶縁膜と、補助容量対向電極（ＣｏｍＣＳＡ、ＣｏｍＣＳＢ）とから構成されて」いるところ、「補助容量２３２ａ、２３２ｂは、それぞれ補助容量配線ＣＳａ、ＣＳｂに接続されており、補助容量２３２ａ、２３２ｂは、それぞれサブ画素電極２２４ａ、２２４ｂと電気的に接続された補助容量電極と、補助容量配線ＣＳａ、ＣＳｂと電気的に接続された補助容量対向電極と、これらの間に設けられた絶縁層によって形成されており、補助容量２３２ａおよび２３２ｂの補助容量対向電極は互いに独立しており、それぞれ補助容量配線ＣＳａおよびＣＳｂから互いに異なる補助容量対向電圧（補助容量電圧）が供給され得るものであり」、「補助容量配線ＣＳがゲート配線Ｇと平行に延びて」いる。 (ｄ) 前記(ｂ)に示した本件補正発明の「共通電極」に係る解釈を踏まえると、引用発明の「補助容量２３２ａ、２３２ｂ」は、上記「蓄積コンデンサ」に相当し、引用発明の「補助容量配線ＣＳａ、ＣＳｂ」は、上記「共通電極線」に相当するから、引用発明の「補助容量配線ＣＳａ、ＣＳｂと電気的に接続された」「補助容量対向電極（ＣｏｍＣＳＡ、ＣｏｍＣＳＢ）」は、本件補正発明の「第１共通電極」及び「第２共通電極」に相当する。 ｃ 構成Ａの検討結果のまとめ 前記ａ及びｂの検討結果をまとめると、本件補正発明と引用発明は、「表示装置」が「アレイ基板を含み、前記アレイ基板は、複数の画素ユニットを含み、各前記画素ユニットは、同じ色の第１サブ画素と第２サブ画素とを含み、前記第１サブ画素は、第１画素電極と第１共通電極とを含み、前記第２サブ画素は、第２画素電極と第２共通電極とを含む」点において一致する。 (ウ) 構成Ｂについて ａ 構成Ｂのグレースケールについて (ａ) 引用発明においては、「赤、緑および青画素に対応する入力信号の階調レベルは、それぞれ最低階調レベル（例えば、階調レベル０）から最高階調レベル（例えば、階調レベル２５５）までの範囲内にあり」、「各画素において入力信号の階調レベルが最低階調レベルから最高階調レベルに増加する場合、まず、明サブ画素の階調レベルの増加を開始し、明サブ画素の階調レベルが最高階調レベルに到達した後に、暗サブ画素の階調レベルの増加を開始」するものである。 (ｂ) ここで、引用発明の「明サブ画素の階調レベルの増加を開始し、明サブ画素の階調レベルが最高階調レベルに到達」するまでの段階（以下、この段階を「前段階」という。）においては、「明サブ画素の階調レベル」は０から２５５まで変化し、明サブ画素は０から２５５までの範囲内にある階調レベルに対応する輝度を呈するものの、暗サブ画素は階調レベル０のままであるから、「２つのサブ画素」を有する各「画素Ｒ、ＧおよびＢ」は、「明サブ画素の階調レベル」（０から２５５まで）と「暗サブ画素の階調レベル」（０）を平均した階調レベルに対応する輝度（単位面積あたりの明るさ）を呈することは明らかである。 そうすると、引用発明の「前段階」においては、０から２５５／２までの範囲内にある階調レベル（以下「前段階階調レベル」という。）に対応する輝度を呈することになる。 (ｃ) また、引用発明の「明サブ画素の階調レベルが最高階調レベルに到達した後に、暗サブ画素の階調レベルの増加を開始」した後の段階（以下、この段階を「後段階」という。）においては、「暗サブ画素の階調レベル」は０から２５５まで変化し、暗サブ画素は０から２５５までの範囲内にある階調レベルに対応する輝度を呈するものの、明サブ画素は２５５の階調レベルに対応する輝度を呈するから、「２つのサブ画素」を有する各「画素Ｒ、ＧおよびＢ」は、「明サブ画素の階調レベル」（２５５）と「暗サブ画素の階調レベル」（０から２５５まで）を平均した階調レベルに対応する輝度（単位面積あたりの明るさ）を呈することは明らかである。 そうすると、引用発明の「後段階」においては、２５５／２から２５５までの範囲内にある階調レベル（以下「後段階階調レベル」という。）に対応する輝度を呈することになる。 (ｄ) 前記(ｂ)及び(ｃ)における検討内容を踏まえると、引用発明の「前段階階調レベル」及び「後段階階調レベル」が、それぞれ本件補正発明の「第１グレースケール」及び「第２グレースケール」に相当する。 そして、引用発明における「前段階」及び「後段階」は、それぞれ本件補正発明の「前記画素ユニットが第１グレースケールを表示する第１段階」及び「前記画素ユニットが第２グレースケールを表示する第２段階」に相当する。 (ｅ) ここで、引用発明において、液晶表示装置１００Ｅが表示を実行するときの最大グレースケールをＰとすると、Ｐ＝２５５であるところ、Ｐ／２＝２５５／２の階調レベルは、前段階階調レベル又は後段階階調レベルのいずれか一方の範囲内に含まれると考えても差し支えないことは明らかであるから、これが前段階階調レベルの範囲に含まれるとした上で、本願の明細書の段落【００４３】に示された記述法に倣って数学記号として知られている閉区間記号［Ａ，Ｂ］及び開区間記号（Ａ，Ｂ）を用いると、前段階階調レベルの範囲は［０，Ｐ／２］、後段階階調レベルの範囲は（Ｐ／２，Ｐ］と記述できる。 そして、［０，Ｐ／２］の範囲内にある前段階階調レベルは、（Ｐ／２，Ｐ］の範囲内にある後段階階調レベルよりも小さいことは明らかであるから、このことは、本件補正発明の「前記第１グレースケールは、前記第２グレースケールより小さく」に相当する。 (ｆ) また、本件補正発明の「前記第１グレースケールは、０より大きく、かつＰ／２以下であり、前記第２グレースケールは、Ｐ／２より大きく、かつＰ以下であり、」という事項は、「前記第１グレースケールは、（０，Ｐ／２］であり、前記第２グレースケールは、（Ｐ／２，Ｐ］であり、」と記述できるところ、開区間（０，Ｐ／２］は閉区間［０，Ｐ／２］に含まれることは明らかであるから、本件補正発明と引用発明は、「前記第１グレースケールは、（０，Ｐ／２］又は［０，Ｐ／２］の範囲内にあり、前記第２グレースケールは、（Ｐ／２，Ｐ］の範囲内にある」という点において共通する。 (ｇ) 前記(ｄ)～(ｆ)の検討結果をまとめると、本件補正発明と引用発明は、「前記画素ユニットが第１グレースケールを表示する第１段階と、前記画素ユニットが第２グレースケールを表示する第２段階を有し、前記第１グレースケールは、前記第２グレースケールより小さく、前記第１グレースケールは、０より大きいか又は０以上であり、かつＰ／２以下であり、前記第２グレースケールは、Ｐ／２より大きく、かつＰ以下であり、Ｐは、前記表示装置が表示を実行するときの最大グレースケールである」という点において共通する。 ｂ 構成Ｂの電位差の大小関係について (ａ) 引用発明においては、「時刻Ｔ２のときゲート配線Ｇnの電圧ＶｇnがＶｇＨからＶｇＬに変化することにより、ＴＦＴ２３０ａとＴＦＴ２３０ｂが同時に非導通状態（オフ状態）となり、サブ画素Ｂａ、Ｂｂ、補助容量Ｃｃｓａ、Ｃｃｓｂはすべてソース配線Ｓａ、Ｓｂと電気的に絶縁され、この直後ＴＦＴ２３０ａ、ＴＦＴ２３０ｂの有する寄生容量等の影響による引き込み現象のために、それぞれのサブ画素電極２２４ａ、２２４ｂの電圧Ｖｌｃａ、Ｖｌｃｂは概ね同一の電圧Ｖｄだけ低下し、 Ｖｌｃａ＝Ｖｓ－Ｖｄ Ｖｌｃｂ＝Ｖｓ－Ｖｄ となり、このとき、それぞれの補助容量配線の電圧Ｖｃｓａ、Ｖｃｓｂは Ｖｃｓａ＝Ｖｃｏｍ－Ｖａｄ Ｖｃｓｂ＝Ｖｃｏｍ＋Ｖａｄ」 となる。 (ｂ) 前記(イ)を踏まえると、引用発明の「サブ画素電極２２４ａ、２２４ｂの電圧Ｖｌｃａ、Ｖｌｃｂ」は、本件補正発明の「第１画素電極」及び「第２画素電極」の電圧に相当し、引用発明の「補助容量配線の電圧Ｖｃｓａ、Ｖｃｓｂ」は、本件補正発明の「第１共通電極」及び「第２共通電極」の電圧に相当するから、引用発明の「サブ画素電極２２４ａの電圧Ｖｌｃａ」と「補助容量配線ＣＳａの電圧Ｖｃｓａ」の差（以下「電位差ａ」という。）、及び、「サブ画素電極２２４ｂの電圧Ｖｌｃｂ」と「補助容量配線ＣＳｂの電圧Ｖｃｓｂ」の差（以下「電位差ｂ」という。）は、それぞれ本件補正発明の「前記第１画素電極と前記第１共通電極との電位差」、及び、「前記第２画素電極と前記第２共通電極との電位差」に相当する。 (ｃ) ここで、前記(ａ)から、電位差ａ及び電位差ｂを計算すると、それぞれ次の式が導かれる。 電位差ａ：Ｖｌｃａ－Ｖｃｓａ＝Ｖｓ－Ｖｄ＋Ｖａｄ－Ｖｃｏｍ 電位差ｂ：Ｖｌｃｂ－Ｖｃｓｂ＝Ｖｓ－Ｖｄ－Ｖａｄ－Ｖｃｏｍ (ｄ) そして、「サブ画素ＢａおよびＢｂのそれぞれの液晶層１６０ａおよび１６０ｂに印加される実効電圧の差ΔＶａｂ（＝Ｖａ－Ｖｂ）は、ΔＶａｂ＝２×Ｋ×Ｖａｄ（ただし、Ｋ＝ＣＣＳ／（ＣＬＣ（Ｖ）＋ＣＣＳ））である）とな［る］」から、Ｖａｄ＝ΔＶａｂ／（２×Ｋ）となる。 (ｅ) 引用発明において、「入力信号の階調レベルが０又は２５５のいずれかである時は、明サブ画素と暗サブ画素の階調レベルが同じであ［る］」から、入力信号の階調レベルが０又は２５５のいずれかである時は、二つのサブ画素のそれぞれの液晶層１６０ａおよび１６０ｂに印加される実効電圧の差ΔＶａｂが０となり、Ｖａｄも０になり、電位差ａ及び電位差ｂは、同じ値になる。 (ｆ) 一方、引用発明において、「入力信号の階調レベルが、１から２５４までの間のいずれかである時は、明サブ画素の階調レベルは、暗サブ画素の階調レベルより大き［い］」から、ΔＶａｂ＞０となり、したがって、Ｖａｄ＞０となり、電位差ａは、電位差ｂより大きくなる。 (ｇ) 前記(ウ)ａにおいて検討したとおり、引用発明の「前段階階調レベル」が、本件補正発明の「第１グレースケール」に相当するところ、階調レベルが［０，２５５／２］の範囲内にあるときは、前記(ｅ)及び(ｆ)を踏まえると、電位差ａは、電位差ｂより大きいか又は等しくなるから、本件補正発明と引用発明は、「第１段階では、前記第１画素電極と前記第１共通電極との電位差は、前記第２画素電極と前記第２共通電極との電位差より大きいか又は等しい」という点において共通する。 (ｈ) 同様に、前記(ウ)ａにおいて検討したとおり、引用発明の「後段階階調レベル」が、本件補正発明の「第２グレースケール」に相当するところ、階調レベルが（２５５／２，２５５］の範囲内にあるときは、前記(ｅ)及び(ｆ)を踏まえると、電位差ａは、電位差ｂ以上になるから、本件補正発明と引用発明は、「第２段階では、前記第１画素電極と前記第１共通電極との電位差は、前記第２画素電極と前記第２共通電極との電位差以上であ［る］」という点において一致する。 (ｉ) 前記(ｇ)及び(ｈ)の検討結果をまとめると、本件補正発明と引用発明は、「前記画素ユニットが第１グレースケールを表示する第１段階では、前記第１画素電極と前記第１共通電極との電位差は、前記第２画素電極と前記第２共通電極との電位差より大きいか又は等しく、前記画素ユニットが第２グレースケールを表示する第２段階では、前記第１画素電極と前記第１共通電極との電位差は、前記第２画素電極と前記第２共通電極との電位差以上であ［る］」点において共通する。 ｃ 構成Ｂの検討結果のまとめ 前記ａ及びｂの検討結果をまとめると、本件補正発明と引用発明は、「前記画素ユニットが第１グレースケールを表示する第１段階では、前記第１画素電極と前記第１共通電極との電位差は、前記第２画素電極と前記第２共通電極との電位差より大きいか又は等しく、前記画素ユニットが第２グレースケールを表示する第２段階では、前記第１画素電極と前記第１共通電極との電位差は、前記第２画素電極と前記第２共通電極との電位差以上であり、前記第１グレースケールは、前記第２グレースケールより小さく、前記第１グレースケールは、０より大きいか又は０以上であり、かつＰ／２以下であり、前記第２グレースケールは、Ｐ／２より大きく、かつＰ以下であり、Ｐは、前記表示装置が表示を実行するときの最大グレースケールである」点において共通する。 (エ) 構成Ｃについて ａ 前記(イ)を踏まえると、引用発明の「補助容量対向電極（ＣｏｍＣＳＡ）」と「電気的に接続された」「補助容量配線ＣＳａ」は、本件補正発明の「第１共通電極」に「接続」される「第１共通電極線」に相当し、引用発明の「補助容量対向電極（ＣｏｍＣＳＢ）」と「電気的に接続された」「補助容量配線ＣＳｂ」は、本件補正発明の「第２共通電極」に「接続」される「第２共通電極線」に相当する。 ｂ また、引用発明の「補助容量配線ＣＳａおよびＣＳｂから」「供給され得る」「互いに異なる補助容量対向電圧（補助容量電圧）」は、本件補正発明の「前記第１共通電極線および前記第２共通電極線にロードされた共通電極信号の電圧」に相当する。 ｃ そうすると、本件補正発明と引用発明は、「前記第１共通電極は第１共通電極線に接続され、前記第２共通電極は第２共通電極線に接続され、前記第１共通電極線および前記第２共通電極線に共通電極信号がロードされる」点において共通する。 ｄ ここで、引用発明の「補助容量配線ＣＳａおよびＣＳｂから」「供給され得る」「互いに異なる補助容量対向電圧（補助容量電圧）」のうち、「補助容量対向電極（ＣｏｍＣＳＡ）」の電圧は、「補助容量配線の電圧Ｖｃｓａ」に等しく、本件補正発明の「前記第１共通電極線および前記第２共通電極線にロードされた共通電極信号の電圧の少なくとも一方」に相当する。 ｅ そして、引用発明の「補助容量配線の電圧Ｖｃｓａ」については、 Ｖｃｓａ＝Ｖｃｏｍ－Ｖａｄ であるところ、前記(ウ)ｂを踏まえると、Ｖａｄ＝ΔＶａｂ／（２×Ｋ）となるから、「補助容量配線の電圧Ｖｃｓａ」は、二つのサブ画素のそれぞれの液晶層１６０ａおよび１６０ｂに印加される実効電圧の差ΔＶａｂの値によって変化するといえる。 そうすると、引用発明の「補助容量対向電極（ＣｏｍＣＳＡ）」の電圧も、ΔＶａｂの値によって変化することになる。 ｆ 引用発明においては、「各画素において入力信号の階調レベルが最低階調レベルから最高階調レベルに増加する場合、まず、明サブ画素の階調レベルの増加を開始し、明サブ画素の階調レベルが最高階調レベルに到達した後に、暗サブ画素の階調レベルの増加を開始」するから、入力信号の階調レベルに応じて、ΔＶａｂは、「前段階」及び「後段階」のいずれにおいても変化するものであり、前記ｅを踏まえると、引用発明の「補助容量対向電極（ＣｏｍＣＳＡ）」の電圧も、「前段階」及び「後段階」のいずれにおいても変化するといえる。 ｇ そして、引用発明においては、「補助容量配線の電圧Ｖｃｓａ」は、「水平書き込み時間（水平走査期間）１Ｈの整数倍の間隔毎に変化を交互に繰り返す」から、引用発明の「補助容量対向電極（ＣｏｍＣＳＡ）」の電圧の変化も交互に繰り返すことになり、「前段階」及び「後段階」で周期的変化を示すといえる。 ｈ したがって、本件補正発明と引用発明は、「前記第１共通電極は第１共通電極線に接続され、前記第２共通電極は第２共通電極線に接続され、前記第１共通電極線および前記第２共通電極線にロードされた共通電極信号の電圧の少なくとも一方は、前記第１段階および前記第２段階で周期的変化を示［す］」点において一致する。 (オ) 構成Ｄについて ａ 引用発明においては、「青画素Ｂの２つのサブ画素Ｂａ、Ｂｂに対応するサブ画素電極２２４ａ、２２４ｂには、それぞれＴＦＴ２３０ａ、２３０ｂが接続されており、ＴＦＴ２３０ａ、２３０ｂのゲートはゲート配線Ｇａｔｅに接続され、ＴＦＴ２３０ａ、２３０ｂのソースは異なるソース配線Ｓａ、Ｓｂに接続されており、赤画素Ｒおよび緑画素Ｇも同様の構成を有して［いる］」ところ、引用発明の「ＴＦＴ２３０ａ」、「ＴＦＴ２３０ａのソース」、「サブ画素電極２２４ａ」が「接続」される「ＴＦＴ２３０ａ」の端子、「ＴＦＴ２３０ａのゲート」、「ソース配線Ｓａ」及び「ゲート配線Ｇａｔｅ」は、それぞれ本件補正発明の「第１薄膜トランジスタ（ＴＦＴ）」、「第１ＴＦＴの第１極」、「第１ＴＦＴの第２極」「前記第１ＴＦＴのゲート」、「第１データ線」及び「第１ゲート線」に相当する。 ｂ 前記ａを踏まえると、本件補正発明と引用発明は、「前記第１サブ画素は、第１薄膜トランジスタ（ＴＦＴ）、第１データ線、および第１ゲート線をさらに含み、前記第１ＴＦＴの第１極は、前記第１データ線に接続され、前記第１ＴＦＴの第２極は、前記第１画素電極に接続され、前記第１ＴＦＴのゲートは、前記第１ゲート線に接続され［る］」点において一致する。 ｃ 同様に、本件補正発明と引用発明は、「前記第２サブ画素は、第２ＴＦＴ、第２データ線、および第２ゲート線をさらに含み、前記第２ＴＦＴの第１極は、前記第２データ線に接続され、前記第２ＴＦＴの第２極は、前記第２画素電極に接続され、前記第２ＴＦＴのゲートは、前記第２ゲート線に接続され［る］」点において一致する。 (カ) 構成Ｅについて ａ 前記(オ)を踏まえると、引用発明において、「ＴＦＴ２３０ａ、２３０ｂのソースは異なるソース配線Ｓａ、Ｓｂに接続されて［いる］」ことは、本件補正発明において、「前記第１データ線と前記第２データ線は、２つの異なるデータ線である」ことに相当する。 ｂ また、引用発明において、「ＴＦＴ２３０ａ、２３０ｂのゲートはゲート配線Ｇａｔｅに接続され」ていることは、本件補正発明において、「前記第１ゲート線と前記第２ゲート線は、同じゲート線であ［る］」ことに相当する。 ｃ したがって、本件補正発明と引用発明は、「前記第１ゲート線と前記第２ゲート線は、同じゲート線であり、かつ前記第１データ線と前記第２データ線は、２つの異なるデータ線である」点において一致する。 イ 一致点及び相違点 前記アの対比分析の検討結果を総合すると、本件補正発明と引用発明の一致点及び相違点は、それぞれ次に示すとおりである。 なお、構成Ｃについては、「または」という語句により選択可能な事項のうちいずれか一つが満たされれば一致点として認定して差し支えないところ、前半部分を一致点として認定した。 同様に、構成Ｅについては、「以下の条件のうちの少なくとも１つ」という語句により選択可能な事項のうちいずれか一つが満たされれば一致点として認定して差し支えないところ、後半の条件を一致点として認定した。 (ア) 一致点 ＜構成Ａに係る一致点＞ アレイ基板を含み、前記アレイ基板は、複数の画素ユニットを含み、各前記画素ユニットは、同じ色の第１サブ画素と第２サブ画素とを含み、前記第１サブ画素は、第１画素電極と第１共通電極とを含み、前記第２サブ画素は、第２画素電極と第２共通電極とを含む表示装置であって、 ＜構成Ｂに係る一致点（共通点）＞ 前記画素ユニットが第１グレースケールを表示する第１段階では、前記第１画素電極と前記第１共通電極との電位差は、前記第２画素電極と前記第２共通電極との電位差より大きいか又は等しく、前記画素ユニットが第２グレースケールを表示する第２段階では、前記第１画素電極と前記第１共通電極との電位差は、前記第２画素電極と前記第２共通電極との電位差以上であり、前記第１グレースケールは、前記第２グレースケールより小さく、前記第１グレースケールは、０より大きいか又は０以上であり、かつＰ／２以下であり、前記第２グレースケールは、Ｐ／２より大きく、かつＰ以下であり、Ｐは、前記表示装置が表示を実行するときの最大グレースケールであり、 ＜構成Ｃに係る一致点＞ 前記第１共通電極は第１共通電極線に接続され、前記第２共通電極は第２共通電極線に接続され、前記第１共通電極線および前記第２共通電極線にロードされた共通電極信号の電圧の少なくとも一方は、前記第１段階および前記第２段階で周期的変化を示し、 ＜構成Ｄに係る一致点＞ 前記第１サブ画素は、第１薄膜トランジスタ（ＴＦＴ）、第１データ線、および第１ゲート線をさらに含み、前記第１ＴＦＴの第１極は、前記第１データ線に接続され、前記第１ＴＦＴの第２極は、前記第１画素電極に接続され、前記第１ＴＦＴのゲートは、前記第１ゲート線に接続され、 前記第２サブ画素は、第２ＴＦＴ、第２データ線、および第２ゲート線をさらに含み、前記第２ＴＦＴの第１極は、前記第２データ線に接続され、前記第２ＴＦＴの第２極は、前記第２画素電極に接続され、前記第２ＴＦＴのゲートは、前記第２ゲート線に接続され、 ＜構成Ｅに係る一致点＞ 前記第１サブ画素と前記第２サブ画素は、以下の条件を満たし、すなわち、 前記第１ゲート線と前記第２ゲート線は、同じゲート線であり、かつ前記第１データ線と前記第２データ線は、２つの異なるデータ線である、 ＜構成Ｘに係る一致点＞ 表示装置。 (イ) 相違点 構成Ｂについて、 本件補正発明においては、「第１段階では、前記第１画素電極と前記第１共通電極との電位差は、前記第２画素電極と前記第２共通電極との電位差より大きく」、「前記第１グレースケールは、０より大きく、かつＰ／２以下であ［る］」のに対して、 引用発明においては、「前段階」では、「電位差ａ」と「電位差ｂ」の大小関係は、（電位差ａ）≧（電位差ｂ）であって、電位差ａと電位差ｂが等しい場合も含んでおり、「前段階階調レベル」は０である場合も含んで［０，Ｐ／２］の範囲内にある点。 (４) 当審の判断 ア 相違点について 前記相違点について検討する。 (ア) 電位差の大小関係について 引用発明において、電位差ａと電位差ｂが等しくなるのは、入力信号の階調レベルが０又は２５５のいずれかの時であり（前記(３)ア(ウ)ｂ(ｅ)を参照）、電位差ａが電位差ｂより大きくなるのは、入力信号の階調レベルが、１から２５４までの間のいずれかの時である（前記(３)ア(ウ)ｂ(ｆ)を参照）。 ここで、入力信号の階調レベルが最低階調レベル０である場合は、明サブ画素と暗サブ画素の輝度がいずれもゼロであることを意味し、最高階調レベル２５５である場合は、明サブ画素も暗サブ画素も最大輝度を呈することを意味する。 そして、通常の表示形態では、ある特定の画素において、最低階調レベルや最高階調レベルが長時間にわたって持続することを想定することは現実的ではなく、最低階調レベルや最高階調レベルである場合を除外して考えても、通常の表示態様を実現するには十分であるといえるから、引用発明において、電位差ａと電位差ｂが等しくなる状態が存在し得るか否かは、設計上の微差にすぎない。 したがって、電位差の大小関係に係る前記相違点は実質的な相違点であるとはいえない。 (イ) 第１グレースケールの下限について 前記(ア)の検討内容を踏まえると、引用発明の「前段階階調レベル」において、最低階調レベルである場合を除外して考えても、通常の表示態様を実現するには十分であるといえるから、０である場合が含まれないように（０，Ｐ／２］とすることは、設計上の微差にすぎず、第１グレースケールの下限に係る前記相違点も実質的な相違点であるとはいえない。 (ウ) 前記(ア)及び(イ)の検討結果をまとめると、前記相違点は実質的な相違点ではない。仮に、実質的な相違点であったとしても、引用発明において、前記相違点に係る本件補正発明の構成を備えるようにすることは、当業者が容易に想到し得たことである。 (エ) 以上のとおり、本件補正発明は、引用文献３に記載された発明である。また、仮にそうでないとしても、引用発明に基づいて当業者が容易に発明をすることができたものである。 イ 請求人の主張について (ア) 請求人の主張の内容 請求人は、審判請求の理由において、概略次の主張をしている。 なお、令和５年１０月３１日に提出された上申書においては、引用文献３に基づく新規性の欠如の拒絶理由に対する反論は示されていない。 引用文献３は、表示装置の表示工程が、画素ユニットが第１グレースケールを表示する第１段階と、画素ユニットが第２グレースケールを表示する第２段階に分けられ、第１グレースケールは、第２グレースケールより小さく、前記第１グレースケールは、０より大きく、かつＰ／２以下であり、第２グレースケールはＰ／２より大きく、かつＰ以下であり、Ｐは、前記表示装置が表示を実行するときの最大グレースケールであり、Ｐは、前記表示装置が表示を実行するときの最大グレースケールであることを一切開示も示唆もしていない。 引用文献３は、表示装置の表示工程を第１段階と第２段階に分けることを開示も示唆もしていないことから、第１段階と第２段階において、第１共通電極線と第２共通電極線にロードされた共通電極信号の電圧の変化が異なることを開示も示唆もしていない。 また、引用文献３における明サブ画素の階調レベルが最高階調レベルに達する過程を「第１段階」とみなし、引用文献３における暗サブ画素の階調レベルを上げる過程を「第２段階」とみなしたとしても、引用文献３は、本件補正発明における「前記第１グレースケールは、前記第２グレースケールより小さく、前記第１グレースケールは、０より大きく、かつＰ／２以下であり、前記第２グレースケールは、Ｐ／２より大きく、かつＰ以下であり、Ｐは、前記表示装置が表示を実行するときの最大グレースケールであり、 前記第１共通電極は第１共通電極線に接続され、前記第２共通電極は第２共通電極線に接続され、前記第１共通電極線および前記第２共通電極線にロードされた共通電極信号の電圧の少なくとも一方は、前記第１段階および前記第２段階で周期的変化を示し、または、前記第１共通電極線にロードされた共通電極信号の電圧の絶対値と前記第２共通電極線にロードされた共通電極信号の電圧の絶対値との差は、前記第１段階および前記第２段階と等しくない」という技術的特徴を一切開示も示唆もしていない。 (イ) 請求人の主張についての検討 前記主張について検討する。 請求人の主張は、要するに、引用文献３には、本件補正により新たに加わった構成について記載も示唆もないというものであるが、前記(３)ア及び(４)アに示したとおり、本件補正発明と引用発明の相違点は、実質的な相違点でないか、引用発明に基づいて当業者が容易に想到し得たものである。 したがって、請求人の主張は採用できない。 (５) 独立特許要件の判断についてのまとめ 前記(３)及び(４)において検討したとおり、本件補正発明は、引用文献３に記載された発明であるから、特許法２９条１項３号に該当し、特許出願の際独立して特許を受けることができない。また、本件補正発明は、引用発明に基づいて当業者が容易に発明をすることができたものであるから、特許法２９条２項の規定により、特許出願の際独立して特許を受けることができない。 ４ 本件補正の適否についてのまとめ 前記３において検討したとおり、本件補正発明は、特許出願の際独立して特許を受けることができないものであるから、本件補正は、特許法１７条の２第６項で準用する同法１２６条７項の規定に違反するものであり、同法１５９条１項で読み替えて準用する同法５３条１項の規定により却下されるべきものである。 よって、前記補正の却下の決定の結論のとおり決定する。 第３ 本願発明について １ 本願発明の認定 本件補正は、前記第２に示したとおり却下したので、本願の請求項１に係る発明（以下「本願発明」という。）は、令和４年１２月２０日にされた手続補正により補正された特許請求の範囲の請求項１に記載された事項（前記第２の１(１)参照）により特定されるとおりのものである。 ２ 原査定の拒絶の理由の概要 原査定の拒絶の理由のうち、本願発明に対する理由１（新規性の欠如）の概要は、次のとおりである。 本願発明は、優先日前に発行された下記の引用文献に記載された発明であるから、特許法２９条１項３号に該当し、特許を受けることができない。 記 引用文献３．国際公開第２０１０／１４３３４８号（主たる引用文献） ３ 引用文献３に記載された事項及び引用発明の認定 引用文献３に記載された事項及び引用発明の認定は、前記第２の３(２)において示したとおりである。 ４ 対比・判断 本願発明は、本件補正発明から、前記第２の２(１)及び(２)に示す限定事項に係る構成を省いたものであるから、前記第２の３(３)及び(４)の検討結果を踏まえると、本願発明は、引用文献３に記載された発明である。 第４ むすび 以上のとおり、本願発明は、引用文献３に記載された発明であり、特許法２９条１項３号に該当するから、特許を受けることができない。 したがって、他の請求項に係る発明について審理するまでもなく、本願は拒絶すべきものである。 よって、結論のとおり審決する。