2022-014249

特願２０２０－５６２６２０「画素内メモリディスプレイ」拒絶査定不服審判事件〔令和 １年１１月１４日国際公開、ＷＯ２０１９／２１７２４２、令和 ３年 ９月 ２日国内公表、特表２０２１－５２３４０７〕について、次のとおり審決する。

結 論 本件審判の請求は、成り立たない。

理 由 第１ 手続の経緯 本願は、２０１９年（令和元年）５月３日を国際出願日とする外国語特許出願であって（パリ条約による優先権主張外国庁受理２０１８年５月８日、米国）、その手続の経緯の概略は、以下のとおりである。 令和２年１１月１２日 ：翻訳文、手続補正書の提出 令和３年１１月 ４日付け：拒絶理由通知書 令和４年 ２月 ２日 ：意見書、手続補正書の提出 同年 ５月 ６日付け：拒絶査定（以下「原査定」という。） （同月１６日 ：原査定の謄本の送達） 同年 ９月 ９日 ：審判請求書、手続補正書の提出 同年１０月１３日 ：前置報告書 令和５年 １月１７日 ：上申書の提出 第２ 令和４年９月９日にされた手続補正についての補正の却下の決定 ［補正の却下の決定の結論］ 令和４年９月９日にされた手続補正を却下する。 ［補正の却下の決定の理由］ １ 補正の内容 令和４年９月９日にされた手続補正（以下「本件補正」という。）は、特許請求の範囲についてした補正であり、この補正により、次の(１)に示す本件補正前の請求項１が、後記の(２)に示す本件補正後の請求項１に補正された。下線は、補正箇所を示す。 (１) 本件補正前の請求項１ 「【請求項１】 電子ディスプレイであって、 画素の行を含むアクティブエリアであって、前記画素の行は第１のサブ画素及び第２のサブ画素を含み、前記第１のサブ画素は、第１の画像フレームを提示する第１の画像データに応答して光を放出するように構成されている、アクティブエリアと、 第１の時間に前記第１の画像データを前記第１のサブ画素に送信するように構成されており、第２の時間に第２の画像データを前記第２のサブ画素に送信するように構成されたコントローラと、を備え、 前記第１のサブ画素は、 電流を発生させるように構成された電流源と、 前記電流に応答して前記光を放出するように構成された有機発光ダイオードと、 前記コントローラから受信した前記第１の画像データをデジタル記憶するように構成されたメモリと、 前記メモリに記憶された前記第１の画像データを使用して生成された制御信号を受信するように構成された駆動回路であって、前記有機発光ダイオードに、前記制御信号に応答して前記電流を前記有機発光ダイオードに送信することによって、前記光を放出させるように構成されている、駆動回路と、を含む、電子ディスプレイ。」 (２) 本件補正後の請求項１ 「【請求項１】 電子ディスプレイであって、 画素の行を含むアクティブエリアであって、前記画素の行は第１のサブ画素及び第２のサブ画素を含み、前記第１のサブ画素は、第１の画像フレームを提示する第１の画像データに応答して光を放出するように構成されている、アクティブエリアと、 第１の時間に前記第１の画像データを前記第１のサブ画素に送信するように構成されており、第２の時間に第２の画像データを前記第２のサブ画素に送信するように構成されたコントローラと、を備え、 前記第１のサブ画素は、 電流を発生させるように構成された第１の電流源と、 前記電流に応答して前記光を放出するように構成された第１の有機発光ダイオードと、 前記コントローラから受信した前記第１の画像データをデジタル記憶するように構成された第１のメモリと、 前記第１のメモリに記憶された前記第１の画像データを使用して生成された制御信号を受信するように構成された第１の駆動回路であって、前記第１の有機発光ダイオードに、前記制御信号に応答して前記電流を前記第１の有機発光ダイオードに送信することによって、前記光を放出させるように構成されている、第１の駆動回路と、を含み、 前記第２のサブ画素は、 電流を発生させるように構成された第２の電流源と、 前記電流に応答して前記光を放出するように構成された第２の有機発光ダイオードと、 前記コントローラから受信した前記第２の画像データをデジタル記憶するように構成された第２のメモリと、 前記第２のメモリに記憶された前記第２の画像データを使用して生成された制御信号を受信するように構成された第２の駆動回路であって、前記第２の有機発光ダイオードに、前記制御信号に応答して前記電流を前記第２の有機発光ダイオードに送信することによって、前記光を放出させるように構成されている、第２の駆動回路と、を含み、 前記第１の画像データの前記第１のサブ画素への送信又は前記第２の画像データの前記第２のサブ画素への送信は、多重化制御信号により調停される、 電子ディスプレイ。」 ２ 補正の目的 ア 本件補正は、次の(ア)及び(イ)に示す限定を行うものである。 (ア) 本件補正前の「第２のサブ画素」について、「電流を発生させるように構成された第２の電流源と、前記電流に応答して前記光を放出するように構成された第２の有機発光ダイオードと、前記コントローラから受信した前記第２の画像データをデジタル記憶するように構成された第２のメモリと、前記第２のメモリに記憶された前記第２の画像データを使用して生成された制御信号を受信するように構成された第２の駆動回路であって、前記第２の有機発光ダイオードに、前記制御信号に応答して前記電流を前記第２の有機発光ダイオードに送信することによって、前記光を放出させるように構成されている、第２の駆動回路」を含むものに限定すること。 (イ) 本件補正前の「電子ディスプレイ」について、「前記第１の画像データの前記第１のサブ画素への送信又は前記第２の画像データの前記第２のサブ画素への送信は、多重化制御信号により調停される」ものに限定すること。 イ そして、本件補正前の請求項１に記載された発明と本件補正後の請求項１に記載される発明は、産業上の利用分野及び解決しようとする課題が同一である。 ウ したがって、本件補正は、特許法１７条の２第５項２号に規定する特許請求の範囲の減縮を目的とする補正に該当する。 ３ 独立特許要件の判断 前記２のとおり、本件補正は、特許法１７条の２第５項２号に規定する特許請求の範囲の減縮を目的とする補正に該当する。そこで、本件補正後の請求項１に係る発明（以下「本件補正発明」という。）が、同法１７条の２第６項において準用する同法１２６条７項の規定に適合するか、すなわち、特許出願の際独立して特許を受けることができるものであるかについて、以下検討する。 (１) 本件補正発明 本件補正発明は、前記１(２)に摘記した本件補正後の請求項１に記載された事項により特定されるとおりのものと認める。 (２) 引用文献に記載された発明の認定等 ア 引用文献１に記載された事項と引用発明の認定 (ア) 引用文献１に記載された事項 原査定の拒絶の理由に引用された、本願の優先日前に発行された特開２００２－１２３２１８号公報（以下「引用文献１」という。）には、以下の事項が記載されている。下線は当合議体によるものであり、以下同様である。 ａ 【０００１】 「【０００１】 【発明の属する技術分野】本発明は、発光装置の駆動回路および駆動回路を用いた発光装置に関し、特に、絶縁体上に作成される薄膜トランジスタを有するアクティブマトリクス型発光装置の駆動回路および駆動回路を用いたアクティブマトリクス型発光装置に関する。その中で特に、映像ソースとしてデジタル映像信号を用い、画素部に有機エレクトロルミネッセンス（ＥＬ）素子を始めとする自発光素子を用いたアクティブマトリクス型発光装置の駆動回路および駆動回路を用いたアクティブマトリクス型発光装置に関する。」 ｂ 【００５４】～【００６３】、【図１】～【図３】 「【００５４】 【発明の実施の形態】図２は、本発明の、複数の記憶回路を有する画素を用いた発光装置における、ソース信号線駆動回路および一部の画素の構成を示したものである。この回路は、３ビットデジタル階調信号に対応したものであり、シフトレジスタ回路２０１、第１のラッチ回路２０２、第２のラッチ回路２０３、ビット信号選択スイッチ２０４、画素２０５を有する。２１０は、ゲート信号線駆動回路あるいは外部から直接供給される信号であり、画素の説明とともに後述する。」 「【図２】 ［図：0001405399000001.jpg］ 」 「【００５５】図１は、図２における画素２０５における回路構成を詳細に示したものである。この画素は、３ビットデジタル階調に対応したものであり、ＥＬ素子（ＥＬ）１２３、保持容量（Ｃｓ）１２１、記憶回路（Ａ１～Ａ３およびＢ１～Ｂ３）等を有している。１０１はソース信号線、１０２～１０４は書き込み用ゲート信号線、１０５～１０７は、読み出し用ゲート信号線、１０８～１１０は書き込み用ＴＦＴ、１１１～１１３は読み出し用ＴＦＴ、１１４は第１の書き込み用記憶回路選択部、１１５は第１の読み出し用記憶回路選択部、１１６は第２の書き込み用記憶回路選択部、１１７は第２の読み出し用記憶回路選択部、１１８は第３の書き込み用記憶回路選択部、１１９は第３の読み出し用記憶回路選択部、１２２はＥＬ駆動用ＴＦＴである。 【００５６】図１に示した画素が有する記憶回路（Ａ１～Ａ３およびＢ１～Ｂ３）は、それぞれ１ビットのデジタル映像信号を記憶することが出来、ここではＡ１～Ａ３を１組、Ｂ１～Ｂ３を１組として用い、各々３ビットのデジタル映像信号の記憶を行う。つまり、図１に示した画素は、３ビットのデジタル映像信号を２フレーム分記憶することが出来る。」 「【図１】 ［図：0001405399000002.jpg］ 」 「【００５７】図３は、図１に示した本発明の表示装置におけるタイミングチャートである。表示装置は３ビットデジタル階調、ＶＧＡのものを対象としている。図１～図３を用いて、駆動方法について説明する。なお、各番号は、図１～図３のものをそのまま用いる（図番は省略する）。 【００５８】図２および図３（Ａ）（Ｂ）を参照する。図３（Ａ）において、各フレーム期間をα、β、γ、δと表記して説明する。まず、フレーム期間αにおける回路動作について説明する。 【００５９】従来のデジタル方式の駆動回路の場合と同様に、シフトレジスタ回路２０１にクロック信号（Ｓ－ＣＬＫ、Ｓ－ＣＬＫｂ）およびスタートパルス（Ｓ－ＳＰ）が入力され、順次サンプリングパルスが出力される。続いて、サンプリングパルスは第１のラッチ回路２０２（ＬＡＴ１）に入力され、同じく第１のラッチ回路２０２に入力されたデジタル映像信号（Ｄｉｇｉｔａｌ Ｄａｔａ）をそれぞれ保持していく。この期間を、本明細書においてはドットデータサンプリング期間と表記する。１水平期間分のドットデータサンプリング期間は、図３（Ａ）において１～４８０で示す各期間である。デジタル映像信号は３ビットであり、Ｄ１がＭＳＢ（Most Significant Bit）、Ｄ３がＬＳＢ（Least Significant Bit）である。第１のラッチ回路２０２において、１水平周期分のデジタル映像信号の保持が完了すると、帰線期間中に、第１のラッチ回路２０２で保持されているデジタル映像信号は、ラッチ信号（Ｌａｔｃｈ Ｐｕｌｓｅ）の入力に従い、一斉に第２のラッチ回路２０３（ＬＡＴ２）へと転送される。 【００６０】続いて、再びシフトレジスタ回路２０１から出力されるサンプリングパルスに従い、次水平周期分のデジタル映像信号の保持動作が行われる。 【００６１】一方、第２のラッチ回路２０３に転送されたデジタル映像信号は、画素内に配置された記憶回路に書き込まれる。図３（Ｂ）に示すように、次列のドットデータサンプリング期間をI、IIおよびIIIと３分割し、第２のラッチ回路に保持されているデジタル映像信号をソース信号線に出力する。このとき、ビット信号選択スイッチ２０４によって、各ビットの信号が順番にソース信号線に出力されるように選択的に接続される。 【００６２】期間Iでは、書き込み用ゲート信号線１０２にパルスが入力されて、書き込み用ＴＦＴ１０８が導通し、記憶回路選択部１１４が記憶回路Ａ１を選択し、記憶回路Ａ１にデジタル映像信号が書き込まれる。続いて、期間IIでは、書き込み用ゲート信号線１０３にパルスが入力されて書き込み用ＴＦＴ１０９が導通し、記憶回路選択部１１６が記憶回路Ａ２を選択し、記憶回路Ａ２にデジタル映像信号が書き込まれる。最後に、期間IIIでは、書き込み用ゲート信号線１０４にパルスが入力されて書き込み用ＴＦＴ１１０が導通し、記憶回路選択部１１８が記憶回路Ａ３を選択し、記憶回路Ａ３にデジタル映像信号が書き込まれる。 【００６３】以上で、１水平期間分のデジタル映像信号の処理が終了する。図３（Ｂ）の期間は、図３（Ａ）において※印で示された期間である。以上の動作を最終段まで行うことにより、１フレーム分のデジタル映像信号が記憶回路Ａに書き込まれる。」 「【図３】 ［図：0001405399000003.jpg］ 」 ｃ 【００６４】～【００７３】 「【００６４】ところで、本発明の発光装置においては、３ビットのデジタル階調を、時間階調方式により表現する。時間階調方式とは、画素に印加する電圧によって輝度の制御を行う通常の方式と異なり、画素には２種類の電圧のみを印加してＯＮ、ＯＦＦの２状態を用い、点灯時間の差を利用して階調を得る方式である。時間階調方式においてｎビットの階調表現を行う際には、その表示期間をｎ個の期間に分割し、各期間の長さの比を２ｎ－１：２ｎ－２：・・・：２０のように２のべき乗とし、どの期間で画素をＯＮの状態にするかによって、点灯時間の長さに差を生じ、もって階調の表現を行う。 【００６５】また、表示期間の長さを２のべき乗以外の区分によって階調表示を行うようにしても表示は可能である。 【００６６】以上をふまえて、フレーム期間βにおける動作について説明する。最終段における記憶回路への書き込みが終了すると、１フレーム目の表示が行われる。図３（Ｃ）は、３ビットの時間階調方式について説明する図である。今、デジタル映像信号は、ビットごとに記憶回路Ａ１～Ａ３に記憶されている。Ｔｓ１は、第１ビットデータによる表示期間、Ｔｓ２は、第２ビットデータによる表示期間、Ｔｓ３は、第３ビットデータによる表示期間であり、各表示期間の長さは、Ｔｓ１：Ｔｓ２：Ｔｓ３＝４：２：１となっている。 【００６７】ここでは３ビットであるから、輝度は０～７までの８段階が得られる。Ｔｓ１～Ｔｓ３のいずれの期間においても表示が行われない場合には輝度０、全ての期間を用いて表示を行えば輝度７を得る。例えば、輝度５を表示したい場合には、Ｔｓ１とＴｓ３において画素をＯＮの状態とし、表示させればよい。 【００６８】具体的に図を用いて説明する。Ｔｓ１においては、読み出し用ゲート信号線１０５にパルスが入力されて、読み出し用ＴＦＴ１１１が導通し、記憶回路選択部１１５が記憶回路Ａ１を選択し、記憶回路Ａ１に記憶されたデジタル映像信号にしたがってＥＬ素子を点灯させる。続いて、Ｔｓ２においては、読み出し用ゲート信号線１０６にパルスが入力されて、読み出し用ＴＦＴ１１２が導通し、記憶回路選択部１１７が記憶回路Ａ２を選択し、記憶回路Ａ２に記憶されたデジタル映像信号にしたがってＥＬ素子を点灯させる。最後に、Ｔｓ３においては、読み出し用ゲート信号線１０７にパルスが入力されて、読み出し用ＴＦＴ１１３が導通し、記憶回路選択部１１９が記憶回路Ａ３を選択し、記憶回路Ａ３に記憶されたデジタル映像信号によってＥＬ素子を点灯させる。 【００６９】以上のようにして、１フレーム期間分の表示が行われる。一方、駆動回路側では、同時に次のフレーム期間のデジタル映像信号の処理が行われている。第２のラッチ回路へのデジタル映像信号の転送までは前述と同様の手順である。続く記憶回路への書き込み期間においては、前のフレーム期間でデジタル映像信号を記憶した記憶回路とは異なる記憶回路を用いる。 【００７０】期間Iでは、書き込み用ゲート信号線１０２にパルスが入力されて、書き込み用ＴＦＴ１０８が導通し、記憶回路選択部１１４が記憶回路Ｂ１を選択し、記憶回路Ｂ１にデジタル映像信号が書き込まれる。続いて、期間IIでは、書き込み用ゲート信号線１０３にパルスが入力されて、書き込み用ＴＦＴ１０９が導通し、記憶回路選択部１１６が記憶回路Ｂ２を選択し、記憶回路Ｂ２にデジタル映像信号が書き込まれる。最後に、期間IIIでは、書き込み用ゲート信号線１０４にパルスが入力されて、書き込み用ＴＦＴ１１０が導通し、記憶回路選択部１１８が記憶回路Ｂ３を選択し、記憶回路Ｂ３にデジタル映像信号が書き込まれる。 【００７１】続いて、フレーム期間γに入り、記憶回路Ｂ１～Ｂ３に記憶されたデジタル映像信号に従って２フレーム目の表示が行われる。同時に、次のフレーム期間のデジタル映像信号の処理が開始される。このデジタル映像信号は、１フレーム目の表示が終了した記憶回路Ａ１～Ａ３に再び記憶される。 【００７２】その後、記憶回路Ａ１～Ａ３に記憶されたデジタル映像信号の表示がフレーム期間δで行われ、同時に次のフレーム期間のデジタル映像信号の処理が開始される。このデジタル映像信号は、２フレーム目の表示が終了した記憶回路Ｂ１～Ｂ３に再び記憶される。 【００７３】以上の動作を繰り返して、映像の表示が継続的に行われる。ここで、静止画を表示する場合には、最初の動作で記憶回路Ａ１～Ａ３にいったんデジタル映像信号が記憶されてからは、各フレーム期間で記憶回路Ａ１～Ａ３に記憶されたデジタル映像信号を反復して読み出せば良い。したがってこの静止画が表示されている期間中は、ソース信号線駆動回路の駆動を停止させることが出来る。」 ｄ 【０１４５】～【０１４８】 「【０１４５】次に、ＥＬ層５０６６および陰極（透明電極）５０６７を、真空蒸着法を用いて大気解放しないで連続形成する。なお、ＥＬ層５０６６の膜厚は８０～２００[nm]（典型的には１００～１２０[nm]）、陰極５０６７は、ＩＴＯ膜にて形成した。 【０１４６】この工程では、赤色に対応する画素、緑色に対応する画素および青色に対応する画素に対して順次、ＥＬ層および陰極を形成する。但し、ＥＬ層は溶液に対する耐性に乏しいためフォトリソグラフィ技術を用いずに各色個別に形成しなくてはならない。そこでメタルマスクを用いて所望の画素以外を隠し、必要箇所だけ選択的にＥＬ層および陰極を形成するのが好ましい。 【０１４７】即ち、まず赤色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて赤色発光のＥＬ層を選択的に形成する。次いで、緑色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて緑色発光のＥＬ層を選択的に形成する。次いで、同様に青色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて青色発光のＥＬ層を選択的に形成する。なお、ここでは全て異なるマスクを用いるように記載しているが、同じマスクを使いまわしても構わない。 【０１４８】ここではＲＧＢに対応した３種類のＥＬ素子を形成する方式を用いたが、白色発光のＥＬ素子とカラーフィルタを組み合わせた方式、青色または青緑発光のＥＬ素子と蛍光体（蛍光性の色変換層：ＣＣＭ）とを組み合わせた方式、陰極（対向電極）に透明電極を利用してＲＧＢに対応したＥＬ素子を重ねる方式などを用いても良い。」 (イ) 引用発明の認定 ａ 前記(ア)ｄにおいて摘記した【０１４５】～【０１４８】の記載から、引用文献１に記載された「アクティブマトリクス型発光装置」が、ＲＧＢのサブ画素を有していることが読み取れる。 そして、通常、サブ画素は一つの行に並んで配置されることは、当業者にとっての技術常識である。 よって、これらを踏まえると、引用文献１に記載された「アクティブマトリクス型発光装置」は、一つの行にＲＧＢのサブ画素が含まれていることが読み取れる。 ｂ 前記(ア)の記載事項及び前記ａの認定事項を総合すると、引用文献１には、次の発明（以下「引用発明」という。）が記載されていると認められる。 ＜引用発明＞ 「映像ソースとしてデジタル映像信号を用い、画素部に有機エレクトロルミネッセンス（ＥＬ）素子を用いたアクティブマトリクス型発光装置であって、（【０００１】） 画素部の一つの行にＲＧＢのサブ画素が含まれており、（前記ａの認定事項） 画素２０５は、ＥＬ素子（ＥＬ）１２３、保持容量（Ｃｓ）１２１、記憶回路（Ａ１～Ａ３およびＢ１～Ｂ３）、書き込み用ＴＦＴ１０８～１１０、読み出し用ＴＦＴ１１１～１１３、ＥＬ駆動用ＴＦＴ１２２を有しており、（【００５５】） ソース信号線駆動回路は、シフトレジスタ回路２０１、第１のラッチ回路２０２、第２のラッチ回路２０３及びビット信号選択スイッチ２０４を有しており、（【００５４】） シフトレジスタ回路２０１にクロック信号（Ｓ－ＣＬＫ、Ｓ－ＣＬＫｂ）およびスタートパルス（Ｓ－ＳＰ）が入力され、順次サンプリングパルスが出力され、サンプリングパルスは第１のラッチ回路２０２（ＬＡＴ１）に入力され、同じく第１のラッチ回路２０２に入力されたデジタル映像信号（Ｄｉｇｉｔａｌ Ｄａｔａ）をそれぞれ保持していき、第１のラッチ回路２０２で保持されているデジタル映像信号は、ラッチ信号（Ｌａｔｃｈ Ｐｕｌｓｅ）の入力に従い、一斉に第２のラッチ回路２０３（ＬＡＴ２）へと転送され、（【００５９】） 第２のラッチ回路に保持されているデジタル映像信号をソース信号線に出力し、第２のラッチ回路２０３に転送されたデジタル映像信号は、画素内に配置された記憶回路に書き込まれ、（【００６１】）、 最終段における記憶回路への書き込みが終了すると、１フレーム目の表示が行われ、デジタル映像信号は、ビットごとに記憶回路Ａ１～Ａ３に記憶され、Ｔｓ１は、第１ビットデータによる表示期間、Ｔｓ２は、第２ビットデータによる表示期間、Ｔｓ３は、第３ビットデータによる表示期間であり、各表示期間の長さは、Ｔｓ１：Ｔｓ２：Ｔｓ３＝４：２：１となっており、（【００６６】） Ｔｓ１においては、読み出し用ＴＦＴ１１１が導通し、記憶回路Ａ１に記憶されたデジタル映像信号にしたがってＥＬ素子を点灯させ、Ｔｓ２においては、読み出し用ＴＦＴ１１２が導通し、記憶回路Ａ２に記憶されたデジタル映像信号にしたがってＥＬ素子を点灯させ、Ｔｓ３においては、読み出し用ＴＦＴ１１３が導通し、記憶回路Ａ３に記憶されたデジタル映像信号によってＥＬ素子を点灯させる、（【００６８】） アクティブマトリクス型発光装置。」 イ 引用文献６～８に記載された事項と周知技術の認定 (ア) 引用文献６に記載された事項 当審において新たに引用する、本願の優先日前に発行された特開２００７－２８６５７２号公報（以下「引用文献６」という。）には、以下の事項が記載されている。 「【技術分野】 【０００１】 本発明は、画素とこれを利用した有機電界発光表示装置及びその駆動方法に関し、特に、データ駆動部の出力線数を減少させると同時に十分な駆動時間を確保できるようにした画素とこれを利用した有機電界発光表示装置及びその駆動方法に関する。」 「【００５５】 図7は、本発明の第2実施例による有機電界発光表示装置の駆動方法を示す波形図である。 図7を参照すれば、本発明の第2実施例による有機電界発光表示装置の駆動方法において、走査駆動部110はそれぞれの水平期間1Hの間走査信号を順次供給する。そして、走査駆動部110は2個の走査信号と重畳されるように発光制御信号を供給する。 【００５６】 デマルチプレクサ制御部170は、それぞれの水平期間1Hの間走査信号と重畳されるように第1制御信号CS1、第2制御信号CS2及び第3制御信号CS3を供給する。ここで、第1制御信号CS1、第2制御信号CS2及び第3制御信号CS3は互いに重畳されないように順次供給される。 【００５７】 データ駆動部120は、走査信号が供給される期間の間i個のデータ信号R、G、Bをそれぞれの出力線Oに順次供給する。ここで、データ駆動部120はデータ信号R、G、Bの間にリセット電圧Vrを供給する。 【００５８】 これを詳しく説明すれば、データ駆動部120は制御信号CS1、CS2、CS3が供給される時制御信号CS1、CS2、CS3と重畳されるようにデータ信号R、G、Bを供給する。例えば、データ駆動部120は第1制御信号CS1と重畳されるように赤色データ信号Rを供給して、第2制御信号CS2と重畳されるように緑色データ信号Gを供給する。そして、データ駆動部120は第3制御信号CS3と重畳されるように青色データ信号Bを供給する。」 「【００６４】 一方、第n-1走査線Sn-1で走査信号が供給される期間の間第1制御信号CS1ないし第3制御信号CS3が順次供給される。すると、第1スイッチング素子T1ないし第3スイッチング素子T3が順次ターンオンされながらデータ線D1ないしD3にデータ信号が供給される。この場合、第n走査線Snに走査信号が供給されないため、つまり、第2トランジスタM2がターンオフされるから第n走査線Snに接続された画素140R、140G、140Bにはデータ信号が供給されない。 【００６５】 以後、次の水平期間の間第n走査線Snで走査信号が供給される。第n走査線Snで走査信号が供給されれば画素140R、140G、140Bそれぞれに含まれた第2トランジスタM2及び第3トランジスタM3がターンオンされる。そして、第n走査線Snに走査信号が供給される期間の間第1制御信号CS1ないし第3制御信号CS3によって第1スイッチング素子T1、第2スイッチング素子T2及び第3スイッチング素子T3が順次ターンオンされる。 【００６６】 第1スイッチング素子T1がターンオンされれば第1出力線O1に供給される赤色データ信号Rが第1データ線D1に供給される。第1データ線D1に供給される赤色データ信号Rは赤色画素140Rの第2トランジスタM2を経由して画素140Rに供給される。この場合、赤色画素140Rの第1トランジスタM1のゲート電極が初期化電源Vintによって初期化されたので、赤色画素140Rの第1トランジスタM1がターンオンされる。赤色画素140Rの第1トランジスタM1がターンオンされれば赤色データ信号Rが赤色画素140Rの第1トランジスタM1及び第3トランジスタM3を経由してストレージキャパシタCstの一側端子に供給される。この時、ストレージキャパシタCstにはデータ信号及び第1トランジスタM1の閾値電圧に対応する電圧が充電される。」 「【図６】 ［図：0001405399000004.jpg］ 」 「【図７】 ［図：0001405399000005.jpg］ 」 (イ) 引用文献７に記載された事項 当審において新たに引用する、本願の優先日前に発行された特開２００４－１７０７６６号公報（以下「引用文献７」という。）には、以下の事項が記載されている。 「【０００６】 そこで、１本の信号線を、Ｒ、Ｇ、Ｂ用（１画素を構成する第１～第３の色成分用）の画素電極に接続可能なＲ、Ｇ、Ｂ用信号線のいずれかに接続するデマルチプレクサを設ける表示パネルが考えられる。この場合、ＬＴＰＳの電荷の移動度が大きいことを利用して、信号線上に、Ｒ、Ｇ、Ｂ用の表示データが、時分割されて伝送される。そして、当該画素の選択期間に、各色成分用の表示データが、デマルチプレクサにより順次Ｒ、Ｇ、Ｂ用信号線に切り替えて出力され、各色成分ごとに設けられた画素電極に書き込まれる。このような構成によれば、ドライバから信号線に表示データを出力するための端子の数を削減することができる。そのため、端子間のピッチに制限されることなく、画素の微細化による信号線数の増加にも対応することができる。」 「【００４２】 信号線ＳＬ１～ＳＬＮは、ソースドライバ４０により駆動される。ソースドライバ４０は、各色成分用の画素に、階調データに対応した電圧を出力する。この際、ソースドライバ４０は、画素ごとに時分割され各色成分の階調データに対応した電圧を、各画素に対応した信号線に出力する。またソースドライバ４０は、時分割のタイミングに合わせて、各色成分の階調データに対応した電圧を各色成分用信号に選択出力するためのデマルチプレクス制御信号を生成し、表示パネル１０に対して出力する。 【００４３】 デマルチプレクサＤＭＵＸｎの出力側には、第１～第３の色成分用信号線（Ｒｎ、Ｇｎ、Ｂｎ）が接続される。また、入力側には、信号線ＳＬｎが接続される。デマルチプレクサＤＭＵＸｎは、デマルチプレクス制御信号に応じて、信号線ＳＬｎと、第１～第３の色成分用信号線（Ｒｎ、Ｇｎ、Ｂｎ）のいずれかとを、電気的に接続する。デマルチプレクサＤＭＵＸ１～ＤＭＵＸＮには、それぞれ共通にデマルチプレクス制御信号が入力される。」 「【図１】 ［図：0001405399000006.jpg］ 」 「【００５４】 デマルチプレクサＤＭＵＸｎは、第１～第３（ｉ＝３）のデマルチプレクス用スイッチ素子ＤＳＷ１～ＤＳＷ３を含む。第１のデマルチプレクス用スイッチ素子ＤＳＷ１は、第１のデマルチプレクス制御信号Ｒｓｅｌによりオン・オフ制御される。第２のデマルチプレクス用スイッチ素子ＤＳＷ２は、第２のデマルチプレクス制御信号Ｇｓｅｌによりオン・オフ制御される。第３のデマルチプレクス用スイッチ素子ＤＳＷ３は、第３のデマルチプレクス制御信号Ｂｓｅｌによりオン・オフ制御される。第１～第３のデマルチプレクス制御信号（Ｒｓｅｌ、Ｇｓｅｌ、Ｂｓｅｌ）は周期的に順次アクティブとなるため、デマルチプレクサＤＭＵＸｎは、周期的に、信号線ＳＬｎと第１～第３の色成分用信号線（Ｒｎ、Ｇｎ、Ｂｎ）とを順次電気的に接続する。 【００５５】 選択信号生成回路２０ｍは、第１～第３のデマルチプレクス制御信号（Ｒｓｅｌ、Ｇｓｅｌ、Ｂｓｅｌ）に基づいて、第１～第３の選択信号を生成する。第１の選択信号は、第１の走査線ＧＲｍに出力される。第２の選択信号は、第２の走査線ＧＧｍに出力される。第３の選択信号は、第３の走査線ＧＢｍに出力される。なお、選択信号生成回路２０ｍにおいて、第１～第３のデマルチプレクス制御信号（Ｒｓｅｌ、Ｇｓｅｌ、Ｂｓｅｌ）と、走査線ＧＬｍを介して入力されるゲート信号とに基づいて、第１～第３の選択信号を生成するようにしてもよい。この場合、第１～第３の色成分により構成される１画素の選択期間に対応して第１～第３の選択信号を生成することができるので、変化が最小限の信号を生成して消費電力を削減することができる。 【００５６】 このような構成の表示パネル１０において、時分割された第１～第３の色成分用の階調データに対応した電圧が、信号線ＳＬｎに出力される。デマルチプレクサＤＭＵＸｎでは、時分割タイミングに合せて生成された第１～第３のデマルチプレクス制御信号（Ｒｓｅｌ、Ｇｓｅｌ、Ｂｓｅｌ）により、各色成分の階調データに対応した電圧が、第１～第３の色成分用信号線（Ｒｎ、Ｇｎ、Ｂｎ）に印加される。このとき、第１～第３の走査線（ＧＲｍ、ＧＧｍ、ＧＢｍ）により選択された第１～第３の色成分用画素（ＰＲｍｎ、ＰＧｍｎ、ＰＢｍｎ）のいずれかにおいて、色成分用信号線と画素電極とが電気的に接続される。」 「【図２】 ［図：0001405399000007.jpg］ 」 (ウ) 引用文献８に記載された事項 当審において新たに引用する、本願の優先日前に発行された特開昭６１－２２３７９１号公報（以下「引用文献８」という。）には、以下の事項が記載されている。 （２頁左下欄１７行～右下欄７行） 「（問題を解決するための手段） 本発明は、映像表示領域に配設された薄膜トランジスタのソース配線に映像信号を印加するソース配線を数本１組にして接続するものである。」 （作用） 映像表示領域に配設した薄膜トランジスタのゲート配線に印加する信号と、ソース配線に直列に接続した薄膜トランジスタの信号切換用ゲート配線に印加する信号とを制御することにより、映像表示領域に配設したどの薄膜トランジスタに映像信号を印加するかを選択できる。」 （３頁右上欄６行～４頁左上欄１行） 「このように構成された本実施例の動作を、各配線に印加する駆動パルス及び信号電圧を示した第２図を参照しながら、説明する。 先ず、時間ｔ１では、パルス信号φＧ１がゲート配線７の７１を介して各薄膜トランジスタ６のゲートに印加されると同時に、パルス信号φＡが信号切換用ゲート配線１３の１３ａを介して薄膜トランジスタｌｌａのゲートに印加されるので、映像信号入力配線１２を介して各薄膜トランジスタ１１のソースに印加されているパルス信号Ｖｓが、薄膜トランジスタｌｌａ及びソース配線８ａを介して薄膜トランジスタ６ａ１のソースに印加されて、薄膜トランジスタ６ａ１のドレイン電圧は所定の設定電圧となる。 又、時間ｔ２では、パルス信号φＧ１がゲート配線７の７１を介して各薄膜トランジスタ６のゲートに印加されている状態で、パルス信号φＢが信号切換用ゲート配線１３の１３ｂを介して薄膜トランジスタｌｌｂのゲートに印加されるので、映像信号入力配線１２を介して各薄膜トランジスタ１１のソースに印加されているパルス信号Ｖｓが、薄膜トランジスタｌｌｂ及びソース配線８ｂを介して薄膜トランジスタ６ｂ１のソースに印加されて、薄膜トランジスタ６ｂ１のドレイン電圧が所定の設定電圧となる。 更に、時間ｔ３では、パルス信号φＧ１がゲート配線７の７１を介して各薄膜トランジスタ６のゲートに印加されている状態で、パルス信号φＣが信号切換用ゲート配線１３の１３ｃを介して薄膜トランジスタｌｌｃのゲートに印加されるので、映像信号入力配線１２を介して各薄膜トランジスタ１１のソースに印加されているパルス信号Ｖｓが、薄膜トランジスタ１１ｃ及びソース配線８ｃを介して薄膜トランジスタ６ｃ１のソースに印加されて、薄膜トランジスタ６ｃ１のドレイン電圧が所定の設定電圧となり、第１の水平操作ラインの表示が終了する。 次に、時間ｔ４では、パルス信号φＧ２がゲート配線７の７２を介して各薄膜トランジスタ６のゲートに印加されるが、パルス信号φＡ、φＢ及びφＣが、前述の如く、信号切換用ゲート配線１３の１３ａ、１３ｂ及び１３ｃを介して薄膜トランジスタ１１ａ、１１ｂ及びｌｌｃのゲートに順次印加されるので、映像信号入力配線１２を介して各薄膜トランジスタ１１のソースに印加されているパルス信号Ｖｓが、時間ｔ４、ｔ５及びｔ６において、時間ｔ１、ｔ２及びｔ３と同様に、薄膜トランジスタ６ａ２、６ｂ２及び６ｃ２のソースに順次印加されて、薄膜トランジスタ６ａ２、６ｂ２及び６ｃ２のドレイン電圧が順次所定の設定電圧になり、第２の水平操作ラインの表示が終了する。 以下、前述の如き動作が順次繰り返して行なわれて、第ｎの水平操作ラインの薄膜トランジスタ６ａｎ、６ｂｎ及び６ｃｎのドレイン電圧が順次所定の設定電圧になれば、１画面分の走査が完了し、信号表示のため各画素が選択されて、画像表示が可能となる。」 （４頁左上欄１４～１８行） 「尚、実施例において、表示手段に液晶を用いた例で説明したが、本発明における表示手段は何も液晶に限定されるものではなく、ＥＬを用いた表示手段にも使用でき、又、ＰＬＺＴを用いた光シャッタにも使用することができる。」 （４頁右上欄３～１３行） 「（発明の効果） 以上説明したように、本発明によれば、アクティブマトリックス基板を用いた液晶表示装置或いは他の材料を用いた表示装置において、解像度を向上させるために画素数が増加しても、複雑なシフトレジスタを形成する必要がなくなるので、フレキシブルプリント基板による実装が容易できるようになると共に、外部回路との接続本数が１／３以下になって、配線ピッチが従来の３～６倍以上になるので、大幅な歩留りの向上と、製造原価の低減を図ることができる効果がある。」 「 ［図：0001405399000008.jpg］ 」 「 ［図：0001405399000009.jpg］ 」 (エ) 周知技術の認定 ａ(ａ) 引用文献６には、デマルチプレクサ制御部170が、互いに重畳されないように、第1制御信号CS1、第2制御信号CS2及び第3制御信号CS3を順次供給すること（【００５６】）、第1制御信号CS1～第3制御信号CS3によって第1スイッチング素子T1、第2スイッチング素子T2及び第3スイッチング素子T3が順次ターンオンされること（【００６５】）、第1スイッチング素子T1がターンオンされれば第1出力線O1に供給される赤色データ信号Rが第1データ線D1に供給され、第1データ線D1に供給される赤色データ信号Rは赤色画素140Rの第2トランジスタM2を経由して画素140Rに供給されること（【００６６】）が記載されている。 (ｂ) そして、当該記載、【図６】及び【図７】から、赤色データ信号の赤色画素への供給、緑色データ信号の緑色画素への供給、青色データ信号の青色画素への供給は、デマルチプレクサ制御部170からの互いに重畳されない第1制御信号CS1、第2制御信号CS2及び第3制御信号CS3により、順次行われていることが読み取れる。 ｂ(ａ) 引用文献７には、第１～第３のデマルチプレクス制御信号（Ｒｓｅｌ、Ｇｓｅｌ、Ｂｓｅｌ）は周期的に順次アクティブとなること（【００５４】）、第１～第３のデマルチプレクス制御信号（Ｒｓｅｌ、Ｇｓｅｌ、Ｂｓｅｌ）により、各色成分の階調データに対応した電圧が、第１～第３の色成分用信号線（Ｒｎ、Ｇｎ、Ｂｎ）に印加され、選択された第１～第３の色成分用画素（ＰＲｍｎ、ＰＧｍｎ、ＰＢｍｎ）のいずれかにおいて、色成分用信号線と画素電極とが電気的に接続されること（【００５６】）が記載されている。 (ｂ) そして、当該記載及び【図２】から、各色成分の階調データに対応した電圧の色成分用画素（ＰＲｍｎ、ＰＧｍｎ、ＰＢｍｎ）への供給が、周期的に順次アクティブとなるデマルチプレクス制御信号（Ｒｓｅｌ、Ｇｓｅｌ、Ｂｓｅｌ）により行われることが読み取れる。 ｃ(ａ) 引用文献８の３頁右上欄６行～４頁左上欄１行、第２図の記載から、パルス信号φＡ、φＢ及びφＣが、薄膜トランジスタ１１ａ、１１ｂ及びｌｌｃのゲートに順次印加され、映像信号入力配線１２を介して、薄膜トランジスタ６ａｎ、６ｂｎ及び６ｃｎのドレイン電圧が順次所定の設定電圧になることが読み取れる。 (ｂ) そして、薄膜トランジスタ６ａｎ、６ｂｎ及び６ｃｎのドレイン電圧が、各画素に供給される電圧であることは明らかである。 ｄ 前記ａ～ｃを踏まえると、引用文献６～８の前記摘記箇所の記載に例示されるように、次に示す事項は周知技術であると認める。 ＜周知技術＞ 「一本の信号線を複数の各画素のいずれかに接続するデマルチプレクサを設け、前記各画素へのデータ電圧の供給を、前記デマルチプレクサへの制御信号により、順次に行わせること。」 (３) 対比 ア 対比分析 本件補正発明と引用発明を対比する。 (ア)ａ 引用発明の「アクティブマトリクス型発光装置」は、画素部が有機エレクトロルミネッセンス（ＥＬ）素子であり、また映像ソースとしてデジタル映像信号を用いており、映像を表示するものと認められるから、本件補正発明の「電子ディスプレイ」に相当する。 ｂ よって、本件補正発明と引用発明は、「電子ディスプレイ」の発明である点で一致する。 (イ)ａ 本願明細書の【０１８３】には、「アクティブエリア７０４は、電子ディスプレイの全ての発光構成要素と、発光構成要素へのデータ送信をサポートするための通信可能な結合と、を含む。」と記載されており、当該記載を踏まえると、引用発明の「画素部」は、本件補正発明の「アクティブエリア」に相当する。 ｂ 引用発明においては、画素部の一つの行にＲＧＢのサブ画素が含まれているところ、この「Ｒのサブ画素」及び「Ｇのサブ画素」は、本件補正発明の「第１のサブ画素」及び「第２のサブ画素」に相当する。 ｃ また、引用発明の「Ｒのサブ画素」が、フレーム単位で供給されるデジタル映像信号に応じて赤色の成分の画像を表示することは、本件補正発明の「前記第１のサブ画素は、第１の画像フレームを提示する第１の画像データに応答して光を放出するように構成されている」ことに相当する。 ｄ よって、本件補正発明と引用発明は、「画素の行を含むアクティブエリアであって、前記画素の行は第１のサブ画素及び第２のサブ画素を含み、前記第１のサブ画素は、第１の画像フレームを提示する第１の画像データに応答して光を放出するように構成されている、アクティブエリア」を備える点で一致する。 (ウ)ａ 引用発明において、クロック信号（Ｓ－ＣＬＫ、Ｓ－ＣＬＫｂ）、スタートパルス（Ｓ－ＳＰ）、デジタル映像信号（ＤｉｇｉｔａｌＤａｔａ）及びラッチ信号（ＬａｔｃｈＰｕｌｓｅ）が入力される「ソース信号線駆動回路」は、デジタル映像信号を、ソース信号線に出力し、画素内に配置された記憶回路に書き込むことによって、アクティブマトリクス型発光装置の表示制御を行うものであるから、本件補正発明の「コントローラ」に相当する。 ｂ そして、デジタル映像信号が書き込まれる画素には、本件補正発明の「第１のサブ画素」及び「第２のサブ画素」に相当する引用発明の「Ｒのサブ画素」及び「Ｇのサブ画素」が含まれるところ、この「Ｒのサブ画素」に映像信号を書き込む時間は、本件補正発明の「第１の時間」に相当し、「Ｇのサブ画素」に映像信号を書き込む時間は、本件補正発明の「第２の時間」に相当する。 ｃ よって、本件補正発明と引用発明は、「第１の時間に前記第１の画像データを前記第１のサブ画素に送信するように構成されており、第２の時間に第２の画像データを前記第２のサブ画素に送信するように構成されたコントローラ 」を備える点で一致する。 (エ)ａ 引用発明の「画素２０５」は、ＲＧＢのサブ画素を総称したものであるから、「画素２０５」の構成が「Ｒのサブ画素」の構成であることは明らかである。 ｂ そして、引用発明の「ＥＬ駆動用ＴＦＴ１２２」及び「保持容量（Ｃｓ）１２１」は、保持容量（Ｃｓ）が保持している電圧に応じた電流を供給するものであるから、本件補正発明の「電流を発生させるように構成された第１の電流源」に相当する。 ｃ 引用発明の「ＥＬ素子（ＥＬ）１２３」は、本件補正発明の「電流に応答して前記光を放出するように構成された第１の有機発光ダイオード」に相当する。 ｄ 引用発明の「記憶回路（Ａ１～Ａ３及びＢ１～Ｂ３）」は、「ソース信号線駆動回路」からのデジタル映像信号が書き込まれるものであるから、本件補正発明の「前記コントローラから受信した前記第１の画像データをデジタル記憶するように構成された第１のメモリ」に相当する。 ｅ 引用発明の「読み出し用ＴＦＴ１１１～１１３」は、記憶回路に記憶されたデジタル映像信号にしたがってＥＬ素子を点灯させるものであるから、本件補正発明の「前記第１のメモリに記憶された前記第１の画像データを使用して生成された制御信号を受信するように構成された第１の駆動回路であって、前記第１の有機発光ダイオードに、前記制御信号に応答して前記電流を前記第１の有機発光ダイオードに送信することによって、前記光を放出させるように構成されている、第１の駆動回路」に相当する。 ｆ よって、本件補正発明と引用発明は、「前記第１のサブ画素は、電流を発生させるように構成された第１の電流源と、前記電流に応答して前記光を放出するように構成された第１の有機発光ダイオードと、前記コントローラから受信した前記第１の画像データをデジタル記憶するように構成された第１のメモリと、前記第１のメモリに記憶された前記第１の画像データを使用して生成された制御信号を受信するように構成された第１の駆動回路であって、前記第１の有機発光ダイオードに、前記制御信号に応答して前記電流を前記第１の有機発光ダイオードに送信することによって、前記光を放出させるように構成されている、第１の駆動回路と、を含［む］」点で一致する。 (オ)ａ 前記(エ)ａと同様に、引用発明の「画素２０５」の構成が「Ｇのサブ画素」の構成であることも明らかであるから、前記(エ)ｂ～ｆで検討した事項は、本件補正発明の「第２のサブ画素」に相当する「Ｇのサブ画素」においても成り立つものである。 ｂ よって、本件補正発明と引用発明は、「前記第２のサブ画素は、電流を発生させるように構成された第２の電流源と、前記電流に応答して前記光を放出するように構成された第２の有機発光ダイオードと、前記コントローラから受信した前記第２の画像データをデジタル記憶するように構成された第２のメモリと、前記第２のメモリに記憶された前記第２の画像データを使用して生成された制御信号を受信するように構成された第２の駆動回路であって、前記第２の有機発光ダイオードに、前記制御信号に応答して前記電流を前記第２の有機発光ダイオードに送信することによって、前記光を放出させるように構成されている、第２の駆動回路と、を含［む］」点で一致する。 イ 一致点及び相違点 前記アの対比分析の検討結果を総合すると、本件補正発明と引用発明の一致点及び相違点は、それぞれ次に示すとおりである。 (ア) 一致点 電子ディスプレイであって、 画素の行を含むアクティブエリアであって、前記画素の行は第１のサブ画素及び第２のサブ画素を含み、前記第１のサブ画素は、第１の画像フレームを提示する第１の画像データに応答して光を放出するように構成されている、アクティブエリアと、 第１の時間に前記第１の画像データを前記第１のサブ画素に送信するように構成されており、第２の時間に第２の画像データを前記第２のサブ画素に送信するように構成されたコントローラと、を備え、 前記第１のサブ画素は、 電流を発生させるように構成された第１の電流源と、 前記電流に応答して前記光を放出するように構成された第１の有機発光ダイオードと、 前記コントローラから受信した前記第１の画像データをデジタル記憶するように構成された第１のメモリと、 前記第１のメモリに記憶された前記第１の画像データを使用して生成された制御信号を受信するように構成された第１の駆動回路であって、前記第１の有機発光ダイオードに、前記制御信号に応答して前記電流を前記第１の有機発光ダイオードに送信することによって、前記光を放出させるように構成されている、第１の駆動回路と、を含み、 前記第２のサブ画素は、 電流を発生させるように構成された第２の電流源と、 前記電流に応答して前記光を放出するように構成された第２の有機発光ダイオードと、 前記コントローラから受信した前記第２の画像データをデジタル記憶するように構成された第２のメモリと、 前記第２のメモリに記憶された前記第２の画像データを使用して生成された制御信号を受信するように構成された第２の駆動回路であって、前記第２の有機発光ダイオードに、前記制御信号に応答して前記電流を前記第２の有機発光ダイオードに送信することによって、前記光を放出させるように構成されている、第２の駆動回路と、を含む、 電子ディスプレイ、である点。 (イ) 相違点 本件補正発明においては、「前記第１の画像データの前記第１のサブ画素への送信又は前記第２の画像データの前記第２のサブ画素への送信は、多重化制御信号により調停される」構成を備えているのに対して、 引用発明においては、そのような構成を備えていない点。 (４) 当審の判断 ア 相違点について 前記相違点について検討する。 (ア)ａ 前記(２)イ(エ)において周知技術として認定したとおり、「一本の信号線を複数の各画素のいずれかに接続するデマルチプレクサを設け、前記各画素へのデータ電圧の供給を、前記デマルチプレクサへの制御信号により、順次に行わせること」は、本願優先日前に周知の技術である。 ｂ したがって、引用発明において前記周知技術を適用して、一本のソース信号線をＲＧＢのサブ画素のいずれかに接続するデマルチプレクサを設け、前記ＲＧＢのサブ画素へのデータ電圧の供給を、前記デマルチプレクサへの制御信号により、順次に行わせることは、当業者が容易に想到し得たことである。 ｃ この場合、前記「デマルチプレクサへの制御信号」は、本願補正発明の「多重化制御信号」に相当し、「Ｒのサブ画素」へのデータ電圧の供給と、「Ｇのサブ画素」へのデータ電圧の供給を、デマルチプレクサへの制御信号により順次に行わせることは、本件補正発明の「前記第１の画像データの前記第１のサブ画素への送信又は前記第２の画像データの前記第２のサブ画素への送信は、多重化制御信号により調停される」ことに相当する。 ｄ よって、引用発明において、前記相違点に係る本件補正発明の構成を備えるようにすることは、当業者が容易に想到し得たことである。 (イ) そして、本件補正発明の奏する作用効果としては、引用発明及び周知技術から予測されるものを超え、かつ、格別顕著な効果を認めることはできない。 (ウ) したがって、本件補正発明は、引用発明及び周知技術に基づいて、当業者が容易に発明をすることができたものである。 イ 請求人の主張について (ア) 請求人の主張 請求人は、審判請求の理由において、概略次の主張をしている。 本件補正発明は次の発明特定事項ａを有することを特徴の一つとしているが、引用文献１～４には、当該発明特定事項ａの開示、示唆がないから、たとえ当業者が各引用文献をどのように参照し、またどのように組み合わせたとしても当該発明特定事項ａに容易に想到し得ない。 ＜発明特定事項ａ＞ 前記第１の画像データの前記第１のサブ画素への送信又は前記第２の画像データの前記第２のサブ画素への送信は、多重化制御信号により調停される。 (イ) 請求人の主張についての検討 前記(４)ア及び前記(２)イ(エ)で示したとおり、前記発明特定事項ａは、本願優先日前に周知であり、引用発明に当該周知技術を適用することは、当業者が容易に想到し得たことである。 よって、請求人の主張は、前記アの結論を左右するものではない。 ウ 上申書における補正案について (ア) 補正案の内容 請求人は、令和５年１月１７日に提出された上申書において、主として、本件補正発明の構成である「電流を発生させるように構成された第１の電流源」を、「共通電圧、第１の基準電圧、及び第２の基準電圧に基づいて、第１の電流を発生させるように構成された第１の電流源」に補正を行う用意があることを主張している。 (イ) 補正案についての検討 引用文献１の【００６４】には、「本発明の発光装置においては、３ビットのデジタル階調を、時間階調方式により表現する。時間階調方式とは、画素に印加する電圧によって輝度の制御を行う通常の方式と異なり、画素には２種類の電圧のみを印加してＯＮ、ＯＦＦの２状態を用い、点灯時間の差を利用して階調を得る方式である。」と記載されており、この画素に印加する２種類の電圧のうち、ＯＮの状態のときの電圧が、前記補正案の「第２の基準電圧」に相当する。 また、引用文献１の【図１】に示された、「電流供給線１２０の電圧」及び「ＥＬ素子１２３の、ＥＬ駆動用ＴＦＴ１２２側とは反対側の端子の電圧」が、それぞれ前記補正案の「共通電圧」及び「第１の基準電圧」に相当する。 よって、前記補正案のとおりに補正を行ったとしても、補正案に係る発明と引用発明との間には新たな相違点を生ずるものではないから、補正案に係る発明が引用発明に基づいて容易に想到し得たものであることには変わりなく、補正案は受け入れることができない。 (５) 独立特許要件についてのまとめ 以上検討のとおり、本件補正発明は、引用発明及び周知技術に基づいて当業者が容易に発明をすることができたものであるから、特許法２９条２項の規定により、特許出願の際独立して特許を受けることができない。 ４ 本件補正の適否についてのまとめ 前記３において検討したとおり、本件補正発明は、特許出願の際独立して特許を受けることができないものであるから、本件補正は、特許法１７条の２第６項で準用する同法１２６条７項の規定に違反するものであり、同法１５９条１項で読み替えて準用する同法５３条１項の規定により却下されるべきものである。 よって、前記補正の却下の決定の結論のとおり決定する。 第３ 本願発明について １ 請求項１及び請求項５の記載並びに本願発明の認定 (１) 請求項１及び請求項５の記載 本件補正は、前記第２に示したとおり却下したので、令和４年２月２日にされた手続補正により、特許請求の範囲の請求項１及び５の記載は、次のア及びイに示すとおりのものとなっている。 ア 請求項１ 「電子ディスプレイであって、 画素の行を含むアクティブエリアであって、前記画素の行は第１のサブ画素及び第２のサブ画素を含み、前記第１のサブ画素は、第１の画像フレームを提示する第１の画像データに応答して光を放出するように構成されている、アクティブエリアと、 第１の時間に前記第１の画像データを前記第１のサブ画素に送信するように構成されており、第２の時間に第２の画像データを前記第２のサブ画素に送信するように構成されたコントローラと、を備え、 前記第１のサブ画素は、 電流を発生させるように構成された電流源と、 前記電流に応答して前記光を放出するように構成された有機発光ダイオードと、 前記コントローラから受信した前記第１の画像データをデジタル記憶するように構成されたメモリと、 前記メモリに記憶された前記第１の画像データを使用して生成された制御信号を受信するように構成された駆動回路であって、前記有機発光ダイオードに、前記制御信号に応答して前記電流を前記有機発光ダイオードに送信することによって、前記光を放出させるように構成されている、駆動回路と、を含む、電子ディスプレイ。」 イ 請求項５ 「前記コントローラは、第１の時間に前記第１の画像フレームの第１の色チャネルに関連付けられた前記第１の画像データを前記第１のサブ画素に送信すること、及び、前記第１の時間とは異なる第２の時間に前記第１の画像フレームの第２の色チャネルに関連付けられた第２の画像データを前記第２のサブ画像に送信することによって、前記第１のサブ画素の前記メモリ及び前記第２のサブ画素のメモリをプログラムするように構成されている、請求項１に記載の電子ディスプレイ。」 (２) 第１の時間と第２の時間の関係について ア 本願の請求項１には、「第１の時間に前記第１の画像データを前記第１のサブ画素に送信するように構成されており、第２の時間に第２の画像データを前記第２のサブ画素に送信するように構成されたコントローラ」について記載されている。 イ そして、請求項１の記載を引用する請求項５には、「前記コントローラは、第１の時間に前記第１の画像フレームの第１の色チャネルに関連付けられた前記第１の画像データを前記第１のサブ画素に送信すること、及び、前記第１の時間とは異なる第２の時間に前記第１の画像フレームの第２の色チャネルに関連付けられた第２の画像データを前記第２のサブ画像に送信する」ことが記載されている。 ウ そうすると、請求項１の記載では「第１の時間」及び「第２の時間」の関係を特定していないところ、請求項１の記載を引用する請求項５の記載では、「第１の時間とは異なる第２の時間」と特定していることを踏まえると、請求項１に記載の「第１の時間」及び「第２の時間」は、同じ時間も含まれるものと解釈するのが相当であるといえる。 (３) 本願発明の認定 本願の請求項１に係る発明（以下「本願発明」という。）は、令和４年２月２日にされた手続補正により補正された特許請求の範囲の請求項１に記載された事項（前記第２の１(１)参照）により特定されるとおりのものであるところ、前記(１)の検討を踏まえると、本願発明における、「第１の時間」及び「第２の時間」は同じ時間であるものも含まれると認められる。 ２ 原査定の拒絶の理由の概要 原査定の拒絶の理由のうち、本願発明に対する理由２（新規性の欠如）、理由３（進歩性の欠如）の概要は、次のとおりである。 理由２（新規性の欠如） 本願発明は、本願の優先日前に発行された下記の引用文献１に記載された発明であるから、特許法２９条１項３号に該当し、特許を受けることができない。 理由３（進歩性の欠如） 本願発明は、本願の優先日前に発行された下記の引用文献１に記載された発明に基づいて、本願の優先日前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法２９条２項の規定により特許を受けることができない。 記 引用文献１．特開２００２－１２３２１８号公報 ３ 引用文献１に記載された事項及び引用発明の認定 引用文献１に記載された事項及び引用発明の認定は、前記第２の３(２)アにおいて示したとおりである。 ４ 対比・判断 本願発明と引用発明を対比すると、前記１(３)における検討と、前記第２の３(３)アの(ア)～(エ)の対比を踏まえると、両者は、全ての点において一致するから、本願発明は引用文献１に記載された発明である。また、本願発明は、引用発明に基づいて、当業者が容易に発明をすることができたものでもある。 第４ むすび 以上のとおり、本願発明は、引用文献１に記載された発明であり、特許法２９条１項３号に該当するものであるから、特許を受けることができない。 また、本願発明は、引用文献１に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法２９条２項の規定により特許を受けることができない。 したがって、他の請求項に係る発明について審理するまでもなく、本願は拒絶すべきものである。 よって、結論のとおり審決する。