2022-019392

特願２０２１－５４０１７２「低インダクタンスおよび高速スイッチングを有する、パワーデバイスを並列化するための高電力多層モジュール」拒絶査定不服審判事件〔令和 ２年 ７月１６日国際公開、ＷＯ２０２０／１４６２０４、令和 ４年 １月１９日国内公表、特表２０２２－５０８４７３〕について、次のとおり審決する。

結 論 本件審判の請求は、成り立たない。

理 由 第１ 手続の経緯 本願は、２０２０年（令和２年）１月３日（パリ条約による優先権主張 外国庁受理 ２０１９年（平成３１年）１月１０日 米国、 ２０１９年（平成３１年）２月４日 米国、２０１９年（令和１年）１０月１４日 米国、 ２０１９年（令和１年）１０月２１日 米国）に国際出願されたものであり、その手続の経緯は以下のとおりである。 令和３年 ９月 ７日 ：手続補正書の提出 令和４年 ２月 １日付け：拒絶理由通知書 令和４年 ５月 ２日 ：意見書、手続補正書の提出 令和４年 ７月２９日付け：拒絶査定（原査定） 令和４年１２月 １日 ：審判請求書、手続補正書の提出 令和４年１２月１５日 ：手続補正書（方式）の提出 第２ 原査定の拒絶の理由 原査定の拒絶の理由は、次のとおりである。 この出願の、令和４年５月２日提出の手続補正書による補正後の請求項１３、１４、１６～１８、２０～２６、２８、２９に係る発明は、その出願前に日本国内又は外国において、頒布された下記の刊行物１～３に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて、その出願前にその発明の属する技術の分野における通常の知識を有する者（以下「当業者」という。）が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。 ＜引用文献等一覧＞ １ 国際公開第２０１８／１３２６４９号 ２ 特表２０１８－５３１５７６号公報 ３ 国際公開第２０１４／００６８１４号（周知文献として提示） 第３ 本願発明 令和４年１２月１日提出の手続補正書により補正された本願の請求項２４に係る発明（補正前の請求項２６に係る発明であり、以下「本願発明」という。）は以下のとおりである。 「 【請求項２４】 パワーモジュールであって、 少なくとも１つのパワー基板と、 前記少なくとも１つのパワー基板上に配置されたハウジングと、 前記少なくとも１つのパワー基板に電気的に接続された第１の端子と、 第２の端子と、 前記少なくとも１つのパワー基板に電気的に接続された第３の端子と、 前記少なくとも１つのパワー基板に電気的に接続された複数のパワーデバイスと を備え、 前記パワーモジュールが、インダクタンスを低減させるように構築、配置および構成されており、 前記インダクタンスが、１２（ｎＨ）～２（ｎＨ）の範囲を含む前記パワーモジュールのクリティカルパワースイッチングループの全漂遊インダクタンス値を含む、 パワーモジュール。」 第４ 当審の判断 １ 引用文献１の記載 原査定で引用された国際公開第２０１８／１３２６４９号（以下「引用文献１」という。）には次の記載がある。（下線は引用箇所を示すために当審において付加した。） （１） 「HIGH POWER MULTILAYER MODULE HAVING LOW INDUCTANCE AND FAST SWITCHING FOR PARALLELING POWER DEVICES BACKGROUND OF THE DISCLOSURE 1. Field of the Disclosure [0001] This disclosure is directed to a high power multilayer module having low inductance and fast switching for paralleling power devices. Moreover, the disclosure is directed to a process of configuring a high power multilayer module having low inductance and fast switching for paralleling power devices. 2. Related Art [0002] As will be appreciated by those skilled in the art, power modules are known in various forms. Power modules provide a physical containment for power components, usually power semiconductor devices. These power semiconductors are typically soldered or sintered on a power electronic substrate. The power module typically carries the power semiconductors, provides electrical and thermal contact, and includes electrical insulation. [0003] Parasitic impedances in the power module, however, limit the practical implementation of these devices in current technologies. Specifically, the loop inductance during switching events can result in a voltage overshoot and ringing. This reduces stability, increases switching losses, creates Electromagnetic Interference (EMI), and stresses system components. Ultimately, these factors may limit the maximum switching frequency, which is desirable to reduce the size of external filters in a power conversion system. [0004] Accordingly, what is needed is a power module configured to address parasitic impedances, such as loop inductance, to increase stability, decrease switching losses, reduce EMI, and/or limit stresses on system components. SUMMARY OF THE DISCLOSURE [0005] According to an aspect of the disclosure a power module includes at least one power substrate, a housing arranged on the at least one power substrate, a first terminal electrically connected to the at least one power substrate, the first terminal comprising a contact surface located above the housing at a first elevation, a second terminal comprising a contact surface located above the housing at a second elevation different from the first elevation, a third terminal electrically connected to the at least one power substrate, and a plurality of power devices electrically connected to the at least one power substrate.」 （当審訳：「パワーデバイスを並列接続するための低インダクタンスおよび高速スイッチングを有するハイパワー多層モジュール 開示の背景 １． 開示の分野 ［０００１］ 本開示はパワーデバイスを並列接続するための低インダクタンスおよび高速スイッチングを有するハイパワー多層モジュールに関する。さらには、本開示はパワーデバイスを並列接続するための低インダクタンスおよび高速スイッチングを有するハイパワー多層モジュールを構成するプロセスに関する。 ２．関連技術 ［０００２］ 当業者には理解されるように、パワーモジュールは様々な形態が知られている。パワーモジュールはパワー部品、通常はパワー半導体デバイスに適した物理的な閉じ込めを提供する。これらのパワー半導体は典型的にはパワー電子基板に半田付けまたは焼結されている。パワーモジュールは典型的にパワー半導体を搬送し、電気的および熱的な接触を提供し、電気的な絶縁を含む。 ［０００３］ しかしながら、パワーモジュール内の寄生インピーダンスにより現在の技術ではこれらのデバイスの実際の実施は制限される。具体的には、スイッチング事象中のループインダクタンスは電圧オーバーシュートおよびリンギングをもたらす可能性がある。これにより安定性が減少し、電磁妨害（ＥＭＩ）が生じ、システム部品に応力が加わる。最終的には、これらの要因により最大スイッチング周波数が制限される可能性があり、これはパワー変換システムの外部フィルタのサイズを小さくするためには望ましいことである。 ［０００４］ したがって、必要なのは安定性を増加させ、スイッチング損失を減少させ、ＥＭＩを低減し、および／またはシステム部品にかかる応力を制限するために、ループインダクタンス等の寄生インピーダンスに対処するように構成されたパワーモジュールである。 開示の概要 ［０００５］ 本開示の態様によると、パワーモジュールは、少なくとも一つのパワー基板、少なくとも一つのパワー基板上に配置されたハウジング、少なくとも一つのパワー基板に電気的に接続された第一の端子、第一の高位（ｅｌｅｖａｔｉｏｎ）にハウジングよりも上に位置する接触面を備える第一の端子、第一の高位とは異なる第二の高位にハウジングよりも上に位置する接触面を備える第二の端子、少なくとも一つのパワー基板に電気的に接続された第三の端子、および少なくとも一つのパワー基板に電気的に接続された複数のパワーデバイスを含む。」） （２）「[0048] The disclosed power module may be configured to evenly distribute current between large arrays of paralleled devices with a significantly lower loop inductance than standard packaging approaches. A multi-level current path with terraced power terminals simplify an external connection with a bussing system, reducing inductance between the power module and filtering capacitors. The layout of the power module is highly configurable and may be configured to adopt most power circuit topologies common in the power electronics industry. [0049] The disclosed power module makes significant improvements to the internal module performance, system level implementation, manufacturability, and ease of use through the addition of a tighter power loop and logical external terminal placement. [0050] In this regard, the disclosed power module may be configured to provide at least one or more of the following: Highly optimized low inductance power module structure. Modular, scalable, and flexible layout and power flow. Equalized paralleling of many power semiconductors to form a high current switch position. Optimized gate and sense signal structure for paralleling of many power semiconductors. Sense connectors for temperature sensing and over current protection. Form factor suitable for high voltage operation up to about 1700V or more. Scalable height to exceed 1700V operation. Multi-layer internal conductor layout for optimized external system interconnection. Modular internal structure designed to accommodate a variety of state-of-the-art materials, attaches, isolation and interconnection techniques. Heavily optimized for high performance system level integration. Easy to parallel, facilitating a direct scale up to higher currents. Configurable in a wide variety of power topologies, including half- bridge, full-bridge, three phase, and like arrangements. Scalable system implementation to meet a variety of power processing needs. [0051] In essence, the disclosed power module configuration may allow for full utilization of the capabilities of advanced power semiconductors, providing significant improvements to power density, switching, efficiency, and the like.」 （当審訳：「［００４８］ 本開示のパワーモジュールは標準的なパッケージング手法よりも著しく低いループインダクタンスを有する並列接続されたデバイスの大きなアレイ間に均一に電流を分散させるように構成され得る。段になったパワー端子を有する多層電流経路はパワーモジュールとフィルタリングキャパシタとの間のインダクタンスを低減するバスシステムとの外部接続を簡単にする。パワーモジュールのレイアウトは高度に構成可能であり、パワーエレクトロニクス業界において一般的なほとんどのパワー回路トポロジーを採用するように構成され得る。 ［００４９］ 本開示のパワーモジュールは、よりタイトなパワーループおよび論理的な外部端子配置を追加することで、内部モジュール性能、システムレベルの実装、製造可能性、および使いやすさを著しく改善する。 ［００５０］ これに関して、本開示のパワーモジュールは以下に挙げるもののうち少なくとも一つまたは複数を設けるように構成され得る。 高度に最適化された低インダクタンスパワーモジュール構造。 モジュール式、スケーラブル、およびフレキシブルなレイアウトおよびパワーフロー。 高電流スイッチポジションを形成するために均等化された並列接続するための多数のパワー半導体。 多数のパワー半導体を並列接続するために最適化されたゲートおよび検知信号構造。 温度検知および過電流保護のための検知コネクタ。 最大約１７００Ｖ以上の高電圧動作に適した形成ファクタ。 １７００Ｖの動作を超えるスケーラブルな高さ。 最適化された外部システム相互接続のための多層内部導体レイアウト。 様々な最先端の材料、付属品、絶縁体および相互接続技術を収容するように設計されたモジュール式内部構造。 高性能なシステムレベル一体化のための大幅な最適化。 並列接続が容易で、より高い電流まで直接スケールアップが簡単になること。 ハーフブリッジ、フルブリッジ、三相、および同様の配置を含む多種多様なトポロジーにおいて構成可能であること。 様々なパワー処理ニーズを満たすためのスケーラブルなシステム実装。 ［００５１］ 本質的に、本開示のパワーモジュール構成により有利なパワー半導体の能力の最大限に活用することが可能になり、パワー密度、スイッチング、効率等が著しく改善される。」） （３） 「[0057] Figure 1A schematically illustrates a half-bridge based topology of a power module according to aspects of the disclosure. A half-bridge based topology is a fundamental building block in many switching power converters. For motor drives, inverters, and DC-DC converters, these topologies are typically connected to a DC supply 112, with a bank of DC link capacitors 102 as an intermediate connection between them. This is presented schematically in Figure 1A. The DC link capacitors 102 may act to filter ripple on the line and counter the effects of inductance in the current path. Two half-bridges in parallel may form a full-bridge, while three in parallel may form a three phase topology. The three phase topology is also often referred to as a six pack, signifying the six switch positions among the three phase legs. Moreover, other topologies are contemplated for the power module including common source, common drain, and neutral point damp. [0058] Figure 1A further illustrates a power module 100 having one or more switch positions 104. The power module 100 may include a first terminal 106, a second terminal 108, and a third terminal 110. [0059] Figure 1B illustrates a current loop between the DC link capacitors and switch positions inside of the power module of Figure 1A. The current loop 114 between the DC link capacitors 102 and the switch positions 104 inside of the power module 100 is crucially important in the system, having a significant influence in the switching performance of the semiconductors. [0060] No system is perfect; for example, undesirable parasitic resistances, capacitances, and inductances are present in any electrical system. These impedances introduce detrimental effects on the performance and reliability unless they are reduced or mitigated. While a resistance and capacitance may be associated with each interconnection, the most influential for switching power devices may be the parasitic inductance. Higher inductances result in higher stored energy in the magnetic field, which causes voltage overshoots and ringing during switching transitions. [0061] Figure 2 illustrates various interconnections and associated impedances according to aspects of the disclosure. For a power conversion system, such as the half-bridge configuration of the power module 100 presented in Figure 1A, there are impedances 204 within each component including the DC link capacitors 102, a bussing system 202, and the power module 100, and the like and in the physical interconnections between them. This is depicted in Figure 2 for the inductance. More functional elements and associated impedances are often present in power converters; however, for switching performance this loop may be the most significant. [0062] In most power converters, these inductances must be carefully accounted for in the system design. Often, this requires adding more DC link capacitors 102 or slowing down the switching speed to counter the parasitic effects. While effective, it results in a bulkier system (more large and heavy capacitors) with higher losses (due to a slower switching event where both high currents and voltages are present). [0063] In power packages intended for Si devices, the turn-on and turn-off times typical of a Si IGBT are inherently slow enough that the inductances encountered in the internal power loop are sufficiently low. However, for extremely fast switching of wide band gap devices, such as SiC MOSFETs, the inductances in conventional packages can result in voltage overshoots of hundreds of volts. [0064] These issues are further amplified due to the need to parallel many SiC devices together to reach high current levels in a power module 100. A paralleled array of power switches and diodes in a variety of combinations (all switches, all diodes, interleaved diodes, edge diodes, etc.) is referred to as a 'position' or 'switch position'. Each switch in the switch position 104 acts together as a single effective switch, increasing the amount of current the circuit can process or reducing the overall loss by lowering the effective resistance. [0065] Figure 3 illustrates various interconnections and associated impedances of a switch position according to aspects of the disclosure. In a switch position 104, each switch or power device 302 has its own individual current path in the structure. Each interconnection has an associated impedance 204, as illustrated in Figure 3. As further shown in Figure 3, the switch position 104 may include any number of power devices 302 as indicated by the symbology shown at arrow 304. Care must be taken to ensure that the effective current paths are equalized between the power devices 302, such that they each see matched inductances. Otherwise, the current and voltages encountered during switching transitions may not be equivalently shared between the power devices 302 across a switch position 104, unevenly stressing the components and increasing switching losses. This is exacerbated by thermal effects - uneven current loading and switching events create uneven heat rise, which results in a drift in semiconductor properties and more instability across a paralleled switch position 104. [0066] Conventional power packages are typically designed for a single Si IGBT, or a small array of these devices (usually 4 or less). Consequently, they are not suitable for paralleling large numbers of SiC MOSFETs and diodes (or similar wide band gap devices) in a manner which results in clean, well-controlled switching. [0067] The disclosed power module 100 provides a solution for the power devices 302, such as wide band gap devices, that may include one or more of the following non-limiting aspects: Reduces the internal inductance of the power module 100. Facilitates equalized current paths between paralleled power devices 302 in a switch position 104. Equally shares heat between power devices 302 across a switch position 104. Has an external structure that allows for low inductance interconnection with the DC link capacitors 102. Is capable of safely carrying high currents (hundreds of amps) at high voltages (≧1700V). [0068] It should be appreciated that these above-noted characteristics of the power module 100 are not required and may not be the implemented in some aspects of the disclosure. [0069] Figure 4A illustrates a perspective schematic view of a power module according to an aspect of the disclosure; and Figure 4B illustrates a top schematic view of a power module according to an aspect of the disclosure. In particular, a half-bridge configuration of the power module 100 is illustrated in Figure 4A and Figure 4B. The disclosed power module 100 addresses each of the previously listed concerns with a custom designed power layout and associated structure to facilitate most common bridge topologies with each switch position 104 possessing an equalized, low inductance current path. The terminals 106, 108, 110 may be arranged such that the path to the external filtering DC link capacitors 102 may have a correspondingly low inductance as well, with uncomplicated laminated buss bars requiring no bends or special design features as described in greater detail below. [0070] A power terminal pin-out of a single half-bridge configuration of the power module 100 is depicted in Figure 4A. The V+ terminal 106 and V- terminal 108 may be placed intentionally close together (with enough space for voltage clearances) to physically minimize the external current loop to the DC link capacitors 102. [0071] The power module 100 may include signal terminals 502, 504, 506, 508. The specific pin-out of the signal terminals 502, 504, 506, 508 may be modular and may be modified as necessary. The configuration is illustrated in Figure 4A. As shown, there are four pairs of signal pins for the signal terminals 502, 504, 506, 508 for differential signal transfer. Of course, any number of signal pins and any number of signal terminals may be implemented to provide the functionality as described in conjunction with the disclosure. Each switch position 104 may utilize a pair of pins with the terminals 502, 504 for the gate signal and a source kelvin for optimal control. The other pin pairs of the signal terminals 506, 508 may be used for an internal temperature sensor, overcurrent sensing, or for other diagnostic signals. It is contemplated that more pins and/or more signal terminals may also be added to any of the rows if necessary, as long as they do not result in voltage isolation issues. In some aspects, the other diagnostic signals may be generated from diagnostic sensors that may include strain gauges sensing vibration, and the like. The diagnostic sensors can also determine humidity. Moreover, the diagnostic sensors may sense any environmental or device characteristic.」 （当審訳：「［００５７］ 図１Ａは本開示の態様に基づくパワーモジュールのハーフブリッジベースのトポロジーを概略的に示している。ハーフブリッジベースのトポロジーは多数のスイッチングパワー変換器における基本的な構成要素である。モータデバイス、インバータ、およびＤＣ－ＤＣ変換器の場合、これらのトポロジーは典型的に、それらの間を媒介する接続としてＤＣリンクキャパシタ１０２のバンクを有するＤＣ源１１２に接続される。これは図１Ａにおいて概略的に示されている。ＤＣリンクキャパシタ１０２はライン上のリップルをフィルタリングし、電流経路におけるインダクタンスの影響を打ち消すために振る舞い得る。並列な二つのハーフブリッジはフルブリッジを形成することができ、並列な三つのハーフブリッジは三相トポロジーを形成することができる。三相トポロジーはシックスパックと呼ばれることも多く、三相レグ間の六つのスイッチポジションを意味する。さらに、他のトポロジーは共通ソース、共通ドレイン、および中性点クランプを含むパワーモジュールである場合が考えられる。 ［００５８］ 図１Ａは一つまたは複数のスイッチポジション１０４を有するパワーモジュール１００をさらに示している。パワーモジュール１００は第一の端子１０６、第二の端子１０８、および第三の端子１１０を含み得る。 ［００５９］ 図１Ｂは図１Ａのパワーモジュールの内側のＤＣリンクキャパシタとスイッチポジションとの間の電流ループを示している。パワーモジュール１００の内側のＤＣリンクキャパシタ１０２とスイッチポジション１０４との間の電流ループ１１４はシステムにおいて非常に重要であり、半導体のスイッチング性能に重大な影響を有する。 ［００６０］ 完全なシステムは無く、例えば、望ましくない寄生抵抗、容量、およびインダクタンスはあらゆる電気的なシステムに存在する。これらのインピーダンスは低減されるかまたは緩和されない限り、性能および信頼性に有害な影響をもたらす。抵抗値および容量は相互接続に関連し得るが、スイッチングパワーデバイスに対して最も影響があるのは寄生インダクタンスであり得る。より高いインダクタンスによって磁界に蓄えられるエネルギーがより高くなり、これによりスイッチング遷移中の電圧オーバーシュートおよびリンギングが発生する。 ［００６１］ 図２は本開示の態様に基づく様々な相互接続および関連するインピーダンスを示している。図１Ａで表されているパワーモジュール１００のハーフブリッジ構成のようなパワー変換システムの場合、ＤＣリンクキャパシタ１０２、バスシステム２０２、およびパワーモジュール１００等を含む各部品の内部、ならびにそれらの間の物理的な相互接続にインピーダンス２０４が存在する。これはインダクタンスの場合が図２に描写されている。より機能的な要素および関連するインピーダンスはパワー変換器に存在することも多いが、スイッチング性能の場合はこのループは最も重要であり得る。 ［００６２］ ほとんどのパワー変換器では、これらのインダクタンスはシステム設計において慎重に説明されなければならない。多くの場合、これは寄生効果を打ち消すためにより多くのＤＣリンクキャパシタ１０２を追加すること、またはスイッチング速度を低下させることが必要になる。効果的である一方、（高電流および高電圧の両方が存在するより低速のスイッチング事象に起因する）より高い損失を伴うよりかさばったシステム（より大きく重いキャパシタ）が必要になる。 ［００６３］ Ｓｉデバイスを対象としたパワーパッケージでは、Ｓｉ ＩＧＢＴに典型的なターンオン時間またはターンオフ時間は本来十分に低速であり、内部パワーループにおいて遭遇するインダクタンスは十分に低い。しかしながら、ＳｉＣ ＭＯＳＦＥＴ等のワイドバンドギャップデバイスの極めて高速なスイッチングの場合、従来のパッケージのインダクタンスにより数百ボルトの電圧オーバーシュートが発生する可能性がある。 ［００６４］ これらの問題はパワーモジュール１００内で高い電流レベルに到達するために多数のＳｉＣデバイスと共に並列接続する必要があるため、さらに増幅される。様々な組み合わせのパワースイッチおよびダイオード（全てのスイッチ、全てのダイオード、インタリーブダイオード、エッジダイオード等）の並列接続されたアレイは「ポジション（ｐｏｓｉｔｉｏｎ）」または「スイッチポジション（ｓｗｉｔｃｈ ｐｏｓｉｔｉｏｎ）」と呼ばれる。スイッチポジション１０４内の各スイッチは共に単一の有効なスイッチとして振る舞い、有効抵抗値を低下させることによって回路が処理することができる電流量を増加するか、または全体の損失を低減する。 ［００６５］ 図３は本開示の態様に基づくスイッチポジションの様々な相互接続および関連するインピーダンスを示している。スイッチポジション１０４において、各スイッチまたはパワーデバイス３０２は構造内に各々の電流経路を有する。図３に示されるように、各相互接続は関連するインピーダンス２０４を有する。図３にさらに示されるように、スイッチポジション１０４は矢印３０４で表される記号によって示されるような任意の数のパワーデバイス３０２を含み得る。パワーデバイス３０２間で有効な電流経路が確実に均等化され、各々が適合したインダクタンスを見るように注意しなければならない。そうでなければ、スイッチング遷移中に遭遇する電流および電圧はスイッチポジション１０４にわたるパワーデバイス３０２間で等しく分配されず、部品に不均一な応力を加え、スイッチング損失を増加させる可能性がある。これは熱の影響により悪化する。すなわち、不均一な電流負荷およびスイッチング事象により不均一な熱上昇が発生し、半導体特性におけるドリフトおよび並列接続されたスイッチポジション１０４にわたるさらなる不安定性がもたらされる。 ［００６６］ 従来のパワーパッケージは典型的に単一のＳｉ ＩＧＢＴ、またはこれらのデバイスの小型アレイ（通常は四以下）用に設計される。その結果、クリーンで適切に制御されたスイッチングをもたらす方法で多数のＳｉＣ ＭＯＳＦＥＴおよびダイオード（または類似のワイドバンドギャップデバイス）を並列接続するためには好適ではない。 ［００６７］ 本開示のパワーモジュール１００はワイドバンドギャップデバイス等のパワーデバイス３０２に適した解決策を提供し、これは以下に挙げる非限定的な態様のうち一つまたは複数を含み得る。 パワーモジュール１００の内部インダクタンスを低減する。 スイッチポジション１０４内の並列接続されたパワーデバイス３０２間の均等化された電流経路を容易にする。 スイッチポジション１０４にわたってパワーデバイス３０２間の熱を等しく分配する。 ＤＣリンクキャパシタ１０２との低インダクタンスの相互接続を可能にする外部構造を有する。 高電圧（≧１７００Ｖ）で高電流（数百アンペア）を安全に搬送することができる。 ［００６８］ これら前述したパワーモジュール１００の特性は本開示のいくつかの態様においては必要でなく、実装されない可能性があることを理解されるべきである。 ［００６９］ 図４Ａは本開示の態様に基づくパワーモジュールの概略的な斜視図を示しており、図４Ｂは本開示の態様に基づくパワーモジュールの概略的な上面図を示している。特には、図４Ａおよび図４Ｂにおいてパワーモジュール１００のハーフブリッジ構成が示されている。本開示のパワーモジュール１００は均一化された低インダクタンスの電流回路を処理する各スイッチポジション１０４を有する最も一般的なブリッジトポロジーが容易になるようにカスタム設計されたパワーレイアウトおよび関連する構造に関する前述の懸念の各々に対処する。端子１０６、１０８、１１０は外部フィルタリングＤＣリンクキャパシタ１０２への経路も同様に低インダクタンスを有し得るように配置することができ、単純な積層バスバーは、以下でさらに詳細に説明されるように曲げまたは特別な設計上の特徴を必要としない。 ［００７０］ パワーモジュール１００の単一のハーフブリッジ構成のパワー端子のピン配列が図４Ａに描写されている。Ｖ＋端子１０６およびＶ－端子１０８はＤＣリンクキャパシタ１０２への電流ループを物理的に最小化するために（電圧クリアランスのための十分なスペースを有して）意図的に互いに近接して配置され得る。 ［００７１］ パワーモジュール１００は信号端子５０２、５０４、５０６、５０８を含み得る。信号端子５０２、５０４、５０６、５０８の特定のピン配列はモジュール式であってもよく、必要に応じて調整されてもよい。その構成が図４Ａに示されている。示されるように、差動信号転送のために信号端子５０２、５０４、５０６、５０８用の四対の信号ピンがある。言うまでもなく、本開示に関連して説明した機能性を提供するために任意の数の信号ピンおよび任意の数の信号端子を実装することができる。各スイッチポジション１０４は最適な制御のためにゲート信号およびソースケルビン用の端子５０２、５０４を有する一対のピンを活用し得る。信号端子５０６、５０８の他のピンの対は内部温度センサ、過電流検知、または他の診断信号に使用され得る。電圧絶縁の問題が生じない限り、必要に応じてより多くのピンおよび／またはより多くの信号端子を任意の行に追加することも考えられる。いくつかの態様では、他の診断信号は振動等を検知するひずみゲージを含み得る診断センサから生成され得る。診断センサは湿度を測定することも可能である。さらに、診断センサは環境またはデバイスの特性を検知し得る。」） （４） 「[0093] To achieve a low internal inductance, current paths of the power module 100 may be wide, short in length, and overlap whenever possible to achieve flux cancellation. Flux cancellation occurs when the current traveling through the loop moves in opposing directions in close proximity, effectively counteracting their associated magnetic fields. A principal benefit of this module approach is that the entire width of the footprint is utilized for conduction. Module height may be minimized to reduce a length the current must travel through the structure.」 （当審訳：「［００９３］ 低い内部インダクタンスを達成するために、パワーモジュール１００の電流経路は磁束相殺を達成するために可能な限り幅が広く、長さが短く、重なり合い得る。磁束相殺は、ループを移動する電流が近接して反対方向に移動すると発生し、関連する磁界を効果的に打ち消す。このモジュール手法の主な利益は実装面積の幅全体が導通のために活用されることである。モジュールの高さは電流が移動しなければならない長さを低減するために最小化され得る。」） （５） 「[0099] Figure 14 presents an overlay of the current path from the V+ terminal to the V- terminal, representing the critical loop for clean switching according to aspects of the disclosure. Inductance is proportional to a path length, lessens with increased cross-sectional area of the conductors, and is reduced with flux cancellation in the magnetic field. The identified path starts at terminal 608 and flows through the power substrate 630 across the power devices 302 on to a second substrate 630 through power device 302 and output by the terminal 614. The identified path is low inductance, owing to the following factors: Low height of the module. Close proximity of the power device 302 to the terminals 608, 614. Tight packing of all functional elements. Wide cross-sectional area of the conductors. Optimized paralleled wire bonds 628 for each power device 302. Even current sharing between the power devices 302. Flux cancellation when the current direction reverses in the low side switch position. Flux cancellation in the external V+/V- buss bars. [00100] Figure 15 illustrates contact surfaces of the power module together with bussing according to an aspect of the disclosure. The contact surfaces of the V+ terminal 608 and phase terminal 608 may be planar, while the top of the V- terminal 614 is offset from the others. This feature allows for the external V+/V- laminated bussing 802, 804 to contact both terminals 608, 614, without requiring a bend in the laminated bussing 802, 804, as illustrated in Figure 15. The offset distance 702 (illustrated in Figure 13) may be adjusted to match the thickness of the buss bar metal and an associated dielectric isolation film. [00101] The low internal module inductance combined with the minimized external inductance in the bussing 802, 804, 806 to the DC link capacitors 102 bank results in an optimized structure of the power module 100 for clean, rapid switching events with low voltage overshoot and stable performance. Less loop inductance results in a reduced total capacitance required on the DC link capacitors 102. [00102] These benefits, altogether, allow for lower switching losses, higher switching frequencies, improved controllability, and reduced EMI. Ultimately, this helps system designers achieve more power dense and robust power conversion systems.」 （当審訳：「［００９９］ 図１４は、Ｖ＋端子からＶ－端子までの電流経路の重なりを示しており、本開示の態様に基づくクリーンなスイッチングのための重要なループを表している。インダクタンスは経路の長さに比例し、導体の断面積が増加すると減少し、磁場内の磁束相殺によって減少する。識別された経路は端子６０８から開始し、パワー基板６３０を通ってパワーデバイス３０２を横切り、パワーデバイス３０２を通って二次基板６３０に流れ、端子６１４によって出力される。識別された経路は、以下に挙げる要因によりインダクタンスが低い。 モジュールの低い高さ。 端子６０８、６１４へのパワーデバイス３０２の近接。 全機能性要素のタイトなパッキング。 導体の広い断面積。 各パワーデバイス３０２に対して最適に並列接続されたワイヤボンド６２８。 パワーデバイス３０２間の均一な電流分配。 下側のスイッチポジションにおいて電流方向が逆転した時の磁束相殺。 外部Ｖ＋／Ｖ－バスバーにおける磁束相殺。 ［００１００］ 図１５は本開示の態様に基づき、バスと共にパワーモジュールの接触面を示している。Ｖ＋端子６０８および位相端子６０８の接触面は平面であってもよく、一方でＶ－端子６１４の上部は他からオフセットされている。図１５に示されるように、この特徴により外部Ｖ＋／Ｖ－積層バス８０２、８０４を曲げることなく両方の端子６０８、６１４に接触させることが可能になる。（図１３に示されている）オフセット距離７０２はバスバー金属の厚み関連する誘電体分離膜の厚みに適合するように調整され得る。 ［００１０１］ ＤＣリンクキャパシタ１０２バンクへのバス８０２、８０４、８０６における最小化された外部インダクタンスと組み合わせられた低内部モジュールインダクタンスにより、電圧オーバーシュートが低く性能が安定したクリーンで急速なスイッチング事象に適したパワーモジュール１００の最適化された構造が得られる。ループインダクタンスが小さいとＤＣリンクキャパシタ１０２に必要とされる総容量は低減される。 ［００１０２］ これらの利益により、全体としてより低いスイッチング損失、より高いスイッチング周波数、改善された制御性、および低減されたＥＭＩが可能になる。最終的に、これはシステム設計者がよりパワーの密集したロバストなパワー変換システムを達成するのに役立つ。」） （６） 「[00134] In all, this low inductance, high current interconnection structure may be necessary for and enabled by the disclosed power module design. Together, they form an effective and highly integrated low inductance path between the bank of the DC link capacitors 102 and the switch positions 104. This structure allows for efficient, stable, and very high frequency switching of the power devices 302 such as wide band gap semiconductors.」 （当審訳：「［００１３４］ 全体として、この低インダクタンス、高電流の相互接続構造は本開示のパワーモジュール設計に必要であり得、またそれによって可能になり得る。同時に、それらはＤＣリンクキャパシタ１０２のバンクとスイッチポジション１０４との間に効果的で高度に一体化された低インダクタンス経路を形成する。この構造によりワイドバンドギャップ半導体等のパワーデバイス３０２の、効率的で安定した、非常に高周波のスイッチングが可能になる。」） （７） 「[00152] Accordingly, the disclosure has set forth an improved power module 100 and associated system configured to address parasitic impedances, such as loop inductance, to increase stability, decrease switching losses, reduce EMI, and limit stresses on system components. In particular, the disclosed power module has the ability with the disclosed arrangement to reduce inductance in some aspects by as much as 10%. Moreover, the disclosed power module 100 may be implemented in numerous typologies including a half-bridge configuration, a full-bridge configuration, a common source configuration, a common drain configuration, a neutral point clamp configuration, and a three phase configuration. Applications of the power module 100 include motor drives, solar inverters, circuit breakers, protection circuits, DC - DC converters, and the like.」 （当審訳：「［００１５２］ したがって、本開示は安定性を増加させ、スイッチング損失を減少させ、ＥＭＩを低減し、システム部品にかかる応力を制限するために、ループインダクタンスのような寄生インピーダンスに対処するように構成された改善されたパワーモジュール１００および関連するシステムを明らかにしてきた。特には、本開示のパワーモジュールは開示された配置で、いくつかの態様においてはインダクタンスを１０％も低減する能力を有する。さらに、本開示のパワーモジュール１００はハーフブリッジ構成、フルブリッジ構成、共通ソース構成、共通ドレイン構成、中性点クランプ構成、および三相構成を含む多数のトポロジーで実装され得る。パワーモジュール１００の用途には、モータ駆動、ソーラーインバータ、回路ブレーカ、保護回路、ＤＣ－ＤＣ変換器等を含む。」） （８） 「図１ ［図：0001405519000001.jpg］ 」 （９） 「図１４ ［図：0001405519000002.jpg］ 」 ２ 引用発明 （１） 段落００５９、及び段落００６０の記載によると、引用文献１には、図１Ｂに示される、パワーモジュール１００の内側のＤＣリンクキャパシタ１０２とスイッチポジション１０４との間の電流ループ１１４における寄生インダクタンスによる、半導体のスイッチング性能に対する影響を課題とする発明が記載されているといえる。 （２） 以上を踏まえると、引用文献１には次の発明（以下「引用発明」という。）が記載されているといえる。 「パワーモジュール１００の内側のＤＣリンクキャパシタ１０２とスイッチポジション１０４との間の電流ループ１１４における寄生インダクタンスによる、半導体のスイッチング性能に対する影響を課題とし（上記（１））、 ループインダクタンス等の寄生インピーダンスに対処するように構成されたパワーモジュール（段落０００４）であって、 少なくとも一つのパワー基板、 少なくとも一つのパワー基板上に配置されたハウジング、 少なくとも一つのパワー基板に電気的に接続された第一の端子、 第二の端子、 少なくとも一つのパワー基板に電気的に接続された第三の端子、 および少なくとも一つのパワー基板に電気的に接続された複数のパワーデバイスを含むパワーモジュール（段落０００５）であり、 高度に最適化された低インダクタンスパワーモジュール構造を設けるように構成され（段落００５０）、 低い内部インダクタンスを達成するために、パワーモジュール１００の電流経路は磁束相殺を達成するために可能な限り幅が広く、長さが短く、重なり合い（段落００９３）、 端子６０８から開始し、パワー基板６３０を通ってパワーデバイス３０２を横切り、パワーデバイス３０２を通って二次基板６３０に流れ、端子６１４によって出力される、識別された経路は、以下に挙げる要因によりインダクタンスが低い、 モジュールの低い高さ、 端子６０８、６１４へのパワーデバイス３０２の近接、 全機能性要素のタイトなパッキング、 導体の広い断面積、 各パワーデバイス３０２に対して最適に並列接続されたワイヤボンド６２８、 パワーデバイス３０２間の均一な電流分配、 下側のスイッチポジションにおいて電流方向が逆転した時の磁束相殺、 外部Ｖ＋／Ｖ－バスバーにおける磁束相殺（段落００９９）、 パワーモジュール。」 ３ 対比 本願発明と引用発明とを対比する。 （１） 本願発明と引用発明とは、いずれも「パワーモジュール」の発明である点で共通する。 （２） 「少なくとも一つのパワー基板、 少なくとも一つのパワー基板上に配置されたハウジング、 少なくとも一つのパワー基板に電気的に接続された第一の端子、 第二の端子、 少なくとも一つのパワー基板に電気的に接続された第三の端子、 および少なくとも一つのパワー基板に電気的に接続された複数のパワーデバイスを含む」引用発明は、「少なくとも１つのパワー基板と、 前記少なくとも１つのパワー基板上に配置されたハウジングと、 前記少なくとも１つのパワー基板に電気的に接続された第１の端子と、 第２の端子と、 前記少なくとも１つのパワー基板に電気的に接続された第３の端子と、 前記少なくとも１つのパワー基板に電気的に接続された複数のパワーデバイスと を備え」る点で本願発明と一致する。 （３） 「高度に最適化された低インダクタンスパワーモジュール構造を設けるように構成され、 低い内部インダクタンスを達成するために、パワーモジュール１００の電流経路は磁束相殺を達成するために可能な限り幅が広く、長さが短く、重なり合い、 端子６０８から開始し、パワー基板６３０を通ってパワーデバイス３０２を横切り、パワーデバイス３０２を通って二次基板６３０に流れ、端子６１４によって出力される、識別された経路は、以下に挙げる要因によりインダクタンスが低い、 モジュールの低い高さ、 端子６０８、６１４へのパワーデバイス３０２の近接、 全機能性要素のタイトなパッキング、 導体の広い断面積、 各パワーデバイス３０２に対して最適に並列接続されたワイヤボンド６２８、 パワーデバイス３０２間の均一な電流分配、 下側のスイッチポジションにおいて電流方向が逆転した時の磁束相殺、 外部Ｖ＋／Ｖ－バスバーにおける磁束相殺」引用発明は、「前記パワーモジュールが、インダクタンスを低減させるように構築、配置および構成されており」といえる点で本願発明と一致する。 （４） 一致点、相違点 以上を踏まえると、本願発明と引用発明とは次の点で一致し、相違する。 ア 一致点 「パワーモジュールであって、 少なくとも１つのパワー基板と、 前記少なくとも１つのパワー基板上に配置されたハウジングと、 前記少なくとも１つのパワー基板に電気的に接続された第１の端子と、 第２の端子と、 前記少なくとも１つのパワー基板に電気的に接続された第３の端子と、 前記少なくとも１つのパワー基板に電気的に接続された複数のパワーデバイスと を備え、 前記パワーモジュールが、インダクタンスを低減させるように構築、配置および構成されている、 パワーモジュール。」 イ 相違点 本願発明が「前記インダクタンスが、１２（ｎＨ）～２（ｎＨ）の範囲を含む前記パワーモジュールのクリティカルパワースイッチングループの全漂遊インダクタンス値を含む」ことを特定しているのに対し、引用発明は「前記パワーモジュールのクリティカルパワースイッチングループの全漂遊インダクタンス値」を特定していない点。 ４ 相違点の判断 「パワーモジュール１００の内側のＤＣリンクキャパシタ１０２とスイッチポジション１０４との間の電流ループ１１４における寄生インダクタンスによる、半導体のスイッチング性能に対する影響を課題とし、ループインダクタンス等の寄生インピーダンスに対処するように構成された」引用発明において、「電流ループ１１４における寄生インダクタンス」や「ループインダクタンス等の寄生インピーダンス」を所定の数値範囲内の値とするように設計することは当然のことといえ、また、どのような数値範囲とするかは、パワーモジュールの仕様等に応じて当業者が決定し得る事項といえる。 そうすると、引用発明において、相違点に係る本願発明の構成を採用することは当業者が容易に想到し得た事項といえる。 ５ 請求人の主張について （１） 請求人の主張 請求人は次の主張をした。 「請求項２６（補正後の請求項２４）について 本願明細書は、パワーモジュールの電流ループおよび全漂遊インダクタンスについて、「開示されたパワーモジュールは、並列化されたデバイスの大きなアレイ間で電流を均一に分配し、標準パッケージング手法よりもかなり低いループインダクタンスを有するように構成することができる。テラス状のパワー端子を有する多レベル電流経路は、バッシングシステムとの外部接続を単純にし、パワーモジュールとフィルタリングキャパシタとの間のインダクタンスを低減させる。」（本願明細書の段落［００１６］を参照）、「図１Ｂは、ＤＣリンクキャパシタと図１Ａのパワーモジュールの内側のスイッチ位置との間の電流ループを示している。ＤＣリンクキャパシタ１０２とパワーモジュール１００の内側のスイッチ位置１０４との間の電流ループ１１４は、このシステムにおいて決定的に重要であり、半導体のスイッチング性能においてかなりの影響を有する。」（本願明細書の段落［００２７］を参照）、「低い内部インダクタンスを達成するため、パワーモジュール１００の電流経路は、磁束相殺（ｆｌｕｘｃａｎｃｅｌｌａｔｉｏｎ）を達成するために、可能な場合は常に、幅が広く、長さが短く、重なり合うものとすることができる。磁束相殺は、ループ内を流れている電流が、すぐ近くで反対方向に移動しているときに起こり、電流の関連磁場を効果的に打ち消す。」（本願明細書の段落［００６１］を参照）、「図１４は、Ｖ＋端子からＶ－端子への電流経路のオーバレイを示しており、このオーバレイは、本開示の態様による、クリーンなスイッチングのためのクリティカルループを表している。インダクタンスは、経路長に比例し、導体の断面積の増大とともに小さくなり、磁場の磁束相殺によって低下する。識別された経路は、端子６０８から始まり、パワー基板６３０を通り、パワーデバイス３０２を横切り、第２の基板６３０に流れ、パワーデバイス３０２を通って端子６１４によって出力される。識別された経路は、以下の因子のために低インダクタンスとなっている。モジュールの高さが低いこと。パワーデバイス３０２が端子６０８、６１４のすぐ近くにあること。全ての機能要素が密にパッキングされていること。導体の断面積の幅が広いこと。それぞれのパワーデバイス３０２の並列化されたワイヤボンド６２８が最適化されていること。パワーデバイス３０２間の電流分配が均等であること。下側スイッチ位置で電流方向が逆転したときに磁束相殺が起こること。外部Ｖ＋／Ｖ－バスバーにおいて磁束相殺が起こること。」（本願明細書の段落［００６７］を参照）と記載している。 ［図：0001405519000003.jpg］ 本願の図１Ｂ 令和４年２月１日付け拒絶理由通知書において認定されたように、引用文献１は、請求項２６（補正後の請求項２４）に係る本願発明の「前記パワーモジュールが、インダクタンスを低減させるように構築、配置および構成されており、前記インダクタンスが、１２（ｎＨ）～２（ｎＨ）の範囲を含む前記パワーモジュールのクリティカルパワースイッチングループの全漂遊インダクタンス値を含む、パワーモジュール」という特徴的な構成について何ら記載していない。」（令和４年１２月１５日提出の手続補正書（方式）３ページ４行～４ページ６行） （２） 検討 請求人は、本願明細書の段落００１６、００２７、００６１、００６７、図１Ｂの開示事項に基づいて「引用文献１は、請求項２６（補正後の請求項２４）に係る本願発明の「前記パワーモジュールが、インダクタンスを低減させるように構築、配置および構成されており、前記インダクタンスが、１２（ｎＨ）～２（ｎＨ）の範囲を含む前記パワーモジュールのクリティカルパワースイッチングループの全漂遊インダクタンス値を含む、パワーモジュール」という特徴的な構成について何ら記載していない。」と主張している。 しかしながら、これらの開示事項は、いずれも、引用文献１の段落００４８、００５９、００９３、００９９、図１Ｂに、それぞれ対応する開示がある。 そして、「インダクタンス」の具体的な値の特定が、設計的事項にすぎないことは上記４のとおりであるから、請求人の主張は採用できない。 第５ むすび 以上のとおり、本願発明は、引用発明に基づいて、当業者が容易に発明できたものであるから、特許法第２９条第２項の規定により、特許を受けることができない。 したがって、他の請求項について検討するまでもなく、本願は拒絶すべきものである。 よって、結論のとおり審決する。