2022-012982

特願２０２０－５２６５７５「リソース構成方法および装置、コンピュータ記憶媒体」拒絶査定不服審判事件〔令和 元年 ５月２３日国際公開、ＷＯ２０１９／０９５９５４、令和 ３年 ２月 ４日国内公表、特表２０２１－５０３２３４〕について、次のとおり審決する。

結 論 本件審判の請求は、成り立たない。

理 由 第１ 手続の経緯 本願は、２０１８年（平成３０年）１０月２４日（パリ条約による優先権主張外国庁受理２０１７年１１月１４日 （ＣＮ）中華人民共和国）を国際出願日とする出願であって、その手続の経緯は概略、以下のとおりである。 令和３年 ７月１６日付け：拒絶理由通知書 １１月１７日 ：意見書、手続補正書の提出 令和４年 ４月１１日付け：拒絶査定 ８月１８日 ：審判請求書、手続補正書の提出 令和５年 ８月 ８日付け：拒絶理由通知書 １１月１４日 ：意見書、手続補正書の提出 以下では、令和５年１１月１４日に提出された手続補正書による手続補正を「本件補正」という。 第２ 本願発明 本願の請求項１～６に係る発明は、本件補正により補正された特許請求の範囲の請求項１～６に記載された事項により特定されるものであるところ、その請求項６に係る発明（以下「本願発明」という。）は、以下のとおりのものである。 【請求項６】 残りの最小システム情報制御リソース集合ＲＭＳＩ ＣＯＲＥＳＥＴおよび関連する同期情報ブロックＳＳ Ｂｌｏｃｋが時分割多重モードで異なるシンボルを占有して送信することを決定するように構成された第１のユニットと、 手段１ないし手段７のいずれかの１つを有するが、前記有する１つの手段で、前記ＲＭＳＩ ＣＯＲＥＳＥＴの構成パラメータおよび関連するＳＳ Ｂｌｏｃｋの構成パラメータを決定するように構成された第２のユニットとを備え、 前記ＲＭＳＩ ＣＯＲＥＳＥＴの構成パラメータは、前記ＲＭＳＩ ＣＯＲＥＳＥＴによって占有される帯域幅と、前記ＲＭＳＩ ＣＯＲＥＳＥＴの周波数領域位置とを含み、 各ＳＳ Ｂｌｏｃｋバースト集合内のすべてのＳＳ Ｂｌｏｃｋに関連する残りの最小システム情報制御リソース集合の前記ＲＭＳＩ ＣＯＲＥＳＥＴによって占有される帯域幅および前記ＲＭＳＩ ＣＯＲＥＳＥＴの周波数領域位置は、同じであり、 手段１： 前記ＲＭＳＩ ＣＯＲＥＳＥＴの構成パラメータが前記ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置を含み、ＳＳ Ｂｌｏｃｋサブキャリア間隔（ＳＣＳ）およびＲＭＳＩ ＣＯＲＥＳＥＴ ＳＣＳの組み合わせ{ＳＳ Ｂｌｏｃｋ ＳＣＳ, ＲＭＳＩ ＣＯＲＥＳＥＴ ＳＣＳ}が{１５，１５}ｋＨｚであれば、前記ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、次の構成のいずれかを採用し： 構成１：ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、関連するＳＳ Ｂｌｏｃｋの時間領域位置に先行し、 ＲＭＳＩ ＣＯＲＥＳＥＴは、１つの時間領域シンボルを占有し、かつ、ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、関連するＳＳ Ｂｌｏｃｋの時間領域位置から－１だけオフセットされ、または、 ＲＭＳＩ ＣＯＲＥＳＥＴは、１つの時間領域シンボルを占有し、かつ、ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、関連するＳＳ Ｂｌｏｃｋの時間領域位置から－２だけオフセットされ、または、 ＲＭＳＩ ＣＯＲＥＳＥＴは、２つの時間領域シンボルを占有し、かつ、ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、関連するＳＳ Ｂｌｏｃｋの時間領域位置から－２だけオフセットされ、 構成２：ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、関連するＳＳ Ｂｌｏｃｋの時間領域位置の後ろにあり、 ＲＭＳＩ ＣＯＲＥＳＥＴは、１つの時間領域シンボルを占有し、かつ、ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、関連するＳＳ Ｂｌｏｃｋの時間領域位置から＋１だけオフセットされ、または、 ＲＭＳＩ ＣＯＲＥＳＥＴは、１つの時間領域シンボルを占有し、かつ、ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、関連するＳＳ Ｂｌｏｃｋの時間領域位置から＋２だけオフセットされ、または、 ＲＭＳＩ ＣＯＲＥＳＥＴは、２つの時間領域シンボルを占有し、かつ、ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、関連するＳＳ Ｂｌｏｃｋの時間領域位置から＋２だけオフセットされ、 ここで、ＳＳＢはＳＳ Ｂｌｏｃｋであり、Ｉｎｄｅｘはインデックスであり、 手段２： 前記ＲＭＳＩ ＣＯＲＥＳＥＴの構成パラメータが前記ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置を含み、ＳＳ Ｂｌｏｃｋサブキャリア間隔（ＳＣＳ）およびＲＭＳＩ ＣＯＲＥＳＥＴ ＳＣＳの組み合わせ{ＳＳ Ｂｌｏｃｋ ＳＣＳ, ＲＭＳＩ ＣＯＲＥＳＥＴ ＳＣＳ}が{１５，３０}ｋＨｚであれば、前記ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、次の構成のいずれかを採用し： 構成１：ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、関連するＳＳ Ｂｌｏｃｋの時間領域位置に先行し、ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、関連するＳＳ Ｂｌｏｃｋの時間領域位置から－Ｂだけオフセットされ、 構成２：ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、関連するＳＳ Ｂｌｏｃｋの時間領域位置の後ろにあり、ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、関連するＳＳ Ｂｌｏｃｋの時間領域位置から＋Ｂだけオフセットされ、 ここで、Ｂは、ＲＭＳＩ ＣＯＲＥＳＥＴによって占有される連続時間領域シンボルの所定数であり、 手段３： 前記ＲＭＳＩ ＣＯＲＥＳＥＴの構成パラメータが前記ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置を含み、ＳＳ Ｂｌｏｃｋサブキャリア間隔（ＳＣＳ）およびＲＭＳＩ ＣＯＲＥＳＥＴ ＳＣＳの組み合わせ{ＳＳ Ｂｌｏｃｋ ＳＣＳ, ＲＭＳＩ ＣＯＲＥＳＥＴ ＳＣＳ}が{３０, ３０}または{１２０,１２０}ｋＨｚであれば、前記ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、次の構成のいずれかを採用し： 構成２：ｍｏｄ（ＳＳＢ Ｉｎｄｅｘ,４）={０,２}が満たされると、ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、関連するＳＳ Ｂｌｏｃｋの時間領域位置から－Ｂだけオフセットされ、ここで、ＳＳＢは、ＳＳ Ｂｌｏｃｋであり、 構成３：ｍｏｄ（ＳＳＢＩｎｄｅｘ,４）={１,３}が満たされると、ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、関連するＳＳ Ｂｌｏｃｋの時間領域位置から＋Ｂだけオフセットされ、 ここで、Ｂは、ＲＭＳＩ ＣＯＲＥＳＥＴによって占有される連続時間領域シンボルの所定数であり、Ｉｎｄｅｘはインデックスであり、 手段４： 前記ＲＭＳＩ ＣＯＲＥＳＥＴの構成パラメータが前記ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置を含み、ＳＳ Ｂｌｏｃｋサブキャリア間隔（ＳＣＳ）およびＲＭＳＩ ＣＯＲＥＳＥＴ ＳＣＳの組み合わせ{ＳＳ Ｂｌｏｃｋ ＳＣＳ, ＲＭＳＩ ＣＯＲＥＳＥＴ ＳＣＳ}が{３０, １５}または{１２０,６０}ｋＨｚであれば、前記ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、次の構成のいずれかを採用し： 構成２：ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、関連するＳＳ Ｂｌｏｃｋの時間領域位置に先行し、 ｍｏｄ（ＳＳＢ Ｉｎｄｅｘ,４）={０,２}が満たされると、ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、関連するＳＳ Ｂｌｏｃｋの時間領域位置から－２だけオフセットされ、または ｍｏｄ（ＳＳＢ Ｉｎｄｅｘ,４）={１,３}が満たされると、ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、関連するＳＳ Ｂｌｏｃｋの時間領域位置から－５だけオフセットされ、 構成３：ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、関連するＳＳ Ｂｌｏｃｋの時間領域位置の後ろにあり、 ｍｏｄ（ＳＳＢ Ｉｎｄｅｘ,４）={０,２}が満たされると、ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、関連するＳＳ Ｂｌｏｃｋの時間領域位置から＋４だけオフセットされ、または ｍｏｄ（ＳＳＢ Ｉｎｄｅｘ,４）={１,３}が満たされると、ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、関連するＳＳ Ｂｌｏｃｋの時間領域位置から＋５だけオフセットされ、 Ｉｎｄｅｘはインデックスであり、 手段５： 前記ＲＭＳＩ ＣＯＲＥＳＥＴの構成パラメータが前記ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置を含み、ＳＳ Ｂｌｏｃｋサブキャリア間隔（ＳＣＳ）およびＲＭＳＩ ＣＯＲＥＳＥＴ ＳＣＳの組み合わせ{ＳＳ Ｂｌｏｃｋ ＳＣＳ, ＲＭＳＩ ＣＯＲＥＳＥＴ ＳＣＳ}が{２４０,１２０}ｋＨｚであれば、前記ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、次の構成のいずれかを採用し： 構成２：ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、関連するＳＳ Ｂｌｏｃｋの時間領域位置に先行し、 ｍｏｄ（ＳＳＢ Ｉｎｄｅｘ,４）= ｎが満たされると、ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、関連するＳＳ Ｂｌｏｃｋの時間領域位置から－（（４－ｎ） ＋ ２*ｎ）個のサブキャリア間隔（ＳＣＳ）が１２０ｋＨｚである場合の時間領域シンボルだけオフセットされ、 構成３：ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、関連するＳＳ Ｂｌｏｃｋの時間領域位置の後ろにあり、 ｍｏｄ（ＳＳＢ Ｉｎｄｅｘ,４）= ｎが満たされると、ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、関連するＳＳ Ｂｌｏｃｋの時間領域位置から＋（ ｎ ＋ ２*（４－ｎ））個のサブキャリア間隔（ＳＣＳ）が１２０ｋＨｚである場合の時間領域シンボルだけオフセットされ、 ここで、ＳＳＢはＳＳ Ｂｌｏｃｋであり、 手段６： 前記ＲＭＳＩ ＣＯＲＥＳＥＴの構成パラメータが前記ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置を含み、ＳＳ Ｂｌｏｃｋサブキャリア間隔（ＳＣＳ）およびＲＭＳＩ ＣＯＲＥＳＥＴ ＳＣＳの組み合わせ{ＳＳ Ｂｌｏｃｋ ＳＣＳ, ＲＭＳＩ ＣＯＲＥＳＥＴ ＳＣＳ}が{２４０,６０}ｋＨｚであれば、前記ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、次の構成のいずれかを採用し： 構成２：ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、関連するＳＳ Ｂｌｏｃｋの時間領域位置に先行し、 ｍｏｄ（ＳＳＢ Ｉｎｄｅｘ,４）=ｎ={０,１}が満たされると、ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、関連するＳＳ Ｂｌｏｃｋの時間領域位置から－（２＋ｎ）個のサブキャリア間隔（ＳＣＳ）が６０ｋＨｚである場合の時間領域シンボルだけオフセットされ、または ｍｏｄ（ＳＳＢ Ｉｎｄｅｘ,４）=ｎ={２,３}が満たされると、ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、関連するＳＳ Ｂｌｏｃｋの時間領域位置から－（１＋ｎ）個のサブキャリア間隔（ＳＣＳ）が６０ｋＨｚである場合の時間領域シンボルだけオフセットされ、 構成３：ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、関連するＳＳ Ｂｌｏｃｋの時間領域位置の後ろにあり、 ｍｏｄ（ＳＳＢ Ｉｎｄｅｘ,４）=ｎ={０,１}が満たされると、ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、関連するＳＳ Ｂｌｏｃｋの時間領域位置から（４－ｎ）個のサブキャリア間隔（ＳＣＳ）が６０ｋＨｚである場合の時間領域シンボルだけオフセットされ、または ｍｏｄ（ＳＳＢ Ｉｎｄｅｘ,４）=ｎ={２,３}が満たされると、ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、関連するＳＳ Ｂｌｏｃｋの時間領域位置から（５－ｎ）個のサブキャリア間隔（ＳＣＳ）が６０ｋＨｚである場合の時間領域シンボルだけオフセットされ、 ここで、ＳＳＢはＳＳ Ｂｌｏｃｋであり、Ｉｎｄｅｘはインデックスであり、 手段７ 前記手段７はさらに手段７－１および手段７－２を含み、 前記ＲＭＳＩ ＣＯＲＥＳＥＴおよび関連するＳＳ Ｂｌｏｃｋの構成パラメータを決定することは、同じまたは異なるＳＳ Ｂｌｏｃｋサブキャリア間隔（ＳＣＳ）およびＲＭＳＩ ＣＯＲＥＳＥＴ ＳＣＳの構成情况の場合、ＳＳ Ｂｌｏｃｋが実際に送信されないと、ＳＳ Ｂｌｏｃｋが実際に送信されない時間領域位置は、ＲＭＳＩ ＣＯＲＥＳＥＴに対して構成されることを含み、 ＳＳ Ｂｌｏｃｋサブキャリア間隔（ＳＣＳ）およびＲＭＳＩ ＣＯＲＥＳＥＴ ＳＣＳの組み合わせ{ＳＳ Ｂｌｏｃｋ ＳＣＳ, ＲＭＳＩ ＣＯＲＥＳＥＴ ＳＣＳ}が{２４０,１２０}または{２４０,６０}ｋＨｚであれば、８つのＳＳブロックごとに１つのＳＳ Ｂｌｏｃｋ位置がＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置であり、 手段７－１ ＳＳ Ｂｌｏｃｋサブキャリア間隔（ＳＣＳ）およびＲＭＳＩ ＣＯＲＥＳＥＴ ＳＣＳの組み合わせ{ＳＳ Ｂｌｏｃｋ ＳＣＳ, ＲＭＳＩ ＣＯＲＥＳＥＴ ＳＣＳ}が{２４０,１２０}ｋＨｚであれば、前記ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、次の構成を採用し： インデックスはｍｏｄ（ＳＳＢ Ｉｎｄｅｘ,７）である候補ＳＳ Ｂｌｏｃｋ時間領域位置は、ＲＭＳＩ ＣＯＲＥＳＥＴに対して構成され、ＲＭＳＩ ＣＯＲＥＳＥＴによって占有される時間領域シンボルの数は、Ｂ={１,２}個の時間領域シンボルであり、 ここで、 ＳＳ Ｂｌｏｃｋインデックスがｍｏｄ（ＳＳＢ Ｉｎｄｅｘ,８）=ｎ={０,１}を満たす場合、関連するＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、このＳＳ Ｂｌｏｃｋの時間領域位置に先行し、かつ、ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、関連するＳＳ Ｂｌｏｃｋの時間領域位置から-（（２-ｎ）* Ｂ+２ * ｎ）個のサブキャリア間隔（ＳＣＳ）が１２０ｋＨｚである場合の時間領域シンボルだけオフセットされ、ここで、Ｂ={１,２}個の時間領域シンボルであり、または ＳＳ Ｂｌｏｃｋインデックスが ｍｏｄ（ＳＳＢ Ｉｎｄｅｘ,８）=ｎ={２,３}を満たす場合、関連するＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、このＳＳ Ｂｌｏｃｋの時間領域位置の後ろにあり、かつ、ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、関連するＳＳ Ｂｌｏｃｋの時間領域位置から（２*（４－ｎ）＋（ｎ－２）*Ｂ）個のサブキャリア間隔（ＳＣＳ）が１２０ｋＨｚである場合の時間領域シンボルだけオフセットされ、ここで、Ｂ={１,２}個の時間領域シンボルであり、または ＳＳ Ｂｌｏｃｋインデックスがｍｏｄ（ＳＳＢ Ｉｎｄｅｘ,８）=ｎ={４,５,６}を満たす場合、関連するＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、このＳＳ Ｂｌｏｃｋの時間領域位置の後ろにあり、かつ、ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、関連するＳＳ Ｂｌｏｃｋの時間領域位置から（２*（７－ｎ）＋（ｎ－４）*Ｂ）個のサブキャリア間隔（ＳＣＳ）が１２０ｋＨｚである場合の時間領域シンボルだけオフセットされ、ここで、Ｂ={１,２}個の時間領域シンボルであり、 ここで、ＳＳＢはＳＳ Ｂｌｏｃｋであり、 手段７－２ ＳＳ Ｂｌｏｃｋサブキャリア間隔（ＳＣＳ）およびＲＭＳＩ ＣＯＲＥＳＥＴ ＳＣＳの組み合わせ{ＳＳ Ｂｌｏｃｋ ＳＣＳ, ＲＭＳＩ ＣＯＲＥＳＥＴ ＳＣＳ}が{２４０,６０}ｋＨｚである場合、前記ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、次の構成を採用し： インデックスがｍｏｄ（ＳＳＢ Ｉｎｄｅｘ,７）である候補ＳＳ Ｂｌｏｃｋの時間領域位置は、ＲＭＳＩ ＣＯＲＥＳＥＴに対して構成され、ＲＭＳＩ ＣＯＲＥＳＥＴによって占有される時間領域シンボルの数は、Ｂ={１}時間領域シンボルであり、ここで、 ＳＳ Ｂｌｏｃｋインデックスがｍｏｄ（ＳＳＢ Ｉｎｄｅｘ,８）={０,１}を満たす場合、関連するＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、このＳＳ Ｂｌｏｃｋの時間領域位置に先行し、かつ、ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、関連するＳＳ Ｂｌｏｃｋの時間領域位置から、－２つのサブキャリア間隔（ＳＣＳ）が１２０ｋＨｚである場合の時間領域シンボルだけオフセットされ、または ＳＳ Ｂｌｏｃｋインデックスが ｍｏｄ（ＳＳＢ Ｉｎｄｅｘ,８）={２,３}を満たす場合、関連するＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、このＳＳ Ｂｌｏｃｋの時間領域位置の後ろにあり、かつ、ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、関連するＳＳ Ｂｌｏｃｋの時間領域位置から、２つのサブキャリア間隔（ＳＣＳ）が１２０ｋＨｚである場合の時間領域シンボルだけオフセットされ、または ＳＳ Ｂｌｏｃｋインデックスがｍｏｄ（ＳＳＢ Ｉｎｄｅｘ,８）={４,５,６}を満たす場合、関連するＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、このＳＳ Ｂｌｏｃｋの時間領域位置の後ろにあり、かつ、ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、関連するＳＳ Ｂｌｏｃｋの時間領域位置から、３つのサブキャリア間隔（ＳＣＳ）が１２０ｋＨｚである場合の時間領域シンボルだけオフセットされ、 ここで、ＳＳＢはＳＳ Ｂｌｏｃｋであることを特徴とするリソース構成装置。 第３ 拒絶の理由 令和５年８月８日付けの当審で通知した拒絶の理由（以下「当審拒絶理由」という。）のうちの理由３は、次のとおりのものである。 この出願の請求項１－６に係る発明は、本願の優先権主張の日（以下「優先日」という。）前に頒布された、又は電気通信回線を通じて公衆に利用可能となった下記の引用文献１に記載された発明に基いて、その優先日前にその発明の属する技術の分野における通常の知識を有する者（以下「当業者」という。）が容易に発明をすることができたものであるから、特許法２９条２項の規定により、特許を受けることができない。 引用文献１．NTT DOCOMO, INC.，Discussion on remaining details on RMSI delivery [online]，3GPP TSG RAN WG1 #90b R1-1718181，Internet<URL:http://www.3gpp.org/ftp/tsg_ran/WG1_RL1/TSGR1_90b/Docs/R1-1718181.zip>，2017年10月09日 第４ 引用文献の記載及び引用発明 １ 引用文献１の記載 当審拒絶理由で引用された引用文献１には、以下の事項が記載されている（下線は、当審で付した。）。 （１）２頁１２～２０行 「2.4. RMSI transmission occasion and periodicity RAN1 can focus on CORESET occasion and periodicity, and RMSI transmission periodicity and TTI would be RAN2 issues. The discussion is whether CORESET configured by NR-PBCH is used only for scheduling RMSI or not. If the CORESET is used not only for RMSI scheduling but also for other purpose, e.g., Msg.2/4 scheduling, the CORESET periodicity should be short enough to reduce RACH delay and to achieve scheduling flexibility. In addition, CORESET resource configuration indication would be based on relative time/frequency resource offset from SS/PBCH block because of limited NR-PBCH payload size. In such case, UE can assume that the periodicity of CORESET configured by NR-PBCH is same with SS burst set periodicity so that CORESET resource configuration indication in each NR-PBCH can be simplified.」 （当審訳： ２．４． ＲＭＳＩ送信の機会と周期性 ＲＡＮ１は、ＣＯＲＥＳＥＴの機会と周期性に焦点を当てることができ、ＲＭＳＩ送信の周期性とＴＴＩは、ＲＡＮ２の問題である。ＮＲ－ＰＢＣＨにより構成されるＣＯＲＥＳＥＴが、ＲＭＳＩのスケジューリングにのみ使用されるか否かが議論される。ＣＯＲＥＳＥＴをＲＭＳＩのスケジューリングだけでなく、他の目的（Ｍｓｇ．２／４のスケジューリング等）にも使用する場合、ＣＯＲＥＳＥＴの周期性は、ＲＡＣＨの遅延を減らし、スケジューリングの柔軟性を実現するために十分に短くする必要がある。さらに、ＣＯＲＥＳＥＴリソース構成の指示は、ＮＲ－ＰＢＣＨペイロードサイズが限られているため、ＳＳ／ＰＢＣＨブロックからの相対的な時間／周波数リソースオフセットに基づく。このような場合、ＵＥは、ＮＲ－ＰＢＣＨによって構成されるＣＯＲＥＳＥＴの周期性がＳＳバーストセットの周期性と同じであると想定することができるので、各ＮＲ－ＰＢＣＨにおけるＣＯＲＥＳＥＴリソース構成の指示を単純化することができる。） （２）２頁２３～２７行 「2.5. Detailed indication of CORESET configuration in NR-PBCH Since NR-PBCH capacity is limited, bit size of CORESET configuration information for RMSI should not be so large and flexibility on CORESET configuration for RMSI would need to be limited [3]. Therefore, we propose limited combinations of bandwidth, duration, start timing and frequency position for basic CORESET configuration.」 （当審訳： ２．５． ＮＲ－ＰＢＣＨにおけるＣＯＲＥＳＥＴ構成の詳細な指示 ＮＲ－ＰＢＣＨの容量は限られているため、ＲＭＳＩのためのＣＯＲＥＳＥＴ構成情報のビットサイズはそれほど大きいものとすべきではなく、また、ＲＭＳＩのためのＣＯＲＥＳＥＴ構成の柔軟性を制限する必要がある［３］。そこで、基本のＣＯＲＥＳＥＴ構成として、帯域幅、期間、開始タイミング、周波数位置の限られた組み合わせを提案する。） （３）２頁２８～３２行 「Regarding the CORESET start timing, relationship with SS/PBCH block location should be considered. There are three SS/PBCH block location patterns within 14 symbols slot based on SS/PBCH block SCS as shown in figure 1 (case (a), (b) and (c)). For TDM between SS/PBCH block and corresponding CORESET, possible starting positions for CORESET can be calculated by using CORESET duration and SS block index in each case of SS/PBCH block location pattern.Table 1 show proposed CORESET configuration.」 （当審訳：ＣＯＲＥＳＥＴの開始タイミングについては、ＳＳ／ＰＢＣＨブロック位置との関係を考慮する必要がある。図１に示すように、ＳＳ／ＰＢＣＨブロックＳＣＳに基づく１４シンボルスロット内に３つのＳＳ／ＰＢＣＨブロック配置パターンがある（ケース（ａ）、（ｂ）及び（ｃ））。ＳＳ／ＰＢＣＨブロックと、対応するＣＯＲＥＳＥＴとの間がＴＤＭの場合、ＳＳ／ＰＢＣＨブロックの位置のパターンの各ケースでＣＯＲＥＳＥＴ期間とＳＳブロックインデックスを使用して、ＣＯＲＥＳＥＴの可能な開始位置を計算できる。表１に、ＣＯＲＥＳＥＴ構成の提案を示す。） （４）２頁３３～４０行 「where X in table 1 is defined by Case (a) : X = 2 + (4 - CORESET duration)*(SS block index mod 1) = 2 Case (b) : X = 4 + (4 - CORESET duration)*(SS block index mod 2) Case (c) : X = 8 + (4 - CORESET duration)*(SS block index mod 4) and Y in table 1 is defined by Case (a) : Y = 1 - (4 - CORESET duration)*(SS block index mod 1) = 1 Case (b) : Y = 5 - (4 - CORESET duration)*(SS block index mod 2) Case (c) : Y = 13 - (4 - CORESET duration)*(SS block index mod 4) .」 （当審訳： ここで、表１におけるＸは、次式で定義され、 ケース（ａ）：Ｘ＝２＋（４－ＣＯＲＥＳＥＴ ｄｕｒａｔｉｏｎ）＊（ＳＳ ｂｌｏｃｋ ｉｎｄｅｘ ｍｏｄ １）＝２ ケース（ｂ）：Ｘ＝４＋（４－ＣＯＲＥＳＥＴ ｄｕｒａｔｉｏｎ）＊（ＳＳ ｂｌｏｃｋ ｉｎｄｅｘ ｍｏｄ ２） ケース（ｃ）：Ｘ＝８＋（４－ＣＯＲＥＳＥＴ ｄｕｒａｔｉｏｎ）＊（ＳＳ ｂｌｏｃｋ ｉｎｄｅｘ ｍｏｄ ４） また、表１におけるＹは、次式で定義される。 ケース（ａ）：Ｙ＝１－（４－ＣＯＲＥＳＥＴ ｄｕｒａｔｉｏｎ）＊（ＳＳ ｂｌｏｃｋ ｉｎｄｅｘ ｍｏｄ １）＝１ ケース（ｂ）：Ｙ＝５－（４－ＣＯＲＥＳＥＴ ｄｕｒａｔｉｏｎ）＊（ＳＳ ｂｌｏｃｋ ｉｎｄｅｘ ｍｏｄ ２） ケース（ｃ）：Ｙ＝１３－（４－ＣＯＲＥＳＥＴ ｄｕｒａｔｉｏｎ）＊（ＳＳ ｂｌｏｃｋ ｉｎｄｅｘ ｍｏｄ ４）」 （５）３頁５～１７行 「Regarding the resource amount for CORESET, i.e., combination between CORESET bandwidth and duration, either bandwidth or duration would be limited in different scenarios. For example, if CORESET SCS is smaller than SS/PBCH block SCS and TDM between SS/PBCH block and CORESET is required, CORESET duration would need to be limited e.g., to 1 symbol. In such case, to allocate sufficient amount of resource for the CORESET, CORESET bandwidth would need to be large, e.g., 2 or more times wider than SS/PBCH block bandwidth considering UE minimum BW. On the other hand, for example in FDM case, CORESET bandwidth would need to be limited while more symbols e.g., up to four would be available as CORESET duration. Therefore, as shown in Table 1, we propose multiple configuration options regarding CORESET bandwidth and duration, and the candidate combinations between bandwidth and duration are limited and tied to the scenario i.e., FDM or TDM between SS/PBCH block and CORESET. Exact values of bandwidth may be changed along to RAN4 discussion on UE minimum BW.」 （当審訳： ＣＯＲＥＳＥＴのリソース量、すなわちＣＯＲＥＳＥＴの帯域幅と期間の組み合わせについては、さまざまなシナリオにおいて帯域幅か期間のいずれかが制限される。例えば、ＣＯＲＥＳＥＴ ＳＣＳがＳＳ／ＰＢＣＨブロックＳＣＳより小さく、ＳＳ／ＰＢＣＨブロックとＣＯＲＥＳＥＴの間のＴＤＭが必要な場合、ＣＯＲＥＳＥＴ期間を１シンボルに制限する必要がある。このような場合、ＣＯＲＥＳＥＴに十分な量のリソースを割り当てるには、ＣＯＲＥＳＥＴ帯域幅を大きくする、例えば、ＵＥの最小帯域幅を考慮したＳＳ／ＰＢＣＨブロック帯域幅の２倍以上にする必要がある。一方、例えばＦＤＭの場合、ＣＯＲＥＳＥＴの帯域幅を制限する必要がある一方で、ＣＯＲＥＳＥＴ期間としてより多くのシンボル、例えば最大４つを利用できるようにする。したがって、表１に示すように、ＣＯＲＥＳＥＴの帯域幅と期間に関する複数の構成オプションを提案し、帯域幅と期間の組合せの候補は、ＳＳ／ＰＢＣＨブロックとＣＯＲＥＳＥＴの間のＦＤＭまたはＴＤＭなどのシナリオに関連付けられて制限される。帯域幅の正確な値は、ＵＥの最小ＢＷに関するＲＡＮ４の議論に沿って変更される可能性がある。） （６）４頁３～６行 「Proposal 6: NR-PBCH carries 4 bits indication for CORESET configuration information. ・A CORESET configuration is indicated from limited combinations of bandwidth, duration, start timing and frequency position of CORESET. ・UE calculates start timing by using CORESET duration and SS block index.」 （当審訳： 提案６：ＮＲ－ＰＢＣＨは、ＣＯＲＥＳＥＴ構成情報の４ビットの指示を運ぶ。 ・ＣＯＲＥＳＥＴ構成は、ＣＯＲＥＳＥＴの帯域幅、期間、開始タイミング及び周波数の限られた組合せから指示される。 ・ＵＥは、ＣＯＲＥＳＥＴ期間及びＳＳブロックインデックスを用いて、開始タイミングを計算する。） （７）図１（３頁） 「 ［図：0001410670000001.jpg］ Figure 1: SS/PBCH block location patterns and start timings of CORESET configuration」 （当審訳： ケース（ａ）：ＳＣＳ １５／３０ｋＨｚ ケース（ｂ）：ＳＣＳ ３０／１２０ｋＨｚ ケース（ｃ）：ＳＣＳ ２４０ｋＨｚ （網掛け部分）２シンボルのＣＯＲＥＳＥＴ期間の場合 （赤囲みの部分）ＳＳブロックの最初のＯＦＤＭシンボル （緑囲みの部分）Ｙ ＯＦＤＭシンボル後ろに （青囲みの部分）Ｘ ＯＦＤＭシンボル前に 図１：ＳＳ／ＰＢＣＨブロックの位置のパターンとＣＯＲＥＳＥＴ構成の開始タイミング） （８）表１（７頁） 「Table 1: Basic information of CORESET configuration ［図：0001410670000002.jpg］ 」 （当審訳： 表１：ＣＯＲＥＳＥＴ構成の基本情報 （表２行目最左欄）ＰＢＣＨにおけるビット （表３行目最左欄）帯域幅 （表４行目）期間、２ＯＦＤＭシンボル、３ＯＦＤＭシンボル、１ＯＦＤＭシンボル、２ＯＦＤＭシンボル、１ＯＦＤＭシンボル （表５行目）開始タイミング、（「X」で始まる文）所定のＳＳブロックよりＸ ＯＦＤＭシンボル前、（「Y」で始まる文）所定のＳＳブロックよりＹ ＯＦＤＭシンボル後ろ、（「First」で始まる文）ＳＳブロックの最初のＯＦＤＭシンボル （表６行目）周波数位置、（「Same」で始まる文）ＳＳブロックが占有するＰＲＢと同じ、（「With equal」で始まる文）周波数においてＳＳブロックの直下及び直上に同じ数のＰＲＢ、（「With the」で始まる文）ＣＯＲＥＳＥＴ ＢＷの中央をＳＳブロックの中央と揃える） ２ 引用発明 （１）前記１の引用文献１の記載によれば、次のことがいえる。 ア 図１は、「ＣＯＲＥＳＥＴ構成のＳＳ／ＰＢＣＨブロックの位置のパターンとＣＯＲＥＳＥＴ構成の開始タイミング」を示したものであり、「ケース（ａ）」は、「ＳＣＳ」が「１５／３０ｋＨｚ」であり、「ケース（ｂ）」は、「ＳＣＳ」が「３０／１２０ｋＨｚ」であり、「ケース（ｃ）」は、「ＳＣＳ」が「２４０ｋＨｚ」であることが見て取れ、該「ケース（ａ）」～「ケース（ｃ）」は、前記１（４）の数式の「ケース（ａ）」～「ケース（ｃ）」と同じものであると認められる。 イ 表１は、「ＣＯＲＥＳＥＴ構成の基本情報」を示したものであり、「ＣＯＲＥＳＥＴ構成の基本情報」は、「帯域幅」、「期間」、「開始タイミング」、「周波数位置」の情報を含むことが見て取れる。 また、「ＣＯＲＥＳＥＴ構成の基本情報」の「６」番は、「ＰＢＣＨにおけるビット」が「０１１０」、「帯域幅」が「４８ＰＲＢ」、「期間」が「１ＯＦＤＭシンボル」、「開始タイミング」が「所定のＳＳブロックよりＸ ＯＦＤＭシンボル前」、「周波数位置」が「ＣＯＲＥＳＥＴ帯域幅の中央をＳＳブロックの中央と揃える」であること、「７」番は、「ＰＢＣＨにおけるビット」が「０１１１」、「帯域幅」が「４８ＰＲＢ」、「期間」が「１ＯＦＤＭシンボル」、「開始タイミング」が「所定のＳＳブロックよりＹ ＯＦＤＭシンボル後ろ」、「周波数位置」が「ＣＯＲＥＳＥＴ帯域幅の中央をＳＳブロックの中央と揃える」であること、「９」番は、「ＰＢＣＨにおけるビット」が「１００１」、「帯域幅」が「４８ＰＲＢ」、「期間」が「２ＯＦＤＭシンボル」、「開始タイミング」が「所定のＳＳブロックよりＸ ＯＦＤＭシンボル前」、「周波数位置」が「ＣＯＲＥＳＥＴ帯域幅の中央をＳＳブロックの中央と揃える」であること、がそれぞれ見て取れる。 ウ 前記１（６）によれば、「ＣＯＲＥＳＥＴ構成情報の４ビットの指示」は、下りリンクである「ＮＲ－ＰＢＣＨ」により運ばれるのであるから、「ＣＯＲＥＳＥＴ構成情報の４ビットの指示」は、基地局等のようなネットワーク装置により送信されると解される。したがって、引用文献１には、「ＣＯＲＥＳＥＴ構成情報の４ビットの指示」を送信する「ネットワーク装置」の発明が記載されていると認められる。 （２）以上によれば、引用文献１には、次の発明（以下「引用発明」という。）が記載されていると認められる。なお、後の参照の便宜のため、引用発明をａ～ｉに分説し、「分説ａ」のようにして参照する。 ａ ＣＯＲＥＳＥＴリソース構成の指示は、ＳＳ／ＰＢＣＨブロックからの相対的な時間／周波数リソースオフセットに基づき、このような場合、ＵＥは、ＮＲ－ＰＢＣＨによって構成されるＣＯＲＥＳＥＴの周期性がＳＳバーストセットの周期性と同じであると想定することができるので、各ＮＲ－ＰＢＣＨにおけるＣＯＲＥＳＥＴリソース構成の指示を単純化することができ、（前記１（１）） ｂ ＲＭＳＩのためのＣＯＲＥＳＥＴ構成情報のビットサイズはそれほど大きいものとすべきではなく、また、ＲＭＳＩのためのＣＯＲＥＳＥＴ構成の柔軟性を制限する必要があり、基本のＣＯＲＥＳＥＴ構成は、帯域幅、期間、開始タイミング、周波数位置の限られた組み合わせであり、（前記１（２）） ｃ ＳＳ／ＰＢＣＨブロックと、対応するＣＯＲＥＳＥＴとの間がＴＤＭの場合、ＳＳ／ＰＢＣＨブロックの位置のパターンの各ケースでＣＯＲＥＳＥＴ期間とＳＳブロックインデックスを使用して、ＣＯＲＥＳＥＴの可能な開始位置を計算でき、（前記１（３）） ｄ ＣＯＲＥＳＥＴ構成の基本情報は、帯域幅、期間、開始タイミング、周波数位置の情報を含み、６番は、ＰＢＣＨにおけるビットが０１１０、帯域幅が４８ＰＲＢ、期間が１ＯＦＤＭシンボル、開始タイミングが所定のＳＳブロックよりＸ ＯＦＤＭシンボル前、周波数位置がＣＯＲＥＳＥＴ帯域幅の中央をＳＳブロックの中央と揃える、であり、７番は、ＰＢＣＨにおけるビットが０１１１、帯域幅が４８ＰＲＢ、期間が１ＯＦＤＭシンボル、開始タイミングが所定のＳＳブロックよりＹ ＯＦＤＭシンボル後ろ、周波数位置がＣＯＲＥＳＥＴ帯域幅の中央をＳＳブロックの中央と揃える、であり、９番は、ＰＢＣＨにおけるビットが１００１、帯域幅が４８ＰＲＢ、期間が２ＯＦＤＭシンボル、開始タイミングが所定のＳＳブロックよりＸ ＯＦＤＭシンボル前、周波数位置がＣＯＲＥＳＥＴ帯域幅の中央をＳＳブロックの中央と揃える、であり、（前記（２）イ） ｅ ここで、Ｘは、次式で定義され、 ケース（ａ）：Ｘ＝２＋（４－ＣＯＲＥＳＥＴ ｄｕｒａｔｉｏｎ）＊（ＳＳ ｂｌｏｃｋ ｉｎｄｅｘ ｍｏｄ １）＝２ ケース（ｂ）：Ｘ＝４＋（４－ＣＯＲＥＳＥＴ ｄｕｒａｔｉｏｎ）＊（ＳＳ ｂｌｏｃｋ ｉｎｄｅｘ ｍｏｄ ２） ケース（ｃ）：Ｘ＝８＋（４－ＣＯＲＥＳＥＴ ｄｕｒａｔｉｏｎ）＊（ＳＳ ｂｌｏｃｋ ｉｎｄｅｘ ｍｏｄ ４） Ｙは、次式で定義され、 ケース（ａ）：Ｙ＝１－（４－ＣＯＲＥＳＥＴ ｄｕｒａｔｉｏｎ）＊（ＳＳ ｂｌｏｃｋ ｉｎｄｅｘ ｍｏｄ １）＝１ ケース（ｂ）：Ｙ＝５－（４－ＣＯＲＥＳＥＴ ｄｕｒａｔｉｏｎ）＊（ＳＳ ｂｌｏｃｋ ｉｎｄｅｘ ｍｏｄ ２） ケース（ｃ）：Ｙ＝１３－（４－ＣＯＲＥＳＥＴ ｄｕｒａｔｉｏｎ）＊（ＳＳ ｂｌｏｃｋ ｉｎｄｅｘ ｍｏｄ ４）、（前記１（４）） ｆ ケース（ａ）は、ＳＣＳが１５／３０ｋＨｚであり、ケース（ｂ）は、ＳＣＳが３０／１２０ｋＨｚであり、ケース（ｃ）は、ＳＣＳが２４０ｋＨｚであり、（前記（１）、（２）ア） ｇ ＣＯＲＥＳＥＴ ＳＣＳがＳＳ／ＰＢＣＨブロックＳＣＳより小さく、ＳＳ／ＰＢＣＨブロックとＣＯＲＥＳＥＴの間のＴＤＭが必要な場合、ＣＯＲＥＳＥＴ期間を１シンボルに制限する必要があり、このような場合、ＵＥの最小帯域幅を考慮したＳＳ／ＰＢＣＨブロック帯域幅の２倍以上にする必要があり、（前記１（５）） ｈ ＮＲ－ＰＢＣＨは、ＣＯＲＥＳＥＴの４ビットの指示を運ぶ（前記１（６）） ｉ ＣＯＲＥＳＥＴ構成情報の４ビットの指示を送信するネットワーク装置。（前記（２）ウ） 第５ 対比 １ 前提 （１）請求項６の「手段１ないし手段７のいずれかの１つを有するが、前記有する１つの手段」との記載からは、本願発明は、「手段１」を有する構成と、「手段２」を有する構成と、「手段３」を有する構成と、「手段４」を有する構成と、「手段５」を有する構成と、「手段６」を有する構成と、「手段７」を有する構成とを択一的な選択肢とするものと解される。そのため、本願発明には、「手段１」のみを有する構成が含まれる。 （２）同様に、請求項６の「手段１：…（中略）…前記ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、次の構成のいずれかを採用し：構成１：…（中略）…、構成２：…（攻略）…」との記載によれば、本願発明には、「手段１」が「構成１」のみを採用した構成と、「手段１」が「構成２」のみを採用した構成が含まれると解される。 （３）さらに、本願発明の「構成１」も、択一的な選択肢を有し、該「構成１」には、「ＲＭＳＩ ＣＯＲＥＳＥＴは、１つの時間領域シンボルを占有し、かつ、ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、関連するＳＳ Ｂｌｏｃｋの時間領域位置から－２だけオフセットされ」るのみの構成、「ＲＭＳＩ ＣＯＲＥＳＥＴは、２つの時間領域シンボルを占有し、かつ、ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、関連するＳＳ Ｂｌｏｃｋの時間領域位置から－２だけオフセットされ」るのみの構成が含まれると解される。 同様に、本願発明の「構成２」には、「ＲＭＳＩ ＣＯＲＥＳＥＴは、１つの時間領域シンボルを占有し、かつ、ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、関連するＳＳ Ｂｌｏｃｋの時間領域位置から＋１だけオフセットされ」るのみの構成が含まれると解される。 （４）前記（１）～（３）を踏まえて、以下、本願発明と引用発明とを対比する（なお、本願発明と引用発明との対比にあたり、本願発明の手段１～手段７が択一的に特定されている発明特定事項については、手段１の構成１及び構成２から先に対比を行う。）。 ２ 「残りの最小システム情報制御リソース集合ＲＭＳＩ ＣＯＲＥＳＥＴおよび関連する同期情報ブロックＳＳ Ｂｌｏｃｋが時分割多重モードで異なるシンボルを占有して送信することを決定するように構成された第１のユニットと、」について （１）引用発明の「ＣＯＲＥＳＥＴリソース」（分説ａ）、「ＲＭＳＩのためのＣＯＲＥＳＥＴ」（分説ｂ）及び「ＣＯＲＥＳＥＴ」（分説ｂ等）は、いずれもＲＭＳＩのＣＯＲＥＳＥＴのことと解されるから、本願発明の「残りの最小システム情報制御リソース集合ＲＭＳＩ ＣＯＲＥＳＥＴ」に相当する。また、引用発明の「ＳＳ／ＰＢＣＨブロック」（分説ｄ等）、「ＳＳブロック」（分説ｅ等）及び「ＳＳ ｂｌｏｃｋ」（分説ｅ）は、いずれもＳＳ／ＰＢＣＨブロックのことと解されるから、本願発明の「同期情報ブロックＳＳ Ｂｌｏｃｋ」に相当する。 （２）引用発明において、「ネットワーク装置」が送信する「ＣＯＲＥＳＥＴ構成情報」（分説ｉ）の「６番」及び「９番」は、「ＣＯＲＥＳＥＴの可能な開始位置」（分説ｃ）である「開始タイミング」が「所定のＳＳブロックよりＸ ＯＦＤＭシンボル前」を指示し、「７番」は、該「開始タイミング」が「開始タイミングが所定のＳＳブロックよりＹ ＯＦＤＭシンボル後ろ」（分説ｄ）を指示するものである。いずれの「ＣＯＲＥＳＥＴ構成情報」も、「ＣＯＲＥＳＥＴ」が「所定のＳＳブロック」とは異なるタイミングで送信されることを示し、このことは、「ＳＳ／ＰＢＣＨブロックと、対応するＣＯＲＥＳＥＴとの間がＴＤＭ」（分説ｃ）、すなわち「ＳＳ／ＰＢＣＨブロック」と「対応するＣＯＲＥＳＥＴ」を時分割多重で送信することを意味する。そうすると、「ネットワーク装置」は、「ＳＳ／ＰＢＣＨブロック」と「対応するＣＯＲＥＳＥＴ」を時分割多重で送信することを決定しているということができ、該決定を行う処理ユニットを有しているものと認められる。 したがって、本願発明と引用発明とは、「残りの最小システム情報制御リソース集合ＲＭＳＩ ＣＯＲＥＳＥＴおよび関連する同期情報ブロックＳＳ Ｂｌｏｃｋが時分割多重モードで異なるシンボルを占有して送信することを決定するように構成された第１のユニット」を備える点で一致する。 ３ 「前記ＲＭＳＩ ＣＯＲＥＳＥＴの構成パラメータは、前記ＲＭＳＩ ＣＯＲＥＳＥＴによって占有される帯域幅と、前記ＲＭＳＩ ＣＯＲＥＳＥＴの周波数領域位置とを含み、」について 引用発明の「ＣＯＲＥＳＥＴ構成情報」（分説ｂ等）と「ＣＯＲＥＳＥＴ構成の基本情報」（分説ｄ）は、いずれもＲＭＳＩのＣＯＲＥＳＥＴの構成（帯域幅、期間、開始タイミング、周波数位置の組合せ）の情報のことと解されるから、本願発明の「ＲＭＳＩ ＣＯＲＥＳＥＴの構成パラメータ」に相当する。また、該「ＣＯＲＥＳＥＴ構成の基本情報」に含まれる「周波数」及び「周波数位置」（分説ｄ）は、「ＣＯＲＥＳＥＴ」の送信に用いる帯域幅及び周波数位置であることは明らかであるから、それぞれ、本願発明の「ＲＭＳＩ ＣＯＲＥＳＥＴによって占有される帯域幅」及び「ＲＭＳＩ ＣＯＲＥＳＥＴの周波数領域位置」に相当する。 したがって、本願発明と引用発明とは、「ＲＭＳＩ ＣＯＲＥＳＥＴの構成パラメータは、前記ＲＭＳＩ ＣＯＲＥＳＥＴによって占有される帯域幅と、前記ＲＭＳＩ ＣＯＲＥＳＥＴの周波数領域位置とを含」む点で一致する。 ４ 「各ＳＳ Ｂｌｏｃｋバースト集合内のすべてのＳＳ Ｂｌｏｃｋに関連する残りの最小システム情報制御リソース集合の前記ＲＭＳＩ ＣＯＲＥＳＥＴによって占有される帯域幅および前記ＲＭＳＩ ＣＯＲＥＳＥＴの周波数領域位置は、同じであり、」について 引用発明の「ＣＯＲＥＳＥＴ構成情報」が、本願発明の上記事項の構成を有することは、特定されていない。 ５ 「手段１」の構成について （１）「前記ＲＭＳＩ ＣＯＲＥＳＥＴの構成パラメータが前記ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置を含み、」について 引用発明の「ＣＯＲＥＳＥＴ構成の基本情報」に含まれる「開始タイミング」（分説ｄ）が、時間領域での「ＣＯＲＥＳＥＴ」の位置を示すことは明らかであるから、本願発明の「ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置」に相当し、本願発明と引用発明とは、「前記ＲＭＳＩ ＣＯＲＥＳＥＴの構成パラメータが前記ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置を含」む点で一致する。 （２）「ＳＳ Ｂｌｏｃｋサブキャリア間隔（ＳＣＳ）およびＲＭＳＩ ＣＯＲＥＳＥＴ ＳＣＳの組み合わせ｛ＳＳ Ｂｌｏｃｋ ＳＣＳ，ＲＭＳＩ ＣＯＲＥＳＥＴ ＳＣＳ｝が｛１５，１５｝ｋＨｚであれば、」について ア 引用発明の「ＳＳ／ＰＢＣＨブロックＳＣＳ」及び「ＣＯＲＥＳＥＴ ＳＣＳ」（分説ｇ）は、それぞれ、本願発明の「ＳＳ Ｂｌｏｃｋサブキャリア間隔（ＳＣＳ）」及び「ＲＭＳＩ ＣＯＲＥＳＥＴ ＳＣＳ」に相当する。 イ 引用発明では、「ＣＯＲＥＳＥＴ ＳＣＳがＳＳ／ＰＢＣＨブロックＳＣＳより小さく」、「ＳＳ／ＰＢＣＨブロックとＣＯＲＥＳＥＴの間のＴＤＭが必要な場合」、「ＣＯＲＥＳＥＴ期間を１シンボルに制限する必要があ」（分説ｇ）る。これに対し、「ＳＳ／ＰＢＣＨブロックとＣＯＲＥＳＥＴの間のＴＤＭが必要な場合」であっても、「ＣＯＲＥＳＥＴ ＳＣＳがＳＳ／ＰＢＣＨブロックＳＣＳより小さく」ない場合、例えば、「ＣＯＲＥＳＥＴ ＳＣＳ」と「ＳＳ／ＰＢＣＨブロックＳＣＳ」が同じ場合、上記の「ＣＯＲＥＳＥＴ期間」の制限は不要であるから、「ＣＯＲＥＳＥＴ構成の基本情報」のうち、前記２（２）のとおり「ＳＳ／ＰＢＣＨブロックとＣＯＲＥＳＥＴの間」が「ＴＤＭ」で送信されることを示す「６番」、「７番」及び「９番」（分説ｄ）は、「ＣＯＲＥＳＥＴ ＳＣＳ」と「ＳＳ／ＰＢＣＨブロックＳＣＳ」が同じである場合にも使用されると解される。 ウ また、前記「６番」と「９番」は、「開始タイミング」が「所定のＳＳブロックよりＸ ＯＦＤＭシンボル前」、上記「７番」は、「開始タイミング」が「所定のＳＳブロックよりＹ ＯＦＤＭシンボル後ろ」であって、該「Ｘ」及び「Ｙ」は、「ＳＣＳ」が「１５／３０ｋＨｚ」である「ケース（ａ）」（分説ｅ、ｆ）の場合が想定されたものである。そうすると、「６番」、「７番」及び「９番」は、「ＣＯＲＥＳＥＴ ＳＣＳ」と「ＳＳ／ＰＢＣＨブロックＳＣＳ」が同じ「１５ｋＨｚ」である場合に使用され得るものと認められる。 エ したがって、本願発明と引用発明とは、「ＳＳ Ｂｌｏｃｋサブキャリア間隔（ＳＣＳ）およびＲＭＳＩ ＣＯＲＥＳＥＴ ＳＣＳの組み合わせ｛ＳＳ Ｂｌｏｃｋ ＳＣＳ，ＲＭＳＩ ＣＯＲＥＳＥＴ ＳＣＳ｝が｛１５，１５｝ｋＨｚであ」る場合を含む点で一致する。 （３）「構成１」の構成について ア 引用発明の「ＣＯＲＥＳＥＴ構成の基本情報」の「６番」は、「期間」が「１ＯＦＤＭシンボル」（分説ｄ）であり、該「期間」は、ＣＯＲＥＳＥＴが占有するＯＦＤＭシンボル数であるから、本願発明の「構成１」とは「ＲＭＳＩ ＣＯＲＥＳＥＴは、１つの時間領域シンボルを占有」する点で一致する。 また、上記「６番」は、「開始タイミング」が「所定のＳＳブロックよりＸ ＯＦＤＭシンボル前」（分説ｄ）であり、該「Ｘ」は、「ケース（ａ）」の場合「２」（分説ｅ）である。上記「開始タイミング」は、「ＣＯＲＥＳＥＴ」の先頭のＯＦＤＭシンボルの時間領域の位置と解され、上記「６番」は、「ＣＯＲＥＳＥＴ」の先頭ＯＦＤＭシンボルが、「所定のＳＳブロック」より時間領域位置で「２」ＯＦＤＭシンボルだけ先行すること、換言すると、時間領域のマイナス方向に「２」ＯＦＤＭシンボルだけオフセットされた位置であることを示すものであるから、本願発明の「構成１」とは、「ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、関連するＳＳ Ｂｌｏｃｋの時間領域位置に先行し」、「ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、関連するＳＳ Ｂｌｏｃｋの時間領域位置から－２だけオフセットされ」る点で一致する。 してみると、引用発明の「ＣＯＲＥＳＥＴ構成の基本情報」の「６番」は、本願発明の「構成１：ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、関連するＳＳ Ｂｌｏｃｋの時間領域位置に先行し」、「ＲＭＳＩ ＣＯＲＥＳＥＴは、１つの時間領域シンボルを占有し、かつ、ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、関連するＳＳ Ｂｌｏｃｋの時間領域位置から－２だけオフセットされ」る構成に相当する。 イ 引用発明の「ＣＯＲＥＳＥＴ構成の基本情報」の「９番」は、「期間」が「２ＯＦＤＭシンボル」、「開始タイミング」が「所定のＳＳブロックよりＸ ＯＦＤＭシンボル前」（分説ｄ）であるから、前記アを踏まえると、本願発明の「構成１：ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、関連するＳＳ Ｂｌｏｃｋの時間領域位置に先行し」、「ＲＭＳＩ ＣＯＲＥＳＥＴは、２つの時間領域シンボルを占有し、かつ、ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、関連するＳＳ Ｂｌｏｃｋの時間領域位置から－２だけオフセットされ」る構成に相当する。 ウ したがって、引用発明の「ＣＯＲＥＳＥＴ構成の基本情報」の「６番」と「９番」は、本願発明の「構成１：ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、関連するＳＳ Ｂｌｏｃｋの時間領域位置に先行し、ＲＭＳＩ ＣＯＲＥＳＥＴは、１つの時間領域シンボルを占有し、かつ、ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、関連するＳＳ Ｂｌｏｃｋの時間領域位置から－１だけオフセットされ、または、ＲＭＳＩ ＣＯＲＥＳＥＴは、１つの時間領域シンボルを占有し、かつ、ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、関連するＳＳ Ｂｌｏｃｋの時間領域位置から－２だけオフセットされ、または、ＲＭＳＩ ＣＯＲＥＳＥＴは、２つの時間領域シンボルを占有し、かつ、ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、関連するＳＳ Ｂｌｏｃｋの時間領域位置から－２だけオフセットされ」る構成に含まれる。 （４）「構成２」の構成について 引用発明の「ＣＯＲＥＳＥＴ構成の基本情報」の「７番」は、「期間」が「１ＯＦＤＭシンボル」、「開始タイミング」が「所定のＳＳブロックよりＹ ＯＦＤＭシンボル後ろ」であり、該「Ｙ」は、前記（２）ウのとおり「ケース（ａ）」の場合「１」であるから、上記「開始タイミング」は、「ＣＯＲＥＳＥＴ」の先頭ＯＦＤＭシンボルが、「所定のＳＳブロック」より時間領域位置で「１」ＯＦＤＭシンボルだけ後ろであるすること、換言すると、時間領域のプラス方向に「１」ＯＦＤＭシンボルだけオフセットされた位置であることを示すものである。 そうすると、引用発明の「ＣＯＲＥＳＥＴ構成の基本情報」の「７番」は、本願発明の「構成２：ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、関連するＳＳ Ｂｌｏｃｋの時間領域位置の後ろにあり」、「ＲＭＳＩ ＣＯＲＥＳＥＴは、１つの時間領域シンボルを占有し、かつ、ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、関連するＳＳ Ｂｌｏｃｋの時間領域位置から＋１だけオフセットされ」る構成に相当するから、本願発明の「構成２：ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、関連するＳＳ Ｂｌｏｃｋの時間領域位置の後ろにあり、ＲＭＳＩ ＣＯＲＥＳＥＴは、１つの時間領域シンボルを占有し、かつ、ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、関連するＳＳ Ｂｌｏｃｋの時間領域位置から＋１だけオフセットされ、または、ＲＭＳＩ ＣＯＲＥＳＥＴは、１つの時間領域シンボルを占有し、かつ、ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、関連するＳＳ Ｂｌｏｃｋの時間領域位置から＋２だけオフセットされ、または、ＲＭＳＩ ＣＯＲＥＳＥＴは、２つの時間領域シンボルを占有し、かつ、ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、関連するＳＳ Ｂｌｏｃｋの時間領域位置から＋２だけオフセットされ」る構成に含まれる。 （５）「ここで、ＳＳＢはＳＳ Ｂｌｏｃｋであり、Ｉｎｄｅｘはインデックスであり、」について 引用発明の式中の「ＳＳ ｂｌｏｃｋ ｉｎｄｅｘ」（分説ｅ）の「ＳＳ ｂｌｏｃｋ」をＳＳＢと略すのは任意であり、また、該「ｉｎｄｅｘ」は「ＳＳ ｂｌｏｃｋ」のインデックスであるから、本願発明と引用発明とは、「ＳＳＢはＳＳ Ｂｌｏｃｋであり、Ｉｎｄｅｘはインデックスであ」る点で一致する。 （６）「前記ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、次の構成のいずれかを採用し：」について 引用発明は、「ＣＯＲＥＳＥＴ構成の基本情報」の「開始タイミング」について、前記（３）及び（４）のとおりの構成を有するものである。そして、本願発明の上記事項の「次の構成」とは、上記事項の後に記載された「構成１」と「構成２」の２つの構成のことを指すと解される。そうすると、本願発明と引用発明とは、「前記ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、次の構成のいずれかを採用」した点で一致する。 （７）前記（１）、（２）及び（６）によれば、本願発明と引用発明とは、「手段１」の構成、すなわち、「手段１：前記ＲＭＳＩ ＣＯＲＥＳＥＴの構成パラメータが前記ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置を含み、ＳＳ Ｂｌｏｃｋサブキャリア間隔（ＳＣＳ）およびＲＭＳＩ ＣＯＲＥＳＥＴ ＳＣＳの組み合わせ{ＳＳ Ｂｌｏｃｋ ＳＣＳ, ＲＭＳＩ ＣＯＲＥＳＥＴ ＳＣＳ}が{１５，１５}ｋＨｚであれば、前記ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、次の構成のいずれかを採用し」た構成を有する点で一致するといえる。 ６ 「手段１ないし手段７のいずれかの１つを有するが、前記有する１つの手段で、前記ＲＭＳＩ ＣＯＲＥＳＥＴの構成パラメータおよび関連するＳＳ Ｂｌｏｃｋの構成パラメータを決定するように構成された第２のユニットとを備え、」について （１）前記５のとおり、本願発明と引用発明とは「手段１」を有する点で一致する。 （２）引用発明の「ネットワーク装置」は、「ＣＯＲＥＳＥＴ構成情報の４ビットの指示」を「送信」（分説ｉ）するために、当然「ＣＯＲＥＳＥＴ構成情報」を決定しているといえる。さらに、上記「ＣＯＲＥＳＥＴ構成情報」は、前記５（２）イのとおり、「ＳＳ／ＰＢＣＨブロックＳＣＳ」を考慮したものであるから、「ネットワーク装置」は、当然「ＳＳ／ＰＢＣＨブロックＳＣＳ」を決定していると認められる。そうすると、引用発明の「ネットワーク装置」は、前記「ＣＯＲＥＳＥＴ構成情報」及び前記「ＳＳ／ＰＢＣＨブロックＳＣＳ」を決定するための処理ユニットを有しているということができ、該「ＳＳ／ＰＢＣＨブロックＳＣＳ」は、本願発明の「ＳＳ Ｂｌｏｃｋの構成パラメータ」に相当する。 （３）したがって、引用発明の「ネットワーク装置」が、「手段１」を有し、前記「ＣＯＲＥＳＥＴ構成情報」及び前記「ＳＳ／ＰＢＣＨブロックＳＣＳ」を決定するための処理ユニットを有する構成は、前記１（１）を踏まえると、本願発明の「手段１ないし手段７のいずれかの１つを有するが、前記有する１つの手段で、前記ＲＭＳＩ ＣＯＲＥＳＥＴの構成パラメータおよび関連するＳＳ Ｂｌｏｃｋの構成パラメータを決定するように構成された第２のユニットとを備え」る構成に含まれる（択一的記載の発明特定事項である「手段２：…（中略）…、手段３：…（中略）…、手段４：…（中略）…、手段５：…（中略）…、手段６：…（中略）…、手段７…（中略）…」を含む。）。 ７ 「リソース構成装置」について 引用発明の「ＣＯＲＥＳＥＴ」は、制御リソース集合のことであるからリソースということができ、「ネットワーク装置」は、「ＣＯＲＥＳＥＴ構成情報の４ビットの指示を送信」することで、「ＣＯＲＥＳＥＴ」を「構成」していると認められる。 したがって、本願発明と引用発明とは、「リソース構成装置」である点で一致する。 ８ 前記１～７によれば、本願発明と引用発明とは、次の点で一致し、相違するといえる。 （一致点） 残りの最小システム情報制御リソース集合ＲＭＳＩ ＣＯＲＥＳＥＴおよび関連する同期情報ブロックＳＳ Ｂｌｏｃｋが時分割多重モードで異なるシンボルを占有して送信することを決定するように構成された第１のユニットと、 手段１ないし手段７のいずれかの１つを有するが、前記有する１つの手段で、前記ＲＭＳＩ ＣＯＲＥＳＥＴの構成パラメータおよび関連するＳＳ Ｂｌｏｃｋの構成パラメータを決定するように構成された第２のユニットとを備え、 前記ＲＭＳＩ ＣＯＲＥＳＥＴの構成パラメータは、前記ＲＭＳＩ ＣＯＲＥＳＥＴによって占有される帯域幅と、前記ＲＭＳＩ ＣＯＲＥＳＥＴの周波数領域位置とを含み、 手段１： 前記ＲＭＳＩ ＣＯＲＥＳＥＴの構成パラメータが前記ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置を含み、ＳＳ Ｂｌｏｃｋサブキャリア間隔（ＳＣＳ）およびＲＭＳＩ ＣＯＲＥＳＥＴ ＳＣＳの組み合わせ{ＳＳ Ｂｌｏｃｋ ＳＣＳ, ＲＭＳＩ ＣＯＲＥＳＥＴ ＳＣＳ}が{１５，１５}ｋＨｚであれば、前記ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、次の構成のいずれかを採用し： 構成１：ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、関連するＳＳ Ｂｌｏｃｋの時間領域位置に先行し、 ＲＭＳＩ ＣＯＲＥＳＥＴは、１つの時間領域シンボルを占有し、かつ、ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、関連するＳＳ Ｂｌｏｃｋの時間領域位置から－１だけオフセットされ、または、 ＲＭＳＩ ＣＯＲＥＳＥＴは、１つの時間領域シンボルを占有し、かつ、ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、関連するＳＳ Ｂｌｏｃｋの時間領域位置から－２だけオフセットされ、または、 ＲＭＳＩ ＣＯＲＥＳＥＴは、２つの時間領域シンボルを占有し、かつ、ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、関連するＳＳ Ｂｌｏｃｋの時間領域位置から－２だけオフセットされ、 構成２：ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、関連するＳＳ Ｂｌｏｃｋの時間領域位置の後ろにあり、 ＲＭＳＩ ＣＯＲＥＳＥＴは、１つの時間領域シンボルを占有し、かつ、ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、関連するＳＳ Ｂｌｏｃｋの時間領域位置から＋１だけオフセットされ、 ＲＭＳＩ ＣＯＲＥＳＥＴは、１つの時間領域シンボルを占有し、かつ、ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、関連するＳＳ Ｂｌｏｃｋの時間領域位置から＋２だけオフセットされ、または、 ＲＭＳＩ ＣＯＲＥＳＥＴは、２つの時間領域シンボルを占有し、かつ、ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、関連するＳＳ Ｂｌｏｃｋの時間領域位置から＋２だけオフセットされ、 ここで、ＳＳＢはＳＳ Ｂｌｏｃｋであり、Ｉｎｄｅｘはインデックスであり、 手段２： 前記ＲＭＳＩ ＣＯＲＥＳＥＴの構成パラメータが前記ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置を含み、ＳＳ Ｂｌｏｃｋサブキャリア間隔（ＳＣＳ）およびＲＭＳＩ ＣＯＲＥＳＥＴ ＳＣＳの組み合わせ{ＳＳ Ｂｌｏｃｋ ＳＣＳ, ＲＭＳＩ ＣＯＲＥＳＥＴ ＳＣＳ}が{１５，３０}ｋＨｚであれば、前記ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、次の構成のいずれかを採用し： 構成１：ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、関連するＳＳ Ｂｌｏｃｋの時間領域位置に先行し、ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、関連するＳＳ Ｂｌｏｃｋの時間領域位置から－Ｂだけオフセットされ、 構成２：ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、関連するＳＳ Ｂｌｏｃｋの時間領域位置の後ろにあり、ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、関連するＳＳ Ｂｌｏｃｋの時間領域位置から＋Ｂだけオフセットされ、 ここで、Ｂは、ＲＭＳＩ ＣＯＲＥＳＥＴによって占有される連続時間領域シンボルの所定数であり、 手段３： 前記ＲＭＳＩ ＣＯＲＥＳＥＴの構成パラメータが前記ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置を含み、ＳＳ Ｂｌｏｃｋサブキャリア間隔（ＳＣＳ）およびＲＭＳＩ ＣＯＲＥＳＥＴ ＳＣＳの組み合わせ{ＳＳ Ｂｌｏｃｋ ＳＣＳ, ＲＭＳＩ ＣＯＲＥＳＥＴ ＳＣＳ}が{３０, ３０}または{１２０,１２０}ｋＨｚであれば、前記ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、次の構成のいずれかを採用し： 構成２：ｍｏｄ（ＳＳＢ Ｉｎｄｅｘ,４）={０,２}が満たされると、ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、関連するＳＳ Ｂｌｏｃｋの時間領域位置から－Ｂだけオフセットされ、ここで、ＳＳＢは、ＳＳ Ｂｌｏｃｋであり、 構成３：ｍｏｄ（ＳＳＢＩｎｄｅｘ,４）={１,３}が満たされると、ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、関連するＳＳ Ｂｌｏｃｋの時間領域位置から＋Ｂだけオフセットされ、 ここで、Ｂは、ＲＭＳＩ ＣＯＲＥＳＥＴによって占有される連続時間領域シンボルの所定数であり、Ｉｎｄｅｘはインデックスであり、 手段４： 前記ＲＭＳＩ ＣＯＲＥＳＥＴの構成パラメータが前記ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置を含み、ＳＳ Ｂｌｏｃｋサブキャリア間隔（ＳＣＳ）およびＲＭＳＩ ＣＯＲＥＳＥＴ ＳＣＳの組み合わせ{ＳＳ Ｂｌｏｃｋ ＳＣＳ, ＲＭＳＩ ＣＯＲＥＳＥＴ ＳＣＳ}が{３０, １５}または{１２０,６０}ｋＨｚであれば、前記ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、次の構成のいずれかを採用し： 構成２：ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、関連するＳＳ Ｂｌｏｃｋの時間領域位置に先行し、 ｍｏｄ（ＳＳＢ Ｉｎｄｅｘ,４）={０,２}が満たされると、ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、関連するＳＳ Ｂｌｏｃｋの時間領域位置から－２だけオフセットされ、または ｍｏｄ（ＳＳＢ Ｉｎｄｅｘ,４）={１,３}が満たされると、ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、関連するＳＳ Ｂｌｏｃｋの時間領域位置から－５だけオフセットされ、 構成３：ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、関連するＳＳ Ｂｌｏｃｋの時間領域位置の後ろにあり、 ｍｏｄ（ＳＳＢ Ｉｎｄｅｘ,４）={０,２}が満たされると、ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、関連するＳＳ Ｂｌｏｃｋの時間領域位置から＋４だけオフセットされ、または ｍｏｄ（ＳＳＢ Ｉｎｄｅｘ,４）={１,３}が満たされると、ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、関連するＳＳ Ｂｌｏｃｋの時間領域位置から＋５だけオフセットされ、 Ｉｎｄｅｘはインデックスであり、 手段５： 前記ＲＭＳＩ ＣＯＲＥＳＥＴの構成パラメータが前記ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置を含み、ＳＳ Ｂｌｏｃｋサブキャリア間隔（ＳＣＳ）およびＲＭＳＩ ＣＯＲＥＳＥＴ ＳＣＳの組み合わせ{ＳＳ Ｂｌｏｃｋ ＳＣＳ, ＲＭＳＩ ＣＯＲＥＳＥＴ ＳＣＳ}が{２４０,１２０}ｋＨｚであれば、前記ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、次の構成のいずれかを採用し： 構成２：ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、関連するＳＳ Ｂｌｏｃｋの時間領域位置に先行し、 ｍｏｄ（ＳＳＢ Ｉｎｄｅｘ,４）= ｎが満たされると、ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、関連するＳＳ Ｂｌｏｃｋの時間領域位置から－（（４－ｎ） ＋ ２*ｎ）個のサブキャリア間隔（ＳＣＳ）が１２０ｋＨｚである場合の時間領域シンボルだけオフセットされ、 構成３：ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、関連するＳＳ Ｂｌｏｃｋの時間領域位置の後ろにあり、 ｍｏｄ（ＳＳＢ Ｉｎｄｅｘ,４）= ｎが満たされると、ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、関連するＳＳ Ｂｌｏｃｋの時間領域位置から＋（ ｎ ＋ ２*（４－ｎ））個のサブキャリア間隔（ＳＣＳ）が１２０ｋＨｚである場合の時間領域シンボルだけオフセットされ、 ここで、ＳＳＢはＳＳ Ｂｌｏｃｋであり、 手段６： 前記ＲＭＳＩ ＣＯＲＥＳＥＴの構成パラメータが前記ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置を含み、ＳＳ Ｂｌｏｃｋサブキャリア間隔（ＳＣＳ）およびＲＭＳＩ ＣＯＲＥＳＥＴ ＳＣＳの組み合わせ{ＳＳ Ｂｌｏｃｋ ＳＣＳ, ＲＭＳＩ ＣＯＲＥＳＥＴ ＳＣＳ}が{２４０,６０}ｋＨｚであれば、前記ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、次の構成のいずれかを採用し： 構成２：ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、関連するＳＳ Ｂｌｏｃｋの時間領域位置に先行し、 ｍｏｄ（ＳＳＢ Ｉｎｄｅｘ,４）=ｎ={０,１}が満たされると、ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、関連するＳＳ Ｂｌｏｃｋの時間領域位置から－（２＋ｎ）個のサブキャリア間隔（ＳＣＳ）が６０ｋＨｚである場合の時間領域シンボルだけオフセットされ、または ｍｏｄ（ＳＳＢ Ｉｎｄｅｘ,４）=ｎ={２,３}が満たされると、ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、関連するＳＳ Ｂｌｏｃｋの時間領域位置から－（１＋ｎ）個のサブキャリア間隔（ＳＣＳ）が６０ｋＨｚである場合の時間領域シンボルだけオフセットされ、 構成３：ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、関連するＳＳ Ｂｌｏｃｋの時間領域位置の後ろにあり、 ｍｏｄ（ＳＳＢ Ｉｎｄｅｘ,４）=ｎ={０,１}が満たされると、ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、関連するＳＳ Ｂｌｏｃｋの時間領域位置から（４－ｎ）個のサブキャリア間隔（ＳＣＳ）が６０ｋＨｚである場合の時間領域シンボルだけオフセットされ、または ｍｏｄ（ＳＳＢ Ｉｎｄｅｘ,４）=ｎ={２,３}が満たされると、ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、関連するＳＳ Ｂｌｏｃｋの時間領域位置から（５－ｎ）個のサブキャリア間隔（ＳＣＳ）が６０ｋＨｚである場合の時間領域シンボルだけオフセットされ、 ここで、ＳＳＢはＳＳ Ｂｌｏｃｋであり、Ｉｎｄｅｘはインデックスであり、 手段７ 前記手段７はさらに手段７－１および手段７－２を含み、 前記ＲＭＳＩ ＣＯＲＥＳＥＴおよび関連するＳＳ Ｂｌｏｃｋの構成パラメータを決定することは、同じまたは異なるＳＳ Ｂｌｏｃｋサブキャリア間隔（ＳＣＳ）およびＲＭＳＩ ＣＯＲＥＳＥＴ ＳＣＳの構成情况の場合、ＳＳ Ｂｌｏｃｋが実際に送信されないと、ＳＳ Ｂｌｏｃｋが実際に送信されない時間領域位置は、ＲＭＳＩ ＣＯＲＥＳＥＴに対して構成されることを含み、 ＳＳ Ｂｌｏｃｋサブキャリア間隔（ＳＣＳ）およびＲＭＳＩ ＣＯＲＥＳＥＴ ＳＣＳの組み合わせ{ＳＳ Ｂｌｏｃｋ ＳＣＳ, ＲＭＳＩ ＣＯＲＥＳＥＴ ＳＣＳ}が{２４０,１２０}または{２４０,６０}ｋＨｚであれば、８つのＳＳブロックごとに１つのＳＳ Ｂｌｏｃｋ位置がＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置であり、 手段７－１ ＳＳ Ｂｌｏｃｋサブキャリア間隔（ＳＣＳ）およびＲＭＳＩ ＣＯＲＥＳＥＴ ＳＣＳの組み合わせ{ＳＳ Ｂｌｏｃｋ ＳＣＳ, ＲＭＳＩ ＣＯＲＥＳＥＴ ＳＣＳ}が{２４０,１２０}ｋＨｚであれば、前記ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、次の構成を採用し： インデックスはｍｏｄ（ＳＳＢ Ｉｎｄｅｘ,７）である候補ＳＳ Ｂｌｏｃｋ時間領域位置は、ＲＭＳＩ ＣＯＲＥＳＥＴに対して構成され、ＲＭＳＩ ＣＯＲＥＳＥＴによって占有される時間領域シンボルの数は、Ｂ={１,２}個の時間領域シンボルであり、 ここで、 ＳＳ Ｂｌｏｃｋインデックスがｍｏｄ（ＳＳＢ Ｉｎｄｅｘ,８）=ｎ={０,１}を満たす場合、関連するＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、このＳＳ Ｂｌｏｃｋの時間領域位置に先行し、かつ、ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、関連するＳＳ Ｂｌｏｃｋの時間領域位置から-（（２-ｎ）* Ｂ+２ * ｎ）個のサブキャリア間隔（ＳＣＳ）が１２０ｋＨｚである場合の時間領域シンボルだけオフセットされ、ここで、Ｂ={１,２}個の時間領域シンボルであり、または ＳＳ Ｂｌｏｃｋインデックスが ｍｏｄ（ＳＳＢ Ｉｎｄｅｘ,８）=ｎ={２,３}を満たす場合、関連するＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、このＳＳ Ｂｌｏｃｋの時間領域位置の後ろにあり、かつ、ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、関連するＳＳ Ｂｌｏｃｋの時間領域位置から（２*（４－ｎ）＋（ｎ－２）*Ｂ）個のサブキャリア間隔（ＳＣＳ）が１２０ｋＨｚである場合の時間領域シンボルだけオフセットされ、ここで、Ｂ={１,２}個の時間領域シンボルであり、または ＳＳ Ｂｌｏｃｋインデックスがｍｏｄ（ＳＳＢ Ｉｎｄｅｘ,８）=ｎ={４,５,６}を満たす場合、関連するＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、このＳＳ Ｂｌｏｃｋの時間領域位置の後ろにあり、かつ、ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、関連するＳＳ Ｂｌｏｃｋの時間領域位置から（２*（７－ｎ）＋（ｎ－４）*Ｂ）個のサブキャリア間隔（ＳＣＳ）が１２０ｋＨｚである場合の時間領域シンボルだけオフセットされ、ここで、Ｂ={１,２}個の時間領域シンボルであり、 ここで、ＳＳＢはＳＳ Ｂｌｏｃｋであり、 手段７－２ ＳＳ Ｂｌｏｃｋサブキャリア間隔（ＳＣＳ）およびＲＭＳＩ ＣＯＲＥＳＥＴ ＳＣＳの組み合わせ{ＳＳ Ｂｌｏｃｋ ＳＣＳ, ＲＭＳＩ ＣＯＲＥＳＥＴ ＳＣＳ}が{２４０,６０}ｋＨｚである場合、前記ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、次の構成を採用し： インデックスがｍｏｄ（ＳＳＢ Ｉｎｄｅｘ,７）である候補ＳＳ Ｂｌｏｃｋの時間領域位置は、ＲＭＳＩ ＣＯＲＥＳＥＴに対して構成され、ＲＭＳＩ ＣＯＲＥＳＥＴによって占有される時間領域シンボルの数は、Ｂ={１}時間領域シンボルであり、ここで、 ＳＳ Ｂｌｏｃｋインデックスがｍｏｄ（ＳＳＢ Ｉｎｄｅｘ,８）={０,１}を満たす場合、関連するＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、このＳＳ Ｂｌｏｃｋの時間領域位置に先行し、かつ、ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、関連するＳＳ Ｂｌｏｃｋの時間領域位置から、－２つのサブキャリア間隔（ＳＣＳ）が１２０ｋＨｚである場合の時間領域シンボルだけオフセットされ、または ＳＳ Ｂｌｏｃｋインデックスが ｍｏｄ（ＳＳＢ Ｉｎｄｅｘ,８）={２,３}を満たす場合、関連するＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、このＳＳ Ｂｌｏｃｋの時間領域位置の後ろにあり、かつ、ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、関連するＳＳ Ｂｌｏｃｋの時間領域位置から、２つのサブキャリア間隔（ＳＣＳ）が１２０ｋＨｚである場合の時間領域シンボルだけオフセットされ、または ＳＳ Ｂｌｏｃｋインデックスがｍｏｄ（ＳＳＢ Ｉｎｄｅｘ,８）={４,５,６}を満たす場合、関連するＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、このＳＳ Ｂｌｏｃｋの時間領域位置の後ろにあり、かつ、ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、関連するＳＳ Ｂｌｏｃｋの時間領域位置から、３つのサブキャリア間隔（ＳＣＳ）が１２０ｋＨｚである場合の時間領域シンボルだけオフセットされ、 ここで、ＳＳＢはＳＳ Ｂｌｏｃｋである ことを特徴とするリソース構成装置。 （相違点） 「ＲＭＳＩ ＣＯＲＥＳＥＴの構成パラメータ」について、本願発明は、「各ＳＳ Ｂｌｏｃｋバースト集合内のすべてのＳＳ Ｂｌｏｃｋに関連する残りの最小システム情報制御リソース集合の前記ＲＭＳＩ ＣＯＲＥＳＥＴによって占有される帯域幅および前記ＲＭＳＩ ＣＯＲＥＳＥＴの周波数領域位置は、同じであ」るのに対し、引用発明の「ＣＯＲＥＳＥＴ構成情報」は、そのような特定はされていない点。 第６ 判断 １ 相違点について 引用発明における「ＣＯＲＥＳＥＴリソース構成の指示」は、「ＵＥは、ＮＲ－ＰＢＣＨによって構成されるＣＯＲＥＳＥＴの周期性がＳＳバーストセットの周期性と同じであると想定することができ」、「各ＮＲ－ＰＢＣＨにおけるＣＯＲＥＳＥＴリソース構成の指示を単純化することができ」（分説ａ）るようにするものである。 そうすると、引用発明において、「ＣＯＲＥＳＥＴ」の周期性が「ＳＳバーストセット」と同じ周期性を有するように、「ＣＯＲＥＳＥＴリソース構成の指示」を「ＳＳバーストセット」の期間内において変化しないようにすること、換言すると、「ＣＯＲＥＳＥＴ構成情報」を「ＳＳバーストセット」内で同じ値のものとすることは、当業者であれば容易に想到し得たことである。 そして、上記「ＣＯＲＥＳＥＴ構成情報」には、「ＣＯＲＥＳＥＴ」が占有する「帯域幅」と「ＣＯＲＥＳＥＴ」の「周波数位置」の情報が含まれるから、相違点に係る本願発明の構成は、引用発明に基づいて当業者が容易になし得たものである。 ２ 請求人の主張について 請求人は、令和５年１１月１４日に提出した意見書において、本願発明では、「ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、関連するＳＳ Ｂｌｏｃｋの時間領域位置に先行し、ＲＭＳＩ ＣＯＲＥＳＥＴは、１つの時間領域シンボルを占有し、かつ、ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、関連するＳＳ Ｂｌｏｃｋの時間領域位置から－１だけオフセットされ、」、また、「ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、関連するＳＳ Ｂｌｏｃｋの時間領域位置の後ろにあり、ＲＭＳＩ ＣＯＲＥＳＥＴは、１つの時間領域シンボルを占有し、かつ、ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置は、関連するＳＳ Ｂｌｏｃｋの時間領域位置から＋２だけオフセットされ」るものであるから、引用文献１は、本願発明に係る構成とは相違する旨主張する（意見書１８頁）。 しかしながら、上記主張における本願発明の「ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置」に係る２つの構成は、それぞれ、本願発明の「構成１」、「構成２」の択一的な選択肢の一つであって（前記第５、１（３）参照）、該選択肢の別の構成は、前記第５、５（３）及び（４）に示したように、引用発明も有するものである。 また、請求人は、前記意見書において、本願発明の手段２～手段７の「ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置のオフセット」は、引用文献１には記載されていない旨を主張するが（意見書１８頁）、前記第５、１（１）のとおり、本願発明の手段２～手段７は、手段１とともに択一的な選択肢を構成するものであるから、手段２～手段７の「ＲＭＳＩ ＣＯＲＥＳＥＴの時間領域位置のオフセット」が引用文献１に記載されていないことは、前記１の判断を左右しない。 したがって、請求人の主張は採用することができない。 ３ 小括 よって、本願発明は、引用発明に基づいて、当業者が容易に発明をすることができたものである。 第７ むすび 以上のとおりであるから、本願発明は、本願の優先日前に頒布された、又は電気通信回線を通じて公衆に利用可能となった引用文献１に記載された発明に基いて、その優先日前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法２９条２項の規定により、特許を受けることができない。 したがって、他の請求項に係る発明について検討するまでもなく、本願は拒絶すべきものである。 よって、結論のとおり審決する。