2022-012085

第１ 手続の経緯

本願は、２０１７年（平成２９年）１１月２１日（パリ条約による優先権主張 外国庁受理 ２０１６年１１月２３日 米国）を国際出願日とする特許出願であって、その手続の経緯は以下のとおりである。

第２ 原査定の概要

原査定（令和４年３月２９日付け拒絶査定）の概要は次のとおりである。

（理由１）新規性

本願請求項１、９及び１７に係る発明は、以下の引用文献１に記載された発明であるから、特許法第２９条第１項第３号に該当し、特許を受けることができない。

（理由２）進歩性

本願請求項１、２、８ないし１０、１６ないし１８に係る発明は、以下の引用文献１に記載された発明に基いて、また、本願請求項３ないし７、１１ないし１５、１９及び２０に係る発明は以下の引用文献１及び２に記載された発明に基いて、その発明の属する技術の分野における通常の知識を有する者（以下、「当業者」という。）が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。

第３ 本願発明

本願請求項１ないし２０に係る発明（以下、それぞれ「本願発明１」ないし「本願発明２０」という。）は、令和４年８月４日に提出された手続補正書で補正された特許請求の範囲の請求項１ないし２０に記載された事項により特定される発明であり、そのうち、本願発明９は、以下のとおりの発明である。

「 複数のリクエスタの各々を、共有リソースの複数のパーティションの異なるパーティションに割り当てることであって、前記複数のリクエスタの各々は、前記複数のパーティションへの要求を生成するように構成されている、ことと、

前記複数のリクエスタのうち複数のアクティブなリクエスタから、前記共有リソースにアクセスするための複数の要求を受信したことに応じて、

アクティブなリクエスタが未割り当てのパーティションをターゲットとしていないと判別したことに応じて、前記複数のリクエスタの各々に割り当てられたパーティションのみへの各リクエスタによる同時アクセスを提供することと、

アクティブなリクエスタが未割り当てのパーティションをターゲットとしていると判別したことに応じて、前記複数のアクティブなリクエスタのうち第１リクエスタを選択し、

前記第１リクエスタに対して、前記未割り当てのパーティション以外のパーティションを含む前記複数のパーティションの全てのパーティションへのアクセスを提供し、前記第１リクエスタに対して全てのパーティションへのアクセスを提供する場合に、前記複数のリクエスタのうち前記第１リクエスタ以外のリクエスタの各々に対して前記共有リソースの全てのパーティションへのアクセスを停止することと、を含む、

方法。」

なお、本願発明１は、本願発明９を「コンピューティングシステム」として特定した発明であり、本願発明２ないし８は、本願発明１を減縮する発明であり、本願発明１０ないし１６は、本願発明９を減縮する発明であり、本願発明１７は、本願発明９を「コントローラ」として特定した発明であり、また、本願発明１８ないし２０は、本願発明１７を減縮する発明である。

第４ 引用文献、引用発明等

１ 引用文献１について

（２）引用発明

ア 前記（１）のアより、引用文献１には、「共有メモリ空間を分割した部分空間メモリとプロセッサから構成される複数のプロセッサユニットよりなるメモリ共有型マルチプロセッサシステムにおいて、各プロセッサユニット間にゲートと、このゲートを制御する調停回路を設け、各調停回路には全てのプロセッサからの他部分空間メモリ使用要求信号が入力するよう構成したことを特徴とするメモリ共有型マルチプロセッサシステム」の方法が記載されているといえる。

イ 前記（１）のアより、各「プロセッサユニット」は、「プロセッサ」と「部分空間メモリ」とから構成されたものであるから、各「プロセッサ」には、「部分空間メモリ」が割り当てられているといえる。

また、前記（１）のアにある「他部分空間メモリ使用要求信号」は、前記（１）のイ（【００１９】）及びウ（【図４】）にある「他の部分空間メモリ２への使用要求信号」すなわち「lock信号」（上記【００１９】の「lock－Ａ」、「lock－Ｂ」、上記【図４】の「lockA」、「lockB」）と等価である。

そして、前記（１）のイないしエを参酌すれば、「調停回路」は、いずれの「プロセッサ」からも「他部分空間メモリ使用要求信号」（lock信号）を入力しなかった場合（【図３】及び【図４】において、「lockA」及び「lockB」の両者が「０」である場合）には、各「プロセッサ」が、自身に割り当てられた「部分空間メモリ」のみにアクセスできるようにゲートの開閉を制御し、一方、複数の「プロセッサ」から「他部分空間メモリ使用要求信号」を入力した場合（【図３】及び【図４】において、「lockA」及び「lockB」の両者が「１」である場合）には、優先権に基づいてプロセッサ（【図３】及び【図４】においてＰＥ－Ａ）を選択し、選択したプロセッサがすべての「部分空間メモリ」にアクセスでき、選択したプロセッサ以外のプロセッサが自身に割り当てられた「部分空間メモリ」も含めどの「部分空間メモリ」にもアクセスできないようにゲートの開閉を制御することが記載されているといえる。

ウ 前記（１）並びに前記ア及びイより、引用文献１には次の発明（以下、「引用発明」という。）が記載されていると認められる。

「 共有メモリ空間を分割した部分空間メモリとプロセッサから構成される複数のプロセッサユニットよりなるメモリ共有型マルチプロセッサシステムにおいて、各プロセッサユニット間にゲートと、このゲートを制御する調停回路を設け、各調停回路には全てのプロセッサからの他部分空間メモリ使用要求信号が入力するよう構成したことを特徴とするメモリ共有型マルチプロセッサシステムの方法であって、

調停回路は、

いずれのプロセッサからも他部分空間メモリ使用要求信号を入力しなかった場合には、各プロセッサが、自身に割り当てられた部分空間メモリのみにアクセスできるようにゲートの開閉を制御し、

一方、複数のプロセッサから他部分空間メモリ使用要求信号を入力した場合には、優先権に基づいてプロセッサを選択し、選択したプロセッサがすべての部分空間メモリにアクセスでき、選択したプロセッサ以外のプロセッサがどの部分空間メモリにもアクセスできないようにゲートの開閉を制御する、

方法。」

２ 引用文献２について

原査定の拒絶の理由に引用された引用文献２には、図面とともに次の事項が記載されている。

（第１欄第２１－２７行）

「 In a system where multiple clients can transmit data over a single physical connection, transmission requests from those clients need to be arbitrated. One arbitration scheme involves a least recently used (LRU) arbitration technique, where a client that has less recently been selected to transmit data over the physical connection is given priority over a more recently selected client. In operation, each client in a system where the LRU arbitration technique is implemented is assigned a priority. When a particular client waiting to transmit data and having a higher priority than all other clients waiting to transmit data is selected, the priority of the selected client is set to a lowest priority. In such a fashion, a client that was most recently selected to transmit data has a lower priority than other clients in the system.」

（当審訳）

「 複数のクライアントが１つの物理的接続上でデータを送ることができるシステムでは、クライアントからの送信要求は調停する必要がある。１つのアービトレーション・スキームは、物理接続を介してデータを送信するために最近選択されていなかったクライアントがより最近選択されたクライアントに優先して選択される、最低使用頻度(LRU)仲裁技術を含む。動作中、LRU調停技術が実施される場合には、システムの各クライアントに優先度が割り当てられる。送信データを待機すること、及びデータを送信するために待機しているすべての他のクライアントよりも高い優先順位を有する特定のクライアントを選択すると、選択されたクライアントの優先度は最も低い優先度に設定される。このようにして、データを送信するために、最も最近選択されたクライアントは、システム内の他のクライアントよりも優先度が低い。」

（第１１欄第２８行－第１２欄第２５行）

「 Each of the different requesters is associated with a priority state stored in a corresponding priority state store 406. The priority state associated with a particular requester indicates whether the requester is higher or lower priority with respect to each of the other requesters. In addition, each of the different requesters is also associated with a weight stored in a corresponding weight store 410. The weight associated with a particular requester indicates a configurable credit that specifies the amount of data the particular requester can transmit over the crossbar unit 210. In one embodiment, data is transmitted over the crossbar unit 210 in transmission bursts of a pre-determined size, and the weight associated with a given client specifies the number of transmission bursts the client is permitted to transmit over the crossbar unit 210. Each weight store410 is coupled to a corresponding logic block 412. For a specific weight store 410, such as weight store 410(2), the corresponding logic block 412, such as logic block 412(2), determines whether the weight stored in the weight store 410 is not equal to zero. When the weight is not equal to zero, the logic block 410 outputs a “true” signal to the multiplexer 414, and when the weight is equal to zero, the logic block 410 outputs a “false” signal to the multiplexer 414.

In operation, at a given clock cycle, each requester in a set of requesters transmits a data transmission request to the request controller 404 for transmitting data over the crossbar unit 210. Each data transmission request is associated with a specific amount of data to be transmitted over the crossbar unit 210. The request controller 404 first determines whether the weight associated with each requester in the set of requesters is equal to zero. If the weight associated with each requester is equal to zero, then the request controller 404 resets the weights associated with each requester in the set of requesters stored in the corresponding weight stores 410 to an initial configurable value on the next cycle. If, however, the weight associated with each requester is not equal to zero, then the request controller 404 does not modify the weights associated with the requesters in the set of requesters.

Based on the priority state associated with each requester stored in the corresponding priority state 406, the request controller 404 then selects the requester in the set of requesters with the highest priority. The request controller 404 decrements the weight associated with the selected requester stored in a corresponding weight store 410 based on the size of the data to be transmitted. The request controller 404 then indicates to the grant controller 408 to grant permission for transmitting data on the crossbar unit210 to the selected requester via the grant signal 409. Simultaneously, the grant controller 408, via the grant signal 409, also selects the input of the multiplexer 414 associated with the selected requester for output to the inverter 416.

The inverter 416 inverts the signal received from the multiplexer 414 and delivers the signal to the enable pin407 included in the priority state store 406 associated with the selected requester. When the signal received at the enable pin 407 is “true,” i.e., when the weight associated with the selected requester is equal to zero, the priority associated with the selected requester is set to the lowest priority. However, when the signal received at the enable pin 407 is “false,” i.e., when the weight associated with the selected requester is not equal to zero, the priority associated with the selected requester remains the same. In such a fashion, a requester that was granted permission to transmit data on a particular clock cycle retains priority if the weight associated with the requester is not equal to zero.」

（当審訳）

「 異なる要求者の各々は、対応する優先度状態ストア406に格納された優先度状態に関連付けられる。特定の要求者に関連付けられた優先度状態は、要求者が他の要求者の各々に関してより高い優先度であるかより低い優先度であるかを示す。さらに、異なる要求者の各々は、対応する重みストア410に格納された重みとも関連付けられる。特定のリクエスタに関連付けられた重みは、特定のリクエスタがクロスバーユニット210を介して送信できるデータの量を指定する設定可能なクレジットを示す。一実施形態では、データは、予め決められたサイズの送信バーストでクロスバーユニット210を介して送信され、所定のクライアントに関連付けられた重みは、クライアントがクロスバーユニット210を介して送信することを許可される送信バーストの数を規定する。各重みストア410は、対応する論理ブロック412に結合される。重みストア410（2）のような特定の重みストア410について、論理ブロック412（2）のような対応する論理ブロック412は、重みストア410に格納された重みがゼロに等しくないか否かを判断する。重みがゼロに等しくないとき、論理ブロック410は、「真」信号をマルチプレクサ414に出力し、重みがゼロに等しいとき、論理ブロック410は、「偽」信号をマルチプレクサ414に出力する。

動作において、所定のクロックサイクルにおいて、一組のリクエスタの各リクエスタは、クロスバーユニット210を介してデータを伝送するためのデータ伝送要求をリクエストコントローラ404に送信する。各データ送信要求は、クロスバーユニット210を介して送信されるべき特定のデータ量と関連付けられている。要求コントローラ404は、まず、要求者のセット内の各要求者に関連付けられた重みがゼロに等しいか否かを判断する。各リクエスタに関連する重みがゼロに等しい場合、リクエストコントローラ404は、対応する重みストア410に格納されている、リクエスタのセット内の各リクエスタに関連する重みを、次のサイクルで初期設定可能値に再設定する。しかしながら、各要求者に関連する重みがゼロに等しくない場合、要求コントローラ404は、要求者のセット内の要求者に関連する重みを変更しない。

対応する優先度状態406に格納された各リクエスタに関連する優先度状態に基づいて、リクエストコントローラ404は、次に、リクエスタの集合の中で最も高い優先度を有するリクエスタを選択する。リクエストコントローラ404は、送信するデータのサイズに基づいて、対応する重みストア410に格納されている選択された要求者に関連する重みをデクリメントする。そして、リクエストコントローラ404は、グラント信号409を介して、選択された要求者にクロスバーユニット210のデータ送信の許可を与えるようグラントコントローラ408に指示する。同時に、グラントコントローラ408は、グラント信号409を介して、選択された要求者に関連するマルチプレクサ414の入力を選択して、インバータ416に出力することも行う。

インバータ416は、マルチプレクサ414から受信した信号を反転させ、選択されたリクエスタに関連する優先度状態ストア406に含まれるイネーブルピン407に信号を送出する。イネーブルピン407で受信された信号が「真」のとき、すなわち、選択されたリクエスタに関連する重みがゼロに等しいとき、選択されたリクエスタに関連する優先度は最低の優先度に設定される。しかしながら、イネーブルピン407で受信された信号が「偽」であるとき、すなわち、選択されたリクエスタに関連する重みがゼロに等しくないとき、選択されたリクエスタに関連する優先度は同じままである。このような態様では、特定のクロックサイクルでデータを送信する許可を与えられたリクエスタは、そのリクエスタに関連する重みがゼロに等しくない場合、優先順位を保持する。」

第５ 対比・判断

１ 本願発明９について

（１）対比

本願発明９と引用発明とを対比する。

ア 引用発明の「プロセッサ」は、本願発明９の「リクエスタ」に相当する。

また、引用発明の「部分空間メモリ」は、「共有メモリ空間を分割した」ものであるから、本願発明９の「共有リソース」及びその「パーティション」に相当する。

また、引用発明において、「プロセッサ」と「部分空間メモリ」とで「複数のプロセッサユニット」の各々を構成することは、本願発明９の「共有リソースの複数のパーティションの異なるパーティションに割り当てること」に相当する。

また、引用発明の「他部分空間メモリ使用要求信号」は、本願発明９の「複数のパーティションへの要求」及び「共有リソースにアクセスするための」「要求」に相当する。

また、引用発明においては、「調停回路」が「プロセッサ」から「他部分空間メモリ使用要求信号」を入力するから、「プロセッサ」は、「他部分空間メモリ使用要求信号」を出力すなわち生成するように構成されていると認められる。

よって、引用発明は、本願発明９の「複数のリクエスタの各々を、共有リソースの複数のパーティションの異なるパーティションに割り当てることであって、前記複数のリクエスタの各々は、前記複数のパーティションへの要求を生成するように構成されている」との構成を備えているといえる。

イ 引用発明において、「他部分空間メモリ使用要求信号」を出力（生成）する「プロセッサ」は、本願発明９の「アクティブなリクエスタ」に相当する。

また、引用発明の「複数のプロセッサから他部分空間メモリ使用要求信号を入力した場合」との条件は、本願発明９の「前記複数のリクエスタのうち複数のアクティブなリクエスタから、前記共有リソースにアクセスするための複数の要求を受信したことに応じて」との条件に相当する。

また、引用発明の「他部分空間メモリ」は、本願発明９の「未割り当てのパーティション」に相当するから、引用発明の「他部分空間メモリ使用要求信号」は、本願発明９の「アクティブなリクエスタが未割り当てのパーティションをターゲットとしている」ことを示す信号ともいえる。

よって、引用発明において、「調停回路」が「プロセッサ」から「他部分空間メモリ使用要求信号」を入力することは、本願発明９の「アクティブなリクエスタが未割り当てのパーティションをターゲットとしていると判別したことに応じて」いることに他ならない。

そして、引用発明において、「優先権に基づいてプロセッサを選択」することは、本願発明９の「前記複数のアクティブなリクエスタのうち第１リクエスタを選択」することに相当し、また、引用発明において、「選択したプロセッサがすべての部分空間メモリにアクセスでき、選択したプロセッサ以外のプロセッサがどの部分空間メモリにもアクセスできないようにゲートの開閉を制御するようにゲートの開閉を制御する」ことは、本願発明９の「前記第１リクエスタに対して、前記未割り当てのパーティション以外のパーティションを含む前記複数のパーティションの全てのパーティションへのアクセスを提供し、前記第１リクエスタに対して全てのパーティションへのアクセスを提供する場合に、前記複数のリクエスタのうち前記第１リクエスタ以外のリクエスタの各々に対して前記共有リソースの全てのパーティションへのアクセスを停止すること」に相当する。

よって、引用発明と、本願発明９の「 前記複数のリクエスタのうち複数のアクティブなリクエスタから、前記共有リソースにアクセスするための複数の要求を受信したことに応じて、

アクティブなリクエスタが未割り当てのパーティションをターゲットとしていないと判別したことに応じて、前記複数のリクエスタの各々に割り当てられたパーティションのみへの各リクエスタによる同時アクセスを提供することと、

アクティブなリクエスタが未割り当てのパーティションをターゲットとしていると判別したことに応じて、前記複数のアクティブなリクエスタのうち第１リクエスタを選択し、前記第１リクエスタに対して、前記未割り当てのパーティション以外のパーティションを含む前記複数のパーティションの全てのパーティションへのアクセスを提供し、前記第１リクエスタに対して全てのパーティションへのアクセスを提供する場合に、前記複数のリクエスタのうち前記第１リクエスタ以外のリクエスタの各々に対して前記共有リソースの全てのパーティションへのアクセスを停止することと、を含む」こととは、

「 前記複数のリクエスタのうち複数のアクティブなリクエスタから、前記共有リソースにアクセスするための複数の要求を受信したことに応じて、

アクティブなリクエスタが未割り当てのパーティションをターゲットとしていると判別したことに応じて、前記複数のアクティブなリクエスタのうち第１リクエスタを選択し、前記第１リクエスタに対して、前記未割り当てのパーティション以外のパーティションを含む前記複数のパーティションの全てのパーティションへのアクセスを提供し、前記第１リクエスタに対して全てのパーティションへのアクセスを提供する場合に、前記複数のリクエスタのうち前記第１リクエスタ以外のリクエスタの各々に対して前記共有リソースの全てのパーティションへのアクセスを停止すること、を含む」との構成を備える点において共通する。

ウ 引用発明の「方法」は、後述する相違点を除いて本願発明９の「方法」に相当する。

（２）一致点、相違点

前記（１）より、本願発明１と引用発明は、次の点において一致ないし相違する。

○一致点

「 複数のリクエスタの各々を、共有リソースの複数のパーティションの異なるパーティションに割り当てることであって、前記複数のリクエスタの各々は、前記複数のパーティションへの要求を生成するように構成されている、ことと、

前記複数のリクエスタのうち複数のアクティブなリクエスタから、前記共有リソースにアクセスするための複数の要求を受信したことに応じて、

アクティブなリクエスタが未割り当てのパーティションをターゲットとしていると判別したことに応じて、前記複数のアクティブなリクエスタのうち第１リクエスタを選択し、前記第１リクエスタに対して、前記未割り当てのパーティション以外のパーティションを含む前記複数のパーティションの全てのパーティションへのアクセスを提供し、前記第１リクエスタに対して全てのパーティションへのアクセスを提供する場合に、前記複数のリクエスタのうち前記第１リクエスタ以外のリクエスタの各々に対して前記共有リソースの全てのパーティションへのアクセスを停止すること、を含む、

方法。」

○相違点

本願発明９は、「前記複数のリクエスタのうち複数のアクティブなリクエスタから、前記共有リソースにアクセスするための複数の要求を受信したことに応じて」「アクティブなリクエスタが未割り当てのパーティションをターゲットとしていないと判別したことに応じて、前記複数のリクエスタの各々に割り当てられたパーティションのみへの各リクエスタによる同時アクセスを提供すること」という構成を備えるのに対し、引用発明において、「調停回路」が「各プロセッサが、自身に割り当てられた部分空間メモリのみにアクセスできるようにゲートの開閉を制御」することは、「いずれのプロセッサからも他部分空間メモリ使用要求信号を入力しなかった場合」を条件とするものであって、「前記複数のリクエスタのうち複数のアクティブなリクエスタから、前記共有リソースにアクセスするための複数の要求を受信したことに応じて」を条件とするものではない点。

（３）相違点についての判断

上記相違点について検討するに、引用文献１には、「プロセッサ」が、自身に割り当てられた「部分空間メモリ」のみにアクセスする際に、「調停回路」が当該アクセスを要求する信号を当該「プロセッサ」から入力することは記載も示唆もされていない。また、引用文献１の【図３】の回路構成を参酌すれば、各「プロセッサ」と当該「プロセッサ」に割り当てられている「部分空間メモリ」との間には、「調停回路」は介在しておらず、「プロセッサエレメント」内のゲートが開いている（他の「プロセッサ」が「他部分空間メモリ使用要求信号」を出力していない）限りにおいては、「プロセッサ」は、「調停回路」を介することなく自身に割り当てられた「部分空間メモリ」にいつでもアクセスできるよう構成されていることからすれば、引用発明において、「プロセッサ」が自身に割り当てられた「部分空間メモリ」のみにアクセスする場合に、「調停回路」に対して当該アクセスを要求する信号を出力すべき理由もない。

また、引用文献１の【図３】に記載されたような回路構成を前提とした場合に上記相違点に係る本願発明９の構成を採用することは、引用文献２には記載されておらず、また、本願優先日前の技術常識又は周知技術であるとも認められない。

よって、上記相違点は、実質的なものであるから、本願発明９は、引用文献１に記載された発明ではない。

また、本願発明９は、当業者であっても引用文献１及び２に記載された発明に基いて容易に発明をすることができたものであるとはいえない。

２ 本願発明１０ないし１６について

本願発明１０ないし１６は、本願発明９の構成を含むものであるから、本願発明９と同じ理由により、引用文献１に記載された発明ではなく、また、当業者であっても引用文献１及び２に記載された発明に基いて容易に発明をすることができたものであるとはいえない。

３ 本願発明１ないし８及び１７ないし２０について

本願発明１は、本願発明９を「コンピューティングシステム」の発明として特定したものであり、本願発明１７は、本願発明９を「コントローラ」の発明として特定したものであり、それぞれ、上記相違点に係る本願発明９の構成に対応する事項を含むものである。

また、本願発明２ないし８は、本願発明１を減縮する発明であり、本願発明１８ないし２０は、本願発明１７を減縮する発明である。

よって、本願発明１ないし８及び１７ないし２０は、本願発明９と同じ理由により、引用文献１に記載された発明ではなく、また、当業者であっても引用文献１に記載された発明に基いて容易に発明をすることができたものであるとはいえない。

第６ 原査定について

本願発明１ないし２０は、審判請求時の補正により上記相違点に係る本願発明９の構成又はこれに対応する事項を有するものとなっているから、引用文献１に記載された発明ではなく、また、当業者であっても、拒絶査定において引用された引用文献１又は引用文献１及び２に記載された発明に基いて容易に発明をすることができたものとはいえない。

したがって、原査定の理由１（新規性）及び理由２（進歩性）を維持することはできない。

第７ むすび

以上のとおり、原査定の理由によっては、本願を拒絶することはできない。

また、他に本願を拒絶すべき理由を発見しない。

よって、結論のとおり審決する。