2021-017490

本願は、平成２８年９月６日を国際出願日とする外国語特許出願（パリ条約による優先権主張、２０１５年９月３日、米国、２０１５年１１月９日、米国）であって、その手続の経緯の概略は、次のとおりである。

同年 ８月１１日付け：拒絶査定（以下「原査定」という。） （同月１８日 ：原査定の謄本の送達）

原査定の拒絶の理由において引用された特開２０１２－２１５４９８号公報（以下「引用文献１」という。）には、次の事項が記載されている。なお、下線は当合議体が付した。

(ａ) 【特許請求の範囲】

「【請求項１】

ホール効果を有するホールプレートと、前記ホールプレートと電気的に接続されるように形成された入出力端子と、前記ホールプレートの上部または下部の少なくとも一方に絶縁膜を介して形成されたゲート電極とからなるホール素子を備え、

前記ホールプレートは、前記ホールプレートを移動するキャリアの種類を、前記ゲート電極の電位により電子または正孔のいずれか一方に変更することが可能な両極性材料を用いて形成され、

前記入出力端子は、前記ホールプレートの面内で互いにそれぞれ対向し合う２組の入出力端子であって、一方の組の入出力端子が電流入力端子対になり、他方の組の入出力端子が電圧出力端子対になり、前記電流入出力端子対と前記電圧出力端子対とが互いに直交するような位置に形成されたことを特徴とする磁気センサ。

続きを表示（全30行）

【請求項２】

前記ゲート電極のゲート電圧を制御するゲート電圧制御回路を備えることを特徴とする、

請求項１記載の磁気センサ。

【請求項３】

前記ゲート電極は、前記ホールプレートを挟み込むように、当該ホールプレートの上部に形成されたゲート電極と、当該ホールプレートの下部に形成されたゲート電極とからなり、

前記ゲート電圧制御回路は、前記ホールプレートの上部に形成されたゲート電極のゲート電圧と、前記ホールプレートの下部に形成されたゲート電極のゲート電圧とを個別に制御することを特徴とすることを特徴とする

請求項２記載の磁気センサ。

【請求項４】

クロックを生成するクロック生成回路を備え、

前記クロック生成回路により生成されたクロックが前記ゲート電圧制御回路に入力され、当該クロックに同期して前記ゲート電圧制御回路により前記ゲート電圧が変調されることによって、前記電圧出力端子対間に出力される電位差が交流信号に変換されることを特徴とする、

請求項１から請求項３までのいずれか１項に記載の磁気センサ。

【請求項５】

前記電流入力端子対間に印加する電圧が一定値になるように制御する定電圧回路を備えることを特徴とする、

請求項１から請求項４までのいずれか１項に記載の磁気センサ。

【請求項６】

前記電流入力端子対間に流れる電流が一定値になるように制御する定電流回路を備えることを特徴とする、

請求項１から請求項５のいずれか１項に記載の磁気センサ。

【請求項７】

前記ホールプレートは、材料にグラフェンを用いて形成されたグラフェン層であって、当該グラフェン層の層数が単層または複層で形成されたことを特徴とする、

請求項１から請求項６のいずれか１項に記載の磁気センサ。

【請求項８】

前記ホールプレートは、材料にグラフェンを用いて形成されたグラフェン層であって、当該グラフェン層の層数が２層で形成されたことを特徴とする、

請求項７記載の磁気センサ。

【請求項９】

前記ホール素子の信号処理を行う信号処理回路と前記ホールプレートとは、同一の半導体基板上に形成されたことを特徴とする、

請求項１から請求項８のいずれか１項に記載の磁気センサ。」

(ｂ) 【発明の概要】

「【発明の概要】

【発明が解決しようとする課題】

【０００８】

しかしながら、上記のスピニングカレント法を用いたホール素子１００では、入出力端子ＴＡ，ＴＡ’，ＴＢ，ＴＢ’を、電流入力端子対と電圧出力端子対とに交互に切り替えた時に、ホールプレートＨの内部を流れる電流の領域が中央部を除いて異なる。このため、オフセット電圧及びフリッカノイズを十分に除去することができない場合があった。

続きを表示（全36行）

また、上記のホール素子１００では、ホール素子の４つの入出力端子ＴＡ，ＴＡ’，ＴＢ，ＴＢ’に対して、それぞれを電流入力端子対または電圧出力端子対として切り替えて使用するためのスイッチング素子を含むスイッチング回路を設ける必要がある。従って、ホール素子１００の信号処理を行う信号処理回路は、スイッチング回路の制御も行わなければならないため、その分だけ信号処理回路の回路構成が複雑になる場合があった。

そこで、本発明は、上記の課題に鑑み、ホール素子を有する磁気センサにおいて、簡易な回路構成である信号処理回路で、ホール素子の出力電圧に含まれるオフセット電圧及びフリッカノイズを除去することのできる磁気センサを提供することを目的とする。

【課題を解決するための手段】

【０００９】

本発明による発振器は、上記の目的を達成するために、次のように構成される。

本発明による第１の磁気センサは、ホール効果を有するホールプレートと、前記ホールプレートと電気的に接続されるように形成された入出力端子と、前記ホールプレートの上部または下部の少なくとも一方に絶縁膜を介して形成されたゲート電極とからなるホール素子を備え、前記ホールプレートは、前記ホールプレートを移動するキャリアの種類を、前記ゲート電極の電位により電子または正孔のいずれか一方に変更することが可能な両極性材料を用いて形成され、前記入出力端子は、前記ホールプレートの面内で互いにそれぞれ対向し合う２組の入出力端子であって、一方の組の入出力端子が電流入力端子対になり、他方の組の入出力端子が電圧出力端子対になり、前記電流入出力端子対と前記電圧出力端子対とが互いに直交するような位置に形成されたことを特徴とする。

【００１０】

上記の第１の磁気センサによれば、ホールプレートが両極性材料を用いて形成される。このため、ホールプレートを移動するキャリアを、ゲート電極に印加する電圧により電子または正孔のいずれか一方に変えて、電圧出力端子対に出力される電位差の極性を反転させることができる。但し、ホールプレートに磁界が印加された状態でゲート電極に印加する電圧によりキャリアの種類を変更した時に、電圧出力端子対に出力される電位差は位相が反転するが、オフセット電圧は位相が反転しない。

従って、ホールプレートを移動するキャリアの種類を変更する前後の電圧出力端子対間に出力される電位差の差分をとることにより、電圧出力端子対間に出力される電位差に含まれるオフセット電圧及びフリッカノイズを容易に除去することが可能となる。

【００１１】

本発明による第２の磁気センサは、前記ゲート電極のゲート電圧を制御するゲート電圧制御回路を備えることを特徴とする。

上記の第２の磁気センサによれば、ゲート電圧制御回路が、ゲート電極のゲート電圧を変調することが可能となる。

【００１２】

本発明による第３の磁気センサは、前記ゲート電極は、前記ホールプレートを挟み込むように、当該ホールプレートの上部に形成されたゲート電極と、当該ホールプレートの下部に形成されたゲート電極とからなり、前記ゲート電圧制御回路は、前記ホールプレートの上部に形成されたゲート電極のゲート電圧と、前記ホールプレートの下部に形成されたゲート電極のゲート電圧とを個別に制御することを特徴とすることを特徴とする。

【００１３】

上記の第３の磁気センサによれば、ゲート電圧制御回路が、２つのゲート電極のゲート電圧を、個別に変調することが可能となる。また、ゲート電圧制御回路が、ホールプレートと電気的に接続された入力電流端子の電位に対するゲート電極の電圧と、ホールプレートの面に対して垂直方向の電界の強度とを、個別に制御することが可能となる。

本発明による第４の磁気センサは、クロックを生成するクロック生成回路を備え、前記クロック生成回路により生成されたクロックが前記ゲート電圧制御回路に入力され、当該クロックに同期して前記ゲート電圧制御回路により前記ゲート電圧が変調されることによって、前記電圧出力端子対間に出力される電位差が交流信号に変換されることを特徴とする。

【００１４】

上記の第４の磁気センサによれば、クロック生成回路から生成されたクロックによってゲート電極に印加する交流電圧が変調され、出力される。これにより、ホール素子から出力された出力電圧を交流信号に変換することが可能となる。フィルタ回路等で電圧出力端子対に出力された電位差から直流成分を除去し、交流成分のみを抽出することにより、オフセット電圧及びフリッカノイズを除去することができる。

【００１５】

本発明による第５の磁気センサは、前記電流入力端子対間に印加する電圧が一定値になるように制御する定電圧回路を備えることを特徴とする。

上記の第５の磁気センサによれば、定電圧回路が、電流入力端子対間に印加される電圧が一定値にすることが可能となる。

【００１６】

本発明による第６の磁気センサは、前記電流入力端子対間に流れる電流が一定値になるように制御する定電流回路を備えることを特徴とする。

上記の第６の磁気センサによれば、定電流回路が、ホールプレートを流れる電流が一定値になるように制御する。オフセット電圧は、電流入力端子対間に流す電流値に依存する。しかしながら、電流入力端子対間に流す電流値が一定値であれば、オフセット電圧はキャリアの種類によらず同じにすることが可能となる。

【００１７】

本発明による第７の磁気センサは、前記ホールプレートは、材料にグラフェンを用いて形成されたグラフェン層であって、当該グラフェン層の層数が単層または複層で形成されたことを特徴とする。

上記の第７の磁気センサによれば、ホールプレートが、グラフェンを用いて形成された単層または複層のグラフェン層で形成される。単層のグラフェン層は、バンドギャップがゼロの半導体である。これにより、ゲート電極に印加する電圧によって、電圧出力端子対に出力される電位差の極性を容易に反転することができる。このため、ゲート電圧に対するキャリアの濃度及び電流量を、電子と正孔の濃度が等しいディラックポイントを中心にして、その前後で同じになるようにすることが可能となる。

・・・（中略）・・・

【発明の効果】

【００２０】

本発明の磁気センサによれば、従来より簡易な構成の信号処理回路で、ホール素子の出力電圧に含まれるオフセット電圧及びフリッカノイズを容易に除去することができる。」

(ｃ) 【００２２】～【００２７】

「【００２２】

以下、添付図面を参照しながら、本発明の磁気センサの好適な実施形態を詳細に説明する。なお、図面の説明において、同一の要素には同一の符号を付し、重複する説明を省略する。

（磁気センサ１０の回路構成）

まず、図１を参照して、本発明の実施形態に係る磁気センサ１０の回路構成を説明する。図１は、本発明の実施形態に係る磁気センサ１０の回路構成を示すブロック図である。

続きを表示（全18行）

【００２３】

図１に示す磁気センサ１０は、ホール素子１１と、クロック生成回路１２と、ゲート電圧制御回路１３と、定電圧回路１５と、定電流回路１６と、フィルタ１７と、復調回路１８とを備えて構成される。

ホール素子１１は、ホール素子１００と同様に、ホール効果を用いて磁界の強度を検出する検出素子である。

【００２４】

クロック生成回路１２は、ゲート電圧制御回路１３がホール素子１１に出力するゲート電圧を変調する処理と、復調回路１８がフィルタ１７を介してホール素子１１から出力された出力電圧を復調する処理との同期をとるためのクロックを生成する。

ゲート電圧制御回路１３は、変調回路を兼ねており、クロック生成回路１２により生成されたクロックに同期して、後述するゲート電極のゲート電圧を変調する。これによって、ホール素子１１の電圧出力端子対ＴＢ－ＴＢ’間に出力される電位差も変調される。

【００２５】

定電圧回路１５は、ゲート電圧制御回路１３によりホール素子１１に入力されるゲート電圧が変調される時に、ホール素子１１の入力電流端子対ＴＡ－ＴＡ’間を流れる電圧が一定値になるように制御する。

定電流回路１６は、ゲート電圧制御回路１３によりホール素子１１に入力されるゲート電圧が変調される時に、ホール素子１１の入力電流端子対ＴＡ－ＴＡ’間を流れる電流が一定値になるように制御する。また、定電流回路１６は、ホール素子１１に入力されるゲート電圧の値も制御する。

【００２６】

フィルタ１７は、ホール素子１１の電圧出力端子対ＴＢ－ＴＢ’間に出力される電位差から、オフセット電圧（直流成分）を除去して、変調されている交流信号の周波数成分（交流成分）のみを抽出する。

復調回路１８は、クロック生成回路１２により生成されたクロックに同期して、変調されている交流信号を復調して、ホール素子１１に印加された磁界の磁束密度に比例した電位差を出力する。

【００２７】

上記のゲート電圧制御回路１３と、定電圧回路１５と、定電流回路１６とが、ホール素子１１の動作を制御する制御回路１９として機能する。さらに、クロック生成回路１２と、フィルタ１７と、復調回路１８と、制御回路１９とが、ホール素子１１の信号処理を行う信号処理回路として機能する。また、上記のホール素子１１は、その信号処理回路が形成された図示しない半導体基板上に形成される。ホール素子１１と信号処理回路とを別々の半導体基板上に形成した時よりも、磁気センサ１０のサイズの小型化を図ることができる。」

(ｄ) 【図１】

「【図１】

［図：0001394691000001.jpg］

」

(ｅ) 【００２８】～【００３５】

「【００２８】

（ホール素子１１の積層構造）

続いて、図２及び図３を参照して、磁気センサ１０が有するホール素子１１の積層構造を説明する。

図２は、本発明の実施形態に係る磁気センサ１０が有するホール素子１１を上面から見た時の上面図である。また、図３は、ホール素子１１の断面線Ａ－Ａにおける断面を表す断面図である。

続きを表示（全22行）

【００２９】

図２及び図３に示すホール素子１１は、半導体基板２１と、絶縁膜２２と、ホールプレートＨと、ゲート電極Ｇと、入出力端子ＴＡ，ＴＡ’，ＴＢ，ＴＢ’を備えて構成される。

半導体基板２１としては、シリコン（Ｓｉ）、炭化ケイ素（ＳｉＣ）等の材料を用いて形成される。なお、半導体基板２１は、半導体デバイスの製造で用いられる一般的な材料を用いて形成することができるが、シリコンを用いて形成されたシリコン基板が特に好ましい。

【００３０】

絶縁膜２２は、酸化シリコン、窒化シリコン、六方晶窒化ホウ素、アルミナ、ハフニア、ジルコニア、イットリア等の半導体デバイスの製造で用いられる周知の材料を用いて形成される。絶縁膜２２は、六方晶窒化ホウ素を用いて形成された六方晶窒化ホウ素絶縁膜が特に好ましい。また、絶縁膜２２は、ＣＶＤ法やスパッタリング法等の半導体デバイスの製造で用いられる周知の製造方法を用いて形成することができる。より低いゲート電圧で極性を反転することができるように制御するためには、絶縁膜２２の比誘電率をより大きくし、厚みをより薄くすると良い。

【００３１】

ホールプレートＨは、半導体基板２１の上部に絶縁膜２２を介して形成される。ホールプレートＨは、一般的なホール素子１００と同様にホール効果を有する材質を用いて形成される。しかしながら、ホール素子１１のホールプレートＨは、ホールプレートＨを移動するキャリアの種類を、ゲート電極の電位により電子または正孔のいずれか一方に変更することが可能な両極性材料を用いて形成される。

【００３２】

一般的なホール素子１００は半導体材料により形成されている。従って、ホールプレートＨを移動するキャリアは、ホールプレートＨがｎ型半導体である場合には電子になり、ホールプレートＨがｐ型半導体である場合には正孔になる。よって、磁界が印加された時のホール素子１００から出力された出力電圧の位相は、ホールプレートＨを移動するキャリアの種類により定められていた。

【００３３】

ところが、ホール素子１１のホールプレートＨは、両極性材料により形成されている。この場合には、ホールプレートＨを移動するキャリアを、ゲート電極Ｇの電位により電子または正孔のいずれか一方に変えることができる。

具体的な両極性材料としては、グラフェン、有機半導体等のπ共役系材料がその一つであるが、その中でもグラフェンが特に好ましい。例えば、炭素により構成されたグラフェンは、単層ではエネルギーギャップがゼロである半導体である。しかしながら、グラフェンをチャネルにした電界効果トランジスタでは、チャネルに誘起されるキャリアが、ゲート電極に印加する電圧により、電子あるいは正孔となる両極性を有することが知られている。

【００３４】

ホールプレートＨをグラフェンを用いたグラフェン層として形成する場合には、例えば

「 W . Zhu, V. Pererbeinos, M . Freitag and P. Avouris: Carrier scattering, mobilities and electrostatic potential in mono?, bi? and tri?layer graphenes: Phys. Rev. B 80, 235402 (2009)」の文献に記載されるような半導体デバイスの製造で用いられる

周知の製造方法を用いて、ホールプレートＨを形成することができる。また、グラフェン層は、単層または複層のどちらでも形成することができるが、単層または２層で形成したものが特に好ましい。

【００３５】

ホールプレートＨが単層のグラフェン層で形成される場合には、ホールプレートＨは、バンドギャップがゼロの半導体である。よって、グラフェン層は、ゲート電極Ｇに印加する電圧により、電圧出力端子対ＴＢ－ＴＢ’間に出力される電位差の極性を反転させることができる。また、グラフェン層は、ゲート電圧に対するキャリアの濃度及び電流量を、電子と正孔の濃度が等しくなるディラックポイントを中心にして、その前後で同じになるようにすることができる。」

(ｆ) 【図２】、【図３】

「【図２】

［図：0001394691000002.jpg］

」

「【図３】

［図：0001394691000003.jpg］

」

(ｇ) 【００３９】～【００４４】

「【００３９】

また、ホール素子１１は、上記のホールプレートＨの上部のゲート電極Ｇの他にも、半導体基板２１をホールプレートＨの下部のゲート電極として機能させることが可能である。従って、ゲート電圧制御回路１３は、ホールプレートＨの上部及び下部に形成された２つのゲート電極として機能する部分のゲート電圧を個別に制御する。これにより、ホールプレートＨと電気的に接続された電流入力端子ＴＡあるいは電流入力端子ＴＡ’の電位に対するゲート電極の電圧と、ホールプレートＨの面に垂直方向の電界の強度とを、ゲート電圧制御回路１３によって個別に制御することができる。また、半導体基板２１に限らず、さらに別のゲート電極を形成しても良い。

【００４０】

（磁気センサ１０の検出動作）

続きを表示（全20行）

続いて、図４を参照して、磁気センサ１０が備えるホール素子１１の検出動作を説明する。

図４は、ホール素子１１の電流入力端子対ＴＡ－ＴＡ’間に電圧を印加した時の、ゲート電極Ｇに印加するゲート電圧Ｖｇと、電流入力端子対ＴＡ－ＴＡ'間に流れる電流Ｉｄとの関係を示すグラフである。

ゲート電極Ｇと同様に機能する半導体基板２１の電位は、図４のグラフに示すように、ゲート電圧Ｖｇ＝０（Ｖ）の時に、電流入力端子対ＴＡ－ＴＡ'間に流れる電流Ｉｄが最小値になることが好ましい。この場合に、半導体基板２１は、電荷中性点を設定するもう一つのゲート電極として機能する。従って、半導体基板２１の電位を変化させることで、電荷中性点をずらすことができる。

【００４１】

また、図４のグラフに示すように、ゲート電圧Ｖｇ＞０（Ｖ）の時に、電流入力端子対ＴＡ－ＴＡ’間に流れる電流Ｉｄは、ホールプレートＨを移動するキャリアが主に電子によるものである。また、ゲート電圧Ｖｇ＜０（Ｖ）の時に、電流入力端子対ＴＡ－ＴＡ’間に流れる電流Ｉｄは、ホールプレートＨを移動するキャリアが主に正孔によるものである。電流入力端子対ＴＡ－ＴＡ’間に印加した電圧を固定し、ゲート電圧Ｖｇ＞０（Ｖ）の時に、電流入力端子対ＴＡ－ＴＡ'間に流れる電流Ｉｄが所定の電流値Ｉｂになるゲート電圧をＶｇ１とする。また、ゲート電圧Ｖｇ＜０（Ｖ）の時に、電流入力端子対ＴＡ－ＴＡ'間に流れる電流Ｉｄが所定の電流値Ｉｂになるゲート電圧をＶｇ２とする。

【００４２】

図３に示すホール素子１１において、図３中の上側から下側に向かって磁束密度Ｂの磁場を印加した時に、オフセット電圧Ｖｏｆｆがゼロである理想的な状態では、電圧出力端子対ＴＢ－ＴＢ’間に出力される電位差Ｖｈは、次のようになる。

まず、ゲート電圧Ｖｇ＞０（Ｖ）の時に、電圧出力端子対ＴＢ－ＴＢ’間に出力される電位差Ｖｈ＝－Ｖｈ１（Ｖ）になる。また、ゲート電圧Ｖｇ＜０（Ｖ）の時に、電圧出力端子対ＴＢ－ＴＢ’間に出力される電位差Ｖｈ＝Ｖｈ２（Ｖ）になる。この時、Ｖｈ１（Ｖ）の値と、Ｖｈ２（Ｖ）の値とは、同じ符号である。従って、オフセット電圧Ｖｏｆｆが存在する時に、電流入力端子対ＴＡ－ＴＡ’間に印加した電圧が一定値であれば、ゲート電圧Ｖｇ＞０（Ｖ）の時のオフセット電圧と、ゲート電圧Ｖｇ＜０（Ｖ）の時のオフセット電圧とは、ほぼ同じ値となる。

【００４３】

ゲート電圧Ｖｇ＞０（Ｖ）の時に、電圧出力端子対ＴＢ－ＴＢ’間に出力される電位差Ｖｈ＋を、下記の式（３）に示す式のように表わすことができる。また、ゲート電圧Ｖｇ＜０（Ｖ）の時に、電圧出力端子対ＴＢ－ＴＢ’間に出力される電位差Ｖｈ－を、下記の式（４）に示す式のように表わすことができる。

Ｖｈ＋＝－Ｖｈ１ ＋ Ｖｏｆｆ ・・・式（３）

Ｖｈ－＝ Ｖｈ２ ＋ Ｖｏｆｆ ・・・式（４）

【００４４】

この時に、上記の式（３）に示す式と、式（４）に示す式との差分をとると、電圧出力端子対ＴＢ－ＴＢ’間に出力される電圧Ｖｈを、下記の式（５）に示す式のように表わすことができる。

Ｖｈ＝Ｖｈ１ ＋ Ｖｈ２ ・・・式（５）

従って、ゲート電圧ＶｇによりホールプレートＨを移動するキャリアの種類を変更する前後の電圧出力端子対ＴＢ－ＴＢ’間に出力される電位差の差分をとると、オフセット電圧Ｖｏｆｆを除去することができる。」

(ｈ) 【図４】

「【図４】

［図：0001394691000004.jpg］

」

請求人は、審判請求書において、次の主張をしている。

本件補正発明は、グラフェンホールセンサ（ＧＨＳ）に第１の導電状態と第２の導電状態とを生じさせる変調されたゲート信号をＧＨＳの第１のゲートに印加し、ＧＨＳの第２のゲートに適応制御された電圧を印加する、という特徴的な構成を要求しており、それにより、「低伝導率点を実現しない又はゼロ感度点をシフトしない（当審注：「シフトする」の誤りである（前記ア(ウ)ａ(ｂ)参照）。）不純物密度、最低伝導率点をシフトしゼロ感度点をシフトする非ゼロディラック電圧、及び２つの側について異なる伝導率及び／又は２つの側について異なる感度をもたらす電子及び正孔の等しくない移動度、などの影響を緩和する」ことができるという顕著な作用効果を奏する。

一方、引用文献１には、ホール素子１１に対して、ホール素子１１の端子対ＴＡ－ＴＡ’間に流れる電流がＩｄとなる正のゲート電圧Ｖｇ１と、ホール素子１１の端子対ＴＡ－ＴＡ’間に流れる電流がＩｄとなる負のゲート電圧Ｖｇ２とを印加することが記載されていると認められるが、本件補正発明が要求する、グラフェンホールセンサ（ＧＨＳ）に第１の導電状態と第２の導電状態とを生じさせる変調されたゲート信号をＧＨＳの第１のゲートに印加し、ＧＨＳの第２のゲートに適応制御された電圧を印加する、という特徴的な構成について何ら記載がない。

したがって、本件補正発明は、引用発明と同一ではない。

請求人の主張は要するに、引用発明は、第１の導電状態と第２の導電状態とを生じさせる変調されたゲート信号をＧＨＳの第１のゲートに印加し、ＧＨＳの第２のゲートに適応制御された電圧を印加する、という構成を備えていない、というものであるが、前記(イ)ｃ及びｄにおいて検討したとおり、引用発明と本件補正発明は、「変調されたゲート信号を前記ＧＨＳの第１のゲートに提供することであって、前記変調されたゲート信号が前記ＧＨＳに第１の導電状態を生成する第１の電圧と前記ＧＨＳに第２の導電状態を生成する第２の電圧との間の変調周波数で交番し、前記第２の導電状態が前記第１の導電状態と同じ導電性を有する、前記変調されたゲート信号を提供すること」及び「適応制御された電圧を前記ＧＨＳの第２のゲートに印加すること」を含む点で一致するものである。

よって、請求人の上記主張は採用できず、上記(イ)ｈで示した結論を左右するものでない。