2021-015919

第２ 令和３年１１月１９日にされた手続補正についての補正の却下の決定

［補正の却下の決定の結論］

令和３年１１月１９日にされた補正を却下する。

［補正の却下の決定の理由］

１ 本件補正の補正内容

令和３年１１月１９日にされた特許請求の範囲についての補正（以下「本件補正」という。）は、以下の（１）に示される本件補正前の特許請求の範囲の請求項１の記載を、以下の（２）に示される本件補正後の特許請求の範囲の請求項１の記載に補正することを含むものである。下線は補正箇所を示す。

（１） 本件補正前

「 【請求項１】

駆動モジュールと、発光モジュールと、短絡保護モジュールとを含むＯＬＥＤ画素回路であって、

前記駆動モジュールは、第１トランジスタと、第１コンデンサと、第２トランジスタとを含み、

前記第１トランジスタは、ゲートが走査信号入力端に接続され、第１極がデータ信号入力端に接続され、第２極が前記第２トランジスタのゲートに接続され、

続きを表示（全11行）

前記第２トランジスタは、第１極が第１電圧端に接続され、第２極が前記発光モジュールに接続され、

前記駆動モジュールは、前記走査信号入力端、前記データ信号入力端及び前記第１電圧端の制御下で前記発光モジュールを駆動して発光させるために用いられ、

前記発光モジュールは、ＯＬＥＤを含み、前記ＯＬＥＤは、アノードが前記第２トランジスタの第２極に接続され、カソードが第２電圧端に接続され、前記発光モジュールは、前記駆動モジュール及び前記第２電圧端の制御下で発光するために用いられ、

前記短絡保護モジュールは、第３トランジスタと、第２コンデンサとを含み、

前記第３トランジスタは、ゲート及び第１極がいずれも前記第２トランジスタの第２極及び前記ＯＬＥＤのアノードに接続され、第２極が前記第２コンデンサの第１端に接続され、前記第２コンデンサの第２端が前記第１トランジスタの第２極及び前記第２トランジスタのゲートに接続され、ただし、前記第３トランジスタはＰ型トランジスタであり、

前記ＯＬＥＤが短絡した場合、前記第２トランジスタをオフさせるように、前記第２電圧端の前記アノードに作用した信号が前記第３トランジスタを制御してオンさせる

ＯＬＥＤ画素回路。」

（２） 本件補正後

「 【請求項１】

駆動モジュールと、発光モジュールと、短絡保護モジュールとを含むＯＬＥＤ画素回路であって、

前記駆動モジュールは、第１トランジスタと、第１コンデンサと、第２トランジスタとを含み、

前記第１トランジスタは、ゲートが走査信号入力端に接続され、第１極がデータ信号入力端に接続され、第２極が前記第２トランジスタのゲートに接続され、

続きを表示（全13行）

前記第２トランジスタは、第１極が第１電圧端に接続され、第２極が前記発光モジュールに接続され、

前記駆動モジュールは、前記走査信号入力端、前記データ信号入力端及び前記第１電圧端の制御下で前記発光モジュールを駆動して発光させるために用いられ、

前記発光モジュールは、ＯＬＥＤを含み、前記ＯＬＥＤは、アノードが前記第２トランジスタの第２極に接続され、カソードが第２電圧端に接続され、前記発光モジュールは、前記駆動モジュール及び前記第２電圧端の制御下で発光するために用いられ、

前記短絡保護モジュールは、第３トランジスタと、第２コンデンサとを含み、

前記第３トランジスタは、ゲート及び第１極がいずれも前記第２トランジスタの第２極及び前記ＯＬＥＤのアノードに接続され、第２極が前記第２コンデンサの第１端に接続され、前記第２コンデンサの第２端が前記第１トランジスタの第２極及び前記第２トランジスタのゲートに接続され、ただし、前記第３トランジスタはＰ型トランジスタであり、

前記走査信号入力端は、走査信号を入力して前記第１トランジスタをオンに制御し、前記データ信号入力端は、データ信号を入力して前記第２トランジスタをオンに制御し、前記ＯＬＥＤを駆動して発光させ、

前記ＯＬＥＤが正常に発光する場合、前記第１電圧端から前記第２トランジスタを介して前記ＯＬＥＤのアノードに出力される信号は、前記第３トランジスタを制御してオフにさせ、

前記ＯＬＥＤが短絡した場合、前記第２電圧端から前記ＯＬＥＤのアノードに作用した信号が前記第３トランジスタを制御してオンさせ、前記第２コンデンサのブートストラップ動作によって、前記第２トランジスタのゲートの電圧がプルダウンされ、前記第２トランジスタがオフになり、前記第１電圧端の高電圧信号は、前記ＯＬＥＤのアノードへ出力することを停止し、且つ、前記第２電圧端は前記第３トランジスタを通じて前記データ信号入力端の前記第２コンデンサに入力する高電圧信号を引き下げて、前記データ信号入力端の高電圧信号も前記ＯＬＥＤのアノードに出力させず、前記ＯＬＥＤのカソードでの低電位を、アノードでの高電圧との中和によって上昇させない

ＯＬＥＤ画素回路。」

２ 本件補正の目的

本件補正は、請求項１において、本件補正前の「ＯＬＥＤ画素回路」について、「前記走査信号入力端は、走査信号を入力して前記第１トランジスタをオンに制御し、前記データ信号入力端は、データ信号を入力して前記第２トランジスタをオンに制御し、前記ＯＬＥＤを駆動して発光させ」るという構成を追加するとともに、「前記ＯＬＥＤが正常に発光する場合」及び「前記ＯＬＥＤが短絡した場合」の「ＯＬＥＤ画素回路」の動作に係る構成を限定したものである。

そして、本件補正前の請求項１に記載された発明と、本件補正後の請求項１に記載される発明は、産業上の利用分野及び解決しようとする課題が同一である。

よって、本件補正は、特許法１７条の２第５項２号に規定する特許請求の範囲の減縮を目的とするものに該当する。

３ 独立特許要件についての当審の判断

本件補正は、特許法１７条の２第５項２号に規定する特許請求の範囲の減縮を目的とするものに該当するから、本件補正後における請求項１に記載されている事項により特定される発明（以下「本件補正発明」という。）が特許法１７条の２第６項において準用する同法１２６条７項の規定に適合するか、すなわち、特許出願の際独立して特許を受けることができるものであるか否かについて、合議体は検討を行った。

合議体は、以下に詳述するとおり、本願の発明の詳細な説明の記載が特許法３６条４項１号に規定する要件（実施可能要件及び委任省令要件）を満たしていないから、本件補正発明は、特許出願の際独立して特許を受けることができないと判断した。

（１） 本件補正発明

本件補正発明は、前記１(２)に摘記した事項により特定されるとおりのものである。

（２） 本願の明細書及び図面の記載について

本件補正発明は、明細書の段落【００３５】～【００５６】及び図面【図３】～【図４】に開示された「実施例１」に対応するものであるところ、上記記載箇所を含めて、本願の明細書及び図面には以下の記載がある。下線は合議体が付した。

「【技術分野】

【０００１】

本発明は、表示技術分野に関し、特に、ＯＬＥＤ画素回路及びその駆動方法、表示装置に関する。

【背景技術】

続きを表示（全14行）

【０００２】

マルチメディア技術の急速な発展に伴い、ＯＬＥＤ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ－ＥｍｉｔｔｉｎｇＤｉｏｄｅ：有機発光ダイオード）は、自発光でき、コントラストが高く、色域が広く、製造プロセスが簡単で、消費電力が低く、フレキシブル表示を容易に実現できるなどのメリットを有するので、表示装置において、重要な発光素子となっている。

【０００３】

その中で、特に、ＡＭ－ＯＬＥＤ（Ａｃｔｉｖｅ Ｍａｔｒｉｘ／Ｏｒｇａｎｉｃ Ｌｉｇｈｔ－ＥｍｉｔｔｉｎｇＤｉｏｄｅ：アクティブ・マトリックス有機発光ダイオード）表示パネルは、視角の制限が無く、製造コストが低く、応答速度が速く、消費電力が低く、動作温度の範囲が大きく、重量が軽く、ポータブルマシンの直流駆動に用いられ且つハードウェアデバイスに従って小型化及び薄型化できるなどのメリットを有するので、検討のホットスポットとなっている。

【０００４】

ところが、ＯＬＥＤはアノードとカソードとの間の各膜層そのものが薄いので、膜層に異物が入れ、或いは、穴掘りやクライミングなどのプロセスがよく制御されないと、膜層がさらに薄くなることを招き、ＯＬＥＤのアノードとカソードとの間の抵抗が小さくなって短絡することで、周りのサブ画素におけるＯＬＥＤのカソードとアノードとの間の電圧差が影響され、ひいては、周りのサブ画素の表示が影響されてしまう。

【発明の概要】

【発明が解決しようとする課題】

【０００５】

本開示の実施例は、短絡したサブ画素がその周りのサブ画素の表示に影響することを避けるＯＬＥＤ画素回路及びその駆動方法、表示装置を提供する。」

「【００２４】

本開示の実施例は、ＯＬＥＤ画素回路及びその駆動方法、表示装置を提供し、ＯＬＥＤ画素回路に短絡保護モジュールを追加し、且つ、サブ画素の発光モジュールが正常に発光する時、短絡保護モジュールがオフされ、サブ画素の発光モジュールが短絡した場合、短絡保護モジュールがオンされ、駆動モジュールを制御してオフさせて、第１電圧端とデータ信号入力端の信号が発光モジュールに出力することができなくなり、これにより、発光モジュールが短絡しても、発光モジュールに接続される第２電圧端の信号は上昇せず、そのまま元の信号強度を保持することで、あるサブ画素が短絡してその周りのサブ画素の正常の表示に影響することを避けることができる。」

「【発明を実施するための形態】

【００２７】

以下、本開示の実施例における図面に結合して、本開示の実施例における技術案に対して明確で完全な記述を行う。記述する実施例は、本開示の一部の実施例だけであり、すべての実施例ではないことは当然である。本開示における実施例に基づいて、当業者が創造性の労働を費やさない前提下で取得した全ての他の実施例は、本開示の保護の範囲に属する。

【００２８】

図１はＯＬＥＤ画素回路の構成模式図である。図１に示すように、ＡＭ－ＯＬＥＤ表示パネルの画素構成において、各サブ画素には、それぞれ１セットのトランジスタと第１コンデンサが集積し、トランジスタと第１コンデンサに対する駆動制御により、サブ画素におけるＯＬＥＤの電流に対する制御を実現して、ＯＬＥＤを駆動して発光させる。

【００２９】

本開示の他の実施例は、ＯＬＥＤ画素回路を提供し、図２に示すように、駆動モジュール１０と、発光モジュール２０と、短絡保護モジュール３０と、を含む。

【００３０】

駆動モジュール１０は、それぞれ走査信号入力端ＧＡＴＥと、データ信号入力端ＤＡＴＡと、第１電圧端Ｖ１と、発光モジュール２０に接続され、走査信号入力端ＧＡＴＥと、データ信号入力端ＤＡＴＡと、第１電圧端Ｖ１の制御下で発光モジュール２０を駆動して発光させるために用いられる。

【００３１】

発光モジュール２０はさらに、第２電圧端Ｖ２に接続され、駆動モジュール１０と第２電圧端Ｖ２の制御下で発光するために用いられる。

【００３２】

短絡保護モジュール３０は、駆動モジュール１０と発光モジュール２０に接続され、発光モジュール２０が短絡した時、駆動モジュール１０を制御してオフさせる。

【００３３】

本開示の実施例は、ＯＬＥＤ画素回路を提供し、ＯＬＥＤ画素回路に短絡保護モジュール３０を追加し、且つ、サブ画素の発光モジュール２０が正常に発光する時、短絡保護モジュール３０がオフされ、サブ画素の発光モジュール２０が短絡した場合、短絡保護モジュール３０がオンされ、駆動モジュール１０を制御してオフさせて、第１電圧端Ｖ１とデータ信号入力端ＤＡＴＡの信号を発光モジュール２０に出力することができなくなり、これにより、発光モジュール２０が短絡しても、発光モジュール２０に接続される第２電圧端Ｖ２の信号は上昇せず、そのまま元の信号強度を保持することで、あるサブ画素が短絡してその周りのサブ画素の正常の表示に影響することを避けることができる。

【００３４】

以下、具体的な実施例に結合して、図２における各モジュールの具体的な構成について詳しく説明する。

【００３５】

実施例１

実施例１は、ＯＬＥＤ画素回路を提供し、図３に示すように、駆動モジュール１０は、第１トランジスタＴ１と、第１コンデンサＣ１と、第２トランジスタＴ２と、を含む。

【００３６】

第１トランジスタＴ１は、ゲートが走査信号入力端ＧＡＴＥに接続され、第１極がデータ信号入力端ＤＡＴＡに接続され、第２極が第２トランジスタＴ２のゲートに接続される。

【００３７】

第２トランジスタＴ２は、第１極が第１電圧端Ｖ１に接続され、第２極が発光モジュール２０に接続される。

【００３８】

第１コンデンサＣ１は、第１端が第１トランジスタＴ１の第２極に接続され、第２端が第２トランジスタＴ２の第１極に接続される。

【００３９】

或いは、図４に示すように、第１コンデンサＣ１は、第１端が第１トランジスタＴ１の第２極に接続され、第２端が第２トランジスタＴ２の第２極に接続される。

【００４０】

発光モジュール２０は、ＯＬＥＤを含み、ＯＬＥＤは、アノードが駆動モジュール１０に接続され、カソードが第２電圧端Ｖ２に接続される。

【００４１】

短絡保護モジュール３０は、第３トランジスタＴ３と第２コンデンサＣ２を含み、前記第３トランジスタＴ３は、ゲートと第１極がいずれも、発光モジュール３０と駆動モジュール１０に接続され、第２極が第２コンデンサＣ２の第１端に接続される。

【００４２】

第２コンデンサの第２端は、駆動モジュール１０に接続される。

【００４３】

ただし、第２トランジスタＴ２はＮ型トランジスタであり、第３トランジスタＴ３はＰ型トランジスタである。

【００４４】

より具体的には、第２トランジスタＴ２は、第１極が第１電圧端Ｖ１に接続され、第２極がＯＬＥＤのアノードに接続される。

【００４５】

図３に示すように、第１コンデンサＣ１は、第１端が第１トランジスタＴ１の第２極と第２トランジスタＴ２のゲートのいずれにも接続され、第２端が第２トランジスタＴ２の第１極と第１電圧端Ｖ１のいずれにも接続される。

【００４６】

或いは、図４に示すように、第１コンデンサＣ１は、第１端が第１トランジスタＴ１の第２極と第２トランジスタＴ２のゲートのいずれにも接続され、第２端が第２トランジスタＴ２の第２極とＯＬＥＤのアノードのいずれにも接続される。

【００４７】

第３トランジスタＴ３は、ゲートが第２トランジスタＴ２の第２極とＯＬＥＤのアノードのいずれにも接続され、第１極が第２トランジスタＴ２の第２極とＯＬＥＤのアノードのいずれにも接続され、第２極が第２コンデンサＣ２の第１端に接続される。

【００４８】

第２コンデンサＣ２の第２端は、第１トランジスタＴ１の第２極と第２トランジスタＴ２のゲートのいずれにも接続される。

【００４９】

必要な説明として、以下のようです。

【００５０】

【００５１】

第２：本開示の実施例によるトランジスタは、エンハンスメント型トランジスタでもよく、空乏型トランジスタでもよい。本開示の実施例によるトランジスタは、第１極がソースでもよく、第２極がドレインでもよいし、または、トランジスタは、第１極がドレインでもよく、第２極がソースでもよく、本開示はこれに対して制限するものではなく、トランジスタのタイプによって、適正に選択すればよい。

【００５２】

【００５３】

【００５４】

以上、図３と図４に示すように、走査信号入力端ＧＡＴＥが走査信号を入力すると、第１トランジスタＴ１がオンされ、データ信号入力端ＤＡＴＡがデータ信号を入力して、第１トランジスタＴ１を経由して第２トランジスタＴ２のゲートに出力され、同時に、第１コンデンサＣ１へ充電される。第２トランジスタＴ２はＰ型トランジスタであり、高電圧信号の制御下で、第２トランジスタＴ２がオンされ、第１電圧端Ｖ１の高電圧信号は、第２トランジスタＴ２を経由してＯＬＥＤのアノードに出力され、同時に、第２電圧端Ｖ２の低電圧信号がＯＬＥＤのカソードに出力されて、ＯＬＥＤを駆動して発光させる。ただし、第３トランジスタＴ３はＮ型トランジスタであり、そのゲートが低電圧信号を受信してオンされ、正常に表示する場合、ＯＬＥＤのアノードは、第３トランジスタＴ３のゲートに高電圧信号を出力し、第３トランジスタがオフされる。

【００５５】

ＯＬＥＤのアノードとカソードが短絡した時、アノードでの電位が低くなり、この際、アノードが第３トランジスタＴ３のゲートに低電圧信号を出力し、第３トランジスタＴ３を制御してオンさせ、アノードでの低電圧信号が第３トランジスタＴ３を経由して、第２トランジスタＴ２のゲートに出力され、低電圧信号の制御下で、第２トランジスタＴ２がオフされる。第１電圧端Ｖ１の高電圧信号は、アノードへ出力することを停止し、且つ、第２電圧端Ｖ２は第３トランジスタＴ３を通じてデータ信号入力端ＤＡＴＡの第２コンデンサＣ２に入力する高電圧信号を引き下げて、データ信号入力端ＤＡＴＡの高電圧信号もアノードに出力されることができない。

【００５６】

これにより、ＯＬＥＤのアノードとカソードが短絡した後、カソードでの低電位は、アノードでの高電圧との中和によって上昇せず、第２電圧端Ｖ２での信号に影響しない。

「【図１】

［図：0001393675000001.jpg］

」

「【図２】

［図：0001393675000002.jpg］

」

「【図３】

［図：0001393675000003.jpg］

」

「【図４】

［図：0001393675000004.jpg］

」

（３） 実施可能要件の検討

ア 発明解決課題について

本願の発明が解決しようとする課題は、明細書の段落【０００４】及び【０００５】の記載からみて、「ＯＬＥＤのアノードとカソードとの間の抵抗が小さくなって短絡することにより、周りのサブ画素におけるＯＬＥＤのカソードとアノードとの間の電圧差に影響し、周りのサブ画素の表示に影響することを避けること」であると認められる。

イ 発明解決手段について

上記アにおいて認定した課題を解決するために、本件補正発明では、「ＯＬＥＤ画素回路」に「短絡保護モジュール」を含むようにし、

「 前記短絡保護モジュールは、第３トランジスタと、第２コンデンサとを含み、

前記第３トランジスタは、ゲート及び第１極がいずれも前記第２トランジスタの第２極及び前記ＯＬＥＤのアノードに接続され、第２極が前記第２コンデンサの第１端に接続され、前記第２コンデンサの第２端が前記第１トランジスタの第２極及び前記第２トランジスタのゲートに接続され、ただし、前記第３トランジスタはＰ型トランジスタであり、」

「 前記ＯＬＥＤが正常に発光する場合、前記第１電圧端から前記第２トランジスタを介して前記ＯＬＥＤのアノードに出力される信号は、前記第３トランジスタを制御してオフにさせ、」

「 前記ＯＬＥＤが短絡した場合、前記第２電圧端から前記ＯＬＥＤのアノードに作用した信号が前記第３トランジスタを制御してオンさせ、前記第２コンデンサのブートストラップ動作によって、前記第２トランジスタのゲートの電圧がプルダウンされ、前記第２トランジスタがオフになり、前記第１電圧端の高電圧信号は、前記ＯＬＥＤのアノードへ出力することを停止し、且つ、前記第２電圧端は前記第３トランジスタを通じて前記データ信号入力端の前記第２コンデンサに入力する高電圧信号を引き下げて、前記データ信号入力端の高電圧信号も前記ＯＬＥＤのアノードに出力させず、前記ＯＬＥＤのカソードでの低電位を、アノードでの高電圧との中和によって上昇させない」ようにしたものである。

ウ 発明の効果について

上記イにおいて認定した解決手段により、本件補正発明は、サブ画素の発光モジュールが正常に発光する時、短絡保護モジュールがオフされ、サブ画素の発光モジュールが短絡した場合、短絡保護モジュールがオンされ、駆動モジュールを制御してオフさせて、第１電圧端とデータ信号入力端の信号が発光モジュールに出力することができなくなり、これにより、発光モジュールが短絡しても、発光モジュールに接続される第２電圧端の信号は上昇せず、そのまま元の信号強度を保持することで、あるサブ画素が短絡してその周りのサブ画素の正常の表示に影響することを避けることができるという効果を奏するとしている（【００２４】を参照）。

エ 短絡保護モジュールの動作について

（ア） ＯＬＥＤが正常に発光する場合

ＯＬＥＤが正常に発光する場合には、短絡保護モジュールの第３トランジスタはオフに制御されるものであるところ、この制御動作については、明細書の【００５４】に次のとおり記載されている。

この記載には、以下に「当審注」として指摘したとおり、第２トランジスタＴ２が「Ｐ型トランジスタ」であり、第３トランジスタＴ３が「Ｎ型トランジスタ」であるとした誤記が含まれているものの（【図３】及び【図４】では、Ｔ２がＮ型、Ｔ３がＰ型であることが示されており、また、Ｔ２がＰ型、Ｔ３がＮ型とすると、【００５４】の「高電圧信号の制御下で、第２トランジスタＴ２がオンされ」、「第３トランジスタＴ３のゲートに高電圧信号を出力し、第３トランジスタがオフされる」という記載と整合しないことから、誤記であることは明らかである。）、かかる誤記を正しく読み替えれば、この制御動作は正しいものであると認められる。

「【００５４】

以上、図３と図４に示すように、走査信号入力端ＧＡＴＥが走査信号を入力すると、第１トランジスタＴ１がオンされ、データ信号入力端ＤＡＴＡがデータ信号を入力して、第１トランジスタＴ１を経由して第２トランジスタＴ２のゲートに出力され、同時に、第１コンデンサＣ１へ充電される。第２トランジスタＴ２はＰ型トランジスタであり（当審注：「Ｐ型トランジスタ」は「Ｎ型トランジスタ」の誤記。）、高電圧信号の制御下で、第２トランジスタＴ２がオンされ、第１電圧端Ｖ１の高電圧信号は、第２トランジスタＴ２を経由してＯＬＥＤのアノードに出力され、同時に、第２電圧端Ｖ２の低電圧信号がＯＬＥＤのカソードに出力されて、ＯＬＥＤを駆動して発光させる。ただし、第３トランジスタＴ３はＮ型トランジスタであり（当審注：「Ｎ型トランジスタ」は「Ｐ型トランジスタ」の誤記。）、そのゲートが低電圧信号を受信してオンされ、正常に表示する場合、ＯＬＥＤのアノードは、第３トランジスタＴ３のゲートに高電圧信号を出力し、第３トランジスタがオフされる。」

（イ） ＯＬＥＤが短絡した場合

ａ ＯＬＥＤが短絡した場合に、短絡保護モジュールの第３トランジスタがオンに制御される動作については、明細書の【００５５】に次のとおり記載されている。

「【００５５】

ＯＬＥＤのアノードとカソードが短絡した時、アノードでの電位が低くなり、この際、アノードが第３トランジスタＴ３のゲートに低電圧信号を出力し、第３トランジスタＴ３を制御してオンさせ、アノードでの低電圧信号が第３トランジスタＴ３を経由して、第２トランジスタＴ２のゲートに出力され、低電圧信号の制御下で、第２トランジスタＴ２がオフされる。第１電圧端Ｖ１の高電圧信号は、アノードへ出力することを停止し、且つ、第２電圧端Ｖ２は第３トランジスタＴ３を通じてデータ信号入力端ＤＡＴＡの第２コンデンサＣ２に入力する高電圧信号を引き下げて、データ信号入力端ＤＡＴＡの高電圧信号もアノードに出力されることができない。」

ｂ しかしながら、この記載はＯＬＥＤのアノードとカソードが短絡した時点（瞬間）の画像フレーム表示における第２トランジスタＴ２の動作を記述したものであって、ＯＬＥＤのアノードとカソードが短絡した時点（瞬間）よりも後の画像フレーム表示における第２トランジスタＴ２の動作を正しく記述したものではない。

ｃ すなわち、以下の（ａ）及び（ｂ）に詳述するとおり、ＯＬＥＤのディスプレイが、所定のリフレッシュレートで表示制御される場合、ＯＬＥＤのアノードとカソードが短絡した時点（瞬間）のフレームＦ１における表示では、上記【００５５】に説明されているように第２トランジスタＴ２はオフになるものの、それ以降のフレームＦ２における表示では、第２トランジスタＴ２はオンになってしまうから、上記【００５５】の記載は、連続する画像フレームでの表示を正しく説明していない。

（ａ） 短絡した時点（瞬間）のフレーム表示における動作について

ＯＬＥＤのアノードとカソードが短絡したとき、アノードの電位が低電位（Ｖ２）になり、アノードと等電位にある、第３トランジスタＴ３（Ｐ型トランジスタ）のゲートには低電圧信号（Ｖ２）が供給されるから、第３トランジスタＴ３がオンになる。

この短絡した時点（瞬間）が、ある特定のフレームＦ１における書き込み終了後（すなわち、第１コンデンサＣ１及び第２コンデンサＣ２に充電後）に生じた場合、第３トランジスタＴ３がオンになると、第２コンデンサＣ２の第１端（下側電極）の電位も低電位（Ｖ２）になり、第２コンデンサＣ２にデータ信号入力端ＤＡＴＡから高電圧信号（データ信号）が書き込まれていたとしても、ブートストラップ動作によって、第２コンデンサの第２端（上側電極）の電位は、第２コンデンサＣ２の第１端（下側電極）の低電位（Ｖ２）に追従して低くなるから、第２トランジスタＴ２のゲートの電圧がプルダウンされ、前記第２トランジスタＴ２がオフになって、ＯＬＥＤのアノードへ第１電圧端の高電圧信号（Ｖ１）が供給されることはない。

（ｂ） 短絡した時点よりも後のフレーム表示における動作について

ＯＬＥＤのアノードとカソードが短絡した状態のまま、Ｆ１の次のフレームＦ２に遷移したとき、走査信号入力端ＧＡＴＥに走査信号が入力して、第１トランジスタＴ１がオンされ、データ信号入力端ＤＡＴＡからデータ信号が供給されて、第１トランジスタＴ１を経由して第１コンデンサＣ１及び第２コンデンサＣ２は充電される。

ここで、例えば、国際公開第２０１６／０９８３１７号の段落［００３７］において、「式１および式２から分かるように、寄生容量Ｃｇｄが大きくなるほどＶｇｓが小さくなるため、画素電流Ｉｐｉｘが低下する。これは、ブートストラップ動作と呼ばれる現象に起因するものである。ブートストラップ動作とは、信号電圧書込み後から発光開始時に掛けて、駆動トランジスタＴｒｄのソース側の電位が変化する際に、駆動トランジスタＴｒｄのゲート側の電位も追従して変化する現象を示す（特許文献２参照）。この時、駆動トランジスタＴｒｄのゲート側の電位は、完全に駆動トランジスタＴｒｄのソース側の電位変動に追従するわけでは無く、蓄積容量Ｃｓおよび駆動トランジスタＴｒｄの寄生容量ＣｇｓとＣｇｄに応じた電圧のロスが発生する。式１および式２はブートストラップ動作による電圧ロスを考慮した画素回路の入出力特性を示している。つまり、図３の様に、寄生容量Ｃｇｓ、Ｃｇｄを備えるようなトランジスタ構造を持ち、かつブートストラップ動作を行う画素回路では、アライメントのずれにより寄生容量の大きさが変化することで、画素電流Ｉｐｉｘが変化する。」と記載されているように、「ブートストラップ動作」が「信号電圧書込み後から発光開始時に掛けて、駆動トランジスタＴｒｄのソース側の電位が変化する際に、駆動トランジスタＴｒｄのゲート側の電位も追従して変化する現象」を意味することは技術常識といえる。

これを踏まえると、上記動作では、フレームＦ２においても、ＯＬＥＤのアノードとカソードは短絡した状態にあるから、アノードの電位は低電位（Ｖ２）のままであり、駆動トランジスタである第２トランジスタＴ２のソース側電位（第２トランジスタの第２極の電位）もＶ２のまま変化しておらず、フレームＦ２においては、ブートストラップ動作は生じない。

すなわち、フレームＦ２において、第３トランジスタＴ３がオンになり第２コンデンサＣ２の第１端（下側電極）が低電位（Ｖ２）であっても、それに追従して第２コンデンサの第２端（上側電極）の電位が低くなることはない。

そうすると、データ信号入力端ＤＡＴＡから供給されたデータ信号により第１コンデンサＣ１及び第２コンデンサＣ２が充電されると（フレームＦ２における書き込み動作が行われると）、第２コンデンサＣ２には、データ信号の電圧とＶ２の差の電圧が保持されることになり、駆動トランジスタである第２トランジスタＴ２のゲート電位は高くなるから、Ｔ２はオンになってしまう。

オ まとめ

以上検討したとおり、ＯＬＥＤのアノードとカソードが短絡した時点（瞬間）のフレームＦ１における表示では、第２トランジスタＴ２はオフになるものの、それ以降のフレームＦ２における表示では、第２トランジスタＴ２はオンになってしまうから、明細書の【００５５】の記載を根拠として、本件補正発明が「サブ画素の発光モジュールが短絡した場合、短絡保護モジュールがオンされ、駆動モジュールを制御してオフさせて、第１電圧端とデータ信号入力端の信号が発光モジュールに出力することができなくなる」という効果を実質的に奏すると理解することはできない。

また、本願の明細書及び図面全体をみても、また、技術常識を参酌しても、本件補正発明が上記効果を奏するものであると理解するに足りる根拠は、見出せない。

したがって、本願の発明の詳細な説明は、当業者が本件補正発明の実施をすることができる程度に明確かつ十分に記載したものであるとはいえないから、実施可能要件を満たしていない。

（４） 委任省令要件の検討

前記（３）において説示したとおり、ＯＬＥＤのアノードとカソードが短絡した時点（瞬間）のフレームＦ１における表示では、第２トランジスタＴ２はオフになるものの、それ以降のフレームＦ２における表示では、第２トランジスタＴ２はオンになってしまうから、本願の明細書及び図面の記載は、本件補正発明の「短絡保護モジュール」を設けることの技術的意義を明らかにしていない。

したがって、本願の発明の詳細な説明は、本件補正発明について、経済産業省令（特許法施行規則２４条の２）で定めるところにより、その発明の属する技術の分野における通常の知識を有する者がその実施をすることができる程度に明確かつ十分に記載したものではない。

（５） 請求人の主張について

ア 審判請求書の主張について

請求人は、審判請求書において次の主張をしている。

「 一般的に、ＤＡＴＡはパルス信号であり、１フレーム以内に連続して入力されることはありません。したがいまして、ＯＬＥＤが短絡すると、第２トランジスタＴ２のゲートはフローティングに相当し、第２コンデンサＣ２は、ＯＬＥＤの短絡により、ＯＬＥＤのカソード電位に追従してジャンプし、第２トランジスタＴ２のゲート電圧が低下し、オフになります。

したがいまして、本願発明における上記技術的特徴によれば、ＯＬＥＤが正常に発光する時、第３トランジスタＴ３がオフされ、ＯＬＥＤが短絡した場合、第３トランジスタＴ３がオンされ、第２トランジスタＴ２を制御してオフさせて、第１電圧端Ｖ１とデータ信号入力端ＤＡＴＡの信号がＯＬＥＤに出力できなくなり、これにより、ＯＬＥＤが短絡しても、ＯＬＥＤに接続される第２電圧端Ｖ２の信号は上昇せず、そのまま元の信号強度を保持することで、あるサブ画素が短絡してその周りのサブ画素の正常の表示に影響することを避けることができます。」

しかしながら、ＯＬＥＤのディスプレイは、例えば１秒間に６０画像フレームのリフレッシュレートで表示制御されるものであるから、短絡した時点（瞬間）のフレームＦ１における表示では第２トランジスタＴ２はオフになったとしても、それ以降のフレームＦ２における表示では、データ信号が駆動モジュールに供給されて第２トランジスタＴ２はオンになってしまう。

請求人の上記主張は、短絡した時点（瞬間）のフレームＦ１における表示についてのみ述べたものであって、それ以降のフレームＦ２における表示について何ら説明していないから、かかる主張によって当審の判断が左右されることはない。

イ 上申書について

（ア） 上申書の内容

請求人は、令和３年１２月２７日に提出した上申書において次のとおり述べているところ、前置報告書に対する上申書は提出されなかった。

「出願人は、本願に係る前置報告書に対する上申書を２０２２年３月２４日までに提出することを予定しております。つきましては、本件の審理に当たり、上記上申書の内容を参酌していただきますよう、お願い申し上げます。

しかしながら、上記期限までに上申書が提出されない場合は、審判請求時の主張に基づいて審理頂きたくお願い申し上げます。」

（イ） 前置報告書の内容

令和３年１２月１３日に作成された前置報告書の内容は次のとおりである。

「請求項１－９についての補正は限定的減縮を目的としている。この場合、補正後の請求項１－９に係る発明は特許出願の際独立して特許を受けることができるものでなければならない。

令和３年１１月１９日付けの補正により「前記走査信号入力端は、走査信号を入力して前記第１トランジスタをオンに制御し、前記データ信号入力端は、データ信号を入力して前記第２トランジスタをオンに制御し、前記ＯＬＥＤを駆動して発光させ、前記ＯＬＥＤが正常に発光する場合、前記第１電圧端から前記第２トランジスタを介して前記ＯＬＥＤのアノードに出力される信号は、前記第３トランジスタを制御してオフにさせ、前記ＯＬＥＤが短絡した場合、前記第２電圧端から前記ＯＬＥＤのアノードに作用した信号が前記第３トランジスタを制御してオンさせ、前記第２コンデンサのブートストラップ動作によって、前記第２トランジスタのゲートの電圧がプルダウンされ、前記第２トランジスタがオフになり、前記第１電圧端の高電圧信号は、前記ＯＬＥＤのアノードへ出力することを停止し、且つ、前記第２電圧端は前記第３トランジスタを通じて前記データ信号入力端の前記第２コンデンサに入力する高電圧信号を引き下げて、前記データ信号入力端の高電圧信号も前記ＯＬＥＤのアノードに出力させず、前記ＯＬＥＤのカソードでの低電位を、アノードでの高電圧との中和によって上昇させない（請求項１）」との発明特定事項が追加された。

確かに、上記発明特定事項は、短絡した時点のフレーム表示においての動作を正しく表現したものであると認められる。

しかしながら、サブ画素の発光モジュール２０が短絡した場合以降においては、発光モジュール２０のアノードの電位は、常々第２電圧端Ｖ２となっており（ＯＬＥＤが短絡していることからＯＬＥＤのアノード電位は、第２電圧端Ｖ２の電位にクランプされる構成であると考えられる。）、短絡保護モジュール３０がオンされても（そもそも、ＯＬＥＤ短絡時以降は、短絡保護モジュールは常時オンの状態になっていると考えられる。）、駆動信号の書き込み後に第２トランジスタＴ２のゲート電位を下げるような効果を発揮することはできないと考えられることから、第２トランジスタＴ２のゲート電位が下がることはなく、よって、第２トランジスタＴ２がオフすることはないと思われる。してみると、第２電圧端Ｖ２の信号は上昇し、あるサブ画素の短絡により、その周りのサブ画素の正常の表示に影響することを避けることができないと考えられ、本願発明の技術的な意義が不明である。

したがって、この出願は特許法第３６条第４項第１号に規定する要件を満たしていないため、当該補正後の請求項１－９に係る発明は、特許出願の際独立して特許を受けることができない。

よって、この補正は同法第１７条の２第６項において準用する同法第１２６条第７項の規定に違反するものであるから、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下されるべきものである。

そして、この出願は原査定の理由に示したとおり拒絶されるべきものである。」

（ウ） 上申書を踏まえた検討

前置報告書は、短絡した時点のフレーム表示と短絡した時点以降の状態を明確に区別して、短絡した時点以降では第２トランジスタＴ２がオフすることはない旨指摘しているところ、この点に対して請求人からは何の反論も示されていない。

（６） 小括

以上検討のとおり、本願の発明の詳細な説明の記載は特許法３６条４項１号に規定する要件（実施可能要件及び委任省令要件）を満たしていないから、本件補正発明は、特許出願の際独立して特許を受けることができない。

よって、本件補正は、同法１７条の２第６項において準用する同法１２６条７項の規定に違反するから、同法１５９条１項において読み替えて準用する同法５３条１項の規定により却下すべきものである。

したがって、前記補正の却下の決定の結論のとおり決定する。

第３ 発明の詳細な説明の記載要件についての当審の判断

１ 本願の請求項１～９に係る発明について

本件補正は、上記第２のとおり却下したので、本願の請求項１～９に係る発明は、令和３年５月１０日に提出された手続補正書により補正された特許請求の範囲の請求項１～９に記載された事項により特定されるとおりのものであると認められる。

２ 原査定における拒絶の理由の概要

原査定の拒絶の理由１及び２の内容は、次のとおりである。

理由１（実施可能要件）

本願は、発明の詳細な説明の記載が下記の点で、特許法第３６条第４項第１号に規定する要件を満たしていない。

理由２（委任省令要件）

本願は、発明の詳細な説明の記載が下記の点で、特許法第３６条第４項第１号に規定する要件を満たしていない。

記

理由１（実施可能要件）について

請求項１～９

発明の詳細な説明の段落［００３３］の記載を参酌すると、サブ画素の発光モジュール２０が短絡した場合以降においては、短絡保護モジュール３０がオンされ、駆動モジュール１０を制御してオフさせて、第１電圧端Ｖ１とデータ信号入力端ＤＡＴＡの信号を発光モジュール２０に出力することができなくなり発光モジュール２０は非点灯に維持され続けるような構成を想到していると認められる。

しかしながら、段落［００５４］－［００５６］の記載を参酌しても、短絡時のフレームにおいては、短絡保護モジュールの効果により、第２トランジスタＴ２のゲート電位が下がることから、第２トランジスタＴ２がオフすることは理解できるが、短絡後のフレームにおいては、発光モジュール２０のアノードの電位は、常々第２電圧端Ｖ２となっており、駆動信号の書き込み後に第２トランジスタＴ２のゲート電位を下げるような効果を発揮することはない。

してみると、サブ画素の発光モジュール２０が短絡した場合以降において、短絡保護モジュール３０がオンして、いかにして、駆動モジュール１０を制御してオフさせているのか、その技術が不明である。

よって、本願の発明の詳細な説明は、当業者が請求項１～９に係る発明を実施することができる程度に明確かつ十分に記載されたものでない。

理由２（委任省令要件）について

請求項１～９

上記理由１で指摘したように、請求項１～９に係る発明の構成では、サブ画素の発光モジュール２０が短絡した時点のフレーム表示においてのみ、短絡保護モジュール３０がオンされ、駆動モジュール１０を制御してオフさせて、第１電圧端Ｖ１とデータ信号入力端ＤＡＴＡの信号を発光モジュール２０に出力することができなくなり発光モジュール２０は非点灯とされる構成であって、サブ画素の発光モジュール２０が短絡した場合以降においては、短絡保護モジュール３０がオンされても、第２トランジスタＴ２のゲート電位が下がることはなく、よって、第２トランジスタＴ２がオフすることはない。

してみると、第２電圧端Ｖ２の信号は上昇し、あるサブ画素の短絡により、その周りのサブ画素の正常の表示に影響することを避けることができないと考えられ、請求項１～９に係る発明の技術的な意義が不明である。

よって、本願の発明の詳細な説明は、請求項１～９に係る発明について、経済産業省令で定めるところにより記載されたものでない。

３ 実施可能要件及び委任省令要件の検討

前記２に示したように、原査定における拒絶の理由においても、短絡した時点のフレーム表示と短絡した時点以降の状態を明確に区別して、短絡した時点以降では第２トランジスタＴ２がオフすることはない旨指摘しており、請求項１～９に係る発明についても、本件補正発明について検討した実施可能要件及び委任省令要件の検討内容が同様に当てはまる。

したがって、本願の発明の詳細な説明は、当業者が請求項１～９に係る発明の実施をすることができる程度に明確かつ十分に記載したものであるとはいえないから、実施可能要件を満たしていない。

また、本願の発明の詳細な説明は、請求項１～９に係る発明について、経済産業省令（特許法施行規則２４条の２）で定めるところにより、その発明の属する技術の分野における通常の知識を有する者がその実施をすることができる程度に明確かつ十分に記載したものではない。

第４ むすび

以上検討のとおり、本願の発明の詳細な説明の記載は、請求項１～９に係る発明について、特許法３６条４項１号に規定する要件（実施可能要件及び委任省令要件）を満たしていないから、本願は拒絶すべきものである。

よって、結論のとおり審決する。