2018-012139

特願２０１６－　　３９１０「異種マルチコアシステム用のダイナミックコア選択」拒絶査定不服審判事件〔平成２８年　５月２６日出願公開、特開２０１６－　９５８７１、請求項の数（２０）〕について、次のとおり審決する。

【結　論】 原査定を取り消す。 本願の発明は、特許すべきものとする。

【理　由】 第１　手続の経緯 本件審判請求に係る出願（以下，「本願」という。）は，２０１１年１２月２８日（パリ条約による優先権主張外国庁受理２０１１年３月１１日（以下，「優先日」という。），米国）に国際出願した特願２０１３－５５７７０９号の一部を平成２７年５月１８日に新たな特許出願とした，特願２０１５－１０１２６４号の一部を平成２８年１月１２日に新たな特許出願としたものであって，その手続の経緯は以下のとおりである。 平成２８年　１月１５日　　　：手続補正書，上申書の提出 平成２８年１１月２１日付け　：拒絶理由の通知 平成２９年　５月２９日　　　：意見書，手続補正書の提出 平成２９年１０月２５日付け　：拒絶理由の通知 平成３０年　３月２９日　　　：意見書の提出 平成３０年　４月２５日付け　：拒絶査定 平成３０年　９月１０日　　　：審判請求書，手続補正書の提出 平成３０年１０月３０日　　　：前置報告 平成３１年　３月２２日　　　：上申書の提出 令和　元年　９月２５日付け　：拒絶理由の通知（当審） 令和　元年１０月３１日　　　：意見書，手続補正書の提出 第２　本願発明 本願請求項１－２０に係る発明（以下，それぞれ「本願発明１」－「本願発明２０」という。）は，令和元年１０月３１日付けの手続補正で補正された特許請求の範囲の請求項１－２０に記載された事項により特定される発明であり，本願発明１は以下のとおりの発明である。 「　【請求項１】 マルチコア処理のための装置であって， メモリコントローラと， プログラムコードを実行する第１のタイプの第１のプロセッサコアと， 前記第１のタイプとは異なる第２のタイプの第２のプロセッサコアと， （ｉ）前記第１のプロセッサコアが前記プログラムコードを実行している間に，前記第１のプロセッサコアの１又は複数のパフォーマンスメトリック，及び前記第２のプロセッサコアが前記プログラムコードを実行する際の前記第２のプロセッサコアの１又は複数のパフォーマンスメトリックを決定し，（ｉｉ）前記第２のプロセッサコアの前記１又は複数のパフォーマンスメトリックが前記第１のプロセッサコアの前記１又は複数のパフォーマンスメトリックよりも良好であることの決定に応じて，前記プログラムコードの実行を，前記第１のプロセッサコアから前記第２のプロセッサコアにスイッチし，（ｉｉｉ）前記第２のプロセッサコアの前記１又は複数のパフォーマンスメトリックが前記第１のプロセッサコアの前記１又は複数のパフォーマンスメトリックよりも良好でないことの決定に応じて，前記第１のプロセッサコアで前記プログラムコードの実行を続ける，コード分配モジュールと を備え， 前記第２のプロセッサコアの前記１又は複数のパフォーマンスメトリックを決定することは，前記第１のプロセッサコアが前記プログラムコードを実行する際の監視されたパフォーマンスおよび収集された統計データを予測関数に適用することを含む， 装置。」 なお，本願発明２－２０の概要は以下のとおりである。 本願発明２－７は，本願発明１を減縮した発明である。 本願発明８は，本願発明１に対応する「マルチコア処理システムによる処理のための方法」の発明であって，本願発明１とカテゴリ表現が異なる発明である。 本願発明９－１３は，本願発明８を減縮した発明である。 本願発明１４は，本願発明１に対応する「プログラム」の発明であって，本願発明１とカテゴリ表現が異なる発明である。 本願発明１５－１９は，本願発明１４を減縮した発明である。 本願発明２０は，本願発明１４－１９のいずれか一つに対応する「プログラムを記憶したコンピュータ記憶媒体」の発明であって，本願発明１４－１９とカテゴリ表現が異なる発明である。 第３　引用文献，引用発明等 １　引用文献１について 原査定の拒絶の理由に引用された引用文献１（特表２０１０－５３８３７１号公報）には，図面とともに次の事項が記載されている。 （当審注：下線は，参考のために当審で付与したものである。以下，同様。） Ａ　「【０２１３】 ここで図２を参照すると，モバイルデバイスは，ＬＰコア１２およびＨＰコア１６を備える非対称多重処理（ＭＰ）システム１０を含むことができる。ＬＰコア１２の命令セットアーキテクチャ（ＩＳＡ）は，ＨＰコア１６のＩＳＡとは異なっていてもよい。例えば，ＨＰコア１６は，浮動小数点命令を実行することができるがＬＰコア１２は実行しない可能性がある。さらに，ＬＰおよびＨＰコア（以降コアと称する）１２および１６は，異なる性能および能力（例えば，異なる処理速度，電力消費等）を有する。代替として，両方が同じＩＳＡを使用してもよい。 …（中略）… 【０２１５】 したがって，オペレーティングシステム（ＯＳ）およびアプリケーションは，ＬＰコア１２およびＨＰコア１６の両方で動作することができる。非対称ＭＰシステム１０は，実行されているアプリケーションの処理負荷および種類に依存して，必要に応じてＬＰコア１２およびＨＰコア１６を動的に切り替え，省力化を増加させ性能を向上させることができる。非対称ＭＰシステム１０は，多目的処理（ＧＰＰ）に使用することができる。」 Ｂ　「【０２４７】 ここで図５を参照すると，ＨＰおよびＬＰコアを備える別の例示的システムが示されている。システムは，レベル１（Ｌ１）キャッシュ２０２を含むＬＰコア２００と，Ｌ１キャッシュ２０６を含むＨＰコア２０４とを含む。ＬＰコア２００およびＨＰコア２０４は，バス２０５を介して通信することができる。高速メモリ２１０が提供されてもよい。高速メモリ２１０は，スタティックランダムアクセスメモリ（ＳＲＡＭ）または他の好適な高速メモリを含み得る。ＬＰコア２００およびＨＰコア２０４は，別個のＩＣとして実装されてシステムインパッケージ（ＳＩＰ）として配設されてもよく，またはＩＣもしくはＳＯＣとして統合されてもよい。高速メモリ２１０はまた，ＬＰコア２００およびＨＰコア２０４のうちの一方または両方と統合されてもよい。 …（中略）… 【０２５１】 電力消費を管理し，監視されているシステム負荷に基づきシステム動作の変更を開始または制御するために，電力管理システム（ＰＭＳ）モジュール２４２を提供することができる。コアプロファイルモジュール２４０は，コア負荷，入力／出力負荷，アプリケーション負荷，および／または他のシステム動作パラメータに基づく負荷等のシステム負荷を監視することができる。 …（中略）… 【０２５３】 ＬＰコア２００がその最高動作速度に達して追加的なシステム負荷が生じると，コアプロファイルモジュール２４０，ＰＭＳモジュール２４２，および／またはカーネルモジュール２２０は，割り込みを無効化し，ハイパーバイザモジュール２１３またはコア切り替えモジュール２１２へのシステムコールを生成して移行をトリガする。コア切り替えモジュール２１２は，スタンドアロン型であってもよく，またはハイパーバイザモジュール２１３と統合されてもよい。コア切り替えモジュール２１２は，システムコールに応答して，ＬＰコア２００からＨＰコア２０４に動作を移行させ（切り替え），移行（切り替え）が完了した後にカーネルモジュール２２０に制御を戻すことができる。 …（中略）… 【０２５８】 ＰＭＳモジュール２４２により割り込みが無効化された後，コア切り替えモジュール２１２はＬＰコア２００の状態をコピーし，ＨＰコア２０４を動作状態にし，ＬＰコア２００の状態を使用してＨＰコア２０４を初期化する。ＨＰコア２０４が初期化された後，コア切り替えモジュール２１２はＬＰコア２００を休止状態にする。ＨＰコア２０４は，アプリケーションの実行を再開し，ＰＭＳモジュール２４２は割り込みを有効化する。」 Ｃ　「【０２６０】 ここで図６を参照すると，図５のＬＰコア２００およびＨＰコア２０４を動作させるための方法のステップが示されている。制御はステップ２５０から開始する。ステップ２５２において，コアプロファイルモジュール２４０は，ＬＰコア２００のシステム負荷を監視する。ステップ２５６において，コアプロファイルモジュール２４０は，ＨＰコア２０４への切り替えが必要かどうかを判定する。ステップ２５６が偽である場合，制御はステップ２５２に戻る。 【０２６１】 ステップ２５６が真である場合，制御メッセージがコア切り替えモジュール２１２に送信される。コア切り替えモジュール２１２は，ステップ２６０において，ＬＰコア２００の状態（ポインタ，レジスタ，オペコード，オペランド，プログラムカウンタ（ＰＣ）等）を読み出し，ＬＰコア２００の状態またはその状態を表す情報を，高速メモリ２１０にコピーする。ステップ２６４において，コア切り替えモジュール２１２は，ＨＰコア２０４を動作状態に移行させる。ステップ２６８において，コア切り替えモジュール２１２は，ＬＰコア２００の状態を高速メモリ２１０からＨＰコア２０４にロードする。ステップ２７２において，コア切り替えモジュール２１２は，ＬＰコア２００を休止状態に移行させる。ステップ２７６において，ＨＰコア２０４は，ＨＰコア２０４にロードされた状態で実行を再開する。換言すると，動作は，ＬＰコア２００が休止状態に入った際と同じプログラムカウンタ値で再開する。」 したがって，上記引用文献１には次の発明（以下，「引用発明」という。）が記載されていると認められる。 「モバイルデバイスに含まれ，実行されているアプリケーションの処理負荷および種類に依存して，必要に応じてＬＰコアおよびＨＰコアを動的に切り替え，省力化を増加させ性能を向上させることができる非対称多重処理（ＭＰ）システムであって， レベル１キャッシュを含むＬＰコアと， レベル１キャッシュを含むＨＰコアと， 前記ＬＰコアおよび前記ＨＰコアが通信することができるバスと， 高速メモリと， 電力管理システム（ＰＭＳ）モジュールとして，コア負荷，入力／出力負荷，アプリケーション負荷，および／または他のシステム動作パラメータに基づく負荷等のシステム負荷を監視することができるコアプロファイルモジュールと， システムコールに応答して，前記ＬＰコアから前記ＨＰコアに動作を移行させ，移行が完了した後にカーネルモジュールに制御を戻すことができるコア切り替えモジュールと， を備え， 前記コアプロファイルモジュールは，前記ＬＰコアのシステム負荷を監視し，前記ＨＰコアへの切り替えが必要かどうかを判定し，真である場合，制御メッセージを前記コア切り替えモジュールに送信すること， 前記コア切り替えモジュールは，前記ＬＰコアの状態（ポインタ，レジスタ，オペコード，オペランド，プログラムカウンタ（ＰＣ）等）を読み出し，前記ＬＰコアの状態またはその状態を表す情報を，前記高速メモリにコピーし，前記ＨＰコアを動作状態に移行させ， さらに，前記ＬＰコアの状態を前記高速メモリから前記ＨＰコアにロードし，前記ＬＰコアを休止状態に移行させること， 前記ＨＰコアは，ロードされた状態で実行を再開すること， とを含む，非対称多重処理（ＭＰ）システム。」 ２　引用文献２－３について 原査定の拒絶の理由に引用された引用文献２（特開２００４－１７１２３４号公報）の段落【００３７】－【００８４】，引用文献３（特開２００６－２７７３６４号公報）の段落【００２６】－【００４０】には， 「プログラムをプロセッサに割当てた後に，割当てられたプロセッサでのプログラムの実行時間等と，割当て変更候補のプロセッサのプログラムの実行時間等とを予測する」という技術的事項が記載されている。 ３　その他の引用文献 また，前置報告書において周知技術を示す文献として引用された引用文献４（特開２０１０－１６０７１５号公報）の段落【００２１】－【００４１】には， 「第１のプロセッサコアで処理を実行した後，第１のプロセッサで当該処理の演算をした際の各基本演算の実行時間や，各基本演算の実行回数を基に，第２のプロセッサの実行時間を予測する」という技術的事項が記載されている。 第４　対比・判断 １　本願発明１について （１）対比 本願発明１と引用発明とを対比すると，次のことがいえる。 ア　引用発明は，「モバイルデバイスに含まれ，実行されているアプリケーションの処理負荷および種類に依存して，必要に応じてＬＰコアおよびＨＰコアを動的に切り替え，省力化を増加させ性能を向上させることができる非対称多重処理（ＭＰ）システム」であるところ，「非対称多重処理（ＭＰ）システム」は，「ＬＰコア」および「ＨＰコア」を備え，“マルチコア処理のための装置”であるといえる。 そうすると，引用発明の「非対称多重処理（ＭＰ）システム」と本願発明１の「マルチコア処理のための装置」とは，“マルチコア処理のための装置”である点で共通するといえる。 イ　引用発明の「高速メモリ」は「非対称多重処理（ＭＰ）システム」がシステム内部に備えるメモリであることから，本願発明１の「メモリコントローラ」に対応するといえる。 また，引用発明の「非対称多重処理（ＭＰ）システム」は，「ＬＰコア（低速低電力コア）」と「ＨＰコア（高速高出力コア）」とを備え，「ＬＰコア（低速低電力コア）」および「ＨＰコア（高速高出力コア）」は「アプリケーション」を実行すると解され，“タイプ”が異なる“プロセッサコア”であるといえるから，引用発明の「ＬＰコア」，「ＨＰコア」，「アプリケーション」は，それぞれ本願発明１の「第１のタイプの第１のプロセッサコア」，「第２のタイプの第２のプロセッサコア」，「プログラムコード」に相当するといえる。 そうすると，引用発明の「非対称多重処理（ＭＰ）システム」と本願発明１の「マルチコア処理システム」とは，後記する点で相違するものの， “プログラムコードを実行する第１のタイプの第１のプロセッサコアと， 前記第１のタイプとは異なる第２のタイプの第２のプロセッサコアと，” を備えている点で一致する。 ウ　引用発明の「コアプロファイルモジュール」は，「電力管理システム（ＰＭＳ）モジュールとして，コア負荷，入力／出力負荷，アプリケーション負荷，および／または他のシステム動作パラメータに基づく負荷等のシステム負荷を監視することができる」とともに，「ＬＰコアのシステム負荷を監視し，前記ＨＰコアへの切り替えが必要かどうかを判定」するところ，上記イでの検討より，引用発明の「ＬＰコア」，「アプリケーション」は，それぞれ本願発明１の「第１のタイプの第１のプロセッサコア」，「プログラムコード」に相当するといえ，「ＬＰコア」が「アプリケーション」を実行中に「ＬＰコア」の「システム負荷」を決定することは明らかであるから，引用発明の「コアプロファイルモジュール」は，“第１のプロセッサコアがプログラムコードを実行している間に，前記第１のプロセッサコアの１又は複数の「システム負荷」を決定”するとみることができる。 また，引用発明の「システム負荷」は「コア負荷，入力／出力負荷，アプリケーション負荷，および／または他のシステム動作パラメータに基づく負荷等」を含み，それに対し本願発明１の「パフォーマンスメトリック」は，本願明細書の発明の詳細な説明の段落【００７３】の「上述したように，例であるパフォーマンスメトリックには，命令リタイヤプッシュアウト，実行された命令数，コード領域の実行にかかる時間，コード領域が遭遇された／実行された回数，コード領域の実行中に消費された電力量，コード領域の実行中の様々な電力状態で消費される時間，コードセグメントに実行中の熱密度が含まれてよい。」との記載を参酌すると，引用発明の「システム動作パラメータ」を含むと解されることから，引用発明の「システム負荷」は本願発明１の「パフォーマンスメトリック」に相当するといえる。 一方，本願発明１の「コード分配モジュール」は，「（ｉ）前記第１のプロセッサコアが前記プログラムコードを実行している間に，前記第１のプロセッサコアの１又は複数のパフォーマンスメトリック，及び前記第２のプロセッサコアが前記プログラムコードを実行する際の前記第２のプロセッサコアの１又は複数のパフォーマンスメトリックを決定」するところ，少なくとも「第１のプロセッサコアの１又は複数のパフォーマンスメトリック」を決定するといえるから，“前記第１のプロセッサコアが前記プログラムコードを実行している間に，前記第１のプロセッサコアの１又は複数のパフォーマンスメトリックを決定”するといえる。 そうすると，引用発明の「コアプロファイルモジュール」と本願発明１の「コード分配モジュール」とは，その機能からみて，“前記第１のプロセッサコアが前記プログラムコードを実行している間に，前記第１のプロセッサコアの１又は複数のパフォーマンスメトリックを決定”する点で共通するといえる。 エ　引用発明の「コード分配モジュール」は，「ＬＰコアの状態（ポインタ，レジスタ，オペコード，オペランド，プログラムカウンタ（ＰＣ）等）を読み出し，前記ＬＰコアの状態またはその状態を表す情報を，前記高速メモリにコピーし，前記ＨＰコアを動作状態に移行させ，さらに，前記ＬＰコアの状態を前記高速メモリから前記ＨＰコアにロードし，前記ＬＰコアを休止状態に移行させる」ところ，「コアプロファイルモジュールは，前記ＬＰコアのシステム負荷を監視し，前記ＨＰコアへの切り替えが必要かどうかを判定し，真である場合，制御メッセージを前記コア切り替えモジュールに送信する」こと，及び上記イ，ウでの検討より，引用発明の「ＬＰコア」，「ＨＰコア」，「アプリケーション」，「システム負荷」は，それぞれ本願発明１の「第１のタイプの第１のプロセッサコア」，「第２のタイプの第２のプロセッサコア」，「プログラムコード」，「パフォーマンスメトリック」に相当するといえるから，「ＬＰコア」から「ＨＰコアへの切り替え」は“第１のプロセッサコアのパフォーマンスメトリックに基づ”き“スイッチする”といえる。 そうすると，引用発明の「コア切り替えモジュール」は“前記第１のプロセッサコアの前記１又は複数のパフォーマンスメトリックに基づき，前記プログラムコードの実行を，前記第１のプロセッサコアから前記第２のプロセッサコアにスイッチする”といえる。 一方，本願発明１の「コード分配モジュール」は，「（ｉｉ）前記第２のプロセッサコアの前記１又は複数のパフォーマンスメトリックが前記第１のプロセッサコアの前記１又は複数のパフォーマンスメトリックよりも良好であることの決定に応じて，前記プログラムコードの実行を，前記第１のプロセッサコアから前記第２のプロセッサコアにスイッチする」ところ，“第１のプロセッサコアの前記１又は複数のパフォーマンスメトリックに基づき”，「スイッチする」といえるから，“前記第１のプロセッサコアの前記１又は複数のパフォーマンスメトリックに基づき，前記プログラムコードの実行を，前記第１のプロセッサコアから前記第２のプロセッサコアにスイッチする”といえる。 したがって，引用発明の「コア切り替えモジュール」と本願発明１の「コード分配モジュール」とは，その機能からみて，“前記第１のプロセッサコアの前記１又は複数のパフォーマンスメトリックに基づき，前記プログラムコードの実行を，前記第１のプロセッサコアから前記第２のプロセッサコアにスイッチする”点で共通するといえる。 オ　上記ウ，エでの検討より，引用発明の「非対称多重処理（ＭＰ）システム」が備える「コアプロファイルモジュール」と「コア切り替えモジュール」とを合わせたものは，その機能からみて，本願発明１の「コード分配モジュール」に対応するといえる。 してみると，引用発明の「非対称多重処理（ＭＰ）システム」と本願発明１の「マルチコア処理のための装置」とは，後記する点で相違するものの， “（ｉ）前記第１のプロセッサコアが前記プログラムコードを実行している間に，前記第１のプロセッサコアの１又は複数のパフォーマンスメトリックを決定し，かつ， （ｉｉ）前記第１のプロセッサコアの前記１又は複数のパフォーマンスメトリックに基づき，前記プログラムコードの実行を，前記第１のプロセッサコアから前記第２のプロセッサコアにスイッチするコード分配モジュール” を備えている点で一致する。 したがって，本願発明１と引用発明との間には，次の一致点，相違点があるといえる。 （一致点） 「マルチコア処理のための装置であって， プログラムコードを実行する第１のタイプの第１のプロセッサコアと， 前記第１のタイプとは異なる第２のタイプの第２のプロセッサコアと， （ｉ）前記第１のプロセッサコアが前記プログラムコードを実行している間に，前記第１のプロセッサコアの１又は複数のパフォーマンスメトリックを決定し，かつ， （ｉｉ）前記第１のプロセッサコアの前記１又は複数のパフォーマンスメトリックに基づき，前記プログラムコードの実行を，前記第１のプロセッサコアから前記第２のプロセッサコアにスイッチするコード分配モジュールと を備えた，マルチコア処理のための装置。」 （相違点） （相違点１） コード分配モジュールによるパフォーマンスメトリックの決定に関し，本願発明１は，「第１のプロセッサコアが前記プログラムコードを実行している間に，前記第１のプロセッサコアの１又は複数のパフォーマンスメトリック，及び前記第２のプロセッサコアが前記プログラムコードを実行する際の前記第２のプロセッサコアの１又は複数のパフォーマンスメトリックを決定」するのに対して， 引用発明は，第１のプロセッサコアがプログラムコードを実行している間に，前記第１のプロセッサコアのパフォーマンスメトリックを決定するものの，第２のプロセッサコアのパフォーマンスメトリックを決定することは特定されていない点。 （相違点２） 第２のプロセッサコアのパフォーマンスメトリックの決定に関し，本願発明１は，「第２のプロセッサコアの前記１又は複数のパフォーマンスメトリックを決定することは，前記第１のプロセッサコアが前記プログラムコードを実行する際の監視されたパフォーマンスおよび収集された統計データを予測関数に適用することを含む」のに対して， 引用発明は，第２のプロセッサコアのパフォーマンスメトリックの決定については言及されていない点。 （相違点３） コード分配モジュールによる第１のプロセッサコアから第２のプロセッサコアへのスイッチに関し，本願発明１は，「第２のプロセッサコアの前記１又は複数のパフォーマンスメトリックが前記第１のプロセッサコアの前記１又は複数のパフォーマンスメトリックよりも良好であることの決定に応じて」，両者をスイッチするのに対して， 引用発明は，第１のプロセッサコアのパフォーマンスメトリックに基づくものの，そのように特定されていない点。 （相違点４） コード分配モジュールによる第１のプロセッサコアのプログラムコード実行制御に関し，本願発明１は，「第２のプロセッサコアの前記１又は複数のパフォーマンスメトリックが前記第１のプロセッサコアの前記１又は複数のパフォーマンスメトリックよりも良好でないことの決定に応じて，前記第１のプロセッサコアで前記プログラムコードの実行を続ける」のに対して， 引用発明は，第１のプロセッサコアのパフォーマンスメトリックに基づき，第１のプロセッサコアによるプログラムコードの実行を制御するものの，そのように特定されていない点。 （２）相違点についての判断 ア　相違点２について 事案に鑑みて，上記相違点２を先に検討すると，引用発明では，「コアプロファイルモジュール」が，第１のプロセッサコアがプログラムコードを実行している間に，前記第１のプロセッサコアの１又は複数のパフォーマンスメトリックを決定するといえるところ，第１のプロセッサコアが所定のプログラムコードを実行している間に，第２のプロセッサコアが所定のプログラムコードを実行した場合のパフォーマンスメトリックを予測し，決定することについては言及されておらず，そのために第１のプロセッサコアで監視されたパフォーマンスおよび収集された統計データを予測関数に適用することの動機付けもない。 ここで，本願発明１の第１のプロセッサコアで監視されたパフォーマンスおよび収集された統計データを予測関数に適用することについて，本願明細書の発明の詳細な説明を参酌すると，段落【００７４】には「ブロック４０６で，パフォーマンスの統計データを収集してよい。一実施形態では，統計データには，分岐ミス率，キャッシュミス率等が含まれてよい。一実施形態では，パフォーマンスの監視および統計データの収集が，モニタモジュール３０５により実行されてよい。ブロック４０８で，第２のコアにおけるプログラムコードの実行のパフォーマンスが，第１のコアにおけるプログラムコードの実行のパフォーマンスおよび統計データに少なくとも一部基づいて，予測されてよい。」と記載され，本願発明１の「統計データ」は分岐ミス率，キャッシュミス率といったプログラムコード実行時のミスに係る統計データであると解される。また，本願明細書の発明の詳細な説明の段落【００７７】の「一実施形態では，予測＿パフォーマンス関数を定義するためには，　…（中略）…　そして，最適に適合する関数Ｆを見つけるための１つのやり方としては，…（中略）…　最適な適合の標準誤差が小さい場合には，Ｆを，予測＿パフォーマンスの関数として利用することができる。しかし標準誤差が大きい場合には，予測精度を高めるために，より多くのパフォーマンスパラメータを見つける必要があるだろう。」との記載からすると，本願発明１の「予測関数」は，予め最適に適合するよう定義される予測＿パフォーマンス関数であると認められる。 すなわち，本願発明１において，第２のプロセッサコアが所定のプログラムコードを実行した場合のパフォーマンスメトリックを決定するために，第１のプロセッサコアで監視されたパフォーマンスおよび収集された統計データを予測関数に適用することは，予め最適に適合するよう定義される予測＿パフォーマンス関数に，第１のプロセッサコアで監視されたパフォーマンスおよび収集されたプログラムコード実行時のミスに係る統計データを入力することであると解することができる。 そして，引用文献４に記載されるように，「第１のプロセッサコアで処理を実行した後，第１のプロセッサで当該処理の演算をした際の各基本演算の実行時間や，各基本演算の実行回数を基に，第２のプロセッサの実行時間を予測する」旨の技術が，本願の優先日前に当該技術分野において公知であったと認められるものの，第２のプロセッサコアが所定のプログラムコードを実行した場合のパフォーマンスメトリックを，第１のプロセッサコアで監視されたパフォーマンスおよび収集された統計データを予測関数に適用することにより決定する旨の技術は，上記引用文献２－４には記載されておらず，本願の優先日前に当該技術分野において周知技術であったとまではいえず，当業者が適宜に選択し得た設計的事項であるとすることもできない。 そうすると，引用発明において，第１のプロセッサコアが所定のプログラムコードを実行している間に，第２のプロセッサコアが所定のプログラムコードを実行した場合のパフォーマンスメトリックを，第１のプロセッサコアで監視されたパフォーマンスおよび収集された統計データを予測関数に適用することにより決定すること，すなわち，本願発明１の上記相違点２に係る構成とすることは，当業者が適宜なし得たものであるとすることはできない。 イ　まとめ したがって，他の相違点について判断するまでもなく，本願発明１は，当業者であっても，引用発明，引用文献２－４に記載された技術的事項に基づいて容易に発明できたものとはいえない。 ２　本願発明２－７について 本願発明２－７は本願発明１を減縮した発明であり，本願発明１の 「第２のプロセッサコアの前記１又は複数のパフォーマンスメトリックを決定することは，前記第１のプロセッサコアが前記プログラムコードを実行する際の監視されたパフォーマンスおよび収集された統計データを予測関数に適用することを含む」（以下，「相違点２に係る構成」という。） と同一の構成を備えるものであるから，本願発明１と同じ理由により，当業者であっても，引用発明，引用文献２－４に記載された技術的事項に基づいて容易に発明できたものとはいえない。 ３　本願発明８－１３について 本願発明８は，本願発明１に対応する「マルチコア処理システムによる処理のための方法」の発明であり，本願発明９－１３は本願発明８を減縮した発明であり，本願発明１の「相違点２に係る構成」と同一の構成を備えるものであるから，本願発明１と同じ理由により，当業者であっても，引用発明，引用文献２－４に記載された技術的事項に基づいて容易に発明できたものとはいえない。 ４　本願発明１４－１９について 本願発明１４は，本願発明１に対応する「プログラム」の発明であり，本願発明１５－１９は本願発明１４を減縮した発明であり，本願発明１の「相違点２に係る構成」と同一の構成を備えるものであるから，本願発明１と同じ理由により，当業者であっても，引用発明，引用文献２－４に記載された技術的事項に基づいて容易に発明できたものとはいえない。 ５　本願発明２０について 本願発明２０は，本願発明１４－１９のいずれか一つに対応する「プログラムを記憶したコンピュータ記憶媒体」の発明であり，本願発明１の「相違点２に係る構成」と同一の構成を備えるものであるから，本願発明１と同じ理由により，当業者であっても，引用発明，引用文献２－４に記載された技術的事項に基づいて容易に発明できたものとはいえない。 第５　原査定の概要および原査定についての判断 原査定は，請求項１－２０について上記引用文献１－３に記載された発明に基づいて，当業者が容易に発明できたものであるから，特許法第２９条第２項の規定により特許を受けることができない，というものである。 しかしながら，令和元年１０月３１日付け手続補正により補正された請求項１－２０は，それぞれ「相違点２に係る構成」と同一の構成を有するものとなっており， 上記のとおり，本願発明１－２０は，引用文献１－３に記載された発明に基づいて，当業者が容易に発明できたものではない。 したがって，原査定を維持することはできない。 第６　当審拒絶理由について ＜特許法第３６条第６項第２号について＞ １　当審では，請求項１の「（ｉｉ）前記第２のプロセッサコアの前記１又は複数のパフォーマンスメトリックが前記第１のプロセッサコアの前記１又は複数のパフォーマンスメトリックよりも良好であることの決定に応じて，前記プログラムコードの実行を，前記第１のプロセッサコアから前記第２のプロセッサコアにスイッチするコード分配モジュール」について，「前記第２のプロセッサコアの前記１又は複数のパフォーマンスメトリックが前記第１のプロセッサコアの前記１又は複数のパフォーマンスメトリックよりも良好」でないことの決定がされたときの動作が不明確であるとの拒絶の理由を通知しているが，令和元年１０月３１日付けの手続補正により，「（ｉｉｉ）前記第２のプロセッサコアの前記１又は複数のパフォーマンスメトリックが前記第１のプロセッサコアの前記１又は複数のパフォーマンスメトリックよりも良好でないことの決定に応じて，前記第１のプロセッサコアで前記プログラムコードの実行を続ける，」との事項を追加する補正がなされた結果，この拒絶の理由は解消した。 また，請求項１を引用する請求項２－７についても同様に，補正によりこの拒絶の理由は解消した。 ２　当審では，請求項８の「前記第２のプロセッサコアの前記１又は複数のパフォーマンスメトリックが前記第１のプロセッサコアの前記１又は複数のパフォーマンスメトリックよりも良好であることを決定したことに応じて，前記プログラムコードの実行を，前記第１のプロセッサコアから前記第２のプロセッサコアにスイッチする段階」について，「前記第２のプロセッサコアの前記１又は複数のパフォーマンスメトリックが前記第１のプロセッサコアの前記１又は複数のパフォーマンスメトリックよりも良好」でないことの決定がされたときの動作が不明確であるとの拒絶の理由を通知しているが，令和元年１０月３１日付けの手続補正により，「前記第２のプロセッサコアの前記１又は複数のパフォーマンスメトリックが前記第１のプロセッサコアの前記１又は複数のパフォーマンスメトリックよりも良好でないことを決定したことに応じて，前記第１のプロセッサコアで前記プログラムコードの実行を続ける段階」を追加する補正がなされた結果，この拒絶の理由は解消した。 また，請求項８を引用する請求項９－１３についても同様に，補正によりこの拒絶の理由は解消した。 ３　当審では，請求項１４の「前記第２のプロセッサコアの前記１又は複数のパフォーマンスメトリックが前記第１のプロセッサコアの前記１又は複数のパフォーマンスメトリックよりも良好であることの決定に応じて，前記プログラムコードの実行を，前記第１のプロセッサコアから前記第２のプロセッサコアにスイッチする手順」について，「前記第２のプロセッサコアの前記１又は複数のパフォーマンスメトリックが前記第１のプロセッサコアの前記１又は複数のパフォーマンスメトリックよりも良好」でないことの決定がされたときの動作が不明確であるとの拒絶の理由を通知しているが，令和元年１０月３１日付けの手続補正により，「前記第２のプロセッサコアの前記１又は複数のパフォーマンスメトリックが前記第１のプロセッサコアの前記１又は複数のパフォーマンスメトリックよりも良好でないことの決定に応じて，前記第１のプロセッサコアで前記プログラムコードの実行を続ける手順」を追加する補正がなされた結果，この拒絶の理由は解消した。 また，請求項１４を引用する請求項１５－２０についても同様に，補正によりこの拒絶の理由は解消した。 第７　むすび 以上のとおり，本願発明１－２０は，当業者が引用文献１－４に記載された発明に基づいて容易に発明をすることができたものではない。 したがって，原査定の理由によっては，本願を拒絶することはできない。 また，他に本願を拒絶すべき理由を発見しない。 よって，結論のとおり審決する。