2017-013838

特願２０１５－　６７７６７「トレンチ金属酸化物半導体電界効果トランジスタ」拒絶査定不服審判事件〔平成２７年　９月　３日出願公開，特開２０１５－１５９２９９〕について，次のとおり審決する。

【結　論】 本件審判の請求は，成り立たない。

【理　由】 第１　手続の経緯 本願は，２０１０年１０月２８日（パリ条約による優先権主張外国庁受理２００９年１０月２８日，アメリカ合衆国，２０１０年６月２５日，アメリカ合衆国）を国際出願日とする出願（特願２０１２－５３７０８４号）の一部を平成２７年３月２８日に新たな特許出願としたものであって，その手続の経緯は以下のとおりである。 平成２７年　４月２７日　　：手続補正書，上申書の提出 平成２８年　５月２３日付け：拒絶理由通知書 平成２８年１１月２８日　　：意見書の提出 平成２９年　４月１４日付け：拒絶査定 平成２９年　９月１９日　　：審判請求書，手続補正書の提出 第２　平成２９年９月１９日にされた手続補正についての補正の却下の決定 ［補正の却下の決定の結論］ 平成２９年９月１９日にされた手続補正（以下「本件補正」という。）を却下する。 ［理由］ １　本件補正について（補正の内容） （１）本件補正後の特許請求の範囲の記載 本件補正により，特許請求の範囲の請求項１ないし請求項１１の記載は，次のとおり補正された。（以下，請求項１ないし請求項１１に係る発明を，それぞれ「本願補正発明１」ないし「本願補正発明１１」という。） 「【請求項１】 トレンチ金属酸化物半導体電界効果トランジスタ（ＴＭＯＳＦＥＴ）であって， ドレイン領域と， 複数のメサであって，前記複数のメサはそれぞれ， 複数のドリフト領域のうちの一つ，および 複数の本体領域のうちの一つであって，それぞれの本体領域は，複数の隣接するゲート領域間に配置され，かつ，前記隣接するゲート領域の上部から下部までと実質的に同じ深さに配置された，前記複数の本体領域の一つ，を含み， 前記メサの幅は，およそ０．０３～１．０ミクロン（μｍ）であり，また，前記本体領域中のゲート絶縁体領域と前記本体領域との間の界面の辺りに形成された量子井戸の寸法のオーダーであり，これにより，ＯＮ状態において前記本体領域が電荷で溢れる，前記複数のメサと， 前記ゲート領域と前記本体領域との間，前記ゲート領域と前記ドリフト領域との間，および，前記ゲート領域と前記ドレイン領域との間に配置された複数のゲート絶縁体領域であって，前記ゲート領域と前記本体領域との間に配置された前記複数のゲート絶縁体領域の部分は薄く，前記ゲート領域と前記ドリフト領域との間に配置された前記複数のゲート絶縁体領域の部分は薄く，前記ゲート領域と前記ドリフト領域との間に配置された前記複数のゲート絶縁体領域の部分は厚く， 前記ゲート領域と前記ドレイン領域との間の前記ゲート絶縁体領域は，前記ドリフト領域の上部から底部までと実質的に同じ深さであり，前記ゲート領域とドレイン領域との間と実質的に同じ深さであり，およそ０．１～４．０ミクロン（μｍ）の厚みを有し，その厚みは，オフ状態におけるゲート・ドレイン間の電圧による電界が前記ドリフト領域内において水平方向になるように選択されるものであり，これにより前記ドリフト領域内の電荷を空乏化し，かつ，降伏電圧に影響を与える，前記複数のゲート絶縁体領域と， を含む，トレンチ金属酸化物半導体電界効果トランジスタ（ＴＭＯＳＦＥＴ）。 【請求項２】 前記ゲート絶縁体領域は酸化物を含む，請求項１のトレンチ金属酸化物半導体電界効果トランジスタ（ＴＭＯＳＦＥＴ）。 【請求項３】 前記ドレイン領域は，リンまたはヒ素で高ドープされたシリコンを含み， 前記ドリフト領域は，リンまたはヒ素で低程度または中程度にドープされたシリコンを含み， 前記本体領域は，ホウ素で低程度または中程度にドープされたシリコンを含む， 請求項１または２のトレンチ金属酸化物半導体電界効果トランジスタ（ＴＭＯＳＦＥＴ）。 【請求項４】 前記ドリフト領域は，前記ドレイン領域から前記複数の本体領域に向かって低減する段階的なドーピングプロファイルを含む，請求項１から３のいずれかのトレンチ金属酸化物半導体電界効果トランジスタ（ＴＭＯＳＦＥＴ）。 【請求項５】 前記ドリフト領域のドーピング濃度は，立方センチメートあたりおよそ５．００Ｅ＋１４～８．００Ｅ＋１７である，請求項１から４のいずれかのトレンチ金属酸化物半導体電界効果トランジスタ（ＴＭＯＳＦＥＴ）。 【請求項６】 降伏電圧はおよそ１５Ｖ～５５Ｖである，請求項１から５のいずれかのトレンチ金属酸化物半導体電界効果トランジスタ（ＴＭＯＳＦＥＴ）。 【請求項７】 ＯＮ状態抵抗は，平方ミリメートルあたりおよそ２～９ミリオーム（ｍｏｈｍ．ｍｍ２）である，請求項１から６のいずれかのトレンチ金属酸化物半導体電界効果トランジスタ（ＴＭＯＳＦＥＴ）。 【請求項８】 前記ドリフト領域は，段階的なドーピングプロファイルを含み，前記段階的なドーピングプロファイルは，前記複数のメサのそれぞれの縁部から前記複数のメサのそれぞれの中心へ向かって横方向に変化する，請求項１から７のいずれかのトレンチ金属酸化物半導体電界効果トランジスタ（ＴＭＯＳＦＥＴ）。 【請求項９】 オフ状態における前記ゲート領域と前記ドレイン領域との間の漏れ磁場により，前記メサ内のドリフト領域電荷の空乏化が支援され，これにより，実質的に一定な降伏電圧のための前記ドリフト領域内のより高いドーピングが得られる，請求項１から８のいずれかのトレンチ金属酸化物半導体電界効果トランジスタ（ＴＭＯＳＦＥＴ）。 【請求項１０】 前記ゲート領域と前記ドレイン領域との間の前記ゲート絶縁体領域の厚さにより，ドリフト領域ドーピング濃度が上昇した場合でも，さらなるゲート電荷上昇無く，実質的に一定の降伏電圧が得られる，請求項１から９のいずれかのトレンチ金属酸化物半導体電界効果トランジスタ（ＴＭＯＳＦＥＴ）。 【請求項１１】 前記メサの幅は，前記量子井戸の前記寸法の実質的に１／１０倍～１００倍の範囲内である，請求項１から１０のいずれかのトレンチ金属酸化物半導体電界効果トランジスタ（ＴＭＯＳＦＥＴ）。 」 ２　補正の適否 本件補正は，本件補正前の請求項１に記載された発明を特定するために必要な事項である「メサの幅」について，「およそ０．０３～１．０ミクロン（μｍ）であ」るとする限定を付加し，さらに，本件補正前の請求項１に記載された発明を特定するために必要な事項である「前記ゲート領域と前記ドレイン領域との間の前記ゲート絶縁体領域」について，「前記ドリフト領域の上部から底部までと実質的に同じ深さであり，前記ゲート領域とドレイン領域との間と実質的に同じ深さであり，およそ０．１～４．０ミクロン（μｍ）の厚みを有」するものであるとする限定を付加する補正事項を含むものであって，補正前の請求項１に記載された発明と補正後の請求項１に記載される発明の産業上の利用分野及び解決しようとする課題が同一であるから，特許法第１７条の２第５項２号の特許請求の範囲の減縮を目的とするものに該当する。 同様に，補正後の請求項２ないし１１は，いずれも補正後の請求項１を引用するものであって，「メサの幅」及び「前記ゲート領域と前記ドレイン領域との間の前記ゲート絶縁体領域」について，上記の限定を付加する補正事項を含むものであるから，これらの各請求項にかかる発明についても，特許法１７条の２第５項２号の特許請求の範囲の減縮を目的とする補正がなされたものといえる。 そこで，本件補正後の請求項１ないし１１に記載される発明が，同条第６項において準用する同法第１２６条第７項の規定に適合するか（特許出願の際独立して特許を受けることができるものであるか）について，以下，検討する。 （１）特許法第３６条第４項第１号（実施可能要件）について 特許法第３６条第４項第１号は，明細書の発明の詳細な説明の記載要件について，「その発明の属する技術の分野における通常の知識を有する者がその実施をすることができる程度に明確かつ十分に記載したものであること」と規定しており，当業者が，明細書及び図面に記載された発明の実施についての説明と出願時の技術常識とに基づいて，請求項に係る発明を実施しようとした場合に，どのように実施するかを理解できない場合（例えば，どのように実施するかを見いだすために，当業者に期待し得る程度を超える試行錯誤，複雑な実験等をする必要がある場合）には，当業者が実施することができる程度に明確かつ十分に発明の詳細な説明が記載されていないことになる。 そして，上記における「実施」とは，「物の発明」においては，その物を作れ，かつその物を使用できることであるから，発明の詳細な説明には，当業者がその物を作れるように記載されていなければならず，明細書及び図面の記載，並びに出願時の技術常識を考慮しても，当業者がどのように作るか理解できない場合（例えば，当業者に期待し得る程度を超える試行錯誤，複雑な実験等をする必要がある場合）には，実施可能要件違反となる。 以下，上記の観点に立って，本願明細書の発明の詳細な説明が実施可能要件に適合するか否か，すなわち，本願の補正後の請求項１ないし１１及び請求項９ないし１１の各請求項に係る発明について，当業者がその実施をすることができる程度に明確かつ十分に発明の詳細な説明が記載されているか否かについて検討する。 ア　本件補正発明 本願補正発明１，及び，本願補正発明９は，上記１（１）に記載したとおりのものである。請求項１，請求項９を以下再掲する。 「【請求項１】 トレンチ金属酸化物半導体電界効果トランジスタ（ＴＭＯＳＦＥＴ）であって， ドレイン領域と， 複数のメサであって，前記複数のメサはそれぞれ， 複数のドリフト領域のうちの一つ，および 複数の本体領域のうちの一つであって，それぞれの本体領域は，複数の隣接するゲート領域間に配置され，かつ，前記隣接するゲート領域の上部から下部までと実質的に同じ深さに配置された，前記複数の本体領域の一つ，を含み， 前記メサの幅は，およそ０．０３～１．０ミクロン（μｍ）であり，また，前記本体領域中のゲート絶縁体領域と前記本体領域との間の界面の辺りに形成された量子井戸の寸法のオーダーであり，これにより，ＯＮ状態において前記本体領域が電荷で溢れる，前記複数のメサと， 前記ゲート領域と前記本体領域との間，前記ゲート領域と前記ドリフト領域との間，および，前記ゲート領域と前記ドレイン領域との間に配置された複数のゲート絶縁体領域であって，前記ゲート領域と前記本体領域との間に配置された前記複数のゲート絶縁体領域の部分は薄く，前記ゲート領域と前記ドリフト領域との間に配置された前記複数のゲート絶縁体領域の部分は薄く，前記ゲート領域と前記ドリフト領域との間に配置された前記複数のゲート絶縁体領域の部分は厚く， 前記ゲート領域と前記ドレイン領域との間の前記ゲート絶縁体領域は，前記ドリフト領域の上部から底部までと実質的に同じ深さであり，前記ゲート領域とドレイン領域との間と実質的に同じ深さであり，およそ０．１～４．０ミクロン（μｍ）の厚みを有し，その厚みは，オフ状態におけるゲート・ドレイン間の電圧による電界が前記ドリフト領域内において水平方向になるように選択されるものであり，これにより前記ドリフト領域内の電荷を空乏化し，かつ，降伏電圧に影響を与える，前記複数のゲート絶縁体領域と， を含む，トレンチ金属酸化物半導体電界効果トランジスタ（ＴＭＯＳＦＥＴ）。」 「【請求項９】 オフ状態における前記ゲート領域と前記ドレイン領域との間の漏れ磁場により，前記メサ内のドリフト領域電荷の空乏化が支援され，これにより，実質的に一定な降伏電圧のための前記ドリフト領域内のより高いドーピングが得られる，請求項１から８のいずれかのトレンチ金属酸化物半導体電界効果トランジスタ（ＴＭＯＳＦＥＴ）。」 イ　本願明細書の発明の詳細な説明に記載された事項 本願明細書の発明の詳細な説明には，本願に係る発明について，以下の記載がある。（下線は当審で付与した。以下同じ。） 「【０００９】 本文書は，フィールドブースト型(field boosted)金属酸化物半導体電界効果トランジスタの分野に関する。本技術の実施形態は好適には，フィールドブースト型電界効果トランジスタの分野に向けられる。本技術は，以下の記載および添付図面を参照すれば，最良に理解され得る。以下の記載および添付図面は，本技術の実施形態を例示するためのものである。一実施形態において，トレンチ金属酸化物半導体電界効果トランジスタ（ＴＭＯＳＦＥＴ）は好適には，ドレイン領域と，複数のゲート領域と，複数のドリフト領域と，複数の本体領域(body region)と，複数のソース領域と，複数のゲート絶縁体領域とを含む。前記ゲート領域は，前記ドレイン領域の上方に配置される。前記ドリフト領域は好適には，前記ゲート領域間のメサ内で前記ドレイン領域の上方に配置される。前記本体領域は好適には，前記メサ内において前記ドリフト領域の上方において前記ゲート領域に隣接して配置される。前記ソース領域は好適には，前記メサ内において前記本体領域の上方に配置される。前記ゲート絶縁体領域は好適には，前記ゲート領域と，前記ソース，本体，ドリフトおよびドレイン領域との間に配置される。前記メサの幅は好適には，およそ０．０３～１．０ミクロン（μｍ）である。前記ゲート領域と前記ドレイン領域との間の前記ゲート絶縁体領域の厚さは好適には，およそ０．１～４．０μｍである。より詳細には，本文書は，以下の好適な観点を開示する。トレンチ金属酸化物半導体電界効果トランジスタ（ＴＭＯＳＦＥＴ）は，複数のゲート領域間に配置された複数のメサを含む。各メサは，ドリフト領域および本体領域を含む。前記メサの幅は，前記ゲート絶縁体領域と前記本体領域との間の界面において量子井戸寸法のオーダーである。前記ＴＭＯＳＦＥＴはまた，前記ゲート領域と，前記本体領域，前記ドリフト領域および前記ドレイン領域との間に配置された複数のゲート絶縁体領域を含む。前記ゲート領域と前記ドレイン領域との間の前記ゲート絶縁体領域の厚さに起因して，オフ状態においてゲートトゥードレイン電界は実質的に横方向において発生し，これにより，前記ドリフト領域内の電荷の空乏化が支援される。」 「【図８】図８は，前記例示的ＴＭＯＳＦＥＴの降伏電圧条件下における電界ベクトル合計を示す。ゲート領域からドレイン領域への漏れ磁場により，ドリフト領域電荷の空乏が支援される。」 「【００１２】 図２を参照して，本技術の一実施形態によるトレンチ金属酸化物半導体電界効果トランジスタ（ＴＭＯＳＦＥＴ）２００の断面斜視図が図示されている。ＴＭＯＳＦＥＴ２００は，複数のソース領域２１０と，複数のゲート領域２１５と，複数のゲート絶縁体領域２２０と，複数の本体領域２２５と，複数のドリフト領域２３０と，ドレイン領域２３５とを含むがこれらに限定されない。 【００１３】 ドリフト領域２３０は，ドレイン領域２３５と，本体領域２２５との間に配置される。本体領域２２４は，ドリフト領域２３０と，ソース領域２１０との間に配置される。ゲート領域２１５およびゲート絶縁体領域２２０は，ゲート／ゲート絶縁体構造として形成され得る。ゲート絶縁体領域２２０は，ゲート領域２１５を包囲し，ゲート領域２１５を周囲の領域から電気的に絶縁する。ソース領域２１０，本体領域２２０およびドリフト領域２３０は，ゲート／ゲート絶縁体構造２１５および２２０間のメサ内に配置される。本体領域２２５のうちソース領域２１０とドリフト領域２３０との間に配置されかつゲート／ゲート絶縁体構造２１５および２２０の近隣の部分は，前記ＴＭＯＳＦＥＴのチャネル領域を形成する。 【００１４】 １つの実行様態において，ドレイン領域２３５は，図２に示すように，ゲート／ゲート絶縁体構造２１５および２２０間のメサ内まで延び得る。別の実行様態において，ドリフト領域２３０は，ゲート／ゲート絶縁体構造２１５および２２０間のメサを越えて延び得る。 【００１５】 ゲート領域２１５が連結されて，装置２００の共通ゲートが形成される。ソース領域２１０が連結されて，装置２００の共通ソースが形成される。本体領域２２５も，ソース領域２１０へと連結される。１つの実行様態において，本体領域２２５は，ソース領域２１０の長さに沿って周期的にメサの表面まで延び得る。ソース領域２１０および本体領域２２５は，ソース／本体コンタクト（図示せず）によって共に連結され得る。 【００１６】 ゲート／ゲート絶縁体構造２１５および２２０間のメサの幅２４０は，ＯＮ状態の装置（例えば，閾電圧を越えたＶＧＳ）内に形成された本体領域２２５とゲート絶縁体領域２２０との間の界面（例えば，Ｓｉ－ＳｉＯ２界面）における量子井戸幅の実質的に１／１０倍～１００倍の範囲内である。本明細書中，以下，このことを「量子井戸寸法のオーダーである」と呼ぶ。１つの実行様態において，前記メサの幅２４０は，本体領域２２５とゲート絶縁体領域２２０との間の界面（例えば，Ｓｉ－ＳｉＯ２界面）において形成された量子井戸幅の約２倍である。１つの実行様態において，前記メサの幅２４０は，およそ０．０３～１．０μｍである。ゲート絶縁体領域２２０は，ゲート領域２１５およびドリフト領域２３０間ならびにゲート領域２１５およびドレイン領域２３５間において，肉厚部位を含む。ゲート絶縁体領域２２０はまた，ゲート領域２１５および本体領域２２５間において，肉薄部位を含む。絶縁体領域２２０の肉厚部位の深さは，図３に示すようにオフ状態の装置内のゲートトゥードレイン電界が本体領域２２５の近隣のドリフト領域２３０内において実質的に横方向となるように，選択される。オフ状態における本体領域２２５の近隣のドリフト領域２３０中の実質的に横方向の電界により，ドリフト領域２３０内の電荷が実質的に空乏化される。１つの実行様態において，ゲート絶縁体領域２２０の肉厚部位の深さ２４５は，実質的に０．１～４．０μｍの範囲内である。」 「【００１９】 ゲート領域２１５のソース／本体領域２１０／２２５に対する電位が装置２００の閾電圧を上回った場合，伝導チャネルがゲート絶縁体領域２２０の周辺に沿って本体領域２２５内に誘導される。その後，ＴＭＳＯＦＥＴ２００は，ドレイン領域２３５とソース領域２１０との間で電流を伝導させる。その結果，前記装置はＯＮ状態となる。」 「【００２０】 前記本体領域のメサ幅が量子井戸寸法のオーダーになると，ＯＮ状態においてシリコン界面が逆転しているため，メサ中の本体領域内において相当の移動度を有する高密度の電子（～１ｅ１８ｃｍ－３から１ｅ２０ｃｍ－３）が溢れる。本体領域内におけるＯＮ状態時において二次元電子ガス（２ＤＥＧ）の形成が発生し，ゲートドレイン領域の漏れ電界(fringing electric field)に起因して，肉薄メサ構造内のエピタキシャル層内において蓄積層の形成が発生する。前記本体領域はより低濃度でドープすることが可能であるため，ＯＮ状態時におけるこの領域内のキャリア移動度に対するイオン化不純物散乱による影響が低下する。ＯＮ状態時において，前記肉薄メサ内の本体領域のＳｉ－Ｓｉ０２界面に形成された三角形の量子井戸によって，本体領域が高密度の電子で溢れる。図７に，図４中の切断線ＡＡ’に沿ったＯＮ状態の電子濃度（ＶＧＳ＝１０Ｖ）と，図５中の切断線ＢＢ’に沿ったＯＮ状態の電子濃度（ＶＧＳ＝１０Ｖ）との比較を示す。」 「【００２１】 ゲート領域２１５の電位が閾電圧を下回った場合，チャネルの誘導が停止する。その結果，ドレイン領域２３５とソース領域２１０との間に電界が付加されても，装置２００内には大きな電流は全く流れなくなる。そのため，装置２００はオフ状態となり，ゲートドレイン電界による支援を伴って本体領域２２５およびドレイン領域２３５によって形成された接合により，ソースおよびドレインに亘って付加された電圧が支持される。 【００２２】 オフ状態においては，ゲートおよびドレイン領域間の電圧の存在に起因して，ゲート領域とドレイン領域との間のゲート絶縁体の肉厚部位に沿って垂直電界が発生する。この垂直電界は，特定の横方向距離「Ｌ」内で実質的に低い値へと低下して，ゲート領域の横方向縁部を越える。ゲート縁部からの横方向距離「Ｌ」内の電界低下値は，当該領域内に存在する材料によって異なる。所与の装置２００について，ゲート領域２１５，ドリフト領域２３０およびドレイン領域２３５の配置および寸法は，メサドリフト領域２３０内のゲートおよびドレイン間の電圧に起因する垂直電界の値が大きくなるように，選択される。前記メサ領域内のゲートドレイン電界の横方向成分により，当該領域内に存在する電荷の空乏化が支援され，これにより，図８中の例示的ＴＭＯＳＦＥＴ（図４）の絶縁破壊条件下の全電界ベクトルによって示すように，前記メサ内の有効電荷の電場誘起低下(field induced reduction)が可能となる。このようにして，狭幅のメサ内においてゲートドレイン電界によって誘起された有効電荷低下が発生することにより，所与の降伏電圧に対するドリフト領域内のドーピング濃度が増加する。電界が横方向において有意に低下していない領域内においてメサが量子井戸寸法のオーダーでありかつゲートドレインキャパシタ縁部に十分近接している限り，ゲートドレイン垂直電界が横方向に有効にシリコン内へと移動する。」 「【００３４】 本技術の実施形態は，漏れゲートドレイン電界(fringing gate-drain electric field)を有利に用いることにより，低オン状態抵抗を有利に達成する。メサ内のドリフト領域のドーピング濃度を有利に増加させることが可能であり，ｐ－ｎ接合降伏電圧の低下も，平面ｐ－ｎ接合理論によって予測される場合よりも低くなる。メサ幅により，前記メサ内のｐ－ｎ接合の降伏電圧と前記メサ内のドーピングとの間の関係が有利に制御される。加えて，オフ状態におけるゲートとドレインとの間の漏れ磁場によりメサ内のドリフト領域電荷の空乏化が支援され，これにより，所与の降伏電圧におけるドリフト領域のドーピングをより高濃度とすることができる。さらに，ゲートとドレインとの間のゲート絶縁体の厚さにより，ドリフト領域ドーピング濃度が上昇した場合でも，さらなるゲート電荷上昇無く，実質的に一定の降伏電圧が得られる。その結果，低オン抵抗ゲート電荷生成が可能となる。」 「【００３６】 本文書は，少なくとも以下のコンセプトを開示する。 ＜途中省略＞ コンセプト７．オフ状態における前記ゲート領域と前記ドレイン領域との間の漏れ磁場により，前記メサ内のドリフト領域電荷の空乏が支援され，これにより，実質的に一定な降伏電圧のための前記ドリフト領域内のより高いドーピングが得られる，コンセプト１のトレンチ金属酸化物半導体電界効果トランジスタ（ＴＭＯＳＦＥＴ）。 ＜途中省略＞ コンセプト１２．トレンチ金属酸化物半導体電界効果トランジスタ（ＴＭＯＳＦＥＴ）であって， ドレイン領域と， 複数のメサであって，前記複数のメサはそれぞれ，ドリフト領域および本体領域を含み，複数のゲート領域間に配置され，前記メサの幅は，前記ゲート絶縁体領域と前記本体領域との間の界面における量子井戸寸法のオーダーである，複数のメサと， 前記ゲート領域と，前記本体領域，前記ドリフト領域，および前記ドレイン領域との間に配置された複数のゲート絶縁体領域であって，前記ゲート領域と前記ドレイン領域との間の前記ゲート絶縁体領域の厚さに起因して，オフ状態においてゲートトゥードレイン電界が発生し，前記ゲートトゥードレイン電界は，前記ドリフト領域内において実質的に横方向である，複数のゲート絶縁体領域と， を含む，トレンチ金属酸化物半導体電界効果トランジスタ（ＴＭＯＳＦＥＴ）。」 図３からは，上記摘記を参酌すれば，以下の事項を見て取ることができる。 「ソース領域２１０と，左右のゲート領域２１５と，左右のゲート絶縁体領域２２０と，前記左右のゲート絶縁体領域２２０に挟まれた本体領域２２５と，前記本体領域２２５の下方のドリフト領域２３０と，前記ドリフト領域２３０の下方のドレイン領域２３５とを含むＴＭＯＳＦＥＴ２００であって， 前記左右のゲート絶縁体領域２２０は，前記左右のゲート領域２１５をそれぞれ包囲し，各ゲート領域２１５を周囲の領域から電気的に絶縁し，前記ソース領域２１０，前記本体領域２２０および前記ドリフト領域２３０は，ゲート／ゲート絶縁体構造２１５および２２０間のメサ内に配置され， 前記ドレイン領域２３５が，前記ゲート／ゲート絶縁体構造２１５および２２０間のメサ内まで延び，前記ドリフト領域２３０が，前記ゲート／ゲート絶縁体構造２１５および２２０間のメサを越えて延び， 前記左右のゲート領域２１５が連結されて，装置２００の共通ゲートが形成され， 前記本体領域２２５が，前記ソース領域２１０へと連結される，オフ状態のＴＭＯＳＦＥＴ２００を説明する拡大断面図において， 前記左右のゲート領域２１５のそれぞれの底面から，前記ゲート領域２１５の底面に接するゲート絶縁体領域２２０に向けて，３本の実線がそれぞれ左右に僅かな間隔を隔てて略垂直下方向に垂れ下がり，これら３本の実線はその後前記メサが位置する方向に曲がり，前記本体領域２２５の近隣の前記ドリフト領域２３０内を実質的に横方向に貫通することで，前記左右のゲート領域２１５の底面をそれぞれ結ぶ，並行する３本の実線が描かれていること。」 ウ　実施可能要件についての検討（その１） （ア）請求項１の「その厚みは，オフ状態におけるゲート・ドレイン間の電圧による電界が前記ドリフト領域内において水平方向になるように選択されるものであり」との記載は，下記の「（２）エ　特許請求の範囲の明確性要件についての検討（その２）」で検討するように，発明を明確に特定するものとは認められないが，仮に，前記記載を，審判請求人が，審判請求書の請求の理由で主張するように，「・・・『『ゲートトゥードレイン電界が』『水平方向になる』は，『ゲート』から『ドレイン』に向かう電界によって形成される等電位面が水平方向になることを意味すると認められる。』とも記載されている。出願人の意図もその通りであり，また，本願の明細書及び図面に接する当業者であればそのように理解するものと考えられるので，発明の詳細な説明は当業者が請求項１乃至１３（補正後の請求項１乃至１１）に係る発明を実施することができる程度に明確かつ十分に記載されたものであり，特許法第３６条第４項第１号に規定する要件を満たすものであると思料する。」として検討しても，本願の発明の詳細な説明の記載は，本願補正発明１を，当業者がその実施をすることができる程度に明確かつ十分に記載したものとは認められない。その理由は以下のとおりである。 （イ）すなわち，上記イのとおり，発明の詳細な説明の【００１６】には，以下の記載がある。 「絶縁体領域２２０の肉厚部位の深さは，図３に示すようにオフ状態の装置内のゲートトゥードレイン電界が本体領域２２５の近隣のドリフト領域２３０内において実質的に横方向となるように，選択される。オフ状態における本体領域２２５の近隣のドリフト領域２３０中の実質的に横方向の電界により，ドリフト領域２３０内の電荷が実質的に空乏化される。」 そして，上記（ア）のとおり，審判請求人の主張に基づいて，前記「『ゲートトゥードレイン電界が』『水平方向になる』」を，「ゲート」から「ドレイン」に向かう電界によって形成される等電位面が水平方向になることを意味するものと解すると，本願の図３に示された「前記左右のゲート領域２１５のそれぞれの底面から，前記ゲート領域２１５の底面に接するゲート絶縁体領域２２０に向けて，３本の実線がそれぞれ左右に僅かな間隔を隔てて略垂直下方向に垂れ下がり，これら３本の実線はその後前記メサが位置する方向に曲がり，前記本体領域２２５の近隣の前記ドリフト領域２３０内を実質的に横方向に貫通することで，前記左右のゲート領域２１５の底部をそれぞれ結ぶ，並行する３本の実線」は，「ゲート」から「ドレイン」に向かう電界によって形成される「等電位面」を表すものとなる。 すなわち，審判請求人の主張に基づけば，本願補正発明１は，本願の図３に描画される３本の実線のとおりに，オフ状態の装置内の「ゲート」から「ドレイン」に向かう電界によって形成される「等電位面」が実質的に水平方向となるように，ゲート領域とドレイン領域との間のゲート絶縁体領域の厚さを選択することにより，前記ドリフト領域内の電荷を空乏化し，かつ，降伏電圧に影響を与える発明であると理解される。 （ウ）一方，本願の図３には，本体領域２２５の近隣のドリフト領域２３０内で実質的に横方向となる「等電位面」を示す３本の実線が，ゲート領域２１５の底面と，ゲート領域２１５の底面と接するゲート絶縁体領域２２０との界面においては，左右に僅かな間隔を隔てて，ゲート領域２１５の底面から略垂直下方向に垂れ下がる構造を示すことが示されている。 （エ）してみると，本願補正発明１を実施するためには，本願の図３に３本の実線で示されるように，オフ状態の装置内の本体領域２２５の近隣のドリフト領域２３０内において実質的に横方向となるよう「等電位面」を形成することを要し，このことは，すなわち，ゲート領域２１５の底面と，ゲート領域２１５の底面と接するゲート絶縁体領域２２０との界面において，ゲート領域２１５の底面から略垂直下方向に向かって垂れ下がる構造を示す「等電位面」が形成される条件が満たされるように，ゲート領域とドレイン領域との間のゲート絶縁体領域の厚さを選択することを要することを意味するものといえる。 （オ）他方，「等電位面（静電場の）」とは，「電位の等しい点でつくられる面。静電場ではある点での電場の方向はその点を通る等電位面に垂直である。」（「岩波　理化学辞典」第５版），また，「電場」とは，「電界ともいう。」（「岩波　理化学辞典」第５版）ことから，等電位面の面上における電界の方向（当該電界に点電荷Ｑを置いた場合に，当該点電荷に働く静電力Ｆの方向）が，当該面に垂直であることは技術常識といえる。 （カ）そうすると，オフ状態の装置内の本体領域２２５の近隣のドリフト領域２３０内において実質的に横方向となるよう「等電位面」を形成するための前記（エ）の条件を満たすためには，図３の３本の実線が示すように，ゲート領域２１５の底面においては，略垂直下方向に向かって垂れ下がる構造を示す「等電位面」を形成することが必要であると認められる。 しかしながら，発明の詳細な説明には，ゲート領域２１５の底面に，本願の図３に示す構造を有する「等電位面」を形成するために必要なゲート領域とドレイン領域との間のゲート絶縁体領域の厚さをどのような手順で算出するかについて，具体的な手順が何ら記載されていない。 また，ゲート領域は，通常は，導電材料で形成され，内部に電界が存在することは想定されないから，その底面において，略垂直な構造を有する「等電位面」を形成することは当業者が技術常識に基づいて直ちになし得たことであるとも認められない。 （キ）すなわち，本願明細書の発明の詳細な説明は，本願補正発明１について，当業者がその実施をすることができる程度に明確かつ十分に記載したものとは認められない。 そして，同様の理由により，本願の発明の詳細な説明は，本願補正発明１を引用する本願補正発明２ないし１１についても，当業者がその実施をすることができる程度に明確かつ十分に記載したものとは認められない。 （ク）むすび したがって，本願明細書の発明の詳細な説明は，特許法第３６条第４項第１号に規定する要件に適合しないものであり，本願補正発明１ないし１１は，特許法第３６条第４項第１号の規定により，特許出願の際独立して特許を受けることができないものである。 エ　実施可能要件についての検討（その２） （ア）「磁場」とは，「磁界ともいう。磁石相互間，電流相互間あるいは磁石と電流との間にはたらく力の場をいう。」（「岩波　理化学辞典」第５版）である。そして，「漏れ磁場」は，これら磁石や電流によって局所空間に発生させられた磁場が，それ以外の空間に漏れたことによって生じた磁場という程度の技術的意義を有する用語として，日本国において通常用いられているものと認められる。 さらに，上記イのとおり，本願明細書には，本願補正発明９の発明特定事項である「漏れ磁場」を，前記の通常用いられている用法とは異なる意味で用いることを定義する特段の記載は存在しない。 したがって，本願補正発明９は，その発明特定事項である「漏れ磁場」が，前記通常の技術的意義を有するものとして理解される。 （イ）そこで，前記理解に基づいて，本願の発明の詳細な説明の記載及び図面を検討すると，本願の発明の詳細な説明の記載及び図面には，磁場を発生させる「磁石」を，「トレンチ金属酸化物半導体電界効果トランジスタ（ＴＭＯＳＦＥＴ）」の内部あるいは外部に設けた構造は記載されていない。 さらに「オフ状態」においては，「トレンチ金属酸化物半導体電界効果トランジスタ（ＴＭＯＳＦＥＴ）」には，電流が流れないから，電流に起因する磁場が，「トレンチ金属酸化物半導体電界効果トランジスタ（ＴＭＯＳＦＥＴ）」の内部あるいは外部に発生するともいえない。 してみれば，本願補正発明９における「漏れ磁場」を，「オフ状態における」「トレンチ金属酸化物半導体電界効果トランジスタ（ＴＭＯＳＦＥＴ）」の「前記ゲート領域と前記ドレイン領域との間」に，どのようにして生じさせることができるのか，当業者が，発明の詳細な説明の記載及び図面からは理解することができない。 （ウ）すなわち，本願明細書の発明の詳細な説明は，本願補正発明９について，当業者がその実施をすることができる程度に明確かつ十分に記載したものとは認められない。 そして，同様の理由により，本願の発明の詳細な説明は，本願補正発明９を引用する本願補正発明１０及び１１についても，当業者がその実施をすることができる程度に明確かつ十分に記載したものとは認められない。 （エ）むすび したがって，本願明細書の発明の詳細な説明は，特許法第３６条第４項第１号に規定する要件に適合しないものであり，本願補正発明９ないし１１は，特許法第３６条第４項第１号の規定により，特許出願の際独立して特許を受けることができないものである。 （オ）審判請求人の主張について 審判請求人は，審判請求書の請求の理由において，以下のように主張する。 「（３－２－２）「漏れ磁場」について 拒絶査定の理由によると，「ＭＯＳＦＥＴのゲートとドレインとの間に「漏れ磁場」がどのようにして発生するのかについては本願の出願時（優先日）の時点で技術常識であ」る，という出願人の主張は採用できない，とされている。 しかしながら，本願明細書の段落００２０には，「前記メサ領域内のゲートドレイン電界の横方向成分により，当該領域内に存在する電荷の空乏化が支援され，これにより，図８中の例示的ＴＭＯＳＦＥＴ（図４）の絶縁破壊条件下の全電界ベクトルによって示すように，前記メサ内の有効電荷の電場誘起低下(field induced reduction)が可能となる。」と記載されており，ＭＯＳＦＥＴのゲートとドレインとの間に「漏れ磁場」がどのようにして発生するのかについての説明がなされている。 従って，本願の発明の詳細な説明は当業者が請求項１１（補正後の請求項９）に係る発明を実施することができる程度に明確かつ十分に記載されたものであり，特許法第３６条第４項第１号に規定する要件を満たすものであると思料する。」 しかしながら，審判請求人の主張する【００２０】には，「漏れ磁場」の用語自体が含まれておらず，また，技術常識を踏まえて検討しても，前記【００２０】の記載から，「漏れ磁場」の発生する理由を理解することはできない。 したがって，審判請求人の前記主張は採用することができない。 （２）特許法第３６条第６項第２号（特許請求の範囲の明確性要件）について ア　本願補正発明１ 本件補正発明１は，上記１（１）に記載したとおりのものである。請求項１を以下再掲する。 「【請求項１】 トレンチ金属酸化物半導体電界効果トランジスタ（ＴＭＯＳＦＥＴ）であって， ドレイン領域と， 複数のメサであって，前記複数のメサはそれぞれ， 複数のドリフト領域のうちの一つ，および 複数の本体領域のうちの一つであって，それぞれの本体領域は，複数の隣接するゲート領域間に配置され，かつ，前記隣接するゲート領域の上部から下部までと実質的に同じ深さに配置された，前記複数の本体領域の一つ，を含み， 前記メサの幅は，およそ０．０３～１．０ミクロン（μｍ）であり，また，前記本体領域中のゲート絶縁体領域と前記本体領域との間の界面の辺りに形成された量子井戸の寸法のオーダーであり，これにより，ＯＮ状態において前記本体領域が電荷で溢れる，前記複数のメサと， 前記ゲート領域と前記本体領域との間，前記ゲート領域と前記ドリフト領域との間，および，前記ゲート領域と前記ドレイン領域との間に配置された複数のゲート絶縁体領域であって，前記ゲート領域と前記本体領域との間に配置された前記複数のゲート絶縁体領域の部分は薄く，前記ゲート領域と前記ドリフト領域との間に配置された前記複数のゲート絶縁体領域の部分は薄く，前記ゲート領域と前記ドリフト領域との間に配置された前記複数のゲート絶縁体領域の部分は厚く， 前記ゲート領域と前記ドレイン領域との間の前記ゲート絶縁体領域は，前記ドリフト領域の上部から底部までと実質的に同じ深さであり，前記ゲート領域とドレイン領域との間と実質的に同じ深さであり，およそ０．１～４．０ミクロン（μｍ）の厚みを有し，その厚みは，オフ状態におけるゲート・ドレイン間の電圧による電界が前記ドリフト領域内において水平方向になるように選択されるものであり，これにより前記ドリフト領域内の電荷を空乏化し，かつ，降伏電圧に影響を与える，前記複数のゲート絶縁体領域と， を含む，トレンチ金属酸化物半導体電界効果トランジスタ（ＴＭＯＳＦＥＴ）。」 イ　本願明細書の発明の詳細な説明に記載された事項 本願明細書の発明の詳細な説明には，上記（１）イに示した記載がある。 ウ　特許請求の範囲の明確性要件についての検討（その１） （ア）請求項１には「前記ゲート領域と前記本体領域との間，前記ゲート領域と前記ドリフト領域との間，および，前記ゲート領域と前記ドレイン領域との間に配置された複数のゲート絶縁体領域であって，前記ゲート領域と前記本体領域との間に配置された前記複数のゲート絶縁体領域の部分は薄く，前記ゲート領域と前記ドリフト領域との間に配置された前記複数のゲート絶縁体領域の部分は薄く，前記ゲート領域と前記ドリフト領域との間に配置された前記複数のゲート絶縁体領域の部分は厚く」と記載されている。 しかしながら，請求項１の前記「前記ゲート領域と前記ドリフト領域との間に配置された前記複数のゲート絶縁体領域の部分は薄く」との記載と，前記「前記ゲート領域と前記ドリフト領域との間に配置された前記複数のゲート絶縁体領域の部分は厚く」との記載は，請求項１に係るトレンチ金属酸化物半導体電界効果トランジスタ（ＴＭＯＳＦＥＴ）の「前記ゲート領域と前記ドリフト領域との間に配置された前記複数のゲート絶縁体領域の部分」について，「厚く」かつ「薄く」という相反する両立し得ない構成を備えることを特定するものである。 してみれば，請求項１の記載に基づいて，一の発明を明確に把握することができないから請求項１の記載は，特許を受けようとする発明を明確に記載したものであるとは認められない。 （イ）なお，当該箇所の補正の根拠として，審判請求人は，審判請求書の請求の理由において以下のように主張する。 「また，請求項１において，『前記ゲート領域と前記本体領域との間に配置された前記複数のゲート絶縁体領域の部分は薄く，前記ゲート領域と前記ドリフト領域との間に配置された前記複数のゲート絶縁体領域の部分は薄く，前記ゲート領域と前記ドリフト領域との間に配置された前記複数のゲート絶縁体領域の部分は厚く，』との記載を追加した。この補正は，例えば，出願当初明細書段落００１６の，『ゲート絶縁体領域２２０は，ゲート領域２１５およびドリフト領域２３０間ならびにゲート領域２１５およびドレイン領域２３５間において，肉厚部位を含む。ゲート絶縁体領域２２０はまた，ゲート領域２１５および本体領域２２５間において，肉薄部位を含む。』との記載，及び，図２の記載に基づく。ここで，前記ゲート領域及び前記ドリフト領域との間に配置された前記複数のゲート絶縁体領域の部分には，薄い部分と厚い部分があることを意味している。」 そこで，上記主張について検討すると，【００１６】の「ゲート絶縁体領域２２０は，ゲート領域２１５およびドリフト領域２３０間ならびにゲート領域２１５およびドレイン領域２３５間において，肉厚部位を含む。ゲート絶縁体領域２２０はまた，ゲート領域２１５および本体領域２２５間において，肉薄部位を含む。」との記載からは， （ｉ）ゲート領域及びドリフト領域との間に配置されたゲート絶縁体領域の部分に厚い部分があること， （ii）ゲート領域及びドレイン領域との間に配置されたゲート絶縁体領域の部分に厚い部分があること， （iii）ゲート領域及び本体領域との間に配置されたゲート絶縁体領域の部分に薄い部分があることが，それぞれ理解されるが， 上記記載から，ゲート領域及びドリフト領域との間に配置されたゲート絶縁体領域の部分に薄い部分があるとは読み取ることはできない。 一方，上記「２（１）イ」において検討した図３の記載事項に照らして，審判請求人が補正の根拠として主張する図２からは， 「前記ソース領域２１０，前記本体領域２２０および前記ドリフト領域２３０は，ゲート／ゲート絶縁体構造２１５および２２０間のメサ内に配置され， 前記ドレイン領域２３５が，前記ゲート／ゲート絶縁体構造２１５および２２０間のメサ内まで延び，前記ドリフト領域２３０が，前記ゲート／ゲート絶縁体構造２１５および２２０間のメサを越えて延び」るＴＭＯＳＦＥＴ２００において， 前記ドリフト領域２３０の内の「前記ドリフト領域２３０が，前記ゲート／ゲート絶縁体構造２１５および２２０間のメサを越えて延び」た領域に存在する部分と，ゲート領域２１５との間に，薄いゲート絶縁体領域が存在する構造を見て取ることができる。 しかしながら，図２の「前記ドリフト領域２３０の内の『前記ドリフト領域２３０が，前記ゲート／ゲート絶縁体構造２１５および２２０間のメサを越えて延び』た領域に存在する部分と，ゲート領域２１５との間に，薄いゲート絶縁体領域が存在する構造」は，図２に係るＴＭＯＳＦＥＴ２００の，「前記ドリフト領域２３０が，前記ゲート／ゲート絶縁体構造２１５および２２０間のメサを越えて延び」る構造を前提としたものである。 しかも，本願の【００１４】の「１つの実行様態において，ドレイン領域２３５は，図２に示すように，ゲート／ゲート絶縁体構造２１５および２２０間のメサ内まで延び得る。別の実行様態において，ドリフト領域２３０は，ゲート／ゲート絶縁体構造２１５および２２０間のメサを越えて延び得る。」との記載に照らして，ドリフト領域２３０が，ゲート／ゲート絶縁体構造２１５および２２０間のメサを越えて延びる構造は，本願明細書に記載された発明の，実行様態の一つの例示にすぎないものと理解される。 他方，補正後の請求項１には，「複数の本体領域のうちの一つであって，それぞれの本体領域は，複数の隣接するゲート領域間に配置され，かつ，前記隣接するゲート領域の上部から下部までと実質的に同じ深さに配置された，前記複数の本体領域の一つ，を含み」及び「前記ゲート領域と前記ドレイン領域との間の前記ゲート絶縁体領域は，前記ドリフト領域の上部から底部までと実質的に同じ深さであり，前記ゲート領域とドレイン領域との間と実質的に同じ深さであり」と記載されており，当該記載は，本体領域の下部の深さ（すなわち，ドリフト領域の上部の深さ）と，ゲート領域の下部の深さが実質的に同じであること，すなわち，ドリフト領域２３０が，ゲート／ゲート絶縁体構造２１５および２２０間のメサを「越えて延びない」ことを特定するものと認められる。 そして，本体領域の下部の深さ（すなわち，ドリフト領域の上部の深さ）と，ゲート領域の下部の深さが実質的に同じである場合，すなわち，ドリフト領域２３０が，ゲート／ゲート絶縁体構造２１５および２２０間のメサを「越えて延びない」場合には，「前記ドリフト領域２３０が，前記ゲート／ゲート絶縁体構造２１５および２２０間のメサを越えて延び」た領域は存在しないから，前記「前記ドリフト領域２３０の内の『前記ドリフト領域２３０が，前記ゲート／ゲート絶縁体構造２１５および２２０間のメサを越えて延び』た領域に存在する部分と，ゲート領域２１５との間」の「薄いゲート絶縁体領域」もまた存在し得ないことは明らかである。 してみれば，仮に，審判請求人の前記箇所の補正が，図２の前記構造を意図したものであるとしても，補正後の請求項１の「前記ゲート領域と前記ドリフト領域との間に配置された前記複数のゲート絶縁体領域の部分は薄く」との記載と，「複数の本体領域のうちの一つであって，それぞれの本体領域は，複数の隣接するゲート領域間に配置され，かつ，前記隣接するゲート領域の上部から下部までと実質的に同じ深さに配置された，前記複数の本体領域の一つ，を含み」及び「前記ゲート領域と前記ドレイン領域との間の前記ゲート絶縁体領域は，前記ドリフト領域の上部から底部までと実質的に同じ深さであり，前記ゲート領域とドレイン領域との間と実質的に同じ深さであり」との記載とは，両立し得ない技術的事項であるから，補正後の請求項１に係るトレンチ金属酸化物半導体電界効果トランジスタ（ＴＭＯＳＦＥＴ）の構造を一義的に理解することができない。 したがって，請求項１の前記記載は，第三者に不測の不利益を及ぼすほどに不明確であると認められる。 （ウ）すなわち，請求項１の記載は，当該請求項に係る発明を明確に記載したものとは認められない。 そして，同様の理由により，請求項１を引用する請求項２ないし１１の各請求項にも，当該各請求項に係る発明が明確に記載されているとは認められない。 （エ）むすび したがって，補正後の特許請求の範囲の請求項１ないし１１は，特許法第３６条第６項第２号に規定する要件に適合しないものであり，本願補正発明１ないし１１は，特許法第３６条第６項第２号の規定により，特許出願の際独立して特許を受けることができないものである。 エ　特許請求の範囲の明確性要件についての検討（その２） （ア）請求項１には「オフ状態におけるゲート・ドレイン間の電圧による電界が前記ドリフト領域内において水平方向になる」と記載されている。 そして，「電場」とは，「電界ともいう。電荷の空間分布により，そのまわりの空間の状態が変化する。その状態を空間に電場が存在するという。各点での電場の大きさは，その点に単位電荷をおいたときに働く力で定義されベクトル量である。」（「岩波　理化学辞典」第５版）とされている。 そうすると，本願補正発明１は，請求項１の前記記載によって，オフ状態におけるゲート・ドレイン間の電圧により，ドリフト領域内の空間の状態が，水平方向となるように変化することを特定しようとするものと解される。 しかしながら，請求項１の記載のみからは，電界が「水平方向になる」が，ドリフト領域内における電界のどのような状態を特定するのかを理解することができない。 （イ）そこで，発明の詳細な説明の記載及び図面を検討すると，以下の記載がある。 「【００１６】 ゲート／ゲート絶縁体構造２１５および２２０間のメサの幅２４０は，ＯＮ状態の装置（例えば，閾電圧を越えたＶＧＳ）内に形成された本体領域２２５とゲート絶縁体領域２２０との間の界面（例えば，Ｓｉ－ＳｉＯ２界面）における量子井戸幅の実質的に１／１０倍～１００倍の範囲内である。本明細書中，以下，このことを「量子井戸寸法のオーダーである」と呼ぶ。１つの実行様態において，前記メサの幅２４０は，本体領域２２５とゲート絶縁体領域２２０との間の界面（例えば，Ｓｉ－ＳｉＯ２界面）において形成された量子井戸幅の約２倍である。１つの実行様態において，前記メサの幅２４０は，およそ０．０３～１．０μｍである。ゲート絶縁体領域２２０は，ゲート領域２１５およびドリフト領域２３０間ならびにゲート領域２１５およびドレイン領域２３５間において，肉厚部位を含む。ゲート絶縁体領域２２０はまた，ゲート領域２１５および本体領域２２５間において，肉薄部位を含む。絶縁体領域２２０の肉厚部位の深さは，図３に示すようにオフ状態の装置内のゲートトゥードレイン電界が本体領域２２５の近隣のドリフト領域２３０内において実質的に横方向となるように，選択される。オフ状態における本体領域２２５の近隣のドリフト領域２３０中の実質的に横方向の電界により，ドリフト領域２３０内の電荷が実質的に空乏化される。１つの実行様態において，ゲート絶縁体領域２２０の肉厚部位の深さ２４５は，実質的に０．１～４．０μｍの範囲内である。」 図３からは，上記摘記を参酌すれば，以下の事項を見て取ることができる。 「ソース領域２１０と，左右のゲート領域２１５と，左右のゲート絶縁体領域２２０と，前記左右のゲート絶縁体領域２２０に挟まれた本体領域２２５と，前記本体領域２２５の下方のドリフト領域２３０と，前記ドリフト領域２３０の下方のドレイン領域２３５とを含むＴＭＯＳＦＥＴ２００であって， 前記左右のゲート絶縁体領域２２０は，前記左右のゲート領域２１５をそれぞれ包囲し，各ゲート領域２１５を周囲の領域から電気的に絶縁し，前記ソース領域２１０，前記本体領域２２０および前記ドリフト領域２３０は，ゲート／ゲート絶縁体構造２１５および２２０間のメサ内に配置され， 前記ドレイン領域２３５が，前記ゲート／ゲート絶縁体構造２１５および２２０間のメサ内まで延び，前記ドリフト領域２３０が，前記ゲート／ゲート絶縁体構造２１５および２２０間のメサを越えて延び， 前記左右のゲート領域２１５が連結されて，装置２００の共通ゲートが形成され， 前記本体領域２２５が，前記ソース領域２１０へと連結される，オフ状態のＴＭＯＳＦＥＴ２００を説明する拡大断面図において， 前記左右のゲート領域２１５のそれぞれの底面から，前記ゲート領域２１５の底面に接するゲート絶縁体領域２２０に向けて，３本の実線がそれぞれ左右に僅かな間隔を隔てて略垂直下方向に垂れ下がり，これら３本の実線はその後前記メサが位置する方向に曲がり，前記本体領域２２５の近隣の前記ドリフト領域２３０内を実質的に横方向に貫通することで，前記左右のゲート領域２１５の底面をそれぞれ結ぶ，並行する３本の実線が描かれていること。」 （ウ）すなわち，請求項１の前記「オフ状態におけるゲート・ドレイン間の電圧による電界が前記ドリフト領域内において水平方向になる」との発明特定事項は，発明の詳細な説明の【００１６】において，「図３に示すようにオフ状態の装置内のゲートトゥードレイン電界が本体領域２２５の近隣のドリフト領域２３０内において実質的に横方向となる」と説明され，さらに，前記【００１６】で引用する図３には，「左右のゲート領域２１５のそれぞれの底面から，前記ゲート領域２１５の底面に接するゲート絶縁体領域２２０に向けて，３本の実線がそれぞれ左右に僅かな間隔を隔てて略垂直下方向に垂れ下がり，これら３本の実線はその後前記メサが位置する方向に曲がり，前記本体領域２２５の近隣の前記ドリフト領域２３０内を実質的に横方向に貫通することで，前記左右のゲート領域２１５の底面をそれぞれ結ぶ，並行する３本の実線」が描かれていることが読み取れる。 （エ）しかしながら，図３に示された３本の実線は，左右のゲート領域２１５の底面を結ぶものであるから，「ゲート・ドレイン間の電圧による電界」の状態を示す電気力線（「電場の力線。分極電荷を含めて，正の電荷から出発して力の方向が電場内の各点で電場の接線方向をとり負の電荷で終わる曲線。」「岩波　理化学辞典」第５版）であるとは認められない。 （オ）さらに，「オフ状態におけるゲート・ドレイン間の電圧による電界」が，図３のゲート領域２１５の底面と，これに対向するドレイン領域２３５の上面との間に存在することから，図３のゲート領域２１５の底面近傍には垂直方向の電場（電界）が存在することが明らかである。 してみれば，ゲート領域２１５の底面近傍において，等電位面は，前記ゲート領域２１５の底面と平行に，すなわち，水平に形成されるから，図３の前記「左右のゲート領域２１５のそれぞれの底面から，前記ゲート領域２１５の底面に接するゲート絶縁体領域２２０に向けて，３本の実線がそれぞれ左右に僅かな間隔を隔てて略垂直下方向に垂れ下が」る３本の実線が，等電位面を示すものであるとも認められない。 （カ）以上のとおりであるから，請求項１の「オフ状態におけるゲート・ドレイン間の電圧による電界が前記ドリフト領域内において水平方向になる」と記載は，発明の詳細な説明の記載及び図面を参酌しても，ドリフト領域内における電界のどのような状態を特定するのかを理解することができない。 （キ）してみれば，請求項１の記載に基づいて，一の発明を明確に把握することができないから請求項１の記載は，当該請求項に係る発明を明確に記載したものとは認められない。 そして，同様の理由により，請求項１を引用する請求項２ないし１１の各請求項にも，当該各請求項に係る発明が明確に記載されているとは認められない。 （ク）むすび したがって，補正後の特許請求の範囲の請求項１ないし１１は，特許法第３６条第６項第２号に規定する要件に適合しないものであり，本願補正発明１ないし１１は，特許法３６条第６項第２号の規定により，特許出願の際独立して特許を受けることができないものである。 ３　本件補正についてのむすび よって，本件補正は，特許法第１７条の２第６項において準用する同法第１２６条第７項の規定に違反するので，同法第１５９条第１項の規定において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。 よって，上記補正の却下の決定の結論のとおり決定する。 第３　本願発明について 平成２９年９月１９日にされた手続補正は，上記のとおり却下されたので，本願の請求項に係る発明は，平成２７年４月２７日にされた手続補正により補正された特許請求の範囲の請求項１ないし１３に記載された事項により特定されるものであるところ，その請求項１及び請求項１１に係る発明（以下「本願発明１」及び「本願発明１１」という。）は，その請求項１及び請求項１１に記載された事項により特定される以下のとおりのものである。 「【請求項１】 トレンチ金属酸化物半導体電界効果トランジスタ（ＴＭＯＳＦＥＴ）であって， ドレイン領域と， 複数のメサであって，前記複数のメサはそれぞれ， 複数のドリフト領域のうちの一つ，および 複数の本体領域のうちの一つであって，それぞれの本体領域は，複数の隣接するゲート領域間に配置され，かつ，前記隣接するゲート領域の上部から下部までと実質的に同じ深さに配置された，前記複数の本体領域の一つ，を含み， 前記メサの幅は，前記本体領域中のゲート絶縁体領域と前記本体領域との間の界面の辺りに形成された量子井戸の寸法のオーダーであり，これにより，ＯＮ状態において前記本体領域が電荷で溢れる，前記複数のメサと， 前記ゲート領域と前記本体領域との間，前記ゲート領域と前記ドリフト領域との間，および，前記ゲート領域と前記ドレイン領域との間に配置された複数のゲート絶縁体領域であって， 前記ゲート領域と前記ドレイン領域との間の前記ゲート絶縁体領域は，オフ状態におけるゲートトゥードレイン電界が前記ドリフト領域内において水平方向になるような厚みを有し，これにより前記ドリフト領域内の電荷を空乏化する，前記複数のゲート絶縁体領域と， を含む，トレンチ金属酸化物半導体電界効果トランジスタ（ＴＭＯＳＦＥＴ）。」 「【請求項１１】 オフ状態における前記ゲート領域と前記ドレイン領域との間の漏れ磁場により，前記メサ内のドリフト領域電荷の空乏化が支援され，これにより，実質的に一定な降伏電圧のための前記ドリフト領域内のより高いドーピングが得られる，請求項１から１０のいずれかのトレンチ金属酸化物半導体電界効果トランジスタ（ＴＭＯＳＦＥＴ）。」 第４　原査定の拒絶の理由 拒絶査定の理由である，平成２８年５月２３日付け拒絶理由通知の理由は，概略，次のとおりのものである。 ・理由３，４ 請求項１には「オフ状態におけるゲートトゥードレイン電界が前記ドリフト領域内において水平方向になる」と記載され，発明の詳細な説明の００１６段落には「図３に示すようにオフ状態の装置内のゲートトゥードレイン電界が本体領域２２５の近隣のドリフト領域２３０内において実質的に横方向となるように，選択される。」と記載されている。 しかし，図３に図番３１０で示された線は，ゲート間に延びている点で，「ゲートトゥードレイン電界」を表すとは認められず，また，図３に他に「横方向」の「ゲートトゥードレイン電界」が示されているとも認められない。よって，絶縁体領域の肉厚部位の深さを選択することにより，「本体領域」の近隣の「ドリフト領域」内に実質的に横方向の「ゲートトゥードレイン電界」を発生できることを理解できない。 したがって，この出願の発明の詳細な説明は，当業者が請求項１ないし１３に係る発明を実施することができる程度に明確かつ十分に記載されたものでないから，本願は，発明の詳細な説明の記載が特許法３６条４項１号に規定する要件を満たしていない。 さらに，上記のとおりであるから，請求項１に記載された「前記ゲート領域と前記ドレイン領域との間の前記ゲート絶縁体領域」の「厚み」と，「オフ状態におけるゲートトゥードレイン電界」が「前記ドリフト領域内において水平方向になる」こととの関係が不明であるから，請求項１に係る発明は明確ではない。請求項１を引用する請求項２ないし１３に係る発明についても同様である。 したがって，本願は，請求項１ないし１３の記載が特許法第３６条第６項第２号に規定する要件を満たしていない。 ・理由３ 請求項１１には，「オフ状態における前記ゲート領域と前記ドレイン領域との間の漏れ磁場により」と記載されており，発明の詳細な説明の００３４段落には「オフ状態におけるゲートとドレインとの間の漏れ磁場によりメサ内のドリフト領域電荷の空乏化が支援され」と記載されている。しかし，ＭＯＳＦＥＴのゲートとドレインとの間に「漏れ磁場」がどのようにして発生するのかについて発明の詳細な説明に記載されておらず，出願時の技術常識から明らかともいえない。 したがって，この出願の発明の詳細な説明は，当業者が請求項１１に係る発明を実施することができる程度に明確かつ十分に記載されたものでないから，本願は，発明の詳細な説明の記載が特許法第３６条第４項第１号に規定する要件を満たしていない。 第５　当審の判断 １　特許法第３６条第４項第１号違反について 上記第２の２（１）ウ及びエと同様の理由により，本願明細書の発明の詳細な説明は，当業者が請求項１及び請求項１１に係る発明を実施することができる程度に明確かつ十分に記載されたものでない。 また，請求項２ないし１３，及び，請求項１２，１３は，それぞれ，請求項１及び請求項１１を引用するから，本願明細書の発明の詳細な説明は，当業者が請求項２ないし１３及び請求項１２，１３に係る発明を実施することができる程度に明確かつ十分に記載されたものでない。 したがって，本願は，発明の詳細な説明の記載が特許法第３６条第４項第１号に規定する要件に適合しない。 ２　特許法第３６条第６項第２号違反について 上記第２の２（２）エと同様の理由により，請求項１に係る発明は明確ではない。さらに，請求項１を引用する請求項２ないし１３に係る発明についても同様である。 したがって，本願は，請求項１ないし１３の記載が特許法第３６条第６項第２号に規定する要件を満たしていない。 第６　むすび 以上のとおり，本願は，発明の詳細な説明の記載が特許法第３６条第４項第１号に規定する要件を満たしておらず，特許請求の範囲の記載が同条第６項第２号に規定する要件を満たしていないから，拒絶すべきものである。 よって，結論のとおり審決する。