2015-022115

特願２０１３－２５４８７４「パッケージ構造及びパッケージ方法」拒絶査定不服審判事件〔平成２６年６月３０日出願公開、特開２０１４－１２０７７３〕について、次のとおり審決する。

【結　論】 本件審判の請求は、成り立たない。

【理　由】 第１　手続の経緯 本願は、平成２５年１２月１０日（パリ条約による優先権主張２０１２年１２月１７日，台湾）の出願であって、平成２６年１２月８日付けで拒絶理由が通知され、平成２７年３月１１日付けで手続補正がなされたが、同年８月３１日付けで拒絶査定がなされ、これに対して、同年１２月１５日付けで拒絶査定不服の審判が請求され、同時に手続補正がなされた。 その後、当審において平成２８年８月２４日付けで拒絶理由を通知し、期間を指定して意見書を提出する機会を与えたが、請求人からは何らの応答もなされなかったものである。 第２　本願発明 本願の請求項１ないし４に係る発明は、平成２７年１２月１５日付けの手続補正により補正された特許請求の範囲の請求項１ないし４に記載された事項により特定されるものであるところ、請求項１に係る発明（以下、「本願発明」という。）は次のとおりのものである。 「【請求項１】 パッケージ構造であって、表面に形成された複数のベアチップパッドを有するＩＣベアチップと、 第一面に形成された複数の第一パッドと第二面に形成された複数の第二パッドとを有し、どんな形ででも中立平衡の特性を具備するフレキシブルパッケージ基板であって、複数の金属層と複数の誘電層とを含んでおり、それぞれの単一の層の厚さが２０μｍより小さいことを特徴とするフレキシブルパッケージ基板と、 前記フレキシブルパッケージ基板の前記第一面に形成され、異なる高さをそれぞれ有し、これらの第一パッドにそれぞれ対応する複数のスタッドであって、前記フレキシブルパッケージ基板の前記第一面に接合したこれらのスタッドはそれぞれこれらのベアチップパッドと接合し、前記ＩＣベアチップをパッケージするために用いられる複数のスタッドと、 複数の接点パッドを有する回路板であって、前記フレキシブルパッケージ基板の前記第二面に形成されたこれらの第二パッドがそれぞれ半田によって前記接点パッドと接合する回路板と、 を備えており、 前記半田が異なるサイズを有しており、かつ前記半田のいくつかが前記回路板上で前記ＩＣベアチップの正射影の位置に配置されており、 前記第一面に形成されたこれらの第一パッドのうち、少なくとも一つのパッドは他のパッドと面一にならないことを特徴とするパッケージ構造。」 第３　当審において通知した拒絶の理由の概要 当審において平成２８年８月２４日付けで通知した拒絶の理由の概要は、次のとおりである。 本件出願の請求項１ないし４に係る発明は、その出願前日本国内または外国において頒布された下記の引用文献１ないし５に記載された発明に基いて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。 記 引用文献１．特開２００６－２６９９９４号公報 引用文献２．特開２００６－３０３２３９号公報 引用文献３．特開平４－１５４１３６号公報 引用文献４．特開２００１－２９８０４２号公報 引用文献５．特開２００６－４０８７０号公報 第４　当審の判断 １．引用発明 当審の拒絶の理由に引用された引用文献１（特開２００６－２６９９９４号公報）には、図面とともに以下の記載がある。（なお、下線は当審で付与した。） （１）「【０００２】 １つの半導体チップ（素子）に高度なシステム機能を搭載した所謂ＳｏＣ（システム・オン・チップ）と同等の機能を実現する手段として、近年、所謂ＳｉＰ（システム・イン・パッケージ）と呼ばれる形態が注目されている。このＳｉＰは、複数個のＬＳＩチップを単一のパッケージに封止してシステム化を実現したものであり、最終的にはＳｏＣと同等の機能を低コストで実現することを目指すものである。 【０００３】 上記ＳｉＰは、複数個のＬＳＩチップを互いに電気的に接続し、且つより小型化されたシステムを形成するために、高密度の配線を含む配線基板を必要とする。一般的にこれらの基板として、セラミック配線基板、プリント基板、可撓性（フレキシブル）基板、或いはシリコン基板などが用いられる。 【０００４】 上記の配線基板のうち、可撓性（フレキシブル）基板は、有機絶縁物材料からなる樹脂フィルムの表面に金属配線層を形成し、これを積層して形成される。この種の基板は、可撓（フレキシブル）性を有する点で製造性に優れる。基板シリコン基板は、最も微細な配線を形成することが可能であるが、その表裏面を電気的に接続するスルーホールを有することが求められる。」 （２）「【００２６】 （第１の実施形態） 図１及び図２は、第１の実施形態による配線基板の製造方法を工程順に示す概略断面図である。 先ず、支持基体１の一方の主面の所定部位に第１の密着層２を選択的に形成する。 図１（ａ）に示すように、支持基体１の表面１ａ上の所定部位に、第１の密着層２を選択的に形成する。 （中略） 【００２９】 続いて、図１（ｂ）に示すように、支持基体１上の一方の主面１ａに於いて、前記第１の密着層２上を覆って第２の密着層２を配設する。かかる第２の密着層３は、支持基体１の一方の主面１ａ上に、スパッタ法或いはメッキ法により厚み５μｍ程度に形成される。 （中略） 【００３４】 続いて、図１（ｃ）～（ｉ）及び図２（ａ）～（ｄ）に示す製造工程をもって、支持基板１の一方の主面１ａ上に、第２の密着層３を介して配線構造体６を形成する。 先ず、図１（ｃ）に示すように、第２の密着層３上に１層目の配線３１を形成する。 第２の密着層３表面にレジスト材（図示せず）を塗布し、当該レジスト材をパターン加工してレジスト層３２を選択的に形成する。 【００３５】 当該レジスト層３２は、形成される配線パターンに対応して、第２の密着層３の表面を例えば長尺状に露出させる開口３２ａを規定する。かかる開口３２ａ内に露出したＮｉ層３をメッキシード層として、膜厚３μｍ程にＣｕメッキを行い、開口３２ａ内に一層目の配線層３１を形成する。 【００３６】 次に、レジスト層３２を、剥離液を用いて除去した後、図１（ｄ）に示すように、一層目の配線３１を覆う絶縁層３３を形成する。かかる絶縁層３３は、第２の密着層３上の配線３１が覆われる程度にポリイミド（商品名PI2611 HDマイクロシステム社製）を塗布することにより形成される。当該絶縁層３３は、厚さ１０μｍ程に形成される。 【００３７】 次に、図１（ｅ）に示すように、絶縁層３３に対し層間接続用のビア孔３４を形成する。 当該ビア孔３４は、配線３１に対応して選択的に配設される。かかるビア孔３４は、例えばＵＶ－ＹＡＧレーザ(ESI社製のドリリングシステム 発振周波数:２０ｋＨｚ)を用いて、レーザ光を絶縁層３３に選択的に照射することにより形成される。この結果、配線３１の表面の一部が露出される。 【００３８】 次に、図１（ｆ）に示すように、前記配線３１の露出表面から絶縁層３３の表面に延在するメッキシード層３５を形成する。 ビア孔３４内に露出した配線３１表面及び絶縁層３３表面に、スパッタ法により膜厚８０ｎｍのＣｒ層を形成し、更にかかるＣｒ層上に厚さ５００ｎｍのＣｕ膜を形成する。かかるＣｕ層，Ｃｒ層がメッキシード層３５を構成する。 【００３９】 次に、図１（ｇ）に示すように、配線３１の接続ビア３７及びランド配線３８を形成する。 前記メッキシード層３５上にレジスト層（図示せず）を塗布形成し、当該レジスト層をパターン加工して、レジスト層３６を選択的に形成する。当該レジスト層３６は、前記メッキシード層３５の配線形成部位を露出させる開口３６ａを規定する。 【００４０】 しかる後、開口３６ａ内に表出しているメッキシード層３５の表面に、Ｃｕメッキを行う。当該Ｃｕメッキ処理により、ビア孔３４内にあっては前記配線３１と電気的に接続される接続ビア３７と、当該接続ビア３７と一体となって絶縁層３３上に延在される配線３８とが形成される。 （中略） 【００４２】 次に、図１（ｉ）に示すように、接続ビア３７及びランド配線３８を覆う絶縁層３９を形成する。 このとき、絶縁層３９の形成に先立って、絶縁層３３に対し酸素プラズマ処理を施し、その絶縁性を阻害する物質を除去して絶縁層３３の絶縁性を回復させる。 前記接続ビア３７の形成工程、及び／或いは配線３８の形成工程の際に、処理液等の影響により、絶縁層３３の表面に絶縁性を阻害する物質が形成される場合があり、酸素プラズマ処理によりかかる物質を除去する。しかる後、接続ビア３７及び配線３８を覆って、ポリイミドからなる絶縁層３９を膜厚１０μｍ程に形成する。 【００４３】 次に、図２（ａ）に示すように、絶縁層３９に層間接続用のビア孔４１を形成する。 ビア孔４１は、前記ビア孔３４と同様に、例えばＵＶ－ＹＡＧレーザを絶縁層３９に選択的に照射することにより形成される。この結果、前記配線３８の表面の一部が露出される。 【００４４】 次に、図２（ｂ）に示すように、メッキシード層４２を形成する。 前記ビア孔４１内に露出した配線３８の表面及び絶縁層３３の表面に、スパッタ法により膜厚８０ｎｍのＣｒ層を形成し、更にかかるＣｒ層上に厚さ５００ｎｍのＣｕ膜を形成する。かかるＣｕ層，Ｃｒ層がメッキシード層４２を構成する。 【００４５】 次に、図２（ｃ）に示すように、配線３８の接続ビア４４及び２層目の配線４５を形成する。 前記メッキシード層４２上にレジスト層（図示せず）を塗布形成し、当該レジスト層をパターン加工して、レジスト層４３を選択的に形成する。当該レジスト層４３は、前記メッキシード層４２の配線形成部位を露出させる開口４３ａを規定する。 【００４６】 しかる後、開口４３ａ内に表出しているメッキシード層４２の表面に、Ｃｕメッキを行う。当該Ｃｕメッキ処理により、ビア孔４１内にあっては前記配線３８と電気的に接続される接続ビア４４と、当該接続ビア４４と一体となって絶縁層３９上に延在する配線４５とが形成される。 （中略） 【００４９】 以上の工程により、第２の密着層３上に当該第２の密着層３と接着された状態に配線構造体６を形成する。この配線構造体６は、絶縁層３３内に下層の配線３１が、絶縁層３９上に上層の配線４５がそれぞれ形成されてなる配線層である。なお、以上の工程により配線構造体６内に形成された配線層は薄膜状の配線層になるが、薄膜状であることは必須では無く、他の態様も可能である。 ここで、図２（ｄ）～（ｈ）では、絶縁層３３，３９が同一材料からなる積層膜であるので、絶縁層３３，３９を一体とみなして絶縁層４と記す。 【００５０】 なお、本実施形態では、配線構造体６として２層の配線が積層される場合について示したが、必要に応じて配線層を３層以上の多層構造とすることも勿論可能である。 （中略） 【００５５】 続いて、図２（ｇ）に示すように、配線構造体６及び第２の密着層３が一体となった形成物を、支持基体１から分離させる。 図２（ｆ）に示される形成物をエッチング液に漬浸し、ウェットエッチングにより第１の密着層２を溶解除去する。ここで用いるエッチング液は、第１の密着層２の材料であるＣｒ用のエッチング液、例えばアルカリ性フェリシアン溶液等である。 【００５６】 かかる第１の密着層２を除去した結果、配線構造体６は第２の密着層３のみを介して支持基体１上に存在する状態となる。 第２の密着層３は配線構造体６との密着性は高いのに対して支持基体１との密着性は低いことから、配線構造体６は、支持基板１から引き剥がされることによるダメージ、或いはエッチング液と接触（浸漬）することにより生じる変質等の悪影響を受けることなく第２の密着層３と一体となって支持基体１から分離される。 このとき、配線構造体６は可撓（フレキシブル）性を有するため、分離する際に加わる応力によって破損してしまう等の不具合を生じない。 【００５７】 続いて、図２（ｈ）に示すように、配線構造体６から第２の密着層３を除去する。 ウェットエッチングにより、配線構造体６から第２の密着層３を溶解除去する。エッチング液としては、第２の密着層３の材料であるＮｉ用のエッチング液（例えば奥野製薬工業株式会社製トップリップ等）を用いる。このとき、配線構造体６の各チップ領域６ａ間にダイシングライン７が形成されているため、第２の密着層３が溶解した後には、配線構造体６は個々のチップ状の配線基板８に分離される。 【００５８】 なお、配線基板８上へのＬＳＩチップ等を実装する場合には、配線基板８を個々に分離した後に、（即ち、上記の図２（ｈ）の工程を後で、）ＬＳＩチップ等を実装しても良く、或いは支持基板１から配線構造体６を分離する前に、（すなわち、図２（ｅ）の工程の前に、）ＬＳＩチップ等を配線構造体６上に実装する事も可能である。 支持基板１から配線構造体６を分離する前にＬＳＩチップ等を実装する方法は、製造効率的にメリットがある。」 （３）「【０１０３】 なお、第１及び第２の実施形態により製造された配線基板８，２６は、例えばＳｉＰに於けるインターポーザとして用いられる。 ＳｉＰ１００は、図１０に示すように、支持基板１０１上に、配線基板（フィルムインターポーザ）１１３を介して複数個（図示の例では3個）の半導体チップ１０２が搭載され、当該半導体チップ１０２は配線基板１１３に於ける多層配線層１１５を介して相互に電機的に接続されている。 【０１０４】 また、支持基板１０１は、電子機器に於ける所謂マザーボードに相当する基板である。 当該支持基板１０１の一方の主面（図示状態では上面）に配設された基板電極１１１に対して、前記配線基板１１３が、その一方の主面（図示状態では下面）に配設された端子部１１６に於いて、半田ボール或いは半田バンプ１１２を介して接続・固着される。 そして、前記半導体チップ１０２は、その表面の電極１０４に配設された半田バンプ１１４によって、前記配線基板１１３の他方の主面（図示状態では上面）に配設された端子部１１８に接続・固着される。 【０１０５】 かかる構成にあって、前記配線基板１１３の表面及び裏面に配設される端子部は、その密度・ピッチが相互に大きく異なるが、本発明による切削加工法により、かかる密度・ピッチの大小に関係無く正確な端子部の配設が可能である。 また、前記配線基板１１３は、内部に多層配線層を有するも、その板厚を薄く且つ高い信頼性をもって製造し得ることから、当該配線基板を前記インターポーザとして適用することにより、製造が容易で且つ高機能のＳｉＰを安価に実現することができる。」 （４）【図１０】 上記（１）によれば、複数個のＬＳＩチップを単一のパッケージに封止してシステム化を実現したＳｉＰ（システム・イン・パッケージ）に関して、以下の事項が記載されている。 ア．配線基板として、可撓性（フレキシブル）基板が用いられる。 イ．可撓性（フレキシブル）基板は、有機絶縁物材料からなる樹脂フィルムの表面に金属配線層を形成し、これを積層して形成される。 また、上記（２）と図１及び２とによれば、第１の実施形態による配線基板８の製造方法について、以下の事項が記載されている。 ウ．支持基体１の表面の所定部位に、第１密着層２を形成し、続いて、第１の密着層を覆って第２の密着層３を配設する。 エ．支持基体１の表面上に、第２の密着層３を介して配線構造体６を形成する。その工程には以下の（ａ）ないし（ｉ）の工程が含まれている。 （ａ）第２の密着層３をメッキシード層として、膜厚３μｍ程にＣｕメッキを行い配線３１を形成する。 （ｂ）配線３１を覆う絶縁層３３を、ポリイミドを塗布することにより厚さ１０μｍ程に形成する。 （ｃ）絶縁層３３に対し、層間接続用のビア孔３４を形成し、配線３１の表面の一部を露出させる。 （ｄ）配線３１の露出表面から絶縁層３３の表面に延在する、膜厚８０ｎｍのＣｒ層及び厚さ５００ｎｍのＣｕ膜からなるメッキシード層３５を形成する。 （ｅ）メッキシード層３５の表面にＣｕメッキを行い、接続ビア３７及び配線３８を形成する。 （ｆ）接続ビア３７及び配線３８を覆って、ポリイミドからなる絶縁層３９を膜厚１０μｍ程に形成する。 （ｇ）絶縁層３９に対し、層間接続用のビア孔４１を形成し、配線３８の表面の一部を露出させる。 （ｈ）配線３８の表面及び絶縁層３９の表面に、膜厚８０ｎｍのＣｒ層及び厚さ５００ｎｍのＣｕ膜からなるメッキシード層４２を形成する。 （ｉ）メッキシード層４２の表面にＣｕメッキを行い、接続ビア４４及び配線４５を形成する。 オ．配線構造体６から第１の密着層２を除去し、続いて、支持基体１から分離し、さらに、第２の密着層３を除去した後に、個々のチップ状に配線基板８を分離する。 さらに、上記（２）によれば、以下の事項も記載されている。 カ．配線構造体６は、配線層を３層以上の多層構造とすることも可能である。 キ．配線基板８を含む配線構造体６は可撓（フレキシブル）性を有する。 また、上記（３）と上記（４）に示す図１０とによれば、第１の実施形態により製造された配線基板８をインターポーザとして利用する場合のＳｉＰ１００の構造について、以下の事項が記載されている。 ク．ＳｉＰ１００は、支持基板１０１上に、配線基板（フィルムインターポーザ）１１３を介して複数個の半導体チップ１０２が搭載されている。 ケ．支持基板１０１は、電子機器に於けるマザーボードに相当する基板である。 コ．支持基板１０１の上面に配設された基板電極１１１に対して、配線基板１１３が、その一方の主面に配設された端子部１１６に於いて、半田ボール或いは半田バンプ１１２を介して接続・固着される。 サ．半導体チップ１０２は、その表面の電極１０４に配設された半田バンプ１１４によって、配線基板１１３の他方の主面に配設された端子部１１８に接続・固着される。 シ．電極１０４、半田バンプ１１４、端子部１１８、端子部１１６、半田バンプ１１２、基板電極１１１はいずれも複数配設されている。 ス．半導体チップ１０２の正射影の位置に、半田バンプ１１２のいくつかが配置されている。 ここで、上述の配線基板８の製造方法についての記載事項エの（ａ）ないし（ｉ）に基づいて、当該配線基板における配線層及び絶縁層の厚さについて検討する。 Ｃｕメッキで形成される配線３１は膜厚３μｍ程であり（上記（ａ））、当該配線３１と同様にＣｕメッキで形成される配線３８及び配線４５については具体的な膜厚は記載されていないが（上記（ｅ）及び（ｉ））、当該配線３８及び配線４５も上記配線３１と同程度の厚さ（３μｍ程）で形成するのが普通であるから、膜厚８０ｎｍのＣｒ層及び膜厚５００ｎｍのＣｕ膜からなるメッキシード層（上記（ｄ）及び（ｈ））の厚みを加えても、各配線層の厚さは４μｍにも満たない。一方、絶縁層３３、３９は膜圧１０μｍ程（上記（ｂ）及び（ｆ））である。 そうすると、引用文献１に記載の配線基板８すなわち配線基板１１３を構成する配線層及び絶縁層の単一の層の厚さは２０μｍより小さいと認められる。 したがって、以上で述べた事項及び図面を総合勘案すると、引用文献１には、次の発明（以下、「引用発明」という。）が記載されている。 「表面に複数の電極１０４を有する半導体チップ１０２と、 一方の主面に配設された複数の端子部１１６と他方の主面に配設された複数の端子部１１８とを有し、複数の配線層と複数の絶縁層とを含んでおり、それぞれの単一の層の厚さが２０μｍより小さく、可撓（フレキシブル）性を有する配線基板１１３と、 前記配線基板１１３の複数の前記端子部１１８と前記半導体チップ１０２の複数の前記電極１０４とを接続・固着する複数の半田バンプ１１４と、 複数の基板電極１１１が配設され、前記配線基板１１３の複数の前記端子部１１６がそれぞれ半田バンプ１１２によって前記基板電極１１１と接続・固着され、マザーボードに相当する支持基板１０１と、 を備えており、 前記半田バンプ１１２のいくつかが前記支持基板１０１上で前記半導体チップ１０２の正射影の位置に配置されている、 ＳｉＰ（システム・イン・パッケージ）の構造。」 ２．対比 本願発明と引用発明とを対比する。 （１）引用発明における「半導体チップ１０２」及びその表面の「電極１０４」は、本願発明における「ＩＣベアチップ」及びその表面に形成された「ベアチップパッド」にそれぞれ相当する。 （２）引用発明における「支持基板１０１」はマザーボードに相当する基板であるから、本願発明における「回路板」に相当し、引用発明の前記支持基板１０１に配設された「基板電極１１１」は、本願発明の回路板が有する「接点パッド」に相当する。 （３）引用発明における「配線基板１１３」はＳＩＰにおいてインターポーザとして利用され、かつ、可撓（フレキシブル）性を有するから、本願発明における「フレキシブルパッケージ基板」に相当する。また、引用発明の前記配線基板１１３の「他方の主面」に配設された「端子部１１８」と、「一方の主面」に配設された「端子部１１６」は、本願発明のフレキシブルパッケージ基板の「第一面」に形成された「第一パッド」と、「第二面」に形成された「第二パッド」にそれぞれ相当する。 （４）引用発明における「半田バンプ１１２」、「配線層」、「絶縁層」は、本願発明における「半田」、「金属層」、「誘電層」にそれぞれ相当する。また、引用発明において「接続・固着する」ことは、本願発明において「接合する」ことに相当する。 （５）本願発明における「スタッド」と引用発明における「半田バンプ１１４」は、いずれもＩＣベアチップ（半導体チップ１０２）をパッケージするために用いられる部材である点で共通している。また、前記「スタッド」と前記「半田バンプ１１４」は、フレキシブルパッケージ基板（配線基板１１３）の第一パッド（端子部１１８）とＩＣベアチップ（半導体チップ１０２）のベアチップパッド（電極１０４）とを接合（接続・固着）する点においても共通している。 （６）引用発明はＳｉＰ（システム・イン・パッケージ）というパッケージの構造に関する発明であるから、「パッケージ構造」の発明であるといえる。 そうすると、本願発明と引用発明とは、 「パッケージ構造であって、表面に形成された複数のベアチップパッドを有するＩＣベアチップと、 第一面に形成された複数の第一パッドと第二面に形成された複数の第二パッドとを有するフレキシブルパッケージ基板であって、複数の金属層と複数の誘電層とを含んでおり、それぞれの単一の層の厚さが２０μｍより小さいことを特徴とするフレキシブルパッケージ基板と、 前記フレキシブルパッケージ基板の前記第一パッドと前記ＩＣベアチップの前記ベアチップパッドとを接合する部材であって、前記ＩＣベアチップをパッケージするために用いられる複数の部材と、 複数の接点パッドを有する回路板であって、前記フレキシブルパッケージ基板の前記第二面に形成されたこれらの第二パッドがそれぞれ半田によって前記接点パッドと接合する回路板と、 を備えており、 前記半田のいくつかが前記回路板上で前記ＩＣベアチップの正射影の位置に配置されている、 パッケージ構造。」 である点で一致し、次の点で相違する。 ＜相違点１＞ 「フレキシブルパッケージ基板」が、本願発明においては「どんな形ででも中立平衡の特性を具備する」のに対して、引用発明においてはそのような特定がなされていない点。 ＜相違点２＞ フレキシブルパッケージ基板の第一パッドとＩＣベアチップのベアチップパッドとを、本願発明においては「フレキシブルパッケージ基板の第一面に形成された複数のスタッド」で接合しているのに対して、引用発明においては「複数の半田バンプ」で接合している点。 ＜相違点３＞ 本願発明においては、「スタッド」が「異なる高さをそれぞれ有し」、また、「半田」が「異なるサイズを有し」ているのに対して、引用発明においては、そのような高さやサイズに関する特定はなされていない点。 ＜相違点４＞ 本願発明においては、「第一面に形成されたこれらの第一パッドのうち、少なくとも一つのパッドは他のパッドと面一にならない」のに対して、引用発明においては、そのような特定がなされていない点。 ３．判断 上記相違点について検討する。 （１）相違点１について 引用文献１に記載された配線基板は、上記１．のイ及びカで説示したように配線層（金属層）と絶縁層（誘電層）とを交互に積層したものであり、その点において、本願明細書に記載のフレキシブルパッケージ基板と同様の構造を有している。 また、引用文献１に記載された配線基板の絶縁層（誘電層）の材料はポリイミドであり、本願明細書に記載のフレキシブルパッケージ基板の誘電層の材料と同じである。さらに、引用文献１に記載された配線基板の配線の材料はＣｕであり、本願明細書にはフレキシブルパッケージ基板の金属層の材料は記載されていないが、配線材料として一般的にＣｕが用いられていることを勘案すると、この点においても実質的に差異はない。 そして、配線層（金属層）と絶縁層（誘電層）の厚みについても、上記１．で説示したように、引用文献１に記載の各層の厚みは、本願発明で規定される厚みを満たしている。 してみれば、引用文献１に記載された配線基板は、本願明細書に記載のフレキシブルパッケージ基板と、積層構造、材料、単一の層の厚さが全て共通しているから、引用発明における配線基板（フレキシブルパッケージ基板）も、本願発明のフレキシブルパッケージ基板と同じ特性を具備しているのが普通であり、そうすると、引用発明における配線基板（フレキシブルパッケージ基板）も、「どんな形にでも中立平衡の特性」を具備するものである。 したがって、相違点１については、引用文献１に文言として明示の記載がなかっただけであって、実質的な相違点ではない。 （２）相違点２について 基板と半導体チップとをスタッドを用いて接合することは、当審の拒絶の理由に引用文献２として引用された特開２００６－３０３２３９号公報（段落【００２０】、【００２２】、図３参照）に記載されており、また、基板と半導体チップを接合するための部材を当該基板に形成することは、上記引用文献２（段落【００２０】、【００２２】、図３参照）及び当審の拒絶の理由に引用文献３として引用された特開平４－１５４１３６号公報（第３頁左上欄第１８行～同頁左下欄第８行、第１図参照）に記載されている。 したがって、引用発明において、「複数の半田バンプ」で接合することに代えて、「フレキシブルパッケージ基板の第一面に形成された複数のスタッド」によって接合するようにすることは、当業者にとって格別の技術的困難性を伴うことではない。 （３）相違点３について 半田のサイズにばらつきが生じうることは、例えば、当審の拒絶の理由に引用文献４として引用された特開２００１－２９８０４２号公報（段落【０００８】－【００１０】、図２参照）や、当審の拒絶の理由に引用文献５として引用された特開２００６－４０８７０号公報（段落【００１５】参照）に記載されているように周知である。また、スタッドにおいても、同様に高さにバラツキが生じうることは周知である。 そして、上記引用文献４には、そのようなサイズ（高さ）のばらつきは、フレキシブル基板の弾性変形によって吸収することができると記載されている（段落【００１０】、図２参照）。 したがって、上記引用文献４と同様にフレキシブル基板を用いている引用発明において、サイズや高さの異なる半田やスタッドを用いることは、当業者が適宜なし得ることである。 （４）相違点４について フレキシブル基板の弾性変形によって接合に用いる部材のサイズや高さの違いを吸収させた場合に、当該フレキシブル基板上の電極（パッド）の少なくとも一つが他の電極（パッド）と面一にならないことは、上記引用文献４の図２にも記載されているように当然のことである。 そして、本願発明の効果も、引用発明及び引用文献２ないし５に記載の発明の効果に基づいて当業者が予測し得る範囲内のものであって、格別のものとはいえない。 以上のとおりであるから、本願発明は、引用発明及び引用文献２ないし５に記載された発明に基づいて、当業者が容易に発明をすることができたものである。 第５　むすび 以上のとおり、本願の請求項１に係る発明は、引用文献１ないし５に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。 したがって、本願は、その余の請求項について論及するまでもなく拒絶すべきものである。 よって、結論のとおり審決する。