2024-015386

特願２０２２－５７９０６８「Ｄｏｈｅｒｔｙ電力増幅器および電力増幅方法」拒絶査定不服審判事件〔２０２１年（令和３年）１２月３０日国際公開、ＷＯ２０２１／２５９２６５、令和５年７月２１日国内公表、特表２０２３－５３１２２４〕について、次のとおり審決する。

結 論 本件審判の請求は、成り立たない。

理 由 第１ 手続の経緯 本願は、２０２１年（令和３年）６月２２日（パリ条約による優先権主張外国庁受理、２０２０年６月２３日、中国）を国際出願日とする出願であって、令和５年１２月１３日付けで拒絶の理由が通知され、令和６年３月１１日付け誤訳訂正書により手続補正がされたが、令和６年６月６日付けで拒絶査定がされたものである。これを不服として令和６年９月２６日に本件審判請求がされ、同時に手続補正がされた。 第２ 令和６年９月２６日にされた手続補正の却下の決定 ［補正の却下の決定の結論］ 令和６年９月２６日にされた手続補正を却下する。 ［理由］ １ 補正の内容 令和６年９月２６日にされた手続補正（以下「本件補正」という。）は、特許請求の範囲について、本件補正前の請求項１の記載を、本件補正後の請求項１の記載にする補正を含むものであり、補正前後の請求項１の記載は次のとおりである。（下線部は、補正により変更された箇所である。） ［本件補正前］ 【請求項１】 少なくとも１つの搬送波電力増幅器と、少なくとも１つのピーク値電力増幅器を含み、前記搬送波電力増幅器と前記ピーク値電力増幅器は並列に接続されたＤｏｈｅｒｔｙ電力増幅器であって、 前記搬送波電力増幅器は、少なくとも１グループの搬送波電力増幅ユニットを含み、そのうち、各グループの搬送波電力増幅ユニットは並列に接続されて電力合成を行い、各前記搬送波電力増幅ユニットは、中低電力増幅トランジスタをそれぞれ含むとともに、並列に接続されて電力合成を行う２路の電力増幅回路を含み、 前記ピーク値電力増幅器は、少なくとも１グループのピーク値電力増幅ユニットを含み、そのうち、各グループのピーク値電力増幅ユニットは並列に接続されて電力合成を行い、各前記ピーク値電力増幅ユニットは、中低電力増幅トランジスタをそれぞれ含むとともに、並列に接続されて電力合成を行う２路の電力増幅回路を含み、 前記中低電力増幅トランジスタは、予め設けられた閾値以下の電力を持つ電力増幅トランジスタであり、 各前記搬送波電力増幅ユニットは、所属する搬送波電力増幅ユニット内の２路の電力増幅回路の入力端子とそれぞれ接続された第１の電力分割モジュールと、所属する搬送波電力増幅ユニット内の２路の電力増幅回路の出力端子とそれぞれ接続された第１のコンバイナーモジュールと、所属する搬送波電力増幅器内の各グループの搬送波電力増幅ユニットにおける第１の電力分割モジュールにそれぞれ接続された第２の電力分割モジュールと、所属する搬送波電力増幅器内の各グループの搬送波電力増幅ユニットにおける第１のコンバイナーモジュールにそれぞれ接続された第２のコンバイナーモジュールと、をさらに含み、 各前記ピーク値電力増幅ユニットは、所属するピーク値電力増幅ユニット内の２路の電力増幅回路の入力端子とそれぞれ接続された第１の電力分割モジュールと、所属するピーク値電力増幅ユニット内の２路の電力増幅回路の出力端子とそれぞれ接続された第１のコンバイナーモジュールと、所属するピーク値電力増幅器内の各グループのピーク値電力増幅ユニットにおける第１の電力分割モジュールにそれぞれ接続された第２の電力分割モジュールと、所属するピーク値電力増幅器内の各グループのピーク値電力増幅ユニットにおける第１のコンバイナーモジュールにそれぞれ接続された第２のコンバイナーモジュールと、をさらに含む、 Ｄｏｈｅｒｔｙ電力増幅器。 ［本件補正後］ 【請求項１】 少なくとも１つの搬送波電力増幅器と、少なくとも１つのピーク値電力増幅器を含み、前記搬送波電力増幅器と前記ピーク値電力増幅器は並列に接続されたＤｏｈｅｒｔｙ電力増幅器であって、 前記搬送波電力増幅器は、少なくとも２グループの搬送波電力増幅ユニットを含み、そのうち、各グループの搬送波電力増幅ユニットは並列に接続されて電力合成を行い、各前記搬送波電力増幅ユニットは、中低電力増幅トランジスタをそれぞれ含むとともに、並列に接続されて電力合成を行う２路の電力増幅回路を含み、 前記ピーク値電力増幅器は、少なくとも１グループのピーク値電力増幅ユニットを含み、そのうち、各グループのピーク値電力増幅ユニットは並列に接続されて電力合成を行い、各前記ピーク値電力増幅ユニットは、中低電力増幅トランジスタをそれぞれ含むとともに、並列に接続されて電力合成を行う２路の電力増幅回路を含み、 前記中低電力増幅トランジスタは、予め設けられた閾値以下の電力を持つ電力増幅トランジスタであり、 各前記搬送波電力増幅ユニットは、所属する搬送波電力増幅ユニット内の２路の電力増幅回路の入力端子とそれぞれ接続された第１の電力分割モジュールと、所属する搬送波電力増幅ユニット内の２路の電力増幅回路の出力端子とそれぞれ接続された第１のコンバイナーモジュールと、所属する搬送波電力増幅器内の各グループの搬送波電力増幅ユニットにおける第１の電力分割モジュールにそれぞれ接続された第２の電力分割モジュールと、所属する搬送波電力増幅器内の各グループの搬送波電力増幅ユニットにおける第１のコンバイナーモジュールにそれぞれ接続された第２のコンバイナーモジュールと、をさらに含み、 各前記ピーク値電力増幅ユニットは、所属するピーク値電力増幅ユニット内の２路の電力増幅回路の入力端子とそれぞれ接続された第１の電力分割モジュールと、所属するピーク値電力増幅ユニット内の２路の電力増幅回路の出力端子とそれぞれ接続された第１のコンバイナーモジュールと、所属するピーク値電力増幅器内の各グループのピーク値電力増幅ユニットにおける第１の電力分割モジュールにそれぞれ接続された第２の電力分割モジュールと、所属するピーク値電力増幅器内の各グループのピーク値電力増幅ユニットにおける第１のコンバイナーモジュールにそれぞれ接続された第２のコンバイナーモジュールと、をさらに含む、 Ｄｏｈｅｒｔｙ電力増幅器。 ２ 補正の適否 （１）本件補正前の請求項１の記載を、本件補正後の請求項１の記載にする補正について ア 補正の目的 上記補正は、補正前の請求項１に記載した発明特定事項である「前記搬送波電力増幅器は、少なくとも１グループの搬送波電力増幅ユニットを含み、」を、「前記搬送波電力増幅器は、少なくとも２グループの搬送波電力増幅ユニットを含み、」と限定するものであって、補正前の請求項１に記載された発明と補正後の請求項１に記載される発明の産業上の利用分野及び解決しようとする課題は同一であるから、特許法第１７条の２第５項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。 イ 独立特許要件 本件補正は特許法第１７条の２第５項第２号に該当するので、本件補正後の請求項１に記載された発明（以下「本件補正発明」という。）が、特許出願の際独立して特許を受けることができるものであるか否か（特許法第１７条の２第６項において準用する同法第１２６条第７項の規定に適合するか否か）について以下に検討する。 （ア）本件補正発明 本件補正発明は、上記本件補正後の請求項１の記載により特定される次のとおりのものである。 ［本件補正発明］ 少なくとも１つの搬送波電力増幅器と、少なくとも１つのピーク値電力増幅器を含み、前記搬送波電力増幅器と前記ピーク値電力増幅器は並列に接続されたＤｏｈｅｒｔｙ電力増幅器であって、 前記搬送波電力増幅器は、少なくとも２グループの搬送波電力増幅ユニットを含み、そのうち、各グループの搬送波電力増幅ユニットは並列に接続されて電力合成を行い、各前記搬送波電力増幅ユニットは、中低電力増幅トランジスタをそれぞれ含むとともに、並列に接続されて電力合成を行う２路の電力増幅回路を含み、 前記ピーク値電力増幅器は、少なくとも１グループのピーク値電力増幅ユニットを含み、そのうち、各グループのピーク値電力増幅ユニットは並列に接続されて電力合成を行い、各前記ピーク値電力増幅ユニットは、中低電力増幅トランジスタをそれぞれ含むとともに、並列に接続されて電力合成を行う２路の電力増幅回路を含み、 前記中低電力増幅トランジスタは、予め設けられた閾値以下の電力を持つ電力増幅トランジスタであり、 各前記搬送波電力増幅ユニットは、所属する搬送波電力増幅ユニット内の２路の電力増幅回路の入力端子とそれぞれ接続された第１の電力分割モジュールと、所属する搬送波電力増幅ユニット内の２路の電力増幅回路の出力端子とそれぞれ接続された第１のコンバイナーモジュールと、所属する搬送波電力増幅器内の各グループの搬送波電力増幅ユニットにおける第１の電力分割モジュールにそれぞれ接続された第２の電力分割モジュールと、所属する搬送波電力増幅器内の各グループの搬送波電力増幅ユニットにおける第１のコンバイナーモジュールにそれぞれ接続された第２のコンバイナーモジュールと、をさらに含み、 各前記ピーク値電力増幅ユニットは、所属するピーク値電力増幅ユニット内の２路の電力増幅回路の入力端子とそれぞれ接続された第１の電力分割モジュールと、所属するピーク値電力増幅ユニット内の２路の電力増幅回路の出力端子とそれぞれ接続された第１のコンバイナーモジュールと、所属するピーク値電力増幅器内の各グループのピーク値電力増幅ユニットにおける第１の電力分割モジュールにそれぞれ接続された第２の電力分割モジュールと、所属するピーク値電力増幅器内の各グループのピーク値電力増幅ユニットにおける第１のコンバイナーモジュールにそれぞれ接続された第２のコンバイナーモジュールと、をさらに含む、 Ｄｏｈｅｒｔｙ電力増幅器。 （イ）引用文献 ａ 引用文献１ 原査定の拒絶の理由に引用された特開２０１８－１４８５５８号公報（以下「引用文献１」という。）には、次に掲げる事項が記載されている。なお、下線は当審により付与したものである。 「【発明の詳細な説明】 【技術分野】 【０００１】 本発明は、ドハティアンプに関する。 【背景技術】 【０００２】 増加する一方の携帯電話のユーザに、途切れることの無い会話状態を提供する、という強い要請に応えるべく、益々複雑化する信号形式を採用することが迫られている。そのため、現在の携帯電話に使われている信号は、ピーク強度と平均強度の極端に大きな差、あるいは比（Ｐｅａｌ－ｔｏ－Ａｖｅｒａｇｅ ｒａｔｉｏ： ＰＡＲ）を持っている。携帯電話システムに採用されているアンプの構成がその様な信号に適しておらず、また、ユーザに効率的に増幅できない場合には、アンプの放熱機構、ひいては消費電力が膨大なものとなってしまう。この様に、その種の複雑な信号形式を実装することに対し、ハードウェア上の限界、ＦＰＧＡ、ＤＡＣ、ＡＤＣ等の動作速度の限界が存在する。 【０００３】 ユーザ数の増加、すなわち、さらなる通信容量の増加の要請に対応するために、電話業者は、スペクトル強度を増加させるという最も簡便でコスト効率の高い方法を採用してきた。その結果、そこに搭載されるアンプについては、平均強度と効率だけでなく、大きなピーク信号に対応することが必要とされている。 【発明の概要】 【発明が解決しようとする課題】 【０００４】 高出力、平均及びピーク強度の双方、に対応するには、アンプに採用されるトランジスタについてそのダイサイズ（チップの物理的大きさ）の大きなものを採用することが理想的かつ簡便な手法である。しかし、残念ながら、大きなサイズのトランジスタは以下の本質的な課題を有している。 【０００５】 ａ．低インピーダンスかつ大きな寄生成分を有しており、インピーダンス整合をとることが難しい。 ｂ．トランジスタを収納するパッケージについてその放熱設計が難しくなる。 特に、後者の効率的な放熱設計に困難を来すことが多く、極端に大きな出力、たとえば、単相で５００Ｗを超えるパワーを消費するトランジスタを入手することは実際上不可能である。アンプ設計者はパワー（平均、ピークの双方）の面で、その回路構成と使用するトランジスタの選択に非常なる制約を抱えていると言える。 【０００６】 ピーク／平均強度の比（ＰＡＲ）が１０で、平均パワー１００Ｗを必要とする場合を考えると、アンプの構成は、１ｋＷのＲＦパワーに対応することが必要とされる。上で述べた様に、単相出力で５００Ｗを超えるトランジスタは入手が難しい。次表は、入手可能な最大出力のトランジスタ、単相出力で２５０Ｗを得ることのできるトランジスタを前提として、採用可能な回路構成をまとめたものである。 【０００７】 【表１】 「 ［図：0001425582000001.jpg］ 」 「【発明を実施するための形態】 【００１０】 以下、本発明に係るドハティアンプの構成、動作について図面を参照しつつ説明する。 【００１１】 図１は、本発明に係るドハティアンプの基本構成図である。入力端子に与えられた高周波信号は分岐回路２０により３分割されキャリアアンプ１００と二つのピークアンプ１０１、１０２に入力する。ここで三つのアンプ１００～１０２は内部に二つの半導体チップを搭載するアンプであり、その裸特性（回路に組み込まずにアンプ単体で得られる特性）は互いに実質的に同等である。そして、二つのピークアンプ１０１、１０２は同一のバイアス条件が与えられる。すなわち、半導体チップをＢ級もしくはＣ級で動作させるゲートバイアス条件が与えられる。 【００１２】 キャリアアンプ１００の出力は、このドハティアンプが対象とする高周波信号の波長に対し、π／２（ラジアン）、すなわち１／４波長の電気長を有する伝送線路を介して合成ノードＮ０に至る。π／２（ラジアン）の長さの電気長とは、高周波信号がこの線路上を伝搬する間にその位相が９０°回転する長さを意味する。一方、二つのピークアンプの出力はそれぞれＺＰ１、ＺＰ２の線路を介して合成ノードに至る。ここで、この線路ＺＰ１、ＺＰ２についてその電気長は必ずしもπ／２（ラジアン）には設定されず、かつ、そのインピーダンスが合成ノードＮ０における特性インピーダンスＺＮ０および、この合成ノードＮ０と出力端との間に介在する伝送線ＴＬ２の特性インピーダンス（ＺＴＬ２）よりも大きい値に設定される。 【００１３】 高周波信号の強度が小さく、ピークアンプがオフ状態にある時、従来のドハティアンプでは、トランジスタのオフ状態に依拠して合成ノードからピークアンプを見込んだインピーダンスを考慮していた。ピークアンプがオフの条件下では、キャリアアンプの出力がそれぞれπ／２（ラジアン）の長さを備える二つの伝送線路ＴＬ１、ＴＬ２を介して、すなわちπ（ラジアン）の長さを有する伝送線路を介して出力される様に設計する。そして、入力信号強度がしだいに大きくなりピークアンプがオンになる、いわゆる、バックオフレベルになると、ピークアンプがオン状態に移行し、合成ノードから見込んだピークアンプのインピーダンスが有意な値になり、同時に、キャリアアンプから出力を見込んだインピーダンスが次第に小さくなる。そして、キャリアアンプ、ピークアンプの双方が最大出力となった時（飽和出力時）には、キャリアアンプ、ピークアンプ双方から負荷を見込んだインピーダンスがいずれも合成ノードから伝送線ＴＬ２を介して負荷を見込んだインピーダンスＺＮ０、すなわち、 ＺＮ０＝ＺＴＬ２２／Ｚｌｏａｄ、 Ｚｌｏａｄは負荷インピーダンスであり、通常は５０Ωに設定される、が、５０Ωに限定されることはない。 【００１４】 しかしながら、トランジスタのサイズが大きくなってくると、例えば、トランジスタが電界効果トランジスタ（ＦＥＴ）であり、そのゲート幅が大きくなると、トランジスタのオフ状態にするゲートバイアスを印加しても、ＦＥＴのドレイン－ソース間の寄生素子、いわゆる、寄生容量が原因となって、ドレインに印加される高周波信号が寄生素子を介してソースに現れる現象、ソースに漏れる現象が顕著になる。これはトランジスタのサイズのみならず、高周波信号の周波数が高くなるほどに顕著になる。 【００１５】 本実施の形態において採用される、ピークアンプ１０１、１０２に出力に接続された高インピーダンスライン、ＺＰ１、ＺＰ２は、従来のトランジスタサイズの増大化、信号の高周波化にともない顕著となったドレインからソースに漏れ出る信号、すなわち、ピークアンプ１０１、１０２の非オフ化に対応するために設定されたものであり、トランジスタが十分にオフにならない場合においても、合成ノードからピークアンプ１０１、１０２を見込んだインピーダンスを十分に高く設定する機能を有する。 【００１６】 この高インピーダンスラインＺＰ１、ＺＰ２を有する場合、全てのアンプ１００～１０２が飽和出力を発揮している時の合成ノードＮ０回りのインピーダンスの関係は図２の基本図で与えられる。すなわち、飽和出力を発揮している条件下では、各アンプの出力インピーダンス（各アンプの出力端かその内部を見込んだインピーダンス）は十分に小さくなり、伝送線路ＴＬ１、ＴＬ２、及び高インピーダンスラインＺＰ１、ＺＰ２の一端が実質的に接地される。 【００１７】 ［実施例］ 図４は本発明に係るドハティアンプのレイアウトを示す図である。ドハティアンプ１は、搭載基板２上に搭載された三つのアンプ１００～１０２を備え、これら三つのアンプ１００～１０２を挟んで入力基板１Ａと出力基板１Ｂが配置される。入力基板１Ａ上には、左端の入力端子Ｉｎから高周波信号が入力し、入力ウィルキンソンカプラＷＣで分岐されたこの高周波信号はさらに分岐回路により３分割され、キャリアアンプ１００と二つのピークアンプ１０１、１０２に入力する。入力分岐回路とそれぞれのアンプ１００～１０２の間には、ＤＣカット用のキャパシタＣＧ０～ＣＧ２、及び入力のゲートパターン１０Ｇ～１２Ｇを有し、分岐信号はこれらの素子を経てアンプ１００～１０２に入力する。 【００１８】 各ゲートパターン１０Ｇ～１２Ｇには、それぞれのゲートパッドＶＧ０～ＶＧ２にゲートバイアス電圧が個別に供給され、このバイアス電圧は各アンプ１００～１０２の直近でゲートパターン１０Ｇ～１２Ｇに提供される。各ゲートバイアスパッドＶＧ０～ＶＧ１に隣接して接地パターン（ＧＮＤ）が配置されており、ゲートバイアスパッドＶＧ０～ＶＧ１との間で複数のキャパシタ（バイパスキャパシタ）が接続されている。接地パターン（ＧＮＤ）と入力基板裏面に形成されている裏面接地パターンは、接地パターンに接続し入力基板１Ａを貫通する基板ビアにより電気的に接続されている。 【００１９】 出力基板１Ｂ上には、キャリアアンプについては、出力パターン１０Ｄによりアンプ１００の出力リードから出力された信号を一つにまとめ、ＤＣカットキャパシタＣＤ０を介して伝送線路ＴＬ１に伝えるパターンが、一方、ピークアンプ１０１、１０２については、出力された信号を出力パターン１１Ｄ、１２Ｄにより一つにまとめ、ＤＣカットキャパシタＣＤ１、ＣＤ２を介してそれぞれ高インピーダンス線ＺＰ１、ＺＰ２に伝えるパターンが、それぞれ設けられている。そして、伝送線路ＴＬ１と高インピーダンス線ＺＰ１、ＺＰ２の出力は一点Ｎ０において合成された後出力端子Ｏｕｔに提供される。各アンプ１００～１０２の出力パターンは、ドレインパッドＶＤ０～ＶＤ２にそれぞれ提供されたドレインバイアスを、各アンプ１００～１０２の直近で提供するパターンが付随する。そして、各ドレインパッドＶＤ０～ＶＤ２には、接地（ＧＮＤ）パターンが付随し、この接地パターンとの間で複数のバイパスキャパシタが実装される。 【００２０】 ここで、伝送線路ＴＬ１は、端子Ｉｎに与えられる高周波信号に対し、π／２（ラジアン）の電気長を有しており、キャリアアンプ１００に対してピークアンプ１０１、１０２の出力がオフの時に有意な負荷特性を与えている。一方、二つのピークアンプ１０１、１０２の出力は高インピーダンス線ＺＰ１、ＺＰ２を介して接合ノードＮ０に与えられている。ピークアンプに搭載されるトランジスタのサイズが大きくなってくると、トランジスタをオフしたとしても、例えば、電界効果トランジスタでは、そのドレイン－ソース間の寄生容量成分により、高周波信号がドレインからソースに漏れてしまう。すなわち、トランジスタのゲートバイアスを、トランジスタがオフされるバイアスにまで深めていても、ドレインリーク電流が流れ、トランジスタがそのドレイン端子からみて有意なインピーダンスを示してしまう。合成ノードＮ０からみて、トランジスタがオフされていることにならず、伝送線路ＴＬ１を介して合成ノードＮ０に至った信号がピークアンプ１０１、１０２側に漏れ出てしまうことになる。本実施の形態に係るドハティアンプでは、ピークアンプ１０１、１０２の出力を高インピーダンス線ＺＰ１、ＺＰ２を介して合成ノードＮ０に接続しているので、合成ノードＮ０からピークアンプＺＰ１、ＺＰ２を見込んだ、ピークアンプ１０１、１０２がオフ時のインピーダンスを高めることができる。合成ノードＮ０において合成された各アンプ１００～１０２の出力は、π／２（ラジアン）の長さを有する別の伝送線路ＴＬ２を介して出力端Ｏｕｔに提供される。 【００２１】 図５はアンプ１００のリッドを外した状態のキャリアアンプ１００内を示す平面図である。以下の説明ではキャリアアンプ１００について説明するが、ピークアンプ１０１、１０２も同様の構成を有している。 【００２２】 キャリアアンプ１００は二つの互いに独立な半導体チップ１０Ａ、１０Ｂを、その内部に搭載している。具体的には、金属製のベース１０ｂとセラミック製の壁１０ｗで囲まれた空間内のベース１０ｂ上に直接搭載されている。ベース１０ｂには、その長手方向に延長された先に、このアンプを搭載基板２に搭載するための螺子が係合する切り込みが形成されている。壁１０ｗの上面にはメタライズ部１０ｓがそれぞれの端子１０ｔに対応して設けられており、端子１０ｔはこのメタライズ部１０ｓにロウ付けされている。図５において斜線で示した領域、すなわち、メタライズ部１０ｓ以外の壁１０ｗにセラミック製の蓋がロウ付けされた、半導体チップ１０Ａ、１０Ｂを気密封止する。 【００２３】 各半導体チップ１０Ａ、１０Ｂ、および入力マッチング回路１０ｍ、１０ｎは、ベース１０ｂ上に、例えば金錫（ＡｕＳｎ）等の共晶半田、あるいは、銀（Ａｇ）フィラーを含有する導電性樹脂により固定される。各半導体チップ１０Ａ、１０Ｂは複数のゲートフィンガを有し、全体としてそのゲート幅は３ｍｍである。ゲートパッドには、リード端子１０ｔからゲートバイアスとともに高周波信号が、入力マッチング回路１０ｍを介して入力する。すなわち、入力マッチング回路はリード端子１０ｔと半導体チップ１０Ａ、１０Ｂ内のゲートパッドとそれぞれ複数のボンディングワイヤにより接続されており、また、入力マッチング回路１０ｍ自体はボンディングワイヤが接続される表面と、裏面との間で平行平板キャパシタの構成を有しており、入力端子１０ｔとゲートパッドとの間でＴ型ＬＣＬ形状のマッチング回路を構成する。 【００２４】 一方、出力側は、各半導体チップ１０Ａ、１０Ｂのドレインパッドは、複数のボンディングワイヤにより直接出力端子１０ｔに接続される。すなわち、出力マッチング回路は有していない。これは、大きなサイズのトランジスタでは寄生成分のために、トランジスタオフ時であってもその出力インピーダンスが大きくならず、適切なマッチング回路の設計が難しくなるからである。このため、本実施の形態に係るドハティアンプでは、各アンプ１００～１０２の外部に、その出力端とドハティアンプの出力合成端Ｎ０との間に高インピーダンス線を設け、合成端Ｎ０からピークアンプ１０１、１０２に係る各半導体チップを見込んだインピーダンスを高めている。これにより、サイズの大きなトランジスタを各アンプ１００～１０２に対応させても、適切なバックオフ特性を実現することができる。」 「 ［図：0001425582000002.jpg］ 」 「 ［図：0001425582000003.jpg］ 」 ｂ 引用文献１に記載された発明の認定 （ａ）ドハティアンプ 段落【００１１】、【００１２】、【図１】の記載によれば、引用文献１には、「ドハティアンプ」の発明が記載されており、その「入力端子に与えられた高周波信号は分岐回路２０により３分割されキャリアアンプ１００と二つのピークアンプ１０１、１０２に入力」し、「三つのアンプ１００～１０２は内部に二つの半導体チップを搭載するアンプ」である。また、「キャリアアンプ１００の出力」は、「１／４波長の電気長を有する伝送線路（図１のＴＬ１）を介して合成ノードＮ０」に至り、「二つのピークアンプの出力」は、「それぞれＺＰ１、ＺＰ２の線路を介して合成ノード」に至る。「この合成ノードＮ０と出力端との間」には「伝送線ＴＬ２」が介在するから、「合成ノードＮ０」は、「伝送線ＴＬ２」を介して「出力端」に接続されている。 以上によれば、引用文献１には、 “入力端子に与えられた高周波信号は分岐回路２０により３分割されキャリアアンプ１００と二つのピークアンプ１０１、１０２に入力し、三つのアンプ１００～１０２は内部に二つの半導体チップを搭載するアンプであり、キャリアアンプ１００の出力は、伝送線路ＴＬ１を介して合成ノードＮ０に至り、二つのピークアンプの出力は、それぞれＺＰ１、ＺＰ２の線路を介して合成ノードに至り、この合成ノードＮ０は伝送線ＴＬ２を介して出力端に接続されているドハティアンプ” が記載されている。 （ｂ）高周波信号の入力 段落【００１７】、【図４】の記載によれば、「ドハティアンプ１」の「入力基板１Ａ」では、「入力端子Ｉｎ」から入力した「高周波信号」は、「入力ウィルキンソンカプラＷＣで分岐」され、「さらに分岐回路により３分割」され、「キャリアアンプ１００と二つのピークアンプ１０１、１０２に入力」される。また、「入力分岐回路とそれぞれのアンプ１００～１０２の間には、ＤＣカット用のキャパシタＣＧ０～ＣＧ２、及び入力のゲートパターン１０Ｇ～１２Ｇを有し、分岐信号はこれらの素子を経てアンプ１００～１０２に入力」される。 以上によれば、引用文献１に記載されたドハティアンプは、 “入力端子Ｉｎから入力した高周波信号は、入力ウィルキンソンカプラＷＣで分岐され、さらに分岐回路により３分割され、分岐信号は、ＤＣカット用のキャパシタＣＧ０～ＣＧ２、及び入力のゲートパターン１０Ｇ～１２Ｇを経てキャリアアンプ１００と二つのピークアンプ１０１、１０２に入力” されるものである。 （ｃ）高周波信号の出力 段落【００１９】、【図４】の記載によれば、「ドハティアンプ１」の「出力基板１Ｂ」では、「キャリアアンプ」については、「出力パターン１０Ｄによりアンプ１００の出力リードから出力された信号を一つにまとめ、ＤＣカットキャパシタＣＤ０を介して伝送線路ＴＬ１に伝えるパターン」が設けられており、「ピークアンプ１０１、１０２」については、「出力された信号を出力パターン１１Ｄ、１２Ｄにより一つにまとめ、ＤＣカットキャパシタＣＤ１、ＣＤ２を介してそれぞれ高インピーダンス線ＺＰ１、ＺＰ２に伝えるパターン」が設けられており、「伝送線路ＴＬ１と高インピーダンス線ＺＰ１、ＺＰ２の出力は一点Ｎ０において合成された後出力端子Ｏｕｔに提供」される。 以上によれば、引用文献１に記載されたドハティアンプは、 “キャリアアンプについては、出力パターン１０Ｄによりアンプ１００の出力リードから出力された信号を一つにまとめ、ＤＣカットキャパシタＣＤ０を介して伝送線路ＴＬ１に伝えるパターンが設けられており、ピークアンプ１０１、１０２については、出力された信号を出力パターン１１Ｄ、１２Ｄにより一つにまとめ、ＤＣカットキャパシタＣＤ１、ＣＤ２を介してそれぞれ高インピーダンス線ＺＰ１、ＺＰ２に伝えるパターンが設けられており、伝送線路ＴＬ１と高インピーダンス線ＺＰ１、ＺＰ２の出力は一点Ｎ０において合成された後出力端子Ｏｕｔに提供される” ものである。 （ｄ）引用発明 以上の（ａ）～（ｃ）をまとめると、引用文献１には、次の発明（以下「引用発明」という。）が記載されていると認められる。 ［引用発明］ 入力端子に与えられた高周波信号は分岐回路２０により３分割されキャリアアンプ１００と二つのピークアンプ１０１、１０２に入力し、三つのアンプ１００～１０２は内部に二つの半導体チップを搭載するアンプであり、キャリアアンプ１００の出力は、伝送線路ＴＬ１を介して合成ノードＮ０に至り、二つのピークアンプの出力は、それぞれＺＰ１、ＺＰ２の線路を介して合成ノードに至り、この合成ノードＮ０は伝送線ＴＬ２を介して出力端に接続されているドハティアンプであって、 入力端子Ｉｎから入力した高周波信号は、入力ウィルキンソンカプラＷＣで分岐され、さらに分岐回路により３分割され、分岐信号は、ＤＣカット用のキャパシタＣＧ０～ＣＧ２、及び入力のゲートパターン１０Ｇ～１２Ｇを経てキャリアアンプ１００と二つのピークアンプ１０１、１０２に入力され、 キャリアアンプについては、出力パターン１０Ｄによりアンプ１００の出力リードから出力された信号を一つにまとめ、ＤＣカットキャパシタＣＤ０を介して伝送線路ＴＬ１に伝えるパターンが設けられており、ピークアンプ１０１、１０２については、出力された信号を出力パターン１１Ｄ、１２Ｄにより一つにまとめ、ＤＣカットキャパシタＣＤ１、ＣＤ２を介してそれぞれ高インピーダンス線ＺＰ１、ＺＰ２に伝えるパターンが設けられており、伝送線路ＴＬ１と高インピーダンス線ＺＰ１、ＺＰ２の出力は一点Ｎ０において合成された後出力端子Ｏｕｔに提供される、 ドハティアンプ。 ｃ 引用文献２ 原査定で周知技術を示す文献として引用された実願昭５４－００３５３５号（実開昭５５－１０４８１８号）のマイクロフィルム（以下「引用文献２」という。）には、図面とともに次に掲げる事項が記載されている。 「本考案は、例えば、ＶＨＦ、ＵＨＦ帯の低入出力インピーダンスを有するトランジスタを用いた増幅装置に関する。 一般に大出力のトランジスタ電力増幅装置においては、数個のトランジスタの出力を並列合成する方式が採用されている。このような方式の電力増幅装置の従来例を第１図に示す。第１図の増幅装置では、８個のトランジスタの出力を並列に合成するようにしており、電源回路及びバイアス回路は図面の簡略化のため省略している。同図において、１１は信号が供給される入力端子、１２は信号を分配する第１の分配器、１３，１４はこの第１の分配器１２からの信号を分配する第２の分配器、１５～１８はこの第２の分配器からの信号を更に分配する第３の分配器、１９～２６はこの第３の分配器１５～１８の出力インピーダンスとトランジスタ２７～３４の入力インピーダンスとの整合をとる整合回路、３５～３８は前記トランジスタ２７～３４で増幅されたそれぞれ１対の信号を合成する第１の合成器、３９～４６は前記トランジスタ２７～３４の出力インピーダンスと前記第１の合成器３５～３８の入力インピーダンスとの整合を行なう整合回路、４７，４８は前記第１の合成器３５～３８からのそれぞれ１対の信号を合成する第２の合成器、４９は前記第２の合成器４７，４８からのそれぞれの信号を合成する第３の合成器、５０はこの第３の合成器４９に接続され、出力信号を取り出す出力端子である。 上記の様に構成された増幅装置において、入力端子１１に加えられた信号は第１の分配器１２により２分配され、２分配されたそれぞれの信号は第２の分配器１３，１４に供給されて、ここで２分配された後、更に第３の分配器１５～１８でそれぞれ２分配される。この第３の分配器１５～１８からの信号はそれぞれ整合回路１９～２６を介してトランジスタ２７～３４に供給され、増幅される。これらトランジスタ２７～３４からのそれぞれの信号はそれぞれ対応する整合回路３９～４６を介して第１の合成器３５～３８に供給され、それぞれ合成される。この第１の合成器３５～３８からのそれぞれの信号は第２の合成器４７，４８に加えられ、２合成された後、更に第３の合成器４９に加えられて、最後の合成が行なわれる。従って、出力端子５０からは第３の合成器４９で合成された出力信号が得られる。」（第１頁第１８行～第４頁第５行） 「 ［図：0001425582000004.jpg］ 」 （ウ）本件補正発明と引用発明との対比 ａ Ｄｏｈｅｒｔｙ電力増幅器 引用発明は、「入力端子に与えられた高周波信号は分岐回路２０により３分割されキャリアアンプ１００と二つのピークアンプ１０１、１０２に入力し、・・・キャリアアンプ１００の出力は、伝送線路ＴＬ１を介して合成ノードＮ０に至り、二つのピークアンプの出力は、それぞれＺＰ１、ＺＰ２の線路を介して合成ノードに至り、この合成ノードＮ０は伝送線ＴＬ２を介して出力端に接続されているドハティアンプ」であり、引用発明の「キャリアアンプ１００」、「ピークアンプ１０１、１０２」、「ドハティアンプ」は、それぞれ、本件補正発明の「搬送波電力増幅器」、「ピーク値電力増幅器」、「Ｄｏｈｅｒｔｙ電力増幅器」に相当する。 また、引用発明の「キャリアアンプ１００」と「ピークアンプ１０１、１０２」は並列に接続されている。 よって、本件補正発明と引用発明は、「少なくとも１つの搬送波電力増幅器と、少なくとも１つのピーク値電力増幅器を含み、前記搬送波電力増幅器と前記ピーク値電力増幅器は並列に接続されたＤｏｈｅｒｔｙ電力増幅器」である点で一致する。 ｂ 搬送波電力増幅器 引用発明の「キャリアアンプ１００」は、「内部に二つの半導体チップを搭載するアンプ」であるから、本件補正発明の「搬送波電力増幅ユニットを含み」、「前記搬送波電力増幅ユニット」は、「電力増幅トランジスタをそれぞれ含むとともに、並列に接続されて電力合成を行う２路の電力増幅回路を含」む「搬送波電力増幅器」に相当する。また、引用発明の「二つの半導体チップ」に用いられるトランジスタは、所望の出力電力を二つの半導体チップで共同して実現するものであるから、本件補正発明でいう「中低電力増幅トランジスタ」といえる。 よって、本件補正発明と引用発明は、「前記搬送波電力増幅器は、搬送波電力増幅ユニットを含み、前記搬送波電力増幅ユニットは、中低電力増幅トランジスタをそれぞれ含むとともに、並列に接続されて電力合成を行う２路の電力増幅回路を含」む点で共通する。 しかしながら、本件補正発明では、「搬送波電力増幅器」は、「少なくとも２グループの搬送波電力増幅ユニットを含み、そのうち、各グループの搬送波電力増幅ユニットは並列に接続されて電力合成を行」うものであるのに対し、引用発明では、「キャリアアンプ１００」（本件補正発明の「搬送波電力増幅器」に相当）は、１つである点で両者は相違する。 ｃ ピーク値電力増幅器 引用発明の「ピークアンプ１０１、１０２」は、「内部に二つの半導体チップを搭載するアンプ」であるから、本件補正発明の「少なくとも１グループのピーク値電力増幅ユニットを含み、そのうち、各グループのピーク値電力増幅ユニットは並列に接続されて電力合成を行い、各前記ピーク値電力増幅ユニット」は、「電力増幅トランジスタをそれぞれ含むとともに、並列に接続されて電力合成を行う２路の電力増幅回路を含」む「ピーク値電力増幅器」に相当する。また、引用発明の「二つの半導体チップ」に用いられるトランジスタは、所望の出力電力を二つの半導体チップで共同して実現するものであるから、本件補正発明でいう「中低電力増幅トランジスタ」といえる。 よって、本件補正発明と引用発明は、「前記ピーク値電力増幅器は、少なくとも１グループのピーク値電力増幅ユニットを含み、そのうち、各グループのピーク値電力増幅ユニットは並列に接続されて電力合成を行い、各前記ピーク値電力増幅ユニットは、中低電力増幅トランジスタをそれぞれ含むとともに、並列に接続されて電力合成を行う２路の電力増幅回路を含」む点で一致する。 ｄ 電力増幅トランジスタ 引用文献１の段落【０００５】、【０００６】に記載されているように、アンプを設計する際には、アンプにおける所望の出力電力や入手可能性等に応じてトランジスタの最大定格電力が決定されるから、引用発明の「キャリアアンプ１００」や「二つのピークアンプ１０１、１０２」に搭載する「二つの半導体チップ」で用いるトランジスタの最大定格電力は、アンプにおける所望の出力電力や入手可能性等に応じた予め設けられた閾値以下のものである。 よって、本件補正発明と引用発明は、「前記中低電力増幅トランジスタは、予め設けられた閾値以下の電力を持つ電力増幅トランジスタ」である点で一致する。 ｅ 搬送波電力増幅ユニット、ピーク値電力増幅ユニット 引用発明では、「入力端子Ｉｎ」から入力した「高周波信号」は、次の（ａ）～（ｅ）の経路で「出力端子Ｏｕｔ」に提供される。 （ａ）入力ウィルキンソンカプラＷＣで分岐され、さらに分岐回路により３分割され、分岐信号は、ＤＣカット用のキャパシタＣＧ０～ＣＧ２、及び入力のゲートパターン１０Ｇ～１２Ｇを経てキャリアアンプ１００と二つのピークアンプ１０１、１０２に入力される。 （ｂ）キャリアアンプ１００（ピークアンプ１０１、１０２）では、内部の二つの半導体チップに、入力のゲートパターン１０Ｇ（１１Ｇ、１２Ｇ）を経て入力され、出力パターン１０Ｄ（１１Ｄ、１２Ｄ）によりアンプ１００（１０１、１０２）の出力リードから出力された信号が一つにまとめられる。 （ｃ）一つにまとめられたキャリアアンプ１００の出力信号は、ＤＣカットキャパシタＣＤ０を介して伝送線路ＴＬ１に伝えられる。 （ｄ）一つにまとめられたピークアンプ１０１（１０２）の出力信号は、ＤＣカットキャパシタＣＤ１（ＣＤ２）を介してそれぞれ高インピーダンス線ＺＰ１（ＺＰ２）に伝えられる。 （ｅ）伝送線路ＴＬ１と高インピーダンス線ＺＰ１、ＺＰ２の出力は一点Ｎ０において合成された後出力端子Ｏｕｔに提供される。 上記（ｂ）の「入力のゲートパターン１０Ｇ（１１Ｇ、１２Ｇ）」は、キャリアアンプ１００（ピークアンプ１０１、１０２）の内部の二つの半導体チップに、高周波信号を入力するものであるから、本件補正発明の「第１の電力分割モジュール」と、「第１の電力分割部」といえる点で共通する。 また、上記（ｂ）の「出力パターン１０Ｄ（１１Ｄ、１２Ｄ）」は、キャリアアンプ１００（ピークアンプ１０１、１０２）の内部の二つの半導体チップから高周波信号をまとめて出力するものであるから、本件補正発明の「第１のコンバイナーモジュール」と、「第１のコンバイナー部」といえる点で共通する。 上記（ａ）の「入力ウィルキンソンカプラＷＣ」及び「分岐回路」は、高周波信号を、入力のゲートパターン１１Ｇ、１２Ｇを経てピークアンプ１０１、１０２に入力するものであるから、本件補正発明の「第２の電力分割モジュール」と、「第２の電力分割部」といえる点で共通する。 上記（ｅ）の「一点Ｎ０」は、出力パターン１１Ｄ、１２Ｄから高インピーダンス線ＺＰ１、ＺＰ２に伝えられた出力を合成するものであるから、本件補正発明の「第２のコンバイナーモジュール」と、「第２のコンバイナー部」といえる点で共通する。 よって、本件補正発明と引用発明は、「前記搬送波電力増幅ユニットは、所属する搬送波電力増幅ユニット内の２路の電力増幅回路の入力端子とそれぞれ接続された第１の電力分割部と、所属する搬送波電力増幅ユニット内の２路の電力増幅回路の出力端子とそれぞれ接続された第１のコンバイナー部と、をさらに含み、 各前記ピーク値電力増幅ユニットは、所属するピーク値電力増幅ユニット内の２路の電力増幅回路の入力端子とそれぞれ接続された第１の電力分割部と、所属するピーク値電力増幅ユニット内の２路の電力増幅回路の出力端子とそれぞれ接続された第１のコンバイナー部と、所属するピーク値電力増幅器内の各グループのピーク値電力増幅ユニットにおける第１の電力分割部にそれぞれ接続された第２の電力分割部と、所属するピーク値電力増幅器内の各グループのピーク値電力増幅ユニットにおける第１のコンバイナー部にそれぞれ接続された第２のコンバイナー部と、をさらに含む」点で共通する。 しかしながら、本件補正発明は、（搬送波電力増幅器、及びピーク値電力増幅器の両方において）「第１の電力分割モジュール」、「第１のコンバイナーモジュール」、「第２の電力分割モジュール」、「第２のコンバイナーモジュール」をさらに含むのに対し、引用発明は、「（搬送波電力増幅器、及びピーク値電力増幅器の両方における）第１の電力分割部」、「（搬送波電力増幅器、及びピーク値電力増幅器の両方における）第１のコンバイナー部」、「（ピーク値電力増幅器における）第２の電力分割部」、「（ピーク値電力増幅器における）第２のコンバイナー部」を含むとはいえるものの、「（搬送波電力増幅器における）第２の電力分割部」、「（搬送波電力増幅器における）第２のコンバイナー部」を含んでおらず、また、各部がモジュールではない点で両者は相違する。 ｆ 一致点、相違点 以上によれば、本件補正発明と引用発明とは、次の一致点及び相違点があるといえる。 ［一致点］ 少なくとも１つの搬送波電力増幅器と、少なくとも１つのピーク値電力増幅器を含み、前記搬送波電力増幅器と前記ピーク値電力増幅器は並列に接続されたＤｏｈｅｒｔｙ電力増幅器であって、 前記搬送波電力増幅器は、少なくとも２グループの搬送波電力増幅ユニットを含み、そのうち、各グループの搬送波電力増幅ユニットは並列に接続されて電力合成を行い、各前記搬送波電力増幅ユニットは、中低電力増幅トランジスタをそれぞれ含むとともに、並列に接続されて電力合成を行う２路の電力増幅回路を含み、 前記ピーク値電力増幅器は、少なくとも１グループのピーク値電力増幅ユニットを含み、そのうち、各グループのピーク値電力増幅ユニットは並列に接続されて電力合成を行い、各前記ピーク値電力増幅ユニットは、中低電力増幅トランジスタをそれぞれ含むとともに、並列に接続されて電力合成を行う２路の電力増幅回路を含み、 前記中低電力増幅トランジスタは、予め設けられた閾値以下の電力を持つ電力増幅トランジスタであり、 各前記搬送波電力増幅ユニットは、所属する搬送波電力増幅ユニット内の２路の電力増幅回路の入力端子とそれぞれ接続された第１の電力分割部モジュールと、所属する搬送波電力増幅ユニット内の２路の電力増幅回路の出力端子とそれぞれ接続された第１のコンバイナー部モジュールと、所属する搬送波電力増幅器内の各グループの搬送波電力増幅ユニットにおける第１の電力分割モジュールにそれぞれ接続された第２の電力分割モジュールと、所属する搬送波電力増幅器内の各グループの搬送波電力増幅ユニットにおける第１のコンバイナーモジュールにそれぞれ接続された第２のコンバイナーモジュールと、をさらに含み、 各前記ピーク値電力増幅ユニットは、所属するピーク値電力増幅ユニット内の２路の電力増幅回路の入力端子とそれぞれ接続された第１の電力分割部モジュールと、所属するピーク値電力増幅ユニット内の２路の電力増幅回路の出力端子とそれぞれ接続された第１のコンバイナー部モジュールと、所属するピーク値電力増幅器内の各グループのピーク値電力増幅ユニットにおける第１の電力分割部モジュールにそれぞれ接続された第２の電力分割部モジュールと、所属するピーク値電力増幅器内の各グループのピーク値電力増幅ユニットにおける第１のコンバイナー部モジュールにそれぞれ接続された第２のコンバイナー部モジュールと、をさらに含む、 Ｄｏｈｅｒｔｙ電力増幅器。 ［相違点］ 相違点１ 本件補正発明では、「搬送波電力増幅器」は、「少なくとも２グループの搬送波電力増幅ユニットを含み、そのうち、各グループの搬送波電力増幅ユニットは並列に接続されて電力合成を行」うものであるのに対し、引用発明では、「キャリアアンプ１００」（本件補正発明の「搬送波電力増幅器」に相当）は１つである点。 相違点２ 本件補正発明は、（搬送波電力増幅器、及びピーク値電力増幅器の両方において）「第１の電力分割モジュール」、「第１のコンバイナーモジュール」、「第２の電力分割モジュール」、「第２のコンバイナーモジュール」をさらに含むのに対し、引用発明は、「（搬送波電力増幅器、及びピーク値電力増幅器の両方における）第１の電力分割部」、「（搬送波電力増幅器、及びピーク値電力増幅器の両方における）第１のコンバイナー部」、「（ピーク値電力増幅器における）第２の電力分割部」、「（ピーク値電力増幅器における）第２のコンバイナー部」を含むとはいえるものの、「（搬送波電力増幅器における）第２の電力分割部」、「（搬送波電力増幅器における）第２のコンバイナー部」を含んでおらず、また、各部がモジュールではない点。 （エ）判断 引用発明は、引用文献１の段落０００４～０００６に記載されているように、高出力に対応させることを課題の一つとするものであり、特にピークのパワーに対応するために入手可能なトランジスタを用いたアンプを並列にする（図１のピークアンプ１０１、１０２）ものである。また、引用文献１の段落０００５には、「アンプ設計者はパワー（平均、ピークの双方）の面で、その回路構成と使用するトランジスタの選択に非常なる制約を抱えていると言える。」と記載されており、ピークのパワーだけでなく平均のパワーについても同様の課題があることが示唆されている。 一方、増幅装置（アンプ）において、大出力を得るために、入力信号を分配器により分配して複数の増幅装置で増幅し、それらの出力を合成器で合成して出力信号とする技術は、引用文献２に記載されているように周知の技術であり、該分配器及び合成器は、モジュールであるといえる。 したがって、引用発明において、平均のパワーについても高出力に対応するために、キャリアアンプ１００を、二つのピークアンプ１０１、１０２と同様の、複数のアンプを並列にする構成とし、またその際に、信号の分割や合成をする部分を引用文献２のような分配器、合成器（モジュール）とすることは当業者が容易に想到し得たことである。 よって、本件補正発明は、引用発明及び周知技術に基いて当業者が容易に発明をすることができたものである。 ウ 独立特許要件のまとめ 以上のとおりであるから、本件補正発明は、特許法第２９条第２項の規定により、特許出願の際独立して特許を受けることができないものである。 ３ 補正却下の決定の理由のまとめ 本件補正は、特許法第１７条の２第６項において準用する同法第１２６条第７項の規定に違反するので、同法第１５９条第１項の規定において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。 よって、上記補正の却下の決定の結論のとおり決定する。 第３ 本願発明について １ 本願発明 令和６年９月２６日にされた手続補正は上述のとおり却下されたので、本願の請求項１～９に係る発明は、令和６年３月１１日に補正された特許請求の範囲の請求項１～９に記載された事項により特定されるものであるところ、その請求項１に係る発明（以下「本願発明」という。）は、次のとおりである。 ［本願発明］ 少なくとも１つの搬送波電力増幅器と、少なくとも１つのピーク値電力増幅器を含み、前記搬送波電力増幅器と前記ピーク値電力増幅器は並列に接続されたＤｏｈｅｒｔｙ電力増幅器であって、 前記搬送波電力増幅器は、少なくとも１グループの搬送波電力増幅ユニットを含み、そのうち、各グループの搬送波電力増幅ユニットは並列に接続されて電力合成を行い、各前記搬送波電力増幅ユニットは、中低電力増幅トランジスタをそれぞれ含むとともに、並列に接続されて電力合成を行う２路の電力増幅回路を含み、 前記ピーク値電力増幅器は、少なくとも１グループのピーク値電力増幅ユニットを含み、そのうち、各グループのピーク値電力増幅ユニットは並列に接続されて電力合成を行い、各前記ピーク値電力増幅ユニットは、中低電力増幅トランジスタをそれぞれ含むとともに、並列に接続されて電力合成を行う２路の電力増幅回路を含み、 前記中低電力増幅トランジスタは、予め設けられた閾値以下の電力を持つ電力増幅トランジスタであり、 各前記搬送波電力増幅ユニットは、所属する搬送波電力増幅ユニット内の２路の電力増幅回路の入力端子とそれぞれ接続された第１の電力分割モジュールと、所属する搬送波電力増幅ユニット内の２路の電力増幅回路の出力端子とそれぞれ接続された第１のコンバイナーモジュールと、所属する搬送波電力増幅器内の各グループの搬送波電力増幅ユニットにおける第１の電力分割モジュールにそれぞれ接続された第２の電力分割モジュールと、所属する搬送波電力増幅器内の各グループの搬送波電力増幅ユニットにおける第１のコンバイナーモジュールにそれぞれ接続された第２のコンバイナーモジュールと、をさらに含み、 各前記ピーク値電力増幅ユニットは、所属するピーク値電力増幅ユニット内の２路の電力増幅回路の入力端子とそれぞれ接続された第１の電力分割モジュールと、所属するピーク値電力増幅ユニット内の２路の電力増幅回路の出力端子とそれぞれ接続された第１のコンバイナーモジュールと、所属するピーク値電力増幅器内の各グループのピーク値電力増幅ユニットにおける第１の電力分割モジュールにそれぞれ接続された第２の電力分割モジュールと、所属するピーク値電力増幅器内の各グループのピーク値電力増幅ユニットにおける第１のコンバイナーモジュールにそれぞれ接続された第２のコンバイナーモジュールと、をさらに含む、 Ｄｏｈｅｒｔｙ電力増幅器。 ２ 引用発明 引用文献１には、上記「第２ ２（１）イ（イ）ｂ 引用文献１に記載された発明の認定」で認定した引用発明が記載されている。 ３ 判断 本願発明は、上記本件補正発明の発明特定事項である「前記搬送波電力増幅器は、少なくとも２グループの搬送波電力増幅ユニットを含み、」から、「少なくとも２グループ」との限定を省いて、「前記搬送波電力増幅器は、少なくとも１グループの搬送波電力増幅ユニットを含み、」とした発明である。 したがって、本願発明は、その一態様として本件補正発明を含むものであるから、本件補正発明は、本願発明であるともいえる。 また、本件補正発明については、上記「第２ ２（１）イ（エ）判断」のとおり、引用発明及び周知技術に基いて当業者が容易に発明をすることができたものである。 よって、本願発明は、引用発明及び周知技術に基いて当業者が容易に発明をすることができたものである。 第４ むすび 以上のとおりであるから、本願の請求項１に係る発明は、特許法第２９条第２項の規定により特許を受けることができない。 したがって、その余の請求項について論及するまでもなく、本願は拒絶すべきものである。 よって、結論のとおり審決する。