2023-019984

特願２０２２－ ６０２５７「駆動装置、及び、駆動装置の制御方法」拒絶査定不服審判事件〔令和 ４年 ６月１４日出願公開、特開２０２２－ ８８６０６、請求項の数（７）〕について、次のとおり審決する。

結 論 原査定を取り消す。 本願の発明は、特許すべきものとする。

理 由 第１ 手続の経緯 本願は、２０１８年（平成３０年）９月６日を国際出願日とする特願２０１９－５６７８３７号（パリ条約による優先権主張２０１８年１月２３日（以下、「優先日」という。）、日本）の一部を令和４年３月３１日に新たな特許出願としたものであって、令和４年４月１日に上申書が提出され、令和５年２月２０日付けで特許法５０条の２の通知付きの拒絶の理由が通知されたところ、出願人からの応答が無く、同年８月２４日付けで拒絶査定（以下、「原査定」という。謄本送達日同年８月２９日。）がなされ、これに対して同年１１月２７日に拒絶査定不服審判の請求がなされるとともに手続補正がなされ、令和６年２月２７日付けで審査官により特許法１６４条３項の規定に基づく報告がなされたものである。 第２ 原査定の概要 原査定の拒絶の理由の概要は次のとおりである。 （進歩性）この出願の下記の請求項に係る発明は、その出願前に日本国内又は外国において、頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法２９条２項の規定により特許を受けることができない。 記 （引用文献等については引用文献等一覧参照） ・請求項１－６、９ ・引用文献等１－３ ・請求項７ ・引用文献等１－３、６－８ ・請求項８ ・引用文献等１－８ ＜引用文献等一覧＞ １．特表２０１７－５０９２９３号公報 ２．特開平６－９８５６０号公報 ３．特開平５－１２２９２３号公報 ４．特開２００９－２１９２６９号公報 ５．特開２０１０－３５３８７号公報 ６．実願昭５５－４２６９９号（実開昭５６－１４５３８２号）の願書に添付した明細書及び図面の内容を撮影したマイクロフィルム ７．実願昭６１－２１１７７号（実開昭６２－１３２６８７号）の願書に添付した明細書及び図面の内容を撮影したマイクロフィルム ８．特開２００５－１５０９３４号公報 第３ 審判請求時の補正について 審判請求時の補正（以下、「本件補正」という。）は、特許法１７条の２第３項から第６項までの要件に違反しているものとはいえない。 本件補正によって、請求項１に、 「第２の電圧を出力する第２の直流電源と、 アノードに前記第２の電圧が印加され且つカソードが前記第２の正電源配線に接続された第２のブートストラップ用ダイオード、及び、一端が前記第２のブートストラップ用ダイオードのカソードに接続され且つ他端が前記接地端子に接続された第２のブートストラップ用コンデンサを有する第２のブートストラップ回路と、 一端が前記接地端子に接続され、他端が第２の負電源配線に接続された第３の安定化用コンデンサと、 一端が前記第２のブートストラップ用ダイオードのカソードに接続され、他端が前記第２の負電源配線に接続された第４の安定化用コンデンサと、 前記第２の制御信号に基づいて、前記接地端子の電位を基準として前記第２の正電源電圧とは反対の極性の前記第２の負電源電圧を生成して前記第２の負電源配線に印加する第２のチャージポンプ回路と、を備え、 前記第１のゲートドライバ回路は、 前記第１の制御信号により、前記第１のトランジスタの動作をＰＷＭ制御し、 前記第２のゲートドライバ回路は、 前記第２の制御信号により、前記第１のトランジスタと前記第２のトランジスタとが相 補的にオン／オフするように、前記第２のトランジスタの動作をＰＷＭ制御する 」という事項（以下、「追加事項」という。）を追加する補正は、本件補正前の請求項１に本件補正前の請求項２及び本件補正前の請求項５の内容を付加して減縮するものであって、特許請求の範囲の限定的減縮を目的とするものである。 また、本件補正前の請求項９に上記追加事項を追加して本件補正後の請求項７とする補正は、請求項１と同様、特許請求の範囲の限定的減縮を目的とするものである。 また、本件補正により追加された、上記追加事項は、当初特許請求の範囲の請求項２及び７に記載されているから、当該補正は新規事項を追加するものとはいえない。 そして、以下、第４～第６に示すように、補正後の請求項１～７に係る発明は、独立特許要件を満たすものである。 第４ 本願発明 本願請求項１～７に係る発明（以下、「本願発明１」～「本願発明７」という。）は、令和５年１１月２７日付け手続補正書の特許請求の範囲の請求項１～７に記載された、次のとおりのものと認める。なお、請求項１において、「Ａ」～「Ｓ」の記号は、請求項１に特定される各構成要件を識別するために当審で付加したものであり、それぞれ、「構成要件Ａ」～「構成要件Ｓ」などという。 「【請求項１】 Ａ 直流電圧が印加される電源端子と、 Ｂ 接地された接地端子と、 Ｃ 一端が前記電源端子に接続され、他端が出力端子に接続された第１のトランジスタと、Ｄ 一端が前記出力端子に接続され、他端が前記接地端子に接続された第２のトランジスタと、 Ｅ 第１の電圧を出力する第１の直流電源と、 Ｆ アノードに前記第１の電圧が印加され且つカソードが第１の正電源配線に接続された第１のブートストラップ用ダイオード、及び、一端が前記第１のブートストラップ用ダイオードのカソードに接続され且つ他端が前記出力端子に接続された第１のブートストラップ用コンデンサを有する第１のブートストラップ回路と、 Ｇ 一端が前記出力端子に接続され、他端が第１の負電源配線に接続された第１の安定化用コンデンサと、 Ｈ 前記第１の正電源配線の第１の正電源電圧と前記第１の負電源配線の第１の負電源電圧とから生成した第１の制御信号を、前記第１のトランジスタの制御端子に出力して、前記第１のトランジスタの動作を制御する第１のゲートドライバ回路と、 Ｉ 第２の正電源配線の第２の正電源電圧と第２の負電源配線の第２の負電源電圧とから生成した第２の制御信号を、前記第２のトランジスタの制御端子に出力して、前記第１のトランジスタと前記第２のトランジスタとが相補的にオン／オフするように、前記第２のトランジスタの動作を制御する第２のゲートドライバ回路と、 Ｊ 前記第１の制御信号に基づいて、前記出力端子の電位を基準として前記第１の正電源電圧とは反対の極性の前記第１の負電源電圧を生成して前記第１の負電源配線に印加する第１のチャージポンプ回路と、 Ｋ 第２の電圧を出力する第２の直流電源と、 Ｌ アノードに前記第２の電圧が印加され且つカソードが前記第２の正電源配線に接続された第２のブートストラップ用ダイオード、及び、一端が前記第２のブートストラップ用ダイオードのカソードに接続され且つ他端が前記接地端子に接続された第２のブートストラップ用コンデンサを有する第２のブートストラップ回路と、 Ｍ 一端が前記接地端子に接続され、他端が第２の負電源配線に接続された第３の安定化用コンデンサと、 Ｎ 一端が前記第２のブートストラップ用ダイオードのカソードに接続され、他端が前記第２の負電源配線に接続された第４の安定化用コンデンサと、 Ｏ 前記第２の制御信号に基づいて、前記接地端子の電位を基準として前記第２の正電源電圧とは反対の極性の前記第２の負電源電圧を生成して前記第２の負電源配線に印加する第２のチャージポンプ回路と、を備え、 Ｐ 前記第１のゲートドライバ回路は、 Ｑ 前記第１の制御信号により、前記第１のトランジスタの動作をＰＷＭ制御し、 Ｒ 前記第２のゲートドライバ回路は、 Ｓ 前記第２の制御信号により、前記第１のトランジスタと前記第２のトランジスタとが相補的にオン／オフするように、前記第２のトランジスタの動作をＰＷＭ制御する ことを特徴とする駆動装置。 【請求項２】 前記第１のチャージポンプ回路は、 前記第１の正電源配線、前記第１の負電源配線、前記第１のトランジスタの前記制御端子、及び、前記出力端子に、接続されている ことを特徴とする請求項１に記載の駆動装置。 【請求項３】 前記第２のチャージポンプ回路は、 前記第２の正電源配線、前記第２の負電源配線、前記第２のトランジスタの前記制御端子、及び、前記接地端子に、接続されている ことを特徴とする請求項１に記載の駆動装置。 【請求項４】 前記第１の制御信号による前記第１のトランジスタのＰＷＭ制御と、前記第２の制御信号による前記第２のトランジスタのＰＷＭ制御との関係においては、両方のトランジスタがオフするデットタイムが設定されている ことを特徴とする請求項１に記載の駆動装置。 【請求項５】 前記第１のチャージポンプ回路は、 一端が前記第１のトランジスタの前記制御端子に接続された第１のポンプ用抵抗と、 コレクタが前記第１の正電源配線に接続され、ベースが前記第１のポンプ用抵抗の他端に接続された第１のポンプ用バイポーラトランジスタと、 コレクタが前記第１のポンプ用バイポーラトランジスタのエミッタに接続され、ベースが前記第１のポンプ用抵抗の他端に接続され、エミッタが前記出力端子に接続された第２のポンプ用バイポーラトランジスタと、 一端が前記第１のポンプ用バイポーラトランジスタのエミッタに接続された第２のポンプ用抵抗と、 一端が前記第２のポンプ用抵抗の他端に接続された第１のポンプ用コンデンサと、 アノードが前記第１のポンプ用コンデンサの他端に接続され、カソードが前記出力端子に接続された第１のポンプ用ダイオードと、 カソードが前記第１のポンプ用コンデンサの他端に接続された第２のポンプ用ダイオードと、 一端が第２のポンプ用ダイオードのアノードに接続され、他端が前記出力端子に接続されたに接続された第２のポンプ用コンデンサと、 一端が前記第２のポンプ用ダイオードのアノードに接続され、他端が前記第１の負電源配線に接続された第３のポンプ用抵抗と、 アノードが前記第１の負電源配線に接続され、カソードが前記出力端子に接続された第１のポンプ用ツェナーダイオードと、 一端が前記第１の負電源配線に接続され、他端が前記出力端子に接続された第３のポンプ用コンデンサと、を備える ことを特徴とする請求項２に記載の駆動装置。 【請求項６】 前記第２のチャージポンプ回路は、 一端が前記第２のトランジスタの前記制御端子に接続された第４のポンプ用抵抗と、 コレクタが前記第２の正電源配線に接続され、ベースが前記第４のポンプ用抵抗の他端に接続された第３のポンプ用バイポーラトランジスタと、 コレクタが前記第３のポンプ用バイポーラトランジスタのエミッタに接続され、ベースが前記第４のポンプ用抵抗の他端に接続され、エミッタが前記接地端子に接続された第４のポンプ用バイポーラトランジスタと、 一端が前記第３のポンプ用バイポーラトランジスタのエミッタに接続された第５のポンプ用抵抗と、 一端が前記第５のポンプ用抵抗の他端に接続された第４のポンプ用コンデンサと、 アノードが前記第４のポンプ用コンデンサの他端に接続され、カソードが前記接地端子に接続された第３のポンプ用ダイオードと、 カソードが前記第４のポンプ用コンデンサの他端に接続された第４のポンプ用ダイオードと、 一端が第４のポンプ用ダイオードのアノードに接続され、他端が前記接地端子に接続された第５のポンプ用コンデンサと、 一端が前記第４のポンプ用ダイオードのアノードに接続され、他端が前記第２の負電源配線に接続された第６のポンプ用抵抗と、 アノードが前記第６のポンプ用抵抗の他端に接続され、カソードが前記接地端子に接続された第２のポンプ用ツェナーダイオードと、 一端が前記第２の負電源配線に接続され、他端が前記接地端子に接続された第６のポンプ用コンデンサと、を備える ことを特徴とする請求項３に記載の駆動装置。 【請求項７】 直流電圧が印加される電源端子と、接地された接地端子と、一端が前記電源端子に接続され、他端が出力端子に接続された第１のトランジスタと、一端が前記出力端子に接続され、他端が前記接地端子に接続された第２のトランジスタと、第１の電圧を出力する第１の直流電源と、アノードに前記第１の電圧が印加され且つカソードが第１の正電源配線に接続された第１のブートストラップ用ダイオード、及び、一端が前記第１のブートストラップ用ダイオードのカソードに接続され且つ他端が前記出力端子に接続された第１のブートストラップ用コンデンサを有する第１のブートストラップ回路と、一端が前記出力端子に接続され、他端が第１の負電源配線に接続された第１の安定化用コンデンサと、前記第１の正電源配線の第１の正電源電圧と前記第１の負電源配線の第１の負電源電圧とから生成した第１の制御信号を、前記第１のトランジスタの制御端子に出力して、前記第１のトランジスタの動作を制御する第１のゲートドライバ回路と、第２の正電源配線の第２の正電源電圧と第２の負電源配線の第２の負電源電圧とから生成した第２の制御信号を、前記第２のトランジスタの制御端子に出力して、前記第１のトランジスタと前記第２のトランジスタとが相補的にオン／オフするように、前記第２のトランジスタの動作を制御する第２のゲートドライバ回路と、前記第１の制御信号に基づいて、前記出力端子の電位を基準として前記第１の正電源電圧とは反対の極性の前記第１の負電源電圧を生成して前記第１の負電源配線に印加する第１のチャージポンプ回路と、第２の電圧を出力する第２の直流電源と、アノードに前記第２の電圧が印加され且つカソードが前記第２の正電源配線に接続された第２のブートストラップ用ダイオード、及び、一端が前記第２のブートストラップ用ダイオードのカソードに接続され且つ他端が前記接地端子に接続された第２のブートストラップ用コンデンサを有する第２のブートストラップ回路と、一端が前記接地端子に接続され、他端が第２の負電源配線に接続された第３の安定化用コンデンサと、一端が前記第２のブートストラップ用ダイオードのカソードに接続され、他端が前記第２の負電源配線に接続された第４の安定化用コンデンサと、前記第２の制御信号に基づいて、前記接地端子の電位を基準として前記第２の正電源電圧とは反対の極性の前記第２の負電源電圧を生成して前記第２の負電源配線に印加する第２のチャージポンプ回路と、を備える駆動装置の制御方法であって、 前記第１のゲートドライバ回路により、前記第１の正電源配線の第１の正電源電圧と前記第１の負電源配線の第１の負電源電圧とから生成した前記第１の制御信号を、前記第１のトランジスタの制御端子に出力して、前記第１のトランジスタの動作を制御し、 前記第２のゲートドライバ回路により、前記第２の正電源配線の第２の正電源電圧と第２の負電源配線の第２の負電源電圧とから生成した前記第２の制御信号を、前記第２のトランジスタの制御端子に出力して、前記第１のトランジスタと前記第２のトランジスタとが相補的にオン／オフするように、前記第２のトランジスタの動作を制御し、 前記第１のチャージポンプ回路により、前記第１の制御信号に基づいて、前記出力端子の電位を基準として前記第１の正電源電圧とは反対の極性の前記第１の負電源電圧を生成して前記第１の負電源配線に印加するものであり、 前記第１のゲートドライバ回路により、前記第１の制御信号により、前記第１のトランジスタの動作をＰＷＭ制御し、 前記第２のゲートドライバ回路により、前記第２の制御信号により、前記第１のトランジスタと前記第２のトランジスタとが相補的にオン／オフするように、前記第２のトランジスタの動作をＰＷＭ制御する ことを特徴とする駆動装置の制御方法。」 第５ 引用例 １ 引用例１に記載された事項及び引用発明 （１）引用例１に記載された事項 原査定の拒絶の理由において引用した、優先日前に既に公知である、特表２０１７－５０９２９３号公報（平成２９年３月３０日公表。以下、これを「引用例１」という。）には、関連する図面と共に、次の事項が記載されている。（下線は当審で付加。以下同様。） ア 「【０００１】 本発明は概してゲートドライバに関する。 【背景技術】 【０００２】 ゲートドライバはコントローラからの低電力入力を受け取り、絶縁ゲートバイポーラトランシーバ（ＩＧＢＴ）又は金属－酸化物－半導体電界効果トランジスタ（ＭＯＳＦＥＴ）などのトランジスタのゲートのための高電流駆動入力を発生する電力増幅器である。ゲートドライバはハーフ／フルブリッジインバータ及びハーフ／フルコンバータなどの電力変換装置用に広く使用されている。」 イ 「【００２０】 図２はバイポーラゲートドライバ２００のブロック図である。バイポーラゲートドライバ２００は、ハイ及びローサイドドライバチップ２０６、ディジタルレベルシフタ回路２０２、制御グランド２０４、チップグランド２０５、ハイサイド＋１２Ｖ電源２０８、ローサイド－５Ｖ電源２１０（当審注：「ハイサイド－５Ｖ電源２１０」の誤記と認める。）、ローサイド＋１２Ｖ電源２１２、及びローサイド－５Ｖ電源２１４を含む。一実施形態によれば、ハイ及びローサイドドライバチップ２０６は、カリフォルニア州サンノゼ所在のフェアチャイルド社製のＦＡＮ７３９０ＭＸゲートドライバＩＣである。別の実施形態では、ハイ及びローサイドドライバチップ２０６は、カリフォルニア州エルセガンド所在のインターナショナルレクティフィア社製のＩＲＳ２００１（Ｓ）ＰｂＦハイアンドローサイドドライバである。他の実施形態では、別のタイプのハイ及びローサイドドライバチップを利用してよい。 【００２１】 ディジタルレベルシフタ回路２０２はＰＷＭハイサイド制御ライン２０１及びＰＷＭローサイド制御ライン２０３を介してＰＷＭコントローラに結合されるよう構成される。ディジタルレベルシフタ回路２０２は制御グランド２０４及びチップグランド２０５にも結合される。ドライバチップ２０６のハイサイド入力及びローサイド入力はディジタルレベルシフタ回路２０２に結合される。ドライバチップ２０６のハイサイドドライバ２１６の出力はコントローラ／インバータレグの半導体デバイス（Ｑ１）２２０のゲート端子に結合される。ドライバチップ２０６のローサイドドライバ２１８の出力はコントローラ／インバータレグの半導体デバイス（Ｑ２）２２２のゲート端子に結合される。 【００２２】 ハイサイド＋１２Ｖ電源２０８の正端子はドライバチップ２０６のハイサイドドライバ２１６の電源入力に結合され．その電源入力に＋１２Ｖを供給する。ハイサイド－５Ｖ電源の負端子はハイサイドドライバ２１６のグランド入力に結合され、そのグランド入力に－５Ｖを供給する。ハイサイド＋１２Ｖ電源２０８の負端子及びハイサイド－５Ｖ電源の正端子は半導体デバイス（Ｑ１）２２０のソース端子に結合される。ローサイド＋１２Ｖ電源２１２の正端子はドライバチップ２０６のローサイドドライバ２１８の電源入力に結合され、その電源入力に＋１２Ｖを供給する。ローサイド－５Ｖ電源２１４の負端子はローサイドドライバ２１８のグランド入力に結合され、そのグランド入力に－５Ｖを供給する。ローサイド＋１２Ｖ電源２１２の負端子及びローサイド－５Ｖ電源２１４の正端子は半導体デバイス（Ｑ２）２２２のソース端子に結合される。 【００２３】 図１のコモンゲートドライバトランジスタ異なり、ゲートドライバ２００のチップグランド２０５は制御グランド２０４に接続されないで、ローサイド－５Ｖ電源２１４に接続される。一実施形態によれば、ハイサイド＋１２Ｖ電源２０８、ハイサイド－５Ｖ電源２１０、ローサイド＋１２Ｖ電源２１２、及び／又はローサイド－５Ｖ電源２１４は別個の電源であるが、他の実施形態では、ハイサイド及び／又はローサイド電源は以下で詳細に説明されるように発生させることができる。 【００２４】 ＰＷＭコントローラ２２４は、ゲートドライバ２００の出力（及び対応するコントローラ／インバータの出力）を制御するために、ＰＷＭ制御信号（制御グランド２０４（例えば０Ｖ）に対して決定される）をＰＷＭハイサイド制御ライン２０１及びＰＷＭローサイド制御ライン２０３に供給する。ディジタルレベルシフタ回路２０２がＰＷＭコントローラ２２４からのＰＷＭ制御信号を受信し、ＰＷＭ制御信号をチップグランド２０５（例えば－５Ｖ）に対して再設定し、再設定したＰＷＭ制御信号をドライバチップ２０６に供給する。 …中略… 【００２６】 ドライバチップ２０６は、所望の制御パルスを各半導体デバイス２２０、２２２のゲート端子に供給するために、ディジタルレベルシフタ回路２０２から受信される再設定されたＰＷＭ制御信号に基づいてハイサイドドライバ２１６及びローサイドドライバ２１８を動作させる。ドライバチップ２０６をチップグランド２０５に対して再設定されたＰＷＭ制御信号で動作させると、ドライバチップ２０６（典型的にはユニポーラパルス（＋１２Ｖ／０Ｖ）を供給する）は代わりにバイポーラパルス（＋１２Ｖ／－５Ｖ）を各半導体デバイス（Ｑ１）２２０及び（Ｑ２）２２２のゲート及びソース端子間に供給するように駆動される。例えば、ディジタルレベルシフタ回路２０２から受信される再設定されたＰＷＭ制御信号（ＰＷＭコントローラ２２４から受信された原ＰＷＭ制御信号に基づく）に応答して、ドライバチップ２０６は、＋１２Ｖを半導体デバイス２２０、２２２のゲート端子に供給して半導体デバイス２２０、２２２をターンオンするように、又は－５Ｖを半導体デバイス２２０、２２２のゲート端子に供給して半導体デバイス２２０、２２２をターンオフ（及びキープオフ）するようにドライバ２１６、２１８を動作させる。 【００２７】 半導体デバイス２２０、２２２を（＋１２Ｖ及び－５Ｖで）ターンオン及びオフすることによって、ドライバチップ２０６はコンバータ／インバータの出力を制御する。半導体デバイス２２０、２２２の状態を制御するためにバイポーラゲート電圧を利用することによって、ドライバチップ２０６は半導体デバイスのゲート電圧の振動に起因してコンバータ／インバータのオフレグに生じる短絡障害を防止することができる。オフ半導体デバイスのゲート電圧は－５Ｖに維持されるため、半導体デバイスのゲート電圧の振動がゲート閾値電圧（例えば、２Ｖ）を超えることはあり得ない。 【００２８】 上述したように、一実施形態では、ハイ及び／又はローサイド－５Ｖ電源２１０、２１４は別個の電源であるが、他の実施形態では、これらの－５Ｖ電源電圧は別の電源から発生させてもよい。例えば、図３は、－５Ｖ電源電圧を少なくとも一つの実施形態で使用される＋１２Ｖ電源から発生するように構成されたチャージポンプ回路３００のブロック図である。 【００２９】 チャージポンプ回路３００は、抵抗３０２、第１ダイオード３０４、第２ダイオード３０６、第３ダイオード３０８、スイッチ３１０、第１キャパシタ３１２、及び第２キャパシタ３１４を含む。抵抗３０２はハイ又はローサイドドライバチップのハイ又はローサイドドライバ（例えば、図２について上述したハイ及びローサイドドライブチップ２０６のハイサイドドライバ２１６）の出力３０１に結合される。ドライバ２１６の出力３０１は半導体デバイス（例えば、図２について上述した半導体デバイス（Ｑ１）２２０）のゲート端子３０３にも結合される。 …中略… 【００３１】 チャージポンプ回路３００は、＋１２Ｖ電源２０８により供給される利用可能な＋１２Ｖから第２キャパシタ３１４の両端間に－５Ｖ電源電圧を発生する。最初に、ＰＷＭコントローラ２２４からのＰＷＭ制御信号（従ってディジタルレベルシフト回路２０２からの再設定されたＰＷＭ制御信号）がない場合、第２キャパシタの電圧はゼロであり、ドライバチップ２０６に対する実効バイアス電圧は＋１２Ｖ（例えば、＋１２Ｖ電源２０８からの）である。ＰＷＭコントローラ２２４からのＰＷＭ制御信号はディジタルレベルシフタ回路２０２に供給され、再設定されたＰＷＭ制御信号がディジタルレベルシフタ回路２０２からドライバチップ２０６（従ってハイサイドドライバ２１６）に供給されるので、ハイサイドドライバ２１６は出力３０１から、半導体デバイス２２０のゲート端子３０３にユニポーラＰＷＭパルスを供給するように動作する。」 ウ 「【００４１】 チャージポンプ回路３００、４００は＋１２Ｖ電源から－５Ｖ電源電圧を発生させるために利用し得る。同じ＋１２Ｖ電源から－５Ｖ電源電圧と＋１２Ｖ電源電圧の両方を発生させることによって、このようなチャージポンプ回路を使用するゲートドライバ（例えば、ゲートドライバ２００）のコストは、１つのサイドにつき１つの電源（例えば、ドライバチップ２０６のハイサイドにつき１つ及びローサイドにつき１つ）が必要とされるだけであるので、低減することができる。 【００４２】 上述したように、チャージポンプ回路（例えば、図３及び図４につき記載されている）を含むゲートドライバは、ハイサイド電源を含み、その電源から正及び負のハイサイド電源電圧を発生するとともに、ローサイド電源を含み、その電源から正及び負のローサイド電源電圧を発生するようにできる。少なくとも一つの他の実施形態では、ゲートドライバは、単一の正の電源からバイポーラハイサイド電源電圧とバイポーラローサイド電源電圧の両方を発生するようにできる。例えば、図５及び図６は単一電源バイポーラゲートドライバ５００のブロック図である。 【００４３】 単一電源のバイポーラゲートドライバ５００は、図２について上述したバイポーラゲートドライバ２００と、単一電源のバイポーラドライバ５００では、ハイサイド＋１２Ｖ電源２０８、ハイサイド－５Ｖ電源２１０、及びローサイド－５Ｖ電源２１４が、ハイサイドチャージポンプ回路５０２（例えば、図３及び図４について上述したチャージポンプ回路３００、４００の一つ）、ローサイドチャージポンプ回路５０４（例えば、図３及び図４について上述したチャージポンプ回路３００、４００の一つ）、ブートストラップダイオード５０８、及びブートストラップキャパシタ５１０と置き換えられている点を除いて、ほぼ同じである。 【００４４】 ローサイドチャージポンプ回路５０４はローサイド＋１２Ｖ電源２１２の正及び負端子、チップグランド２０５、及びハイ及びローサイドドライバチップ２０６のローサイドドライバ２１８の出力５０７に結合される。ローサイド＋１２Ｖ電源２１２の正端子はブートストラップダイオード５０８を経てハイサイドドライバ２１６の電源入力に結合される。ハイサイドドライバ２１６の電源入力はブートストラップキャパシタ５１０を経てハイサイドチャージポンプ回路５０２にも結合される。ハイサイドチャージポンプ回路５０２はハイサイドドライバの電源入力、ハイサイドドライバ２１６の出力５０６、及びハイサイドドライバ２１６のグランド入力にも結合される。 【００４５】 ローサイド＋１２Ｖ電源２１２は＋１２Ｖ電源電圧をローサイドドライバ２１８に供給する。ローサイドチャージポンプ回路５０４は（図３及び図４について上述したように）ローサイド＋１２Ｖ電源２１２により供給される＋１２Ｖから－５Ｖの負電源電圧を発生し、－５Ｖ電源電圧をチップグランド２０５に（従ってローサイドドライバ２１８のグランド入力に）供給する。 【００４６】 ハイサイドドライバ２１６の電源入力に供給される＋１２Ｖ電源電圧は、ローサイド＋１２Ｖ電源２１２から、ブートストラップダイオード５０８によるブートストラップ技術を用いてブートストラップキャパシタ５１０の両端間に発生される。ハイサイドチャージポンプ回路５０２は、（図３及び図４について上述したように）ブートストラップキャパシタ５１０の両端間に発生される＋１２Ｖ電源電圧から－５Ｖの負電源電圧を発生し、その－５Ｖ電源電圧をハイサイドドライバ２１６のグランド入力に供給する。各ゲートドライバ２１６、２１８はバイポーラゲート駆動電圧（例えば＋１２Ｖ正駆動電圧及び－５Ｖ負駆動電圧）をそれぞれの半導体デバイス２２０、２２２に供給する。 【００４７】 バイポーラハイサイド電源電圧及びバイポーラローサイド電源電圧を単一の正電源から発生させることによって、一つの電源を使用するのみとなるので、ゲートドライバのコストを低減することができる。」 エ 「図２ ［図：0001416219000001.jpg］ 」 オ 「図３ ［図：0001416219000002.jpg］ 」 カ 「図５ ［図：0001416219000003.jpg］ 」 （２）引用発明 ア 上記（１）エ（図２）、（１）オ（図３）及び（１）カ（図５）、並びに、（１）ウの段落【００４３】の記載を参照すると、図５の回路（「バイポーラゲートドライバ５００」（上記（１）ウ【００４２】参照。）は、図２の回路において、「ハイサイド＋１２Ｖ電源２０８」を、図３に示される「チャージポンプ回路３００」（上記（１）ア【００２８】参照。））を用いるとともに、「ローサイド＋１２Ｖ電源２１２」を図３に示される「チャージポンプ回路３００」を用いたものであることを読み取ることができる。 イ 上記（１）エ（図２）には、「半導体デバイス２２０」及び「半導体デバイス２２２」との間に、右に伸びる信号線が記載されていることを読み取ることができ、また、上記（１）アの「本発明は概してゲートドライバに関する」（【０００１】）、「ゲートドライバはハーフ／フルブリッジインバータ及びハーフ／フルコンバータなどの電力変換装置用に広く使用されている」（【０００２】）との記載に照らせば、当該信号線は、「ハーフ／フルブリッジインバータ及びハーフ／フルコンバータなどの電力変換装置」に出力される信号線であると理解される。 そして、当該信号線が接続される端子が存在することは自明であって、当該端子は、“出力端子”であるといえる。 ウ 上記（１）カ（図５）から、引用例１には、“「＋２００Ｖ」（図５）を供給する端子と、制御グランド２０４と、一端が前記「＋２００Ｖ」を供給する端子に接続され、他端が出力端子に接続された半導体デバイス２２０と、一端が前記出力端子に接続され、他端が前記制御グランド２０４に接続された半導体デバイス２２２と、「＋１２Ｖ＿Ｈ」（図５）を出力するローサイド＋１２Ｖ電源２１２と”を備える、“バイポーラゲートドライバ５００”が記載されているといえる。 エ 上記（１）ウ【００４４】及び【００４６】の記載並びに（１）カ（図５）から、及び上記ウの認定を踏まえると、引用例１には、“アノードに前記ローサイド＋１２Ｖ電源２１２の「＋１２Ｖ＿Ｌ」（図５）が印加され且つカソードが「＋１２Ｖ＿Ｈ」（図５）に接続されたブートストラップダイオード５０８、及び、一端が前記ブートストラップダイオード５０８のカソードに接続され且つ他端が前記出力端子に接続されたブートストラップキャパシタ５１０を有する回路”が記載されているといえる。 オ 上記（１）ウ【００４４】及び【００４６】の記載並びに（１）カ（図５）から、「ハイサイドドライバ２１６」には、「前記「＋１２Ｖ＿Ｈ」（図５）」と「ハイサイドチャージポンプ回路５０２（図３の回路）」から出力される「「－５Ｖ＿Ｈ」（図５）」が入力され、「ハイサイドドライバ２１６の出力３０１（図３）」は、「半導体デバイス２２０の制御端子に入力」されることを読み取ることができるから、引用例１には、“前記「＋１２Ｖ＿Ｈ」（図５）と「－５Ｖ＿Ｈ」（図５）とから生成したドライバ２１６の出力３０１（図３）を、前記半導体デバイス２２０の制御端子に入力して、前記半導体デバイス２２０の動作を制御するハイサイドドライバ２１６”が記載されているといえる。 カ 上記（１）ウ【００４４】及び【００４５】の記載並びに（１）カ（図５）から、「ローサイドドライバ２１８」には、「ローサイド＋１２Ｖ電源２１２」から出力される「「＋１２Ｖ＿Ｌ」（図５）」と、「ローサイドチャージポンプ回路５０４（ＣＰＣ－Ｌ）」から出力される「－５Ｖ＿Ｌ」とが入力され、「ローサイドドライバ２１８の出力５０７」は、「半導体デバイス２２２のゲート端子に入力」されることを読み取ることができるから、引用例１には、“ローサイド＋１２Ｖ電源２１２から出力される「＋１２Ｖ＿Ｌ」（図５）とローサイドチャージポンプ回路５０４（ＣＰＣ－Ｌ）から出力される「－５Ｖ＿Ｌ」（図５）とから生成したローサイドドライバ２１８の出力５０７を、前記半導体デバイス２２２のゲート端子に入力して、前記半導体デバイス２２２の動作を制御するローサイドドライバ２１８”が記載されているといえる。 キ 上記（１）ウ【００４４】及び【００４６】の記載並びに（１）オ（図３）及び（１）カ（図５）から、「ハイサイドチャージポンプ回路５０２」は、「ハイサイドドライバ２１６の出力３０１（図３）に基づいて、前記「＋１２Ｖ＿Ｈ」（図５）とは反対の極性の前記「－５Ｖ＿Ｈ」（図５）を生成」することを読み取ることができるから、上記オの認定を踏まえると、引用例１には、“前記ハイサイドドライバ２１６の出力３０１（図３）に基づいて、前記「＋１２Ｖ＿Ｈ」（図５）とは反対の極性の前記「－５Ｖ＿Ｈ」（図５）を生成するハイサイドチャージポンプ回路５０２”が記載されているといえる。 ク 上記（１）ウ【００４４】及び【００４５】の記載並びに（１）カ（図５）から、図５における、「ローサイドチャージポンプ回路５０４」は、具体的には、図３で参照される「チャージポンプ回路３００」と同等のものが用いられるものと解されるところ、「ローサイドドライバ２１８の出力５０７」から出力される信号に基づいて、制御グランド２０４の電位を基準としてローサイド＋１２Ｖ電源２１２（「＋１２Ｖ＿Ｌ」）とは反対の極性の「－５Ｖ＿Ｌ」を生成し、当該「－５Ｖ＿Ｌ」は、さらに「ローサイドドライバ２１８」の「ＧＮＤ＿Ｌ」に印加されているといえるから、引用例１には、“前記ローサイドドライバ２１８の出力５０７から出力される信号に基づいて、前記制御グランド２０４の電位を基準として前記ローサイド＋１２Ｖ電源２１２の「＋１２Ｖ＿Ｌ」とは反対の極性の「－５Ｖ＿Ｌ」を生成してローサイドドライバ２１８の「ＧＮＤ＿Ｌ」に印加するローサイドチャージポンプ回路５０４”が記載されているといえる。 ケ 上記オの認定、上記（１）イ【００２１】及び【００２４】の記載、並びに（１）カ（図５）から、引用例１には、“前記ハイサイドドライバ２１６は、前記ハイサイドドライバ２１６の出力３０１（図３）により、前記半導体デバイス２２０の動作をＰＷＭ制御する”ことが記載されているといえる。 コ 以上、ア～ケの認定から、引用例１には次の発明（以下、「引用発明」という。）が記載されているといえる。 「「＋２００Ｖ」（図５）を供給する端子と、 制御グランド２０４と、 一端が前記「＋２００Ｖ」を供給する端子に接続され、他端が出力端子に接続された半導体デバイス２２０と、 一端が前記出力端子に接続され、他端が前記制御グランド２０４に接続された半導体デバイス２２２と、 「＋１２Ｖ＿Ｈ」（図５）を出力するローサイド＋１２Ｖ電源２１２と、 アノードに前記ローサイド＋１２Ｖ電源２１２の「＋１２Ｖ＿Ｌ」（図５）が印加され且つカソードが「＋１２Ｖ＿Ｈ」（図５）に接続されたブートストラップダイオード５０８、及び、一端が前記ブートストラップダイオード５０８のカソードに接続され且つ他端が前記出力端子に接続されたブートストラップキャパシタ５１０を有する回路と、 前記「＋１２Ｖ＿Ｈ」（図５）と「－５Ｖ＿Ｈ」（図５）とから生成したドライバ２１６の出力３０１（図３）を、前記半導体デバイス２２０の制御端子に入力して、前記半導体デバイス２２０の動作を制御するハイサイドドライバ２１６と、 ローサイド＋１２Ｖ電源２１２から出力される「＋１２Ｖ＿Ｌ」（図５）とローサイドチャージポンプ回路５０４（ＣＰＣ－Ｌ）から出力される「－５Ｖ＿Ｌ」（図５）とから生成したローサイドドライバ２１８の出力５０７を、前記半導体デバイス２２２のゲート端子に入力して、前記半導体デバイス２２２の動作を制御するローサイドドライバ２１８と、 前記ハイサイドドライバ２１６の出力３０１（図３）に基づいて、前記「＋１２Ｖ＿Ｈ」（図５）とは反対の極性の前記「－５Ｖ＿Ｈ」（図５）を生成するハイサイドチャージポンプ回路５０２と、 前記ローサイドドライバ２１８の出力５０７から出力される信号に基づいて、前記制御グランド２０４の電位を基準として前記ローサイド＋１２Ｖ電源２１２の「＋１２Ｖ＿Ｌ」（図５）とは反対の極性の「－５Ｖ＿Ｌ」（図５）を生成してローサイドドライバ２１８の「ＧＮＤ＿Ｌ」に印加するローサイドチャージポンプ回路５０４とを備え、 前記ハイサイドドライバ２１６は、 前記ハイサイドドライバ２１６の出力３０１（図３）により、前記半導体デバイス２２０の動作をＰＷＭ制御する ことを特徴とするバイポーラゲートドライバ５００。」 ２ 引用例２に記載された事項 （１）原査定の拒絶の理由において引用した、優先日前に既に公知である、特開平６－９８５６０号公報（平成６年４月８日公開。以下、これを「引用例２」という。）には、関連する図面と共に、次の事項が記載されている。 ア 「【０００１】 【産業上の利用分野】本発明は、インバータ装置に係り、特に交流電動機等の誘導性負荷を駆動する場合における、インバータ正側直流母線に接続された主スイッチング素子を駆動する回路への電圧電源供給するＩＧＢＴ等のＭＯＳゲートを有する主スイッチング素子を用いた電力用電圧型のインバータ装置に関する。」 イ 「【００１２】図１において、３３は負電圧保持用コンデンサで、図４における出力コンデンサ３３である。３４は主スイッチング素子４を駆動する回路であり、３５は主スイッチング素子４のゲート指令信号である。、主スイッチング素子４を駆動する回路３４は、例えば、ＴＬＰ２５０（東芝製）等の集積回路や、これに相当する回路で実現できる。 …中略… 【００１４】電圧形インバータでは、通常ＰＷＭ制御を行っているため、Ｕ相正側主スイッチング素子４とＵ相負側主スイッチング素子５とは相補的にオン／オフを繰り返す。このため、Ｕ相負側主スイッチング素子５がオンしている状態ではＵ相出力端子１６の電位は、ほぼ負側直流母線Ｎ２の電位に一致しており、この時、直流電源線１９から電力供給用ダイオード２０→電圧保持用コンデンサ２１→正側主端子のエミッタ線２４→主スイッチング素子５→負側直流母線２のように電流が流れ、電圧保持用コンデンサ２１を充電する。電圧保持用コンデンサ２１は、Ｕ相負側主スイッチング素子５がオフし、再びＵ相負側主スイッチング素子５がオンするまでの間、Ｕ相正側主スイッチング素子４を駆動するエネルギーを蓄積する働きがある。このエネルギーを蓄積する働きは、電圧降下式定電圧回路２２の出力側に配置されたコンデンサによっても行うことができる。これらの動作は、他のＶ相及びＷ相でも全く同様に行われるため、各相の電圧保持用のコンデンサ２１の電圧はほぼ直流電源線１９の電圧となり、相ごとばらつきは発生しない。一般に、Ｕ出力端子１６から供給される電流は正負いずれの場合もありうるため、Ｕ出力端子１６から負荷側へ電流が流出する場合には、スイッチング端子５をオンさせてもフリーホイールダイオード１１が導通する。この時、電圧保持用コンデンサ２１に充電される電圧はＵ出力端子１６へ負荷側から電流が流入してスイッチング素子５が導通する場合よりも、スイッチング素子５のオン時の電圧降下分とフリーホイールダイオード１１の順電圧降下分の合計値だけ高くなる。電圧降下式定電圧回路２２は、この分の電圧の過大分を吸収する働きをする。この電圧の過大分は非常に小さい値なので、電圧降下式定電圧回路２２で発生する損失は小さい値となる。また、図２に示される簡単な回路を用いた場合には定電圧線２３の電位は多少変動するが、主スイッチング素子のゲート電圧の許容最大定格を越えない範囲や、主スイッチング素子のスイッチオン時の電圧降下の増大による発熱が許容できる範囲や、負荷電流の直流分がモータにトルク脈動を発生させたりしない範囲で、ばらつくのは問題ない。チャージポンプ回路２６は定電圧線２３から、主スイッチング素子４のエミッタ電位よりさらに低い電位である負電圧線２７へ電力の供給を行い、共通線２４と負電圧線２７との電位差を、ほぼ定電圧線２３と共通線２４との電位差に等しく保つように働く。定電圧線２３と負電圧線２７を主スイッチング素子４を駆動する回路３４に供給することで、主スイッチング素子４を駆動する回路３４は、安定して、主スイッチング素子４を駆動することができる。」 ウ 「図４ ［図：0001416219000004.jpg］ 」 ３ 引用例３に記載された事項 （１）原査定の拒絶の理由において引用した、優先日前に既に公知である、特開２００９－２１９２６９号公報（平成２１年９月２４日公開。以下、これを「引用例３」という。）には、関連する図面と共に、次の事項が記載されている。 ア 「【０００１】 【産業上の利用分野】本発明は、複数個のＭＯＳゲート駆動型半導体素子を直列或いは直並列接続した高電圧大電流の半導体スイッチに係り、特にゲ―ト回路の制御電源供給回路の簡素化を図ったＭＯＳゲート駆動型半導体スイッチに関する。」 イ 「【０００７】 【実施例】以下本発明の一実施例を図１を参照して説明する。本発明は複数個の半導体素子を直列接続或いは直並列接続して構成する半導体スイッチに関するものであるが、各段同じ構成であるため１段の構成のみを示して説明する。 【０００８】半導体スイッチは複数個のＩＧＢＴ（Ｉnsulated Ｇate Ｂipolor Ｔransistor)により構成される。ゲ―ト回路ＧＵの負電源端子には小型電池１０の正極端子が接続され、ゲ―ト回路ＧＵのコモン端子には小型電池１０の負極端子が接続され更に、小型電池１０には平滑コンデンサＣn が並列に接続される。一方、正電源端子とコモン端子間には平滑コンデンサＣp が接続され更に、正電源端子にダイオ―ドＤのカソ―ドを接続し、ダイオ―ドＤのアソ―ドを図示極性のツェナ―ダイオ―ドＺＤを介してコモン端子に接続する。ツェナ―ダイオ―ドＺＤのカソ―ドは限流抵抗Ｒd を介してＩＧＢＴのコレクタに接続し、ここでツェナ―ダイオ―ドＺＤのツェナ―電圧はゲ―ト回路の正電源電圧に適合するものを選定する。」 ウ 「図１ ［図：0001416219000005.jpg］ 」 ４ 引用例４に記載された事項 （１）原査定の拒絶の理由において引用した、優先日前に既に公知である、特開２００９－２１９２６９号公報（平成２１年９月２４日公開。以下、これを「引用例４」という。）には、関連する図面と共に、次の事項が記載されている。 ア 「【０００１】 本発明は、スイッチング素子を有した電力変換装置に関するものである。」 イ 「【０１０６】 《発明の実施形態４》 図７は、本発明の実施形態４に係る電力変換装置の構成を示す図である。この図では、１つの直列回路（150）のみを示してあり、他は図示を省略している。この電力変換装置は、下アーム側駆動回路と上アーム側駆動回路との電圧のアンバランスを防ぐようになっている。 【０１０７】 具体的には、図７に示すように、下アーム用電源（110）と下アーム側駆動回路（162）との間に、ブートストラップ回路のダイオード（180）と同等の電圧降下を生じさせる素子（電圧降下素子）として電圧降下用ダイオード（220）を設置する。なお、ここではダイオードとしているが、ツェナーダイオードなどでも良い。 【０１０８】 上アーム側コンデンサ（170）の電圧は、 （下アーム用電源（110）の電圧）－（ブートストラップ回路のダイオード（180）の順方向電圧）－（下アーム側スイッチング素子での電圧降下） となる。 【０１０９】 例えば、ブートストラップ回路のダイオード（180）としてＳｉＣ ｐｎダイオードを使用し、下アーム側のスイッチング素子（140）での電圧降下が２Ｖとすると、上アーム側コンデンサ（170）の電圧は、おおよそ（下アーム用電源（110）の電圧－５）Ｖとなる。 【０１１０】 上下アームを駆動する駆動回路に供給される電圧値でアンバランスが生じると、上アーム側の駆動回路やスイッチング素子の電圧不足や、下アーム側の駆動回路やスイッチング素子の過電圧といった問題が起こる。本実施形態では、ブートストラップ回路のダイオード（180）と同等の電圧降下を生じさせる素子（電圧降下用ダイオード（220））により、下アーム側駆動回路（162）に掛かる電圧値を下げることができる。これにより、上下アームを駆動する駆動回路に供給される電圧値のアンバランスを防ぐことができる。」 ウ 「図７ ［図：0001416219000006.jpg］ 」 ５ 引用例５に記載された事項 （１）原査定の拒絶の理由において引用した、優先日前に既に公知である、特開２０１０－３５３８７号公報（平成２２年２月１２日公開。以下、これを「引用例５」という。）には、関連する図面と共に、次の事項が記載されている。 ア 「【０００１】 本発明は、一つの直流電源で上下アームのスイッチング素子を駆動する電圧形駆動素子のゲート駆動装置に関するものである。 【０００２】 従来より、空気調和装置の圧縮機を駆動するモータの運転状態を制御するインバータ回路等では、上アーム及び下アームの各スイッチング素子をオン／オフさせるためのゲート駆動装置が用いられている。例えば特許文献１には、一つの直流電源で上下アームの電圧形駆動素子をそれぞれ駆動するゲート駆動装置（いわゆるブートストラップ回路）が開示されている。 …中略… 【０００５】 上記の特許文献１に開示のゲート駆動装置では、上述の如く、直流電源とブートコンデンサの間にダイオードを設ける必要がある。このため、直流電源からブートコンデンサへ電圧が供給される際には、ダイオードで電圧降下が生じてしまう。その結果、この電圧降下に起因してブートコンデンサの充電電圧が低くなり、上アーム側ドライブ回路の駆動電圧が低くなってしまう。その結果、上アーム側のスイッチング素子のオン抵抗が増大し、ひいてはオン損失が増大してしまうという問題が生じる。 …中略… 【０００９】 本発明は、かかる点に鑑みてなされたものであり、その目的は、１つの直流電源でスイッチング素子を駆動するゲート駆動装置において、上下アームのドライブ回路に最適な駆動電圧を供給できるようにすることである。」 イ 「【００２４】 《発明の実施形態１》 本発明の実施形態１に係るゲート駆動装置（10）は、電力変換装置（1）に搭載されている。電力変換装置（1）は、空気調和装置や冷凍装置等の冷媒回路に接続される圧縮機の電動機（多相モータ）等の負荷を駆動するために用いられる。 【００２５】 図１に示すように、電力変換装置（1）は、整流回路（2）とインバータ回路（3）と制御回路（4）とを備えている。整流回路（2）は、交流電源である商用電源（5）に接続されている。整流回路（2）は、商用電源（5）の交流電圧を整流して直流電圧に変換する。 【００２６】 インバータ回路（3）は、整流回路（2）から供給される直流電圧を三相交流電圧に変換し、電動機（6）へ供給する。インバータ回路（3）は、電圧形駆動素子を構成する６つのスイッチング素子（11、21）が三相ブリッジ結線されている。即ち、インバータ回路（3）には、３組のアームが設けられ、各アームには上アーム側スイッチング素子（11）と下アーム側スイッチング素子（21）が直列に接続されている。インバータ回路（3）では、Ｕ、Ｖ、Ｗの各相のスイッチング素子（11、21）に対応するように３つのゲート駆動装置（10）が設けられている。 【００２７】 制御回路（4）は、設定された周波数に応じて、各スイッチング素子（11、21）をオン／オフさせるための信号を各ゲート駆動装置（10）へ出力する。 【００２８】 図２に示すゲート駆動装置（10）は、単電源で上下アームのスイッチング素子（11、21）を駆動する、いわゆるブートストラップ回路を構成している。ゲート駆動装置（10）の上アームには、上述した上アーム側スイッチング素子（11）、上アーム側ドライブ回路（12）、ブートコンデンサ（C1）、ダイオード（D1）、及び抵抗（R1）が設けられている。また、ゲート駆動装置（10）下アームには、上述した下アーム側スイッチング素子（21）、下アーム側ドライブ回路（22）、直流電源（23）、コンデンサ（C2）、ダイオード（D2）、及び抵抗（R2）が設けられている。」 ウ 「図１ ［図：0001416219000007.jpg］ 」 エ 「図２ ［図：0001416219000008.jpg］ 」 ６ 引用例６に記載された事項 （１）原査定の拒絶の理由において引用した、優先日前に既に公知である、実願昭５５－４２６９９号（実開昭５６－１４５３８２号）の願書に添付した明細書及び図面の内容を撮影したマイクロフィルム（昭和５６年１１月１２日公開。以下、これを「引用例６」という。）には、関連する図面と共に、次の事項が記載されている。 ア 「３．考案の詳細な説明 この考案は、増幅器、発振器などの高周波回路に負のバイアス電圧を供給できるようにした高周波装置用電源回路に関する。」（１ページ１３～１６行） イ 「第４図 ［図：0001416219000009.jpg］ 」 ウ 「第６図 ［図：0001416219000010.jpg］ 」 ７ 引用例７に記載された事項 （１）原査定の拒絶の理由において引用した、優先日前に既に公知である、実願昭６１－２１１７７号（実開昭６２－１３２６８７号）の願書に添付した明細書及び図面の内容を撮影したマイクロフィルム（昭和６２年８月２１日公開。以下、これを「引用例７」という。）には、関連する図面と共に、次の事項が記載されている。 ア 「＜産業上の利用分野＞ 本考案は負電圧発生回路に係り、特に正電圧から負電圧を発生する負電圧発生回路に関する。」（２ページ１～３行） イ 「図 ［図：0001416219000011.jpg］ 」 ８ 引用例８に記載された事項 （１）原査定の拒絶の理由において引用した、優先日前に既に公知である、特開２００５－１５０９３４号公報（平成１７年６月９日公開。以下、これを「引用例８」という。）には、関連する図面と共に、次の事項が記載されている。 ア 「【０００８】 次に本発明の実施の形態を実施例により説明する。 図１はモータ駆動回路に適用した実施例を示す図であり、図２は各部の電圧波形を示す図である。 発振波形を出力する発振回路１０が、微分回路２０およびチャージポンプ回路３０に接続される。発振波形は図２に示すように、ＬレベルとＨレベルとを所定周期で繰り返す。 チャージポンプ回路３０は、抵抗３２、ＮＰＮ型トランジスタ３３、ＰＮＰ型トランジスタ３４、コンデンサ３６、ダイオード３５および電源３１で構成される。」 イ 「図１ ［図：0001416219000012.jpg］ 」 第６ 対比・判断 １ 本願発明１について （１）対比 本願発明１と引用発明とを対比する。 ア 構成要件Ａ及びＢについて 引用発明の「「＋２００Ｖ」を供給する端子」及び「制御グランド２０４」は、それぞれ構成要件Ａ及びＢの「直流電圧が印加される電源端子」及び「接地された接地端子」に相当する。 引用発明の「バイポーラゲートドライバ５００」は、「半導体デバイス２２０」及び「半導体デバイス２２２」を駆動する装置といえるから、引用発明と本願発明１とは、構成要件Ａ及びＢの「直流電圧が印加される電源端子」と、「接地された接地端子」とを備える「駆動装置」である点で一致する。 イ 構成要件Ｃ及びＤについて 引用発明の「半導体デバイス２２０」及び「半導体デバイス２２２」は、それぞれ構成要件Ｃ及びＤの「第１のトランジスタ」及び「第２のトランジスタ」に相当するから、引用発明は、構成要件Ｃの「一端が前記電源端子に接続され、他端が出力端子に接続された第１のトランジスタ」及び構成要件Ｄの「一端が前記出力端子に接続され、他端が前記接地端子に接続された第２のトランジスタ」との構成を有する。 ウ 構成要件Ｅについて 引用発明の「「＋１２Ｖ＿Ｈ」を出力するローサイド＋１２Ｖ電源２１２」は、構成要件Ｅの「第１の電圧を出力する第１の直流電源」に相当する。 エ 構成要件Ｆについて 引用発明の「ブートストラップダイオード５０８」及び「ブートストラップキャパシタ５１０」は、それぞれ構成要件Ｆの「第１のブートストラップ用ダイオード」及び「第１のブートストラップ用コンデンサ」に相当する。 引用発明の「ブートストラップダイオード５０８」は、「アノードに前記ローサイド＋１２Ｖ電源２１２の「＋１２Ｖ＿Ｌ」（図５）が印加され且つカソードが「＋１２Ｖ＿Ｈ」（図５）に接続され」るとともに、「ブートストラップキャパシタ５１０」は、「一端が前記ブートストラップダイオード５０８のカソードに接続され且つ他端が前記出力端子に接続され」るものであるから、当該「ブートストラップダイオード５０８」及び「ブートストラップキャパシタ５１０」からなる「回路」は、構成要件Ｆの「第１のブートストラップ回路」に相当するといえる。 したがって、引用発明の「アノードに前記ローサイド＋１２Ｖ電源２１２の「＋１２Ｖ＿Ｌ」（図５）が印加され且つカソードが「＋１２Ｖ＿Ｈ」（図５）に接続されたブートストラップダイオード５０８、及び、一端が前記ブートストラップダイオード５０８のカソードに接続され且つ他端が前記出力端子に接続されたブートストラップキャパシタ５１０を有する回路」は、構成要件Ｆの「アノードに前記第１の電圧が印加され且つカソードが第１の正電源配線に接続された第１のブートストラップ用ダイオード、及び、一端が前記第１のブートストラップ用ダイオードのカソードに接続され且つ他端が前記出力端子に接続された第１のブートストラップ用コンデンサを有する第１のブートストラップ回路」に相当する。 オ 構成要件Ｇについて 引用発明は、構成要件Ｇの「一端が前記出力端子に接続され、他端が第１の負電源配線に接続された第１の安定化用コンデンサ」に対応する構成を有しない。（相違点１） カ 構成要件Ｈについて 上記イの「第１のトランジスタ」の認定、及びエの対比を踏まえると、引用発明の「前記「＋１２Ｖ＿Ｈ」（図５）と「－５Ｖ＿Ｈ」（図５）とから生成したドライバ２１６の出力３０１（図３）を、前記半導体デバイス２２０の制御端子に入力して、前記半導体デバイス２２０の動作を制御するハイサイドドライバ２１６」は、構成要件Ｈの「前記第１の正電源配線の第１の正電源電圧と前記第１の負電源配線の第１の負電源電圧とから生成した第１の制御信号を、前記第１のトランジスタの制御端子に出力して、前記第１のトランジスタの動作を制御する第１のゲートドライバ回路」に相当する。 キ 構成要件Ｉについて 引用発明の「ローサイドドライバ２１８」は、構成要件Ｉの「第２のゲートドライバ回路」に対し、上記イの「第２のトランジスタ」の認定を踏まえると、“前記第２のトランジスタの動作を制御する”点で共通するといえる。 そして、引用発明の「ローサイド＋１２Ｖ電源２１２から出力される「＋１２Ｖ＿Ｌ」（図５）とローサイドチャージポンプ回路５０４（ＣＰＣ－Ｌ）から出力される「－５Ｖ＿Ｌ」（図５）とから生成したローサイドドライバ２１８の出力５０７を、前記半導体デバイス２２２のゲート端子に入力して、前記半導体デバイス２２２の動作を制御するローサイドドライバ２１８」と構成要件Ｉの「第２の正電源配線の第２の正電源電圧と第２の負電源配線の第２の負電源電圧とから生成した第２の制御信号を、前記第２のトランジスタの制御端子に出力して、前記第１のトランジスタと前記第２のトランジスタとが相補的にオン／オフするように、前記第２のトランジスタの動作を制御する第２のゲートドライバ回路」とは、下記の点（相違点２）を除き、“第２の正電源配線の第２の正電源電圧と第２の負電源配線の第２の負電源電圧とから生成した第２の制御信号を、前記第２のトランジスタの制御端子に出力して、前記第２のトランジスタの動作を制御する第２のゲートドライバ回路”である点で共通する。 ク 構成要件Ｊについて 引用発明の「ハイサイドチャージポンプ回路５０２」は、構成要件Ｊの「第１のチャージポンプ回路」に相当する。 上記カの「第１の制御信号」の認定を踏まえると、引用発明の「前記ハイサイドドライバ２１６の出力３０１（図３）に基づいて、前記「＋１２Ｖ＿Ｈ」（図５）とは反対の極性の前記「－５Ｖ＿Ｈ」（図５）を生成するハイサイドチャージポンプ回路５０２」は、構成要件Ｊの「前記第１の制御信号に基づいて、前記出力端子の電位を基準として前記第１の正電源電圧とは反対の極性の前記第１の負電源電圧を生成して前記第１の負電源配線に印加する第１のチャージポンプ回路」に相当する。 ケ 構成要件Ｋ～Ｎについて 引用発明は、構成要件Ｋの「第２の電圧を出力する第２の直流電源」、構成要件Ｌの「アノードに前記第２の電圧が印加され且つカソードが前記第２の正電源配線に接続された第２のブートストラップ用ダイオード、及び、一端が前記第２のブートストラップ用ダイオードのカソードに接続され且つ他端が前記接地端子に接続された第２のブートストラップ用コンデンサを有する第２のブートストラップ回路」、構成要件Ｍの「一端が前記接地端子に接続され、他端が第２の負電源配線に接続された第３の安定化用コンデンサ」及び構成要件Ｎの「一端が前記第２のブートストラップ用ダイオードのカソードに接続され、他端が前記第２の負電源配線に接続された第４の安定化用コンデンサ」に対応する構成を有しない。（相違点３） コ 構成要件Ｏについて 引用発明の「ローサイドチャージポンプ回路５０４」は、構成要件Ｏの「第２のチャージポンプ回路」に相当するといえるから、引用発明の「前記ローサイドドライバ２１８の出力５０７から出力される信号に基づいて、前記制御グランド２０４の電位を基準として前記ローサイド＋１２Ｖ電源２１２の「＋１２Ｖ＿Ｌ」（図５）とは反対の極性の「－５Ｖ＿Ｌ」（図５）を生成してローサイドドライバ２１８の「ＧＮＤ＿Ｌ」に印加するローサイドチャージポンプ回路５０４」は、構成要件Ｏの「前記第２の制御信号に基づいて、前記接地端子の電位を基準として前記第２の正電源電圧とは反対の極性の前記第２の負電源電圧を生成して前記第２の負電源配線に印加する第２のチャージポンプ回路」に相当する。 サ 構成要件Ｐ及びＱについて 上記カの「第１のゲートドライバ回路」の認定を踏まえると、引用発明の「前記ハイサイドドライバ２１６は、前記ハイサイドドライバ２１６の出力３０１（図３）により、前記半導体デバイス２２０の動作をＰＷＭ制御する」との構成は、構成要件Ｐ及びＱの「前記第１のゲートドライバ回路は、前記第１の制御信号により、前記第１のトランジスタの動作をＰＷＭ制御」するとの構成に相当する。 シ 構成要件Ｒ、Ｓについて 引用発明は、構成要件Ｒ及びＳの「前記第２のゲートドライバ回路は、」「前記第２の制御信号により、前記第１のトランジスタと前記第２のトランジスタとが相補的にオン／オフするように、前記第２のトランジスタの動作をＰＷＭ制御する」に対応する構成を有しない。（相違点２） ス 以上、ア～シの検討から、引用発明と本願発明１とは、次の一致点及び相違点を有する。 〈一致点〉 Ａ 直流電圧が印加される電源端子と、 Ｂ 接地された接地端子と、 Ｃ 一端が前記電源端子に接続され、他端が出力端子に接続された第１のトランジスタと、Ｄ 一端が前記出力端子に接続され、他端が前記接地端子に接続された第２のトランジスタと、 Ｅ 第１の電圧を出力する第１の直流電源と、 Ｆ アノードに前記第１の電圧が印加され且つカソードが第１の正電源配線に接続された第１のブートストラップ用ダイオード、及び、一端が前記第１のブートストラップ用ダイオードのカソードに接続され且つ他端が前記出力端子に接続された第１のブートストラップ用コンデンサを有する第１のブートストラップ回路と、 Ｈ 前記第１の正電源配線の第１の正電源電圧と前記第１の負電源配線の第１の負電源電圧とから生成した第１の制御信号を、前記第１のトランジスタの制御端子に出力して、前記第１のトランジスタの動作を制御する第１のゲートドライバ回路と、 Ｉ’第２の正電源配線の第２の正電源電圧と第２の負電源配線の第２の負電源電圧とから生成した第２の制御信号を、前記第２のトランジスタの制御端子に出力して、前記第２のトランジスタの動作を制御する第２のゲートドライバ回路と、 Ｊ 前記第１の制御信号に基づいて、前記出力端子の電位を基準として前記第１の正電源電圧とは反対の極性の前記第１の負電源電圧を生成して前記第１の負電源配線に印加する第１のチャージポンプ回路と、 Ｏ 前記第２の制御信号に基づいて、前記接地端子の電位を基準として前記第２の正電源電圧とは反対の極性の前記第２の負電源電圧を生成して前記第２の負電源配線に印加する第２のチャージポンプ回路と、を備え、 Ｐ 前記第１のゲートドライバ回路は、 Ｑ 前記第１の制御信号により、前記第１のトランジスタの動作をＰＷＭ制御する ことを特徴とする駆動装置。 〈相違点１〉 本願発明１が、「一端が前記出力端子に接続され、他端が第１の負電源配線に接続された第１の安定化用コンデンサ」（構成要件Ｇ）を備えるのに対し、引用発明はそのことが特定されていない点。 〈相違点２〉 本願発明１の「第２のゲートドライバ回路」が、「前記第２の制御信号により、前記第１のトランジスタと前記第２のトランジスタとが相補的にオン／オフするように、前記第２のトランジスタの動作をＰＷＭ制御する」のに対し、引用発明の「ローサイドドライバ２１８」が、「半導体デバイス２２０」と「半導体デバイス２２２」とを相補的にオン／オフするように動作を制御することが特定されていない点。 〈相違点３〉 本願発明１は、「第２の電圧を出力する第２の直流電源」（構成要件Ｋ）、「アノードに前記第２の電圧が印加され且つカソードが前記第２の正電源配線に接続された第２のブートストラップ用ダイオード、及び、一端が前記第２のブートストラップ用ダイオードのカソードに接続され且つ他端が前記接地端子に接続された第２のブートストラップ用コンデンサを有する第２のブートストラップ回路」（構成要件Ｌ）、「一端が前記接地端子に接続され、他端が第２の負電源配線に接続された第３の安定化用コンデンサ」（構成要件Ｍ）及び「一端が前記第２のブートストラップ用ダイオードのカソードに接続され、他端が前記第２の負電源配線に接続された第４の安定化用コンデンサ」（構成要件Ｎ）を備えるのに対し、引用発明はそのような構成を備えることが特定されていない点。 （２）相違点についての判断 事案に鑑み、先に相違点１及び３について検討する。 相違点１及び３に係る構成、すなわち、「一端が前記出力端子に接続され、他端が第１の負電源配線に接続された第１の安定化用コンデンサ」（構成要件Ｇ）、「第２の電圧を出力する第２の直流電源」（構成要件Ｋ）、「アノードに前記第２の電圧が印加され且つカソードが前記第２の正電源配線に接続された第２のブートストラップ用ダイオード、及び、一端が前記第２のブートストラップ用ダイオードのカソードに接続され且つ他端が前記接地端子に接続された第２のブートストラップ用コンデンサを有する第２のブートストラップ回路」（構成要件Ｌ）、「一端が前記接地端子に接続され、他端が第２の負電源配線に接続された第３の安定化用コンデンサ」（構成要件Ｍ）及び「一端が前記第２のブートストラップ用ダイオードのカソードに接続され、他端が前記第２の負電源配線に接続された第４の安定化用コンデンサ」（構成要件Ｎ）については、上記第５の２～３に示した引用例２～３には記載も示唆もされていない。 また、上記相違点１及び３に係る構成は、その他上記第５の４～８に示した引用例４～８にも記載も示唆もされておらず、また、本願優先日前の周知技術であったということもできない。 したがって、本願発明１は、引用発明及び引用例２～３に記載された技術的事項に基づいて当業者が容易に発明をすることができたとまではいえず、その他引用例４～８に記載された技術的事項に基づいたとしても、引用発明において、当業者といえども上記相違点１及び３に係る構成を想到することは容易とはいえない。 したがって、上記その余の相違点について判断するまでもなく、本願発明１は、当業者であっても、引用発明及び引用例２～８に記載された技術的事項に基づいて容易に発明をすることができたものとはいえない。 ２ 本願発明２～６について 本願発明２～６は、本願発明１を直接又は間接的に引用するものであるから、本願発明１と同じ理由により、当業者であっても、引用発明及び引用例２～８に記載された技術的事項に基づいて容易に発明をすることができたものとはいえない。 ３ 本願発明７について 本願発明７は、本願発明１と概ねカテゴリー表現のみ異なるものであるから、本願発明１と同じ理由により、当業者であっても、引用発明及び引用例２～８に記載された技術的事項に基づいて容易に発明をすることができたものとはいえない。 第７ 原査定について ＜特許法第２９条第２項について＞ 上記第６に示したとおり、本願発明１～７は、原査定において引用された引用文献１～８（上記第５の引用例１～８）に基づいて、容易に発明をすることができたものとはいえない。したがって、原査定の理由を維持することはできない。 第８ むすび 以上のとおり、原査定の理由によっては、本願を拒絶することはできない。 また、他に本願を拒絶すべき理由を発見しない。 よって、結論のとおり審決する。