2022-018619

特願２０１９－５７１５９８「デジタル画素画像センサ」拒絶査定不服審判事件〔平成３１年１月３日国際公開、ＷＯ２０１９／００５７４９、令和２年８月２７日国内公表、特表２０２０－５２６０９８〕について、次のとおり審決する。

結 論 本件審判の請求は、成り立たない。

理 由 第１ 手続の経緯 本願は、２０１８年（平成３０）年６月２６日（パリ条約による優先権主張 外国庁受理２０１７年６月２６日、米国 ２０１７年１２月１９日、米国）を国際出願日とする出願であって、その手続の経緯は以下のとおりである。 令和３年１２月 ６日付け：拒絶理由通知書 令和４年 ３月１１日 ：意見書、手続補正書の提出 令和４年 ７月１２日付け：拒絶査定 令和４年１１月１８日 ：審判請求書、手続補正書の提出 第２ 令和４年１１月１８日にされた手続補正についての補正の却下の決定 ［補正の却下の決定の結論］ 令和４年１１月１８日にされた手続補正を却下する。 ［理由］ １ 本件補正の内容 令和４年１１月１８日にされた手続補正（以下「本件補正」という。）は、令和４年３月１１日にされた手続補正により補正された特許請求の範囲の請求項１～２０を、本件補正による特許請求の範囲の請求項１～２０に補正するものであり、本件補正は、本件補正前の請求項１を本件補正後の請求項１とする補正事項を含むものである。 なお、下線は補正箇所を示す。 〔本件補正前の請求項１〕 複数の画素を備えるデジタル画素画像センサであって、各画素は、 光信号に応答して電荷を生成するように構成されたフォトダイオードと、 前記フォトダイオードによって生成された前記電荷を貯蔵するように構成された電荷貯蔵デバイスであって、貯蔵された前記電荷により電圧信号が前記電荷貯蔵デバイスに生じる、電荷貯蔵デバイスと、 画素メモリと、 デジタイザとを備え、前記デジタイザは、 比較器であって、 ランプ信号および前記電圧信号を受け取るように構成され、前記ランプ信号の電圧レベルがクロック信号の各サイクル後に増加または低下し、さらに、 前記ランプ信号の前記電圧レベルが前記電圧信号の電圧レベルに達した後に前記比較器の出力状態を変化させるように構成された比較器と、 デジタル出力生成回路であって、前記比較器の出力状態が変化したときに、 前記ランプ信号が開始したときの時間と、前記比較器の前記出力状態が変化したときの時間との間の前記クロック信号の総サイクル数に対応する第１の数を受け取るように、かつ 前記第１の数を前記画素メモリに保存するように構成され、前記第１の数が前記電圧信号の前記電圧レベルのデジタル値に対応する、デジタル出力生成回路と を備える、デジタル画素画像センサ。 〔本件補正後の請求項１〕 複数の画素を備えるデジタル画素画像センサであって、各画素は、 光信号に応答して電荷を生成するように構成されたフォトダイオードと、 前記フォトダイオードによって生成された前記電荷を貯蔵するように構成された電荷貯蔵デバイスであって、貯蔵された前記電荷により電圧信号が前記電荷貯蔵デバイスに生じる、電荷貯蔵デバイスと、 画素メモリと、 デジタイザとを備え、前記デジタイザは、 比較器であって、 ランプ信号および前記電圧信号を受け取るように構成され、前記ランプ信号の電圧レベルがクロック信号の各サイクル後に増加または低下し、さらに、 前記ランプ信号の前記電圧レベルが前記電圧信号の電圧レベルに達した後に前記比較器の出力状態を変化させるように構成された比較器と、 デジタル出力生成回路であって、前記比較器の出力状態が変化したときに、 前記ランプ信号が開始したときの時間と、前記比較器の前記出力状態が変化したときの時間との間の前記クロック信号の総サイクル数に対応する第１の数を受け取るように、かつ 前記第１の数を前記画素メモリに保存するように構成され、前記第１の数が前記電圧信号の前記電圧レベルのデジタル値に対応する、デジタル出力生成回路と を備え、 前記画素メモリは、当該画素メモリ内の保存データを、列ラインの出力バスを介してデジタル画像フレームを記憶するためのラインメモリに読み出すために、当該保存データを前記列ラインの出力バスへと読み出す手段を備える、デジタル画素画像センサ。 ２ 補正の適否 本件補正は、本件補正前の請求項１に記載された発明を特定するために必要な事項である「画素メモリ」について、上記のとおり限定を付加するものであって、本件補正前の請求項１に記載された発明と本件補正後の請求項１に記載される発明の産業上の利用分野及び解決しようとする課題が同一であるから、特許法第１７条の２第５項第２号の特許請求の範囲の減縮を目的とするものに該当する。 そこで、本件補正後の請求項１に記載される発明（以下「本件補正発明」という。）が同条第６項において準用する同法第１２６条第７項の規定に適合するか（特許出願の際独立して特許を受けることができるものであるか）について、以下検討する。 （１）本件補正発明 本件補正発明は、上記１の〔本件補正後の請求項１〕に記載したとおりのものである。 （２）引用発明 （２－１）引用文献１の記載事項 原査定の拒絶の理由で引用された本願の優先日前に頒布された又は電気通信回線を通じて公衆に利用可能となった引用文献である、特開２０１６－９２６６１号公報（平成２８年５月２３日出願公開。以下「引用文献１」という。）には、図面とともに次の記載がある。 なお、下線は強調のために当審が付した。 「【００４０】 図１は本技術を適用した固体撮像素子１１の一部分を構成する回路を示しており、この例では固体撮像素子１１には、光電変換部２１、転送部２２、電荷電圧変換部２３、信号比較器２４、および記憶部２５が設けられている。 【００４１】 これらの光電変換部２１乃至記憶部２５は、固体撮像素子１１を構成する同一チップ上に設けられている。また、例えば光電変換部２１乃至電荷電圧変換部２３は、固体撮像素子１１に設けられた複数の画素ごとに設けられている。さらに信号比較器２４および記憶部２５は、画素ごとに設けられていてもよいし、いくつかの画素、つまりいくつかの光電変換部２１に対して共通のものが設けられてもよい。 【００４２】 光電変換部２１は、例えばフォトダイオードなどからなり、撮像対象から入射した光を光電変換することで、入射した光の量、つまり受光量に応じた電荷を生成する。転送部２２は、光電変換部２１で得られた電荷を電荷電圧変換部２３へと転送する。なお、転送部２２は２つ以上設けられてもよい。 【００４３】 電荷電圧変換部２３は、転送部２２を介して光電変換部２１から供給された電荷を蓄積するとともに、蓄積している電荷の一部または全部を所定の変換効率で信号量を示す電圧信号へと変換し、信号比較器２４に供給する。電荷電圧変換部２３は２以上の複数の段階で変換効率を切り替えることが可能な構成となっている。 【００４４】 信号比較器２４は、外部から供給された参照信号と、電荷電圧変換部２３から供給された電圧信号とを比較し、その比較結果を出力する。 【００４５】 固体撮像素子１１では、信号比較器２４から出力された比較結果、または電荷電圧変換部２３から出力された電圧信号に基づいて、画素で得られた信号量を示す画素信号（画素値）が生成され、各画素の画素信号からなる撮像画像の画像信号が得られる。 【００４６】 また、信号比較器２４での比較結果は記憶部２５にも供給される。記憶部２５は、Nbitのメモリなどからなり、信号比較器２４から供給された比較結果、より詳細には比較結果に応じて変換効率を切り替えるための制御信号を記憶する。また、記憶部２５は、記憶している制御信号を電荷電圧変換部２３に供給することで、電荷電圧変換部２３における変換効率を変更させる。つまり、制御信号により電荷電圧変換部２３における変換効率の変更が制御される。 【００４７】 このように固体撮像素子１１では、電荷電圧変換部２３から出力された、信号量を示す電圧信号が、参照信号よりも高いか低いかに応じて、適応的に電荷電圧変換部２３における変換効率が変更される。 【００４８】 〈第１の実施の形態〉 〈画素の構成例〉 次に、本技術を適用した固体撮像素子の実施の形態について説明する。 【００４９】 この実施の形態の固体撮像素子には、例えば図２に示すように画素ごとに上述した光電変換部２１乃至記憶部２５が設けられている。なお、図２において図１における場合と対応する部分には同一の符号を付してあり、その説明は適宜省略する。 【００５０】 図２は、本技術を適用した固体撮像素子５１の画素内に設けられた回路の一部を示している。この例では、固体撮像素子５１に設けられた画素６１は、光電変換部２１、転送部２２、電荷電圧変換部２３、信号比較器２４、および記憶部２５を有しており、これらの素子の接続関係および動作は、図１に示した例と同様となっている。なお、この例では光電変換部２１乃至記憶部２５のみが図示されているが、画素６１内には他の回路等も含まれている。また、この例においても転送部２２が複数設けられてもよい。 【００５１】 固体撮像素子５１の画素アレイ部には複数の画素６１が行列状に配置されている。 【００５２】 〈第１の実施の形態の変形例１〉 〈画素の構成例〉 また、図２に示した画素６１に設けられている信号比較器２４を用いて、電圧信号のAD（Analog to Digital）変換を行うようにしてもよい。そのような場合、信号比較器２４の出力側には、例えば外部でカウントされたカウント信号をラッチする機構や、アップダウンカウンタなどがさらに設けられ、AD変換時には時間とともにスロープ状に電圧値が変化する信号が参照信号として信号比較器２４に供給される。 【００５３】 例えば信号比較器２４の出力側にメモリ等の記憶部を設け、外部のカウンタから各画素６１へと配信されるカウント信号を記憶部にてラッチすることでAD変換を実現する場合、画素６１は図３に示す構成とされる。なお、図３において図２における場合と対応する部分には同一の符号を付してあり、その説明は適宜省略する。 【００５４】 図３に示す例では、固体撮像素子５１の画素６１には、光電変換部２１乃至記憶部２５に加え、さらに記憶部９１が設けられている。 【００５５】 記憶部９１は、例えばMbitのメモリなどからなり、信号比較器２４の出力側の端子、および出力信号線９２に接続されている。記憶部９１は、信号比較器２４から供給された比較結果に基づいて、出力信号線９２を介して外部から供給されたカウント信号をラッチする（取り込む）。このとき記憶部９１が一時的に保持しているカウント信号、つまりラッチされたカウント信号が、電荷電圧変換部２３の信号量を示す電圧信号をAD変換して得られた値となっている。 【００５６】 記憶部９１は、行方向に並ぶ複数の画素６１からなる画素行を選択するための制御信号WORDにより、記憶部９１が設けられている画素６１が選択されると、記憶（保持）している値を、電荷電圧変換部２３から出力された電圧信号をAD変換して得られた出力電圧信号として、出力信号線９２に出力する。 【００５７】 〈撮像素子の構成例〉 続いて、図３を参照して説明したように信号比較器２４をAD変換にも利用する場合における固体撮像素子５１のより具体的な実施の形態について説明する。 【００５８】 図４は、固体撮像素子５１の具体的な構成例を示す図である。なお、図４において図３における場合と対応する部分には同一の符号を付してあり、その説明は適宜省略する。 【００５９】 図４に示す固体撮像素子５１には、１つのチップ上に画素アレイ部１２１、カウンタ１２２、参照信号供給部１２３、垂直駆動回路１２４、読み出し回路１２５、信号処理部１２６、および入出力部１２７が設けられている。 【００６０】 画素アレイ部１２１には、図３に示した画素６１と同様の構成の画素１３１が行列状に複数配置されている。なお、図４では画素アレイ部１２１には１つの画素１３１のみが図示されているが、実際には複数の画素１３１が設けられている。 【００６１】 画素アレイ部１２１に設けられた各画素１３１は、出力信号線９２を介してカウンタ１２２および読み出し回路１２５に接続されており、例えば１つの出力信号線９２には、図中、縦方向、すなわち列（垂直方向）に並ぶ複数の画素１３１が接続されている。 【００６２】 また、図中、横方向、すなわち行方向（水平方向）に並ぶ複数の画素１３１は、水平方向に長い制御線を介して参照信号供給部１２３に接続されている。さらに、行方向に並ぶ複数の画素１３１は、水平方向に長い他の制御線を介して垂直駆動回路１２４にも接続されている。 【００６３】 カウンタ１２２は、例えばグレイコードカウンタなどからなり、出力信号線９２を介して画素１３１にカウント信号（クロック信号）を供給する。参照信号供給部１２３は、制御線を介して画素１３１に参照信号を供給する。 【００６４】 例えば参照信号供給部１２３は、変換効率を決定するための電圧信号と参照信号との比較時には、一定の電圧（以下、判定レベルとも称する）の参照信号を画素１３１に供給する。これに対して、参照信号供給部１２３は、画素信号を得るためのAD変換時には、時間とともに電圧が線形に減少していくスロープ状の信号（以下、単にスロープとも称する）を参照信号として画素１３１に供給する。 【００６５】 垂直駆動回路１２４は、制御線を介して画素１３１に制御信号WORDを供給することで、行単位で画素１３１を選択する。読み出し回路１２５は、出力信号線９２を介して画素１３１からAD変換された信号を読み出して信号処理部１２６に供給する。 【００６６】 信号処理部１２６は、読み出し回路１２５から供給された信号に基づいて、各画素１３１の画素信号を演算により算出し、得られた各画素１３１の画素信号からなる撮像画像の画像信号を得る。また、信号処理部１２６は、得られた画像信号に対して、例えば黒レベルの調整やデモザイクなどの各種の画像処理を施して、入出力部１２７に供給する。 【００６７】 入出力部１２７は、チップ外の後段のブロックと接続され、接続されたブロックとの情報の授受を行う。例えば入出力部１２７は、信号処理部１２６から供給された撮像画像の画像信号を後段のブロックへと出力する。」 「【００７４】 〈画素の構成例〉 さらに図４に示した画素１３１は、より詳細には例えば図５に示すように構成される。なお、図５において、図３における場合と対応する部分には同一の符号を付してあり、その説明は適宜省略する。 【００７５】 図５に示す画素１３１は、受光部１６１、信号比較器１６２、記憶部１６３、および記憶部１６４を有している。 【００７６】 この例では、受光部１６１が被写体からの光を受光して光電変換し、得られた電荷に対応する電圧信号を出力する。また、信号比較器１６２が、例えば図３の信号比較器２４に対応し、記憶部１６３および記憶部１６４が、それぞれ図３の記憶部２５および記憶部９１に対応する。また、受光部１６１と信号比較器１６２は、一部の素子を共有している。 【００７７】 受光部１６１は、光電変換部２１、転送トランジスタ１７１、電荷排出トランジスタ１７２、トランジスタ１７３、容量１７４、トランジスタ１７５、電荷電圧変換部１７６、増幅トランジスタ１７７、およびリセットトランジスタ１７８を有している。」 「【００９２】 また、信号比較器１６２は、受光部１６１から供給された電圧信号と、参照信号供給部１２３から供給された参照信号REFとを比較し、その比較結果を記憶部１６３および記憶部１６４に出力する。 【００９３】 信号比較器１６２は、初段に設けられた差動増幅器１８１、２段目に設けられたPFB（Positive Feedback）回路１８２、および出力側に設けられたインバータ１８３から構成される。」 「【０１０９】 ここで、電荷電圧変換部１７６で得られる電圧信号が参照信号REFよりも高い（大きい）場合には、低レベルの電圧信号VCOがインバータ１８３から出力され、電荷電圧変換部１７６で得られる電圧信号が参照信号REFよりも低い（小さい）場合には、高レベルの電圧信号VCOがインバータ１８３から出力される。」 「【０１１９】 記憶部１６４は複数のD-Latch回路からなり、信号比較器１６２のインバータ１８３から供給された電圧信号VCOに応じて、出力信号線９２を介してカウンタ１２２から供給されたカウント信号をラッチする（取り込む）ことで、AD変換されたリセットレベルや信号レベルを得る。また、記憶部１６４は得られたAD変換後のリセットレベルや信号レベルを、出力信号線９２を介して読み出し回路１２５に出力する。 【０１２０】 記憶部１６４を構成するD-Latch回路はトランジスタ２２１、トランジスタ２２２、およびトランジスタ２２３を備えている。 【０１２１】 トランジスタ２２１のゲート電極にはインバータ１８３が接続されている。トランジスタ２２１の一方のソース／ドレイン領域には出力信号線９２が接続されており、トランジスタ２２１の他方のソース／ドレイン領域にはトランジスタ２２２のゲート電極が接続されている。また、トランジスタ２２１のソース／ドレイン領域と、トランジスタ２２２のゲート電極との間には寄生容量C12がある。なお、面積に余裕がある場合には、トランジスタ２２１のソース／ドレイン領域と、トランジスタ２２２のゲート電極との間に寄生容量C12ではなく、容量素子を設けるようにしてもよい。 【０１２２】 トランジスタ２２１は、インバータ１８３からゲート電極に供給された電圧信号VCOが高レベルであるときにオン状態となり、出力信号線９２を介してカウンタ１２２から供給されたカウント信号を寄生容量C12に供給する。 【０１２３】 各D-Latch回路の寄生容量C12に電荷として保持されているカウント信号からなる信号は、AD変換後のリセットレベルまたは信号レベルとなっている。換言すれば、各D-Latch回路の寄生容量C12は、リセットレベルや信号レベルの１ビット分の信号を各々保持する。 【０１２４】 トランジスタ２２２の一方のソース／ドレイン領域は接地されており、トランジスタ２２２の他方のソース／ドレイン領域はトランジスタ２２３のソース／ドレイン領域に接続されている。トランジスタ２２２は、寄生容量C12に保持されているカウント信号（電荷）に応じた信号を出力する。トランジスタ２２３の一方のソース／ドレイン領域は出力信号線９２に接続されており、トランジスタ２２３の他方のソース／ドレイン領域はトランジスタ２２２のソース／ドレイン領域に接続されている。 【０１２５】 トランジスタ２２３は、外部からトランジスタ２２３のゲート電極に供給された制御信号WORDに応じて、トランジスタ２２２から供給された信号を出力信号線９２に出力する。」 「【０１２６】 〈撮像処理の説明〉 続いて、図４に示した固体撮像素子５１の動作について説明する。」 【０１７２】 初期化が終了すると、参照信号供給部１２３は参照信号REFとしてスロープをトランジスタ１９２に供給し、カウンタ１２２は出力信号線９２を介してトランジスタ２２１にカウント信号BITXnを供給する。 【０１７３】 これにより、信号レベルの取得が開始される。このとき、電荷電圧変換部１７６、または電荷電圧変換部１７６と電荷電圧変換部１７６に接続された容量１７４には、露光期間中に光電変換部２１で得られた電荷が蓄積されている状態となっている。 【０１７４】 信号レベルの取得開始直後においては、参照信号REFが電圧FDよりも高い（大きい）ので電圧信号VCOは高レベルとなっている。そのため、トランジスタ２２１がオンされた状態となり、カウント信号BITXnが順次、トランジスタ２２１を介して寄生容量C12に供給される。 【０１７５】 その後、例えば時刻t12で参照信号REFが電圧FDよりも低く（小さく）なって電圧信号VCOが、高レベルから低レベルに反転すると、トランジスタ２２１がオフされてカウント信号BITXnが寄生容量C12に供給されない状態となる。このとき各D-Latch回路の寄生容量C12に保持されているカウント信号BITXnに対応する電荷（電圧）がAD変換された信号レベルとなっている。つまり、信号レベルを示すアナログ信号（アナログ値）である電圧FDの電圧信号が、デジタル信号（デジタル値）に変換されたことになる。 【０１７６】 また、信号レベルの取得が終了すると、時刻t13においてリセットレベルの取得時と同様に、参照信号REFの電圧が一定の値まで下げられ、トランジスタ１９２がオフされる。 【０１７７】 そして時刻t14において制御信号WORDが高レベルとされて画素１３１が行単位で選択されると、リセットレベルの読み出し時と同様に、トランジスタ２２３がオンされて寄生容量C12に保持されている信号レベルが読み出される。 【０１７８】 すなわち、出力信号線９２を介して読み出し回路１２５によって信号レベルが読み出され、信号処理部１２６に供給される。そして読み出された信号レベルは信号処理部１２６内のフレームメモリに記憶される。」 （２－２）引用発明 上記（２－１）から、引用文献１には次の発明（以下「引用発明」という。）が記載されているといえる。 なお、各構成の末尾括弧内に、対応する記載箇所を示した。また、各構成の符号（ａ）～（ｏ４）は当審が付したものであり、以下「構成ａ」～「構成ｏ４」という。 〔引用発明〕 （ａ）画素１３１が行列状に複数配置されている画素アレイ部１２１、カウンタ１２２、参照信号供給部１２３、垂直駆動回路１２４、読み出し回路１２５、信号処理部１２６、および入出力部１２７が設けられている固体撮像素子５１であって、（【００５９】、【００６０】） （ｂ）各画素１３１は、出力信号線９２を介してカウンタ１２２および読み出し回路１２５に接続されており、１つの出力信号線９２には、列（垂直方向）に並ぶ複数の画素１３１が接続されており、（【００６１】） （ｃ）行方向（水平方向）に並ぶ複数の画素１３１は、水平方向に長い制御線を介して参照信号供給部１２３に接続されており、さらに、行方向に並ぶ複数の画素１３１は、水平方向に長い他の制御線を介して垂直駆動回路１２４にも接続されており、（【００６２】） （ｄ）カウンタ１２２は、出力信号線９２を介して画素１３１にカウント信号（クロック信号）を供給するものであり、（【００６３】） （ｅ）参照信号供給部１２３は、画素信号を得るためのAD変換時には、時間とともに電圧が線形に減少していくスロープ状の信号（以下、単にスロープとも称する）を参照信号として画素１３１に供給するものであり、（【００６４】） （ｆ）垂直駆動回路１２４は、制御線を介して画素１３１に制御信号WORDを供給することで、行単位で画素１３１を選択するものであり、（【００６５】） （ｇ）読み出し回路１２５は、出力信号線９２を介して画素１３１からAD変換された信号を読み出して信号処理部１２６に供給するものであり、（【００６５】） （ｈ）画素１３１には、光電変換部２１、転送部２２、電荷電圧変換部２３、信号比較器２４、記憶部２５、記憶部９１が設けられており、（【００５４】、【００５０】、【００６０】） （ｉ）光電変換部２１は、フォトダイオードからなり、撮像対象から入射した光を光電変換することで、入射した光の量、つまり受光量に応じた電荷を生成するものであり、（【００４２】） （ｊ）電荷電圧変換部２３は、転送部２２を介して光電変換部２１から供給された電荷を蓄積するとともに、蓄積している電荷の一部または全部を所定の変換効率で信号量を示す電圧信号へと変換し、信号比較器２４に供給するものであり、（【００４３】） （ｋ）信号比較器２４は、外部から供給された参照信号と、電荷電圧変換部２３から供給された電圧信号とを比較し、その比較結果を出力するものであり、（【００４４】） （ｌ）AD変換時には時間とともにスロープ状に電圧値が変化する信号が参照信号として信号比較器２４に供給され、（【００５２】） （ｍ）信号比較器２４の出力側に記憶部９１を設け、外部のカウンタから各画素６１へと配信されるカウント信号を記憶部にてラッチすることでAD変換を実現し、（【００５３】、【００５４】） （ｎ）記憶部９１は、例えばMbitのメモリなどからなり、信号比較器２４の出力側の端子、および出力信号線９２に接続されており、（【００５５】） （ｎ１）記憶部９１は、信号比較器２４から供給された比較結果に基づいて、出力信号線９２を介して外部から供給されたカウント信号をラッチする（取り込む）ものであり、このとき記憶部９１が一時的に保持しているカウント信号、つまりラッチされたカウント信号が、電荷電圧変換部２３の信号量を示す電圧信号をAD変換して得られた値となっており、（【００５５】） （ｎ２）記憶部９１は、行方向に並ぶ複数の画素６１からなる画素行を選択するための制御信号WORDにより、記憶部９１が設けられている画素６１が選択されると、記憶（保持）している値を、電荷電圧変換部２３から出力された電圧信号をAD変換して得られた出力電圧信号として、出力信号線９２に出力するものであり、（【００５６】） （ｋ１）信号比較器２４に対応する信号比較器１６２は、初段に設けられた差動増幅器１８１、２段目に設けられたPFB（Positive Feedback）回路１８２、および出力側に設けられたインバータ１８３から構成され、（【００７６】、【００９３】） （ｋ２）電荷電圧変換部１７６で得られる電圧信号が参照信号REFよりも高い（大きい）場合には、低レベルの電圧信号VCOがインバータ１８３から出力され、電荷電圧変換部１７６で得られる電圧信号が参照信号REFよりも低い（小さい）場合には、高レベルの電圧信号VCOがインバータ１８３から出力され、（【０１０９】） （ｎ３）記憶部９１に対応する記憶部１６４を構成するD-Latch回路は、トランジスタ２２１、トランジスタ２２２、およびトランジスタ２２３を備えており、（【００７６】、【０１２０】） （ｎ４）トランジスタ２２１のソース／ドレイン領域と、トランジスタ２２２のゲート電極との間には、出力信号線９２を介してカウンタ１２２からカウント信号が供給される寄生容量C12があり、（【０１２１】、【０１２２】） （ｎ５）各D-Latch回路の寄生容量C12に電荷として保持されているカウント信号からなる信号は、AD変換後の信号レベルとなっており、（【０１２３】） （ｏ）固体撮像素子５１の動作は、（【０１２６】） （ｏ１）初期化が終了すると、参照信号供給部１２３は参照信号REFとしてスロープを供給し、カウンタ１２２は出力信号線９２を介してカウント信号BITXnを供給し、（【０１７２】） （ｏ２）信号レベルの取得開始直後においては、参照信号REFが電圧FDよりも高い（大きい）ので電圧信号VCOは高レベルとなっているため、トランジスタ２２１がオンされた状態となり、カウント信号BITXnが順次、トランジスタ２２１を介して寄生容量C12に供給され、（【０１７４】） （ｏ３）その後、参照信号REFが電圧FDよりも低く（小さく）なって電圧信号VCOが、高レベルから低レベルに反転すると、トランジスタ２２１がオフされてカウント信号BITXnが寄生容量C12に供給されない状態となり、このとき各D-Latch回路の寄生容量C12に保持されているカウント信号BITXnに対応する電荷（電圧）がAD変換された信号レベルとなっており、つまり、信号レベルを示すアナログ信号（アナログ値）である電圧FDの電圧信号が、デジタル信号（デジタル値）に変換されたことになり、（【０１７５】） （ｏ４）そして制御信号WORDが高レベルとされて画素１３１が行単位で選択されると、トランジスタ２２３がオンされて寄生容量C12に保持されている信号レベルが読み出され、すなわち、出力信号線９２を介して読み出し回路１２５によって信号レベルが読み出され、信号処理部１２６に供給され、そして読み出された信号レベルは信号処理部１２６内のフレームメモリに記憶される（【０１７７】、【０１７８】） ことを含む （ａ）固体撮像素子５１。 （３）本件補正発明と引用発明の対比 本件補正発明と引用発明を対比する。 引用発明の「画素１３１が行列状に複数配置されている画素アレイ部１２１」「が設けられている固体撮像素子５１」（構成ａ）は、画素１３１からAD変換された信号が読み出される（構成ｇ）ものであるから、本件補正発明の「複数の画素を備えるデジタル画素画像センサ」に相当する。 引用発明の画素１３１に設けられている「光電変換部２１」（構成ｉ）は、フォトダイオードからなり、撮像対象から入射した光を光電変換することで、入射した光の量、つまり受光量に応じた電荷を生成するものであるから、本件補正発明の各画素が備える「光信号に応答して電荷を生成するように構成されたフォトダイオード」に相当する。 引用発明の画素１３１に設けられている「電荷電圧変換部２３」（構成ｊ）は、光電変換部２１（フォトダイオード）から供給された電荷を蓄積するとともに、蓄積している電荷を所定の変換効率で信号量を示す電圧信号へと変換するものであるから、本件補正発明の各画素が備える「前記フォトダイオードによって生成された前記電荷を貯蔵するように構成された電荷貯蔵デバイスであって、貯蔵された前記電荷により電圧信号が前記電荷貯蔵デバイスに生じる、電荷貯蔵デバイス」に相当する。 引用発明の画素１３１に設けられている「記憶部９１」（構成ｎ）は、電荷電圧変換部２３の信号量を示す電圧信号をAD変換して得られた値となっているカウント信号を保持する（構成ｎ１）ものであるから、本件補正発明の各画素が備える「画素メモリ」に相当する。 また、引用発明の「出力信号線９２」（構成ｂ）は、列（垂直方向）に並ぶ複数の画素１３１が接続されるものであるから、本件補正発明の「列ラインの出力バス」に相当する。 そして、引用発明の記憶部１６４（構成ｎ３により記憶部９１に対応する。）は、制御信号WORDが高レベルとされて画素１３１が行単位で選択されると、トランジスタ２２３がオンされて寄生容量C12に保持されている信号レベルが読み出される（構成ｏ４）から、本件補正発明と引用発明は、「前記画素メモリは、当該画素メモリ内の保存データを、列ラインの出力バスを介して読み出すために、当該保存データを前記列ラインの出力バスへと読み出す手段を備える」点で共通する。 しかしながら、前記画素メモリ内の保存データを読み出す先が、本件補正発明では「デジタル画像フレームを記憶するためのラインメモリ」であるのに対し、引用発明では、「デジタル画像フレームを記憶するためのラインメモリ」であることが特定されていない点で、両者は相違する。 引用発明の「信号比較器２４（信号比較器１６２）」（構成ｋ、構成ｋ１）は、外部から供給された参照信号と、電荷電圧変換部２３から供給された電圧信号とを比較し、その比較結果を出力するものであり、時間とともにスロープ状に電圧値が変化する信号が参照信号として供給され（構成ｌ）、電圧信号が参照信号よりも高い（大きい）場合には、低レベルの電圧信号VCOが出力側に設けられたインバータ１８３から出力され、電圧信号が参照信号よりも低い（小さい）場合には、高レベルの電圧信号VCOが出力側に設けられたインバータ１８３から出力される（構成ｋ２）ものである。 ここで、引用発明の「参照信号」は、時間とともにスロープ状に電圧値が変化する信号であるから、本件補正発明の「ランプ信号」に相当するものである。さらに、引用発明は、初期化終了後に前記参照信号REFとしてスロープを供給する際に、カウンタ１２２がカウント信号BITXnを供給する（構成ｏ１）ものであり、カウンタのカウント信号はクロック信号に基づき生成されるものであるから、引用発明の、時間とともにスロープ状に電圧値が変化する信号である「参照信号」は、「前記ランプ信号の電圧レベルがクロック信号の各サイクル後に増加または低下し」ているものといえる。 また、引用発明の「電荷電圧変換部２３から供給された電圧信号」は、本件補正発明の「前記電圧信号」に相当する。 そして、引用発明の「信号比較器２４（信号比較器１６２）」は、時間とともにスロープ状に電圧値が変化する参照信号と電圧信号との大小関係が逆転した際に、出力側に設けられたインバータ１８３から出力される電圧信号VCOのレベルが変化する（構成ｏ１～構成ｏ３）ものであるから、参照信号（本件補正発明でいう「ランプ信号」）の電圧レベルが電荷電圧変換部２３から供給された電圧信号（本件補正発明でいう「電圧信号」）の電圧レベルに達した後に信号比較器２４（信号比較器１６２）（本件補正発明でいう「比較器」）の出力状態を変化させるように構成されたものといえる。 以上から、引用発明は、本件補正発明の「比較器であって、ランプ信号および前記電圧信号を受け取るように構成され、前記ランプ信号の電圧レベルがクロック信号の各サイクル後に増加または低下し、さらに、前記ランプ信号の前記電圧レベルが前記電圧信号の電圧レベルに達した後に前記比較器の出力状態を変化させるように構成された比較器」に相当する構成を備えるものといえる。 引用発明の「記憶部９１（記憶部１６４）」は、信号比較器２４から供給された比較結果に基づいて、出力信号線９２を介して外部から供給されたカウント信号をラッチする（取り込む）構成（構成ｎ１）を備えるものであり、信号比較器２４（信号比較器１６２）から出力される電圧信号VCOが低レベルから高レベルに変化したことを受けて、初期化終了後から順次、寄生容量C12に供給されていたカウント信号BITXnが、トランジスタ２２１がオフされて寄生容量C12に供給されない状態となり、このときの寄生容量C12に（供給されて）保持されているカウント信号BITXnに対応する電荷（電圧）がAD変換された信号レベルとなっている（構成ｏ１～構成ｏ３）から、当該「保持されているカウント信号BITXn」は、本件補正発明の「前記ランプ信号が開始したときの時間と、前記比較器の前記出力状態が変化したときの時間との間の前記クロック信号の総サイクル数に対応する第１の数」であって「前記電圧信号の前記電圧レベルのデジタル値に対応する」ものに相当し、引用発明の「記憶部９１（記憶部１６４）」は、本件補正発明の「デジタル出力生成回路であって、前記比較器の出力状態が変化したときに、前記ランプ信号が開始したときの時間と、前記比較器の前記出力状態が変化したときの時間との間の前記クロック信号の総サイクル数に対応する第１の数を受け取るように、かつ前記第１の数を前記画素メモリに保存するように構成され、前記第１の数が前記電圧信号の前記電圧レベルのデジタル値に対応する、デジタル出力生成回路」に相当する構成を備えるものといえる。 引用発明の上記「信号比較器２４（信号比較器１６２）」及び「記憶部９１（記憶部１６４）」からなる構成は、比較器とデジタル出力生成回路とを備え、ＡＤ変換を行う「デジタイザ」といえるものである点で、本件補正発明と共通する。 以上から、本件補正発明と引用発明との一致点、相違点は次のとおりである。 〔一致点〕 複数の画素を備えるデジタル画素画像センサであって、各画素は、 光信号に応答して電荷を生成するように構成されたフォトダイオードと、 前記フォトダイオードによって生成された前記電荷を貯蔵するように構成された電荷貯蔵デバイスであって、貯蔵された前記電荷により電圧信号が前記電荷貯蔵デバイスに生じる、電荷貯蔵デバイスと、 画素メモリと、 デジタイザとを備え、前記デジタイザは、 比較器であって、 ランプ信号および前記電圧信号を受け取るように構成され、前記ランプ信号の電圧レベルがクロック信号の各サイクル後に増加または低下し、さらに、 前記ランプ信号の前記電圧レベルが前記電圧信号の電圧レベルに達した後に前記比較器の出力状態を変化させるように構成された比較器と、 デジタル出力生成回路であって、前記比較器の出力状態が変化したときに、 前記ランプ信号が開始したときの時間と、前記比較器の前記出力状態が変化したときの時間との間の前記クロック信号の総サイクル数に対応する第１の数を受け取るように、かつ 前記第１の数を前記画素メモリに保存するように構成され、前記第１の数が前記電圧信号の前記電圧レベルのデジタル値に対応する、デジタル出力生成回路と を備え、 前記画素メモリは、当該画素メモリ内の保存データを、列ラインの出力バスを介して読み出すために、当該保存データを前記列ラインの出力バスへと読み出す手段を備える、デジタル画素画像センサ。 〔相違点〕 前記画素メモリ内の保存データを読み出す先が、本件補正発明では「デジタル画像フレームを記憶するためのラインメモリ」であるのに対し、引用発明では、「デジタル画像フレームを記憶するためのラインメモリ」であることが特定されていない点。 （４）相違点についての判断 上記相違点について検討する。 引用発明は、出力信号線９２を介して読み出し回路１２５によって画素１３１の信号レベルが読み出され、信号処理部１２６に供給され、そして読み出された信号レベルは信号処理部１２６内のフレームメモリに記憶されるものである。 ここで、画素から信号処理部に信号レベルを供給する際に、ラインメモリを介して順次転送することは、特開２０１３－５５５８１号公報（【００３３】～【００３６】、図３等）にも記載されているように、画像センサの分野において周知の技術である。 引用発明においては、画素１３１から信号処理部１２６に信号レベルを供給する読み出し回路１２５について具体的構成が特定されていないところ、当該画素１３１から信号処理部１２６に信号レベルを供給するための構成として上記周知技術の構成を採ることは、当業者であれば容易に想到しうることである。 したがって、本件補正発明は、引用発明及び周知技術に基づいて、当業者が容易に発明をすることができたものである。 （５）小括 以上のとおり、本件補正発明は、引用発明および周知技術に基づいて、当業者が容易に発明をすることができたものであり、特許法第２９条第２項の規定により、特許出願の際に独立して特許を受けることができないものである。 ３ 本件補正についてのむすび よって、本件補正は、特許法第１７条の２第６項において準用する同法第１２６条第７項の規定に違反するので、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。 第３ 本願発明について １ 本願発明 令和４年１１月１８日にされた手続補正は上記のとおり却下されたので、本願の請求項に係る発明は、令和４年３月２２日にされた手続補正により補正された特許請求の範囲の請求項１～２０に記載された事項により特定されるものであるところ、その請求項１に係る発明（以下「本願発明」という。）は、その請求項１に記載された事項により特定される、上記第２の［理由］１に示した〔本件補正前の請求項１〕に記載のとおりのものである。 ２ 原査定の拒絶の理由 本願発明に対する原査定の拒絶の理由は、概略、次のとおりである。 （新規性）この出願の請求項１に係る発明は、その出願前に日本国内又は外国において、頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明であるから、特許法第２９条第１項第３号の規定に該当し、特許を受けることができない。 （進歩性）この出願の請求項１に係る発明は、その出願前に日本国内又は外国において、頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。 引用文献１：特開２０１６－９２６６１号公報 ３ 引用文献 原査定の拒絶の理由で引用された引用文献１及びその記載事項は、上記第２の［理由］２（２）に記載したとおりである。 ４ 対比・判断 本願発明は、上記第２の［理由］２で検討した本件補正発明から、「画素メモリ」について、「前記画素メモリは、当該画素メモリ内の保存データを、列ラインの出力バスを介してデジタル画像フレームを記憶するためのラインメモリに読み出すために、当該保存データを前記列ラインの出力バスへと読み出す手段を備える」との限定事項を削除したものである。 ところで、上記第２の［理由］２（３）の本件補正発明と引用発明との対比において示したとおり、本件補正発明と引用発明とは、本件補正発明の前記画素メモリ内の保存データを読み出す先が、本件補正発明では「デジタル画像フレームを記憶するためのラインメモリ」であるのに対し、引用発明では、「デジタル画像フレームを記憶するためのラインメモリ」であることが特定されていない点で相違し、その余の構成は一致する。 そうすると、相違点に係る本件補正発明の構成は、上記削除された限定事項におけるものであるから、本願発明と引用発明との間には差異はなく、本願発明は引用文献１に記載された発明であるといえる。 第４ むすび 以上のとおり、本願発明は、引用文献１に記載された発明であるから、特許法第２９条第１項第３号に該当し、特許を受けることができない。 したがって、本願は拒絶されるべきものである。 よって、結論のとおり審決する。