2021-008486

第２ 本願発明

本願の請求項１及び２に係る発明（以下、それぞれ「本願発明１」及び「本願発明２」という。）は、本願の願書に最初に添付した特許請求の範囲の請求項１及び２に記載された次の事項により特定されるとおりのものである。

「【請求項１】

基板と、

前記基板上方の半導体膜と、

前記半導体膜上方の第１の絶縁膜と、

続きを表示（全42行）

前記第１の絶縁膜上方の第１の配線と、

前記第１の配線上方の第２の絶縁膜と、

前記第２の絶縁膜上方の画素電極と、

前記画素電極上方の有機樹脂膜と、

前記有機樹脂膜上方の発光層と、

前記発光層上方の共通電極と、

を有し、

前記第１の配線は、前記半導体膜と電気的に接続され、

前記画素電極は、前記第２の絶縁膜が有する第１の開口部を介して、前記第１の配線と電気的に接続され、

前記有機樹脂膜は、第２の開口部を有し、

前記第２の開口部において、前記画素電極、前記発光層、及び前記共通電極が互いに重なる領域が、発光素子としての機能を有し、

前記第１の配線は、第１の領域と、第２の領域と、を有し、

前記第１の領域は、前記第２の領域よりも膜厚が大きく、

前記第１の配線は、前記第１の領域において前記第１の開口部と重なる領域を有し、

前記第１の配線は、前記第１の領域において前記有機樹脂膜と重なる領域を有し、

前記第１の配線は、前記第２の領域において前記第２の開口部と重なる領域を有する表示装置。

【請求項２】

基板と、

前記基板上方の半導体膜と、

前記半導体膜上方の第１の絶縁膜と、

前記第１の絶縁膜上方の第１の配線と、

前記第１の配線上方の第２の絶縁膜と、

前記第２の絶縁膜上方の画素電極と、

前記画素電極上方の有機樹脂膜と、

前記有機樹脂膜上方の発光層と、

前記発光層上方の共通電極と、

を有し、

前記第１の絶縁膜は、第３の開口部を有し、

前記第１の配線は、前記第３の開口部を介して、前記半導体膜と電気的に接続され、

前記画素電極は、前記第２の絶縁膜が有する第１の開口部を介して、前記第１の配線と電気的に接続され、

前記有機樹脂膜は、第２の開口部を有し、

前記第２の開口部において、前記画素電極、前記発光層、及び前記共通電極が互いに重なる領域が、発光素子としての機能を有し、

前記第１の配線は、第１の領域と、第２の領域と、を有し、

前記第１の領域は、前記第２の領域よりも膜厚が大きく、

前記第１の配線は、前記第１の領域において前記第１の開口部と重なる領域を有し、

前記第１の配線は、前記第１の領域において前記有機樹脂膜と重なる領域を有し、

前記第１の配線は、前記第２の領域において前記第２の開口部と重なる領域を有し、

前記有機樹脂膜は、前記第３の開口部と重なる領域を有する表示装置。」

第３ 原査定の理由の概要

原査定の拒絶の理由の概要は、次のとおりである。

本願発明１及び２は、下記の引用文献１及び２に記載された発明に基づいて、その優先日前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法２９条２項の規定により特許を受けることができない。

記

第４ 引用文献、引用発明等

１ 引用文献１

（１）引用文献１の記載について

原査定の拒絶の理由で引用する引用文献１（特開２００６－１５７０４６号公報）には、図面とともに次の事項が記載されている（下線は当審で付した。）。

「【００２１】

図１において、駆動ＴＦＴの活性層は、Ｎチャネル型ＴＦＴ（以下、ＮＴＦＴという）のソース領域１０３、ドレイン領域１０４、ＬＤＤ（ライトドープトドレイン）領域１０５およびチャネル形成領域１０６、並びにＰチャネル型ＴＦＴ（以下、ＰＴＦＴという）のソース領域１０７、ドレイン領域１０８およびチャネル形成領域１０９で形成される。

【００２２】

また、画素ＴＦＴ（ここではＮＴＦＴを用いる。）の活性層は、ソース領域１１０、ドレイン領域１１１、ＬＤＤ領域１１２a～１１２ｄおよびチャネル形成領域１１３a、１１３ｂで形成される。なお、１１４はチャネル形成領域１１３a、１１３ｂの間に存在する高濃度不純物領域であり、ソース領域１１０およびドレイン領域１１１と同一組成（同一不純物が同一濃度で含まれる）である。この領域はオフ電流の原因となる、ドレイン端で発生した少数キャリアのソース領域への移動を妨げるストッパー領域として機能する。

【００２３】

そして、活性層を覆ってゲート絶縁膜が形成されるが、本願発明では駆動ＴＦＴのゲート絶縁膜１１５が、画素ＴＦＴのゲート絶縁膜１１６よりも薄く形成される。代表的には、ゲート絶縁膜１１５の膜厚は５～５０nm（好ましくは１０～３０nm）とし、ゲート絶縁膜１１６の膜厚は５０～２００nm（好ましくは１００～１５０nm）とすれば良い。

【００２４】

なお、駆動ＴＦＴのゲート絶縁膜は一種類の膜厚である必要はない。即ち、駆動回路部内に異なる絶縁膜を有する駆動ＴＦＴが存在していても構わない。その場合、同一基板上に異なるゲート絶縁膜を有するＴＦＴが少なくとも三種類以上存在することになる。

【００２５】

次に、ゲート絶縁膜１１５、１１６の上には駆動ＴＦＴのゲート配線１１７、１１８と、画素ＴＦＴのゲート電極１１９a、１１９ｂが形成される。なお、ゲート配線１１７～１１９の形成材料としては、８００～１１５０℃（好ましくは９００～１１００℃）の温度に耐える耐熱性を有する導電膜を用いる。」

「【００３１】

次に、１２０は第１層間絶縁膜（下層）、１２１は第１層間絶縁膜（上層）であり、珪素を含む絶縁膜で形成される。その上には駆動ＴＦＴのソース配線１２２、１２３およびドレイン配線１２４、また画素ＴＦＴのソース配線１２５、ドレイン配線１２６が形成される。

【００３２】

その上にはパッシベーション膜１２７が形成される。このパッシベーション膜１２７はドレイン配線１２６の上において開口部１２８が設けられ、それを覆うようにして第２層間絶縁膜１２９が形成される。この第２層間絶縁膜１２９としては、比誘電率の小さい樹脂膜が好ましい。樹脂膜としては、ポリイミド膜、アクリル膜、ポリアミド膜、ＢＣＢ（ベンゾシクロブテン）膜、ＭＳＳＱ（methyl silsesquioxane）などを用いることができる。

【００３３】

第２層間絶縁膜１２９の上には、アルミニウム膜またはアルミニウムを主成分とする膜（アルミニウム膜に不純物として他元素を添加した膜）でなる遮光膜１３０が形成され、その表面には遮光膜１３０を酸化して得た酸化物（アルミナ膜）１３１が形成される。この遮光膜１３０をパターニングする際には、６０～８５°程度のテーパーをつけておくことが好ましい。また、酸化物１３１は、陽極酸化法、熱酸化法またはプラズマ酸化法によって形成すれば良い。なお、不純物として用いられる他元素としては、チタン、スカンジウム、ネオジウムまたはシリコンが挙げられる。

【００３４】

そして、第２層間絶縁膜１２９にはコンタクトホールが形成され、その後、画素電極１３２が形成される。画素電極１３２はコンタクトホールを介してドレイン配線１２６と電気的に接続される。この時、透過型ＡＭ－ＬＣＤを作製するのであれば画素電極として透明導電膜を、反射型ＡＭ－ＬＣＤを作製するのであれば反射率の高い金属膜を用いれば良い。」

「【０２３５】

本実施例では、本願発明を用いてＥＬ（エレクトロルミネセンス）表示装置を作製した例について説明する。なお、図１８（Ａ）は本願発明のＥＬ表示装置の上面図であり、図１８（Ｂ）はその断面図である。

【０２３６】

図１８（Ａ）において、４００１は基板、４００２は画素部、４００３はソース側駆動回路、４００４はゲート側駆動回路であり、それぞれの駆動回路は配線４００５を経てＦＰＣ（フレキシブルプリントサーキット）４００６に至り、外部機器へと接続される。

続きを表示（全22行）

【０２３７】

このとき、画素部４００２、ソース側駆動回路４００３及びゲート側駆動回路４００４を囲むようにして第１シール材４１０１、カバー材４１０２、充填材４１０３及び第２シール材４１０４が設けられている。

【０２３８】

また、図１８（Ｂ）は図１８（Ａ）をＡ－Ａ’で切断した断面図に相当し、基板４００１の上にソース側駆動回路４００３に含まれる駆動ＴＦＴ（但し、ここではｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを図示している。）４２０１及び画素部４００２に含まれる電流制御用ＴＦＴ（ＥＬ素子への電流を制御するＴＦＴ）４２０２が形成されている。

【０２３９】

本実施例では、駆動ＴＦＴ４２０１には図１の駆動回路部と同じ構造のＴＦＴが用いられ、電流制御用ＴＦＴ４２０２には図１の画素部と同じ構造のＴＦＴが用いられる。また、画素部４００２には電流制御用ＴＦＴ４２０２のゲートに接続された保持容量（図１７のコンデンサ８５に相当する）が設けられるが、この保持容量（図示せず）には図５（Ｂ）に示した保持容量２５４と同じ構造の保持容量が用いられる。

【０２４０】

駆動ＴＦＴ４２０１及び画素ＴＦＴ４２０２の上には樹脂材料でなる層間絶縁膜（平坦化膜）４３０１が形成され、その上に画素ＴＦＴ４２０２のドレインと電気的に接続する画素電極（陽極）４３０２が形成される。画素電極４３０２としては仕事関数の大きい透明導電膜が用いられる。透明導電膜としては、酸化インジウムと酸化スズとの化合物または酸化インジウムと酸化亜鉛との化合物を用いることができる。

【０２４１】

そして、画素電極４３０２の上には絶縁膜４３０３が形成され、絶縁膜４３０３は画素電極４３０２の上に開口部が形成されている。この開口部において、画素電極４３０２の上にはＥＬ（エレクトロルミネッセンス）層４３０４が形成される。ＥＬ層４３０４は公知の有機ＥＬ材料または無機ＥＬ材料を用いることができる。また、有機ＥＬ材料には低分子系（モノマー系）材料と高分子系（ポリマー系）材料があるがどちらを用いても良い。

【０２４２】

ＥＬ層４３０４の形成方法は公知の技術を用いれば良い。また、ＥＬ層の構造は正孔注入層、正孔輸送層、発光層、電子輸送層または電子注入層を自由に組み合わせて積層構造または単層構造とすれば良い。

【０２４３】

ＥＬ層４３０４の上には遮光性を有する導電膜（代表的にはアルミニウム、銅もしくは銀を主成分とする導電膜またはそれらと他の導電膜との積層膜）からなる陰極４３０５が形成される。また、陰極４３０５とＥＬ層４３０４の界面に存在する水分や酸素は極力排除しておくことが望ましい。従って、真空中で両者を連続成膜するか、ＥＬ層４３０４を窒素または希ガス雰囲気で形成し、酸素や水分に触れさせないまま陰極４３０５を形成するといった工夫が必要である。本実施例ではマルチチャンバー方式（クラスターツール方式）の成膜装置を用いることで上述のような成膜を可能とする。

【０２４４】

そして陰極４３０５は４３０６で示される領域において配線４００５に電気的に接続される。配線４００５は陰極４３０５に所定の電圧を与えるための配線であり、導電性材料４３０７を介してＦＰＣ４００６に電気的に接続される。

【０２４５】

以上のようにして、画素電極（陽極）４３０２、ＥＬ層４３０４及び陰極４３０５からなるＥＬ素子が形成される。このＥＬ素子は、第１シール材４１０１及び第１シール材４１０１によって基板４００１に貼り合わされたカバー材４１０２で囲まれ、充填材４１０３により封入されている。」

「【図１】

［図：0001380904000001.jpg］

」

「【図１８】

［図：0001380904000002.jpg］

」

（２）引用発明の認定

ア 引用文献１の【図１】から、第１層間絶縁膜の下層１２０及び上層１２１は、画素ＴＦＴのゲート電極１１９ａ、１１９ｂの上に形成されていることが認められる。

イ 上記アの認定事項を踏まえつつ、上記（１）に摘記した記載内容及び図示内容を総合すると、引用文献１には、以下の発明（以下「引用発明」という。）が記載されていると認められる。

［引用発明］

「ＥＬ（エレクトロルミネセンス）表示装置であって、（【０２３５】）

基板４００１の上に、画素部４００２に含まれる電流制御用ＴＦＴ（ＥＬ素子への電流を制御するＴＦＴ）である画素ＴＦＴ４２０２が形成されており、（【０２３８】）

画素ＴＦＴ４２０２は、活性層がソース領域１１０、ドレイン領域１１１、ＬＤＤ領域１１２a～１１２ｄおよびチャネル形成領域１１３a、１１３ｂで形成され、活性層を覆ってゲート絶縁膜１１６が形成され、ゲート絶縁膜１１６の上には画素ＴＦＴのゲート電極１１９a、１１９ｂが形成されており、（【０２３９】、【００２２】、【００２３】、【００２５】、【図１】）

画素ＴＦＴのゲート電極１１９ａ、１１９ｂの上に形成された第１層間絶縁膜の下層１２０及び上層１２１の上には画素ＴＦＴのソース配線１２５、ドレイン配線１２６が形成され、

（【０２３９】、【００３１】、【図１】、上記ア）

画素ＴＦＴ４２０２の上には樹脂材料でなる層間絶縁膜（平坦化膜）４３０１が形成され、その上に画素ＴＦＴ４２０２のドレインと電気的に接続する画素電極（陽極）４３０２が形成されており、（【０２４０】）

画素電極４３０２の上には絶縁膜４３０３が形成され、絶縁膜４３０３は画素電極４３０２の上に開口部が形成されており、この開口部において、画素電極４３０２の上にはＥＬ（エレクトロルミネッセンス）層４３０４が形成され、ＥＬ層の構造は正孔注入層、正孔輸送層、発光層、電子輸送層または電子注入層を組み合わせた積層構造または単層構造とされており、ＥＬ層４３０４の上には陰極４３０５が形成されて、画素電極（陽極）４３０２、ＥＬ層４３０４及び陰極４３０５からなるＥＬ素子が形成された、

（【０２４１】～【０２４３】、【０２４５】）

ＥＬ（エレクトロルミネセンス）表示装置。」

２ 引用文献２

（１）引用文献２の記載について

原査定の拒絶の理由で引用する引用文献２（特開２００６－３１０７９９号公報）には、図面とともに次の事項が記載されている（下線は当審で付した。）。

「【０００６】

本発明は、有機化合物を含む層を有するメモリとし、メモリ素子メモリ素子部に設けるＴＦＴのソース電極またはドレイン電極をメモリのビット線を構成する導電層とする構造とする。ＴＦＴのソース電極またはドレイン電極と接続する接続電極を介してメモリの導電層と接続する構造に比べて、本発明は、一つの配線でＴＦＴのソース電極またはドレイン電極及びメモリのビット線を構成し、接触抵抗や配線抵抗を低減することができるため、半導体装置の省電力化を図ることができる。」

「【００２２】

（実施の形態１）

図１は、本発明の半導体装置の一例、具体的には、有機化合物層を含むメモリ素子を配置したメモリ素子部を有するメモリ装置（以下、有機メモリとも記す）の断面図である。

【００２３】

図１中、絶縁表面を有する基板１０上に設けられたＴＦＴ（ｎチャネル型ＴＦＴまたはｐチャネル型ＴＦＴ）は、メモリセルの有機化合物層２０ｂに流れる電流を制御する素子であり、１３、１４はソース領域またはドレイン領域である。」

「【００４０】

（実施の形態２）

本実施の形態では、実施の形態１と異なる構造のメモリ装置の一例を図２に示す。

【００４１】

図２の構造は、絶縁物２１９をマスクとしたエッチングにより第１の電極層の一部が薄い第１領域を有しており、第１領域がメモリセルの有機化合物を含む積層（バッファ層２２０ａ、有機化合物層２２０ｂ）と接している。絶縁物２１９は隣合うメモリセルとの境界に配置され、第１の電極層の周縁を囲むように覆っている。

【００４２】

また、第１の電極層２１８ａ～２１８ｃは、メモリ素子のビット線を構成する導電層である。第１の電極層２１８ａ～２１８ｃは、２層の領域からなる第１領域と、３層の領域からなる第２領域と、第１領域と第２領域の境界線に段差を有する構造となっている。ここでは、２１８ａとしてチタン膜、２１８ｂとしてアルミニウムを主成分とする膜、２１８ｃとしてチタン膜として順に積層している。」

「【００４９】

図２の構造とした場合、接続部において、第２の電極層２２１と第１の電極層の２層目とが接する構造となる。第２の電極層２２１の材料と第１の電極層の２層目の材料とを同じ金属元素を主成分とする材料とすれば、コンタクト抵抗の小さい接続を行うことができる。」

「【００５１】

（実施の形態３）

本実施の形態では、実施の形態１や実施の形態２と異なる構造のメモリ装置の一例を図３に示す。

【００５２】

図３の構造は、絶縁物３１９をマスクとしたエッチングにより第１の電極層の一部が薄い第１領域を有しており、第１領域がメモリセルの有機化合物を含む積層（バッファ層３２０ａ、有機化合物層３２０ｂ）と接している。絶縁物３１９は隣合うメモリセルとの境界に配置され、第１の電極層の周縁を囲むように覆っている。

【００５３】

また、第１の電極層３１８ａ～３１８ｃは、メモリ素子のビット線を構成する導電層である。第１の電極層３１８ａ～３１８ｃは、１層の領域からなる第１領域と、３層の領域からなる第２領域と、第１領域と第２領域の境界線に段差を有する構造となっている。ここでは、３１８ａとしてチタン膜、３１８ｂとしてアルミニウムを主成分とする膜、３１８ｃとしてチタン膜として順に積層している。」

「【００６０】

図３の構造とした場合、第１の電極層の１層目３１８ａは、平坦な層間絶縁膜３１６上に薄く形成されているため、比較的平坦な表面を得ることができる。従って、金属電極の表面凹凸などを起因とするメモリ素子の短絡による初期不良なども抑制することができる。

【００６１】

また、接続部において、第２の電極層３２１と第１の電極層の１層目３２５ａとが接し、且つ、２層目３２５ｂの側壁も第２の電極層３２１と接する構造となる。図３の構造とすることで、接続部における接触面積を大きくすることができる。」

「【００６３】

（実施の形態４）

本実施の形態では、実施の形態２と一部異なる構造のメモリ装置の一例を図４に示す。

【００６４】

実施の形態２では、絶縁物をマスクとしてエッチングを行った例を示したが、本実施の形態では、マスクを１枚増やしてエッチングを行い、第１の電極層の３層目を一部除去する例を示す。

【００６５】

図４の構造は、エッチングにより第１の電極層の一部が薄い第１領域を有しており、第１領域がメモリセルの有機化合物を含む積層（バッファ層４２０ａ、有機化合物層４２０ｂ）と接している。絶縁物４１９は隣合うメモリセルとの境界に配置され、第１の電極層の周縁を囲むように覆っている。

【００６６】

また、第１の電極層４１８ａ～４１８ｃは、メモリ素子のビット線を構成する導電層である。第１の電極層４１８ａ～４１８ｃは、２層の領域からなる第１領域と、３層の領域からなる第２領域と、第１領域と第２領域の境界線に段差を有する構造となっている。ここでは、４１８ａとしてチタン膜、４１８ｂとしてアルミニウムを主成分とする膜、４１８ｃとしてチタン膜として順に積層している。」

「【００７５】

（実施の形態５）

本実施の形態では、実施の形態４と一部異なる構造のメモリ装置の一例を図５に示す。

【００７６】

実施の形態４では、第１の電極層の３層目を一部除去した例を示したが、本実施の形態では、第１の電極層の積層数を４として、４層目及び３層目を一部除去する例を示す。

【００７７】

図５の構造は、エッチングにより第１の電極層の一部が薄い第１領域を有しており、第１領域がメモリセルの有機化合物を含む積層（バッファ層５２０ａ、有機化合物層５２０ｂ）と接している。絶縁物５１９は隣合うメモリセルとの境界に配置され、第１の電極層の周縁を囲むように覆っている。

【００７８】

また、第１の電極層５１８ａ～５１８ｄは、メモリ素子のビット線を構成する導電層である。第１の電極層５１８ａ～５１８ｄは、２層の領域からなる第１領域と、４層の領域からなる第２領域と、第１領域と第２領域の境界線に段差を有する構造となっている。ここでは、５１８ａとして窒化チタン膜、５１８ｂとしてチタン膜、５１８ｃとしてアルミニウムを主成分とする膜、５１８ｄとしてチタン膜として順に積層している。」

「【図１】

［図：0001380904000003.jpg］

」

「【図２】

［図：0001380904000004.jpg］

」

「【図３】

［図：0001380904000005.jpg］

」

「【図４】

［図：0001380904000006.jpg］

」

「【図５】

［図：0001380904000007.jpg］

」

（２）引用文献２に記載された技術事項の認定

上記（１）に摘記した記載内容及び図示内容から、引用文献２には次の技術事項（以下「引用文献２記載事項」という。）が記載されていると認められる。

[引用文献２記載事項]

「有機化合物層を含むメモリ素子を配置したメモリ素子部を有するメモリ装置であって、（【００２２】）

絶縁表面を有する基板上に設けられたＴＦＴ（ｎチャネル型ＴＦＴまたはｐチャネル型ＴＦＴ）は、メモリセルの有機化合物層に流れる電流を制御する素子であり、（【００２３】）

メモリ素子部に設けるＴＦＴのソース電極またはドレイン電極をメモリのビット線を構成する導電層とする構造とすることにより、一つの配線でＴＦＴのソース電極またはドレイン電極及びメモリのビット線を構成し、接触抵抗や配線抵抗を低減することができるため、半導体装置の省電力化を図ることができるものであり、（【０００６】）

第１の電極層の一部が薄い第１領域を有しており、第１領域がメモリセルの有機化合物を含む積層（バッファ層、有機化合物層）と接しており、絶縁物は隣り合うメモリセルとの境界に配置され、第１の電極層の周縁を囲むように覆っており、（【００４１】、【００５２】、【００６５】、【００７７】）

続きを表示（全15行）

メモリ素子のビット線を構成する導電層である第１の電極層は、次のア～エのいずれかの構造となっている、メモリ装置。

ア ２層の領域からなる第１領域と、３層の領域からなる第２領域と、第１領域と第２領域の境界線に段差を有する構造であり、

（【００４２】、【図２】の第１の電極層２１８ａ～２１８ｃ）

接続部において、第２の電極層２２１と第１の電極層の２層目とが接する構造となり、第２の電極層２２１の材料と第１の電極層の２層目の材料とを同じ金属元素を主成分とする材料とすれば、コンタクト抵抗の小さい接続を行うことができる構造（【００４９】）

イ １層の領域からなる第１領域と、３層の領域からなる第２領域と、第１領域と第２領域の境界線に段差を有する構造であり、

（【００５３】、【図３】の第１の電極層３１８ａ～３１８ｃ）

第１の電極層の１層目３１８ａが、平坦な層間絶縁膜３１６上に薄く形成されているため、比較的平坦な表面を得ることができ、金属電極の表面凹凸などを起因とするメモリ素子の短絡による初期不良なども抑制することができ（【００６０】）、接続部において、第２の電極層３２１と第１の電極層の１層目３２５ａとが接し、２層目３２５ｂの側壁も第２の電極層３２１と接する構造とすることで、接続部における接触面積を大きくすることができる構造（【００６１】）

ウ ２層の領域からなる第１領域と、３層の領域からなる第２領域と、第１領域と第２領域の境界線に段差を有する構造

（【００６６】、【図４】の第１の電極層４１８ａ～４１８ｃ）

エ ２層の領域からなる第１領域と、４層の領域からなる第２領域と、第１領域と第２領域の境界線に段差を有する構造

（【００７８】、【図５】の第１の電極層５１８ａ～５１８ｄ）」

第５ 対比・判断

１ 本願発明１について

（１）対比

本願発明１と引用発明とを対比する。

ア 引用発明の「基板４００１」は、本願発明１の「基板」に相当する。

イ 引用発明の「基板４００１の上に」「形成され」た「画素ＴＦＴ４２０２」の「活性層」は、「ソース領域１１０、ドレイン領域１１１、ＬＤＤ領域１１２a～１１２ｄおよびチャネル形成領域１１３a、１１３ｂで形成され」ているから、本願発明１の「前記基板上方の半導体膜」に相当する。

ウ 引用発明の「第１層間絶縁膜の下層１２０及び上層１２１」は、「画素ＴＦＴのゲート電極１１９ａ、１１９ｂの上に形成された」ものであり、「画素ＴＦＴ４２０２」の「活性層を覆ってゲート絶縁膜１１６が形成され、ゲート絶縁膜１１６の上には画素ＴＦＴのゲート電極１１９a、１１９ｂが形成されて」いるから、引用発明の「第１層間絶縁膜」は、本願発明１の「前記半導体膜上方の第１の絶縁膜」に相当する。

エ 引用発明の「第１層間絶縁膜」の「上層１２１の上に」「形成され」た「画素ＴＦＴ」の「ドレイン配線１２６」は、本願発明１の「前記第１の絶縁膜上方の第１の配線」に相当する。

オ 引用発明の「画素ＴＦＴ４２０２の上」に「形成され」た「樹脂材料でなる層間絶縁膜（平坦化膜）４３０１」は、本願発明１の「前記第１の配線上方の第２の絶縁膜」に相当する。

カ 引用発明の「層間絶縁膜（平坦化膜）４３０１」の「上に」「形成され」た「画素電極（陽極）４３０２」は、本願発明１の「前記第２の絶縁膜上方の画素電極」に相当する。

キ 引用発明の「画素電極４３０２の上に」「形成され」た「絶縁膜４３０３」は、本願発明１の「前記画素電極上方の有機樹脂膜」と、画素電極上方の膜である点で共通する。

ク 引用発明の「ＥＬ（エレクトロルミネッセンス）層４３０４」は、「正孔注入層、正孔輸送層、発光層、電子輸送層または電子注入層を組み合わせた積層構造または単層構造」であり、本願発明１の「発光層」に相当するから、本願発明１と引用発明は、発光層を有する点で共通する。

ケ 引用発明の「ＥＬ層４３０４の上に」「形成され」た「陰極４３０５」は、本願発明１の「前記発光層上方の共通電極」に相当する。

コ 引用発明の「画素ＴＦＴ４２０２」の「ドレイン配線１２６」は、「画素ＴＦＴ４２０２」の「活性層」の「ドレイン領域１１１」に電気的に接続されていることは自明であるから（【図１】を参照）、このことは、本願発明１の「前記第１の配線は、前記半導体膜と電気的に接続され」ることに相当する。

サ 引用発明では、「画素ＴＦＴ４２０２の上には樹脂材料でなる層間絶縁膜（平坦化膜）４３０１が形成され、その上に画素ＴＦＴ４２０２のドレインと電気的に接続する画素電極（陽極）４３０２が形成されて」いるから、「層間絶縁膜（平坦化膜）４３０１」には、「画素ＴＦＴ４２０２」の「ドレイン配線１２６」と「画素電極（陽極）４３０２」を電気的に接続するためのコンタクトホールがあることは自明であり、この「層間絶縁膜（平坦化膜）４３０１」のコンタクトホールは、本願発明１の「前記第２の絶縁膜が有する第１の開口部」に相当する。

したがって、本願発明１と引用発明は、「前記画素電極は、前記第２の絶縁膜が有する第１の開口部を介して、前記第１の配線と電気的に接続され」る点で一致する。

シ 引用発明の「絶縁膜４３０３」に「形成され」た「開口部」は、本願発明１の「第２の開口部」に相当するから、本願発明１と引用発明は、画素電極上方の膜が第２の開口部を有するという点で共通する。

ス 引用発明では、「開口部において、画素電極４３０２の上にはＥＬ（エレクトロルミネッセンス）層４３０４が形成され」、「ＥＬ層４３０４の上には陰極４３０５が形成されて、画素電極（陽極）４３０２、ＥＬ層４３０４及び陰極４３０５からなるＥＬ素子が形成され」ており、このことは、本願発明１の「前記第２の開口部において、前記画素電極、前記発光層、及び前記共通電極が互いに重なる領域が、発光素子としての機能を有」することに相当する。

セ 引用発明の「ＥＬ（エレクトロルミネセンス）表示装置」は、本願発明１の「表示装置」に相当する。

以上ア～セの検討内容をまとめると、本願発明１と引用発明とは、以下の一致点で一致し、以下の相違点１及び２で相違する。

［一致点］

「基板と、

前記基板上方の半導体膜と、

前記半導体膜上方の第１の絶縁膜と、

前記第１の絶縁膜上方の第１の配線と、

続きを表示（全15行）

前記第１の配線上方の第２の絶縁膜と、

前記第２の絶縁膜上方の画素電極と、

前記画素電極上方の膜と、

発光層と、

前記発光層上方の共通電極と、

を有し、

前記第１の配線は、前記半導体膜と電気的に接続され、

前記画素電極は、前記第２の絶縁膜が有する第１の開口部を介して、前記第１の配線と電気的に接続され、

前記画素電極上方の膜は、第２の開口部を有し、

前記第２の開口部において、前記画素電極、前記発光層、及び前記共通電極が互いに重なる領域が、発光素子としての機能を有する、

表示装置。」

［相違点１］

本願発明１では、「画素電極上方の膜」が「有機樹脂膜」であり、「前記有機樹脂膜上方」に「発光層」があるのに対して、引用発明では、「画素電極４３０２の上に」「形成され」た「絶縁膜４３０３」が有機樹脂膜であるか不明であり、「絶縁膜４３０３」の上方に「ＥＬ層４３０４」があるか不明である点。

［相違点２］

本願発明１では、「前記第１の配線は、第１の領域と、第２の領域と、を有し、前記第１の領域は、前記第２の領域よりも膜厚が大きく、前記第１の配線は、前記第１の領域において前記第１の開口部と重なる領域を有し、前記第１の配線は、前記第１の領域において前記有機樹脂膜と重なる領域を有し、前記第１の配線は、前記第２の領域において前記第２の開口部と重なる領域を有する」のに対して、引用発明では、「ドレイン配線１２６」はそのような構成を備えていない点。

（２）判断

事案に鑑みて、相違点２について先に検討する。

ア 引用文献２記載事項では、「メモリ素子部に設けるＴＦＴのソース電極またはドレイン電極をメモリのビット線を構成する導電層とする構造」を採用しており、当該導電層（第１の電極層）は、「一部が薄い第１領域を有しており、第１領域がメモリセルの有機化合物を含む積層（バッファ層、有機化合物層）と接して」いるから、この導電層の「薄い第１領域」が、本願発明１の「第２の領域」に対応し、当該導電層のそれ以外の領域（第２領域）が、本願発明１の「第１の領域」に対応すると考えることにより、本願発明１の「半導体膜と電気的に接続され」、「第１の領域と、第２の領域と、を有し」、「前記第１の領域は、前記第２の領域よりも膜厚が大き」い「第１の配線」に対応する構成が引用文献２に開示されているといえる。

イ しかしながら、引用文献２記載事項は、「有機化合物層を含むメモリ素子を配置したメモリ素子部を有するメモリ装置」であって、表示装置に係る技術事項ではないから、引用文献２記載事項の「メモリのビット線を構成する導電層」を引用発明の「表示装置」の「ドレイン配線１２６」に適用する契機はそもそもないというべきである。

ウ 引用発明と引用文献２記載事項は、ＴＦＴのドレイン配線に関する事項を含む点で共通するから、その点で適用の余地があるとしても、引用文献２記載事項の「１層の領域からなる第１領域と、３層の領域からなる第２領域と、第１領域と第２領域の境界線に段差を有する構造」では、「第１の電極層の１層目３１８ａが、平坦な層間絶縁膜３１６上に薄く形成されているため、比較的平坦な表面を得ることができ、金属電極の表面凹凸などを起因とするメモリ素子の短絡による初期不良なども抑制することができ」るとしており、膜厚を一部薄くして平坦な表面を得ようとする設計思想を開示するのみであって、引用文献２記載事項を引用発明に如何に適用しても、「第１の開口部と重なる領域」における「第１の配線」の「膜厚」を、「第２の開口部と重なる領域」における「第１の配線」の「膜厚」よりも「大きく」しようとする本願発明１の設計思想に到達することはできないというべきである。

エ そうすると、引用発明及び引用文献２記載事項に基づいて上記相違点２に係る本願発明１の構成とすることは当業者といえども困難であるというべきである。

したがって、本願発明１は、相違点１を検討するまでもなく、当業者であっても容易に発明をすることができたものとはいえない。

２ 本願発明２について

本願発明２も、上記相違点１、２に係る本願発明１の構成と同じものを含むから、本願発明１と同様の理由により、当業者であっても容易に発明をすることができたものとはいえない。

３ 小括

上記１及び２において検討したとおりであるから、本願発明１及び２は、引用文献１及び２に記載された発明に基づいて当業者が容易に発明をすることができたものではない。

第６ むすび

以上のとおりであるから、原査定の理由によっては、本願を拒絶することはできない。

また、他に本願を拒絶すべき理由を発見しない。

よって、結論のとおり審決する。