2021-002254

第２　原査定の概要

原査定（令和２年１１月２６日付け拒絶査定）の概要は次のとおりである。

本願請求項１ないし４に係る発明は、以下の引用文献１ないし３に記載された発明に基いて、その発明の属する技術の分野における通常の知識を有する者（以下、「当業者」という。）が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。

第３　本願発明

本願請求項１及び２に係る発明（以下、それぞれ「本願発明１」及び「本願発明２」という。）は、令和３年２月１９日提出の手続補正書で補正された特許請求の範囲の請求項１及び２に記載された事項により特定される発明であり、以下のとおりの発明である。

（１）本願発明１

「　シリアルクロックラインを通じてマスタデバイスから送信される第１のシリアルクロック信号に同期する第２のシリアルクロック信号を生成するクロック生成回路と、

前記第２のシリアルクロック信号に同期して動作し、前記マスタデバイスからの要求が自デバイス宛てであるか否かを判定する判定回路と、

データ処理回路と、を備え、

前記クロック生成回路は、前記マスタデバイスからの要求が自デバイス宛てであると判定された後に、前記第１のシリアルクロック信号の前記データ処理回路への転送を開始し、

続きを表示（全12行）

前記データ処理回路は、前記クロック生成回路から転送される前記第１のシリアルクロック信号に同期して動作し、前記マスタデバイスから要求された処理を行い、

前記クロック生成回路から前記データ処理回路への前記第１のシリアルクロック信号の転送を休止する休止条件が満たされたか否かを判定するための休止条件判定回路を更に備え、

前記クロック生成回路は、前記休止条件が満たされたときに、前記データ処理回路への前記第１のシリアルクロック信号の転送を休止し、

前記休止条件は、

前記マスタデバイスから送信されるコマンドに誤りがあること、

前記マスタデバイスから送信されるコマンドが未定義であること、又は、

前記マスタデバイスからの要求処理の終了を指示する信号を受信せずに、前記マスタデバイスからの後続要求処理の開始を指示する信号を受信すること、

の何れかである、データ転送デバイス。」

（２）本願発明２

「　請求項１に記載のデータ転送デバイスを備える無線通信回路。」

第４　引用文献、引用発明等

１　引用文献１について

（２）引用発明

前記（１）より、上記引用文献１には次の発明（以下、「引用発明」という。）が記載されていると認められる。

「　Ｉ２Ｃバスに接続されたマスターデバイスからの制御に従い、スレーブデバイスとして動作するデータ転送装置であって、

スレーブデバイス１は、ステートマシン制御部２と、ＳＤＡ制御部３と、バッファ部４と、ファンクション部５と、ＣＬＫ制御部６とで構成され、Ｉ２Ｃの規格に準拠した機能を備えるマスターデバイスとともに、ＩＣ２バス５０（ＳＤＡ５１、ＳＣＬ５２）に接続され、

ステートマシン制御部２は、Ｉ２Ｃバス５０と接続され、Ｉ２Ｃバス５０を介してマスターデバイスから送られてくる信号に基づき、Ｉ２Ｃバス制御、転送開始停止の検出を行うとともに、Ｉ２Ｃバスの規格に沿ったスレーブデバイスのシーケンスを生成し、Ｉ２Ｃバス制御部２０、開始停止検出回路２１、ＡＣＫ（acknowledge signal）確認部２２、データ数カウンタ２３及びステートマシン部２４等から構成され、

ＳＤＡ制御部３は、ステートマシン制御部２とバッファ部４との間に接続され、上位からのデータ送信及び受信命令に従って、Ｒｅａｄ要求、Ｗｒｉｔｅ要求をバッファ部４へ送出し、バッファ部４とデータを送受信し、シリアル／パラレル（Ｓ／Ｐ）変換回路３１、スレーブアドレス生成部３２等から構成され、

続きを表示（全17行）

バッファ部４は、転送されるデータを格納するためのものであり、Ｗｒｉｔｅ要求の場合には、Ｗｒｉｔｅデータ生成部３４から送出されたデータを、指定されたアドレス空間に格納し、Ｒｅａｄ要求の場合には、指定されたアドレス空間のデータをＲｅａｄデータ生成部３７に送出し、

ＣＬＫ制御部６は、ステートマシン制御部２の開始停止検出回路２１及びＡＣＫ確認部２２と、ＳＤＡ制御部３のスレーブアドレス生成部３２と、バッファ部４とに接続され、開始停止検出回路２１、ＡＣＫ確認部２２及びスレーブアドレス生成部３２の出力に基づいて、ＳＤＡ制御部３及びバッファ部４へのクロック供給の有無を制御し、

スレーブデバイス１のシーケンスは、アイドル状態Ａ、開始状態Ｂ、アドレス受信状態Ｃ、データ受信状態Ｄ、データ送信状態Ｅ及びスリープ状態Ｆからなる６つの状態間を遷移させるものとなり、状態の遷移は、マスターデバイスからのＳＣＬクロックにより制御され、

データ転送が開始され、Ｉ２Ｃバス５０を通じてスレーブデバイス１にデータが送信されると、開始停止検出回路２１において、転送開始の有無を判定し、

転送開始の情報を検出すると、開始情報がステートマシン部２４に送出され、ステートマシン部２４のステートマシンがリセット直後のアイドル状態Ａから開始状態Ｂに遷移し、それに続いて、アドレス受信状態Ｃに遷移し、

Ｉ２Ｃのシーケンスでは、スタートコンディションの後は、通常７ビットのスレーブアドレスと、１ビットの要求判別ビット（Ｗｒｉｔｅ要求／Ｒｅａｄ要求）とが転送されるため、先ずは、７ビット分のデータをＳ／Ｐ変換回路３１でパラレル変換し、

スレーブアドレス生成部３２において、パラレル変換されたデータを一時的に保持し、そのデータを自デバイスに割り当てられているスレーブアドレスと比較し、比較の結果、両アドレスが一致しない場合には、自デバイスに対する要求ではないと判定し、ステートマシン部２４へアドレス無効の情報を送信し、ステートマシン部２４は、アドレス無効の情報を受信すると、アドレス受信Ｃ状態からスリープＦ状態に遷移し、

スリープ状態Ｆに遷移すると、ＣＬＫ制御部６において、ＳＤＡ制御部３及びバッファ部４へのクロックの供給を停止し、ＳＤＡ制御部３及びバッファ部４の動作を停止させ、

一方、受信したスレーブアドレスと自デバイスに割り当てられたスレーブアドレスとが一致する場合には、自デバイスに対する要求であるため、８ビット目の要求判別ビットを参照し、求められている処理がＷｒｉｔｅであるかＲｅａｄであるかを判定し、Ｗｒｉｔｅ要求である場合は、データ送信状態Ｅに遷移し、Ｒｅａｄ要求である場合は、データ送信状態Ｅに遷移し、シリアルデータをＩ２Ｃバス５０に送出し、

データの送出は、ストップコンディションが検出されるまで継続されるが、その途中で、マスターデバイスから受信エラーが送出されると、ＡＣＫ確認部２２が受信エラーを検出し、ステートマシン部２４は、アドレス送信状態Ｅからスリープ状態Ｆに遷移し、ＣＬＫ制御部６によって、ＳＤＡ制御部３及びバッファ部４へのクロックの供給を停止し、

必ずしも、ＳＤＡ制御部３及びバッファ部４の双方へのクロックの供給を停止する必要はなく、それらの何れか一方へのクロックの供給を停止してもよく、

Ｗｒｉｔｅ要求の場合にも、マスターデバイス側でデータ送信エラーが発生したか否かを判定し、送信エラーの発生時にクロックの供給を停止してもよい、

データ転送装置。」

２　引用文献２について

原査定の拒絶の理由に引用された引用文献２には、図面とともに次の事項が記載されている。

「【００６５】

アドレスデコーダ１１１は、データバス３１のデータを監視し、自分宛の信号がいずれかの他のデバイスから送信されたか否かを検出し、検出結果をクロック供給制御部１１２に供給する。アドレスデコーダ１１１は、常にデータバス３１のデータを監視しなければならないので、常時、電力を消費するが、デバイス８２の消費電力よりも非常に少ない消費電力である。

【００６６】

クロック供給制御部１１２は、デバイス８２にクロックライン３２からクロックを供給するためのスイッチ９４がオフになっている、すなわち、デバイス８２がスリープ状態である場合、アドレスデコーダ１１１から、データバス３１に自分宛の信号が送出されていることを示す検出結果を得たとき、スイッチ９４をオンにして、デバイス８２を通常の起動状態とする。また、クロック供給制御部１１２は、デバイス８２にクロックライン３２からクロックを供給するためのスイッチ９４がオンになっている、すなわち、デバイス８２が通常の起動状態である場合、アドレスデコーダ１１１から、自分宛の信号が送出されていないことを示す検出結果を得たとき、タイマ９２を参照し、データバス３１に自分宛の信号が送出されない状態になってから、所定の時間経過後、スイッチ９４をオフにする、すなわち、デバイス８２をスリープ状態とする。」

「【図７】

」

３　引用文献３について

原査定の拒絶の理由に引用された引用文献３には、図面とともに次の事項が記載されている。

「【０００８】

（第１の実施形態）

図１は、第１の実施形態に係る制御回路１０００の概略構成を示すブロック図である。図１に示すように、制御回路１０００は、マスタ装置１００と、マスタ装置１００にバス３００で共通に接続された複数のスレーブ装置２００－１～２００－Ｎ（Ｎは２以上の整数）と、を備える。複数のスレーブ装置２００－１～２００－Ｎには、バス３００を介して、マスタ装置１００から共通のデータ列ＤＡとクロックＣＬＫとが供給される。

【０００９】

マスタ装置１００は、バス３００に接続されたバスインタフェース回路５を備える。複数のスレーブ装置２００－１～２００－Ｎのそれぞれは、バス３００に接続されたバスインタフェース回路１０と、このバスインタフェース回路１０に接続された複数のレジスタ３０と、を備える。本実施形態では、バスインタフェース回路５，１０は、MIPI(Mobile Industry Processor Interface)アライアンスで制定されたインタフェース規格(RFFE:RFFront-End)に準拠している。」

「【００１１】

制御回路１０００は、例えば、スマートフォン等のモバイル機器の高周波送受信回路内に設けられ、高周波送受信回路内の各回路の動作を制御してもよい。この場合、被制御装置は、高周波送受信回路内の各回路である。」

第５　対比・判断

１　本願発明１について

（１）対比

本願発明１と引用発明とを対比する。

ア　引用発明の「ＩＣ２バス５０」を構成する「ＳＣＬ５２」、「マスターデバイス」及び「マスターデバイスからのＳＣＬクロック」はそれぞれ、本願発明１の「シリアルクロックライン」、「マスタデバイス」及び「第１のシリアルクロック信号」に相当する。

そして、引用発明の「ＣＬＫ制御部６」は、「ＳＤＡ制御部３及びバッファ部４へのクロック供給の有無を制御」すると共に、「ＳＤＡ制御部３及びバッファ部４へのクロックの供給を停止」する機能を備えることからすると、少なくとも「ＳＤＡ制御部３」及び「バッファ部４」に対して、「クロック」を供給するものであり、また、引用文献１の【０００７】に記載されているように、「ＩＣ２バス」を介して接続されるシステムにおいては、すべてのデバイスが「ＳＣＬクロック」と同期して動作するから、引用発明において、「ＣＬＫ制御部６」から「ＳＤＡ制御部３」及び「バッファ部４」に供給される「クロック」は、「マスターデバイス」から送信される「ＳＣＬクロック」と同期し、「ＣＬＫ制御部６」によって生成される「（第２の）シリアルクロック信号」といい得るものである。

また、引用発明の「ＣＬＫ制御部６」は、「回路」で構成される場合を含む。

そうすると、引用発明の「ＣＬＫ制御部６」は、本願発明１の「シリアルクロックラインを通じてマスタデバイスから送信される第１のシリアルクロック信号に同期する第２のシリアルクロック信号を生成するクロック生成回路」に相当する。

イ　上記アより、「ＳＤＡ制御部３」は、「ＣＬＫ制御部６」から供給される「（第２の）シリアルクロック信号」に同期して動作するものであるから、「ＳＤＡ制御部３」に含まれる「スレーブアドレス生成部３２」も同様に動作するものである。

そして、引用発明の「スレーブアドレス生成部３２」は、「スタートコンディション」の後に「マスターデバイス」から送信されるデータの最初の７ビットが示す「スレーブアドレス」と「自デバイスに割り当てられているスレーブアドレス」とを比較することにより前記データが「自デバイスに対する要求」であるか否か、すなわち、「自デバイス宛て」であるか否かを判定するものである。

また、引用発明の「スレーブアドレス生成部３２」は、「回路」で構成される場合を含む。

よって、引用発明の「スレーブアドレス生成部３２」は、本願発明の「前記第２のシリアルクロック信号に同期して動作し、前記マスタデバイスからの要求が自デバイス宛てであるか否かを判定する判定回路」に相当する。

ウ　引用発明の「バッファ部４」は、「回路」で構成される場合を含むから、と本願発明１の「データ処理回路」とは、「所定の回路」である点において共通する。

エ　前記アを参酌すれば、引用発明の「バッファ部４」は、「ＣＬＫ制御部６」から送信される「クロック」（第２のシリアルクロック信号）に同期して、「マスターデバイス」から送信される「Ｒｅａｄ要求」又は「Ｗｒｉｔｅ要求」に対応する、データの送出又はデータの書き込みを行うものといえるから、前記ウを参酌すれば、引用発明と、本願発明１の「前記データ処理回路は、前記クロック生成回路から転送される前記第１のシリアルクロック信号に同期して動作し、前記マスタデバイスから要求された処理を行い」とは、「前記所定の回路は、前記クロック生成回路から送信されるシリアルクロック信号に同期して動作し、前記マスタデバイスから要求された処理を行い」との共通の構成を備える。

オ　引用発明は、

「　スリープ状態Ｆに遷移すると、ＣＬＫ制御部６において、ＳＤＡ制御部３及びバッファ部４へのクロックの供給を停止し、ＳＤＡ制御部３及びバッファ部４の動作を停止させ、」及び

「　データの送出は、ストップコンディションが検出されるまで継続されるが、その途中で、マスターデバイスから受信エラーが送出されると、ＡＣＫ確認部２２が受信エラーを検出し、ステートマシン部２４は、アドレス送信状態Ｅからスリープ状態Ｆに遷移し、ＣＬＫ制御部６によって、ＳＤＡ制御部３及びバッファ部４へのクロックの供給を停止し、

必ずしも、ＳＤＡ制御部３及びバッファ部４の双方へのクロックの供給を停止する必要はなく、それらの何れか一方へのクロックの供給を停止してもよく、

Ｗｒｉｔｅ要求の場合にも、マスターデバイス側でデータ送信エラーが発生したか否かを判定し、送信エラーの発生時にクロックの供給を停止してもよい、」

との構成を備える。

ここで、「スリープ状態Ｆに遷移する」ための条件（例えば、「スレーブアドレス生成部３２」において、「自デバイスに割り当てられているスレーブアドレス」と一致しない「スレーブアドレス」が受信されたと判定された場合、「Ｒｅａｄ要求」に対してデータを送出している途中で「マスターデバイス」から「受信エラー」が送出された場合、「Ｗｒｉｔｅ要求」に対して「マスターデバイス」側で「データ送信エラー」の発生が判定された場合）と、本願発明１の「前記クロック生成回路から前記データ処理回路への前記第１のシリアルクロック信号の転送を休止する休止条件」とは、前記ウ及びエを参酌すれば、「前記クロック生成回路から前記所定の回路への前記シリアルクロック信号の転送を休止する休止条件」である点において共通する。

なお、引用発明において、「自デバイスに割り当てられているスレーブアドレス」と一致しない「スレーブアドレス」が受信されたことを判定する「スレーブアドレス生成部３２」は、前記イのように本願発明１の「判定回路」に相当するとした場合には、本願発明１において、「判定回路」とは別に「更に備え」られた「休止条件判定回路」には対応しないし、また、引用発明において「受信エラー」及び「データ送信エラー」はいずれも「マスターデバイス」によって検出されるものであるが、「マスターデバイス」は、本願発明１の「データ転送デバイス」が備える「休止条件判定回路」には相当しない。）

よって、前記ウを参酌すると、引用発明と、本願発明１の

「　前記クロック生成回路から前記データ処理回路への前記第１のシリアルクロック信号の転送を休止する休止条件が満たされたか否かを判定するための休止条件判定回路を更に備え、

前記クロック生成回路は、前記休止条件が満たされたときに、前記データ処理回路への前記第１のシリアルクロック信号の転送を休止し、」とは、

「　前記クロック生成回路は、前記クロック生成回路から前記所定の回路への前記シリアルクロック信号の送信を休止する休止条件が満たされたときに、前記所定の回路への前記シリアルクロック信号の送信を休止し、」との共通の構成を備える。

カ　引用発明の「データ転送装置」は、本願発明１の「データ転送デバイス」に相当する。

（２）一致点・相違点

前記（１）より、本願発明１と引用発明は、次の点において一致ないし相違する。

［一致点］

「　シリアルクロックラインを通じてマスタデバイスから送信される第１のシリアルクロック信号に同期する第２のシリアルクロック信号を生成するクロック生成回路と、

前記第２のシリアルクロック信号に同期して動作し、前記マスタデバイスからの要求が自デバイス宛てであるか否かを判定する判定回路と、

所定の回路と、を備え、

前記データ処理回路は、前記クロック生成回路から送信されるシリアルクロック信号に同期して動作し、前記マスタデバイスから要求された処理を行い、

前記クロック生成回路は、前記クロック生成回路から前記所定の回路への前記シリアルクロック信号の送信を休止する休止条件が満たされたときに、前記所定の回路への前記シリアルクロック信号の送信を休止する、

データ転送デバイス。」

［相違点］

＜相違点１＞

「所定の回路」が、本願発明１では、「データ処理回路」であるのに対し、引用発明の「バッファ部４」が備えるデータの送出及びデータの書き込みの機能が、「データ」を「処理」する機能といえるかどうか不明であるため、引用発明では、「バッファ部４」が「データ」を「処理」する回路と特定していない点。

＜相違点２＞

本願発明１は、「前記クロック生成回路は、前記マスタデバイスからの要求が自デバイス宛てであると判定された後に、前記第１のシリアルクロック信号の前記データ処理回路への転送を開始し」との構成を備えるのに対し、引用発明において、「ＣＬＫ制御部６」は、何を契機として「バッファ部４」に対して「クロック」の供給を開始するのか具体的に特定していない点。

＜相違点３＞

本願発明１の「クロック生成回路」は、「データ処理回路」に「マスタデバイスから送信される第１のシリアルクロック信号」を「転送」し、また、当該「転送」を休止するものであるのに対し、引用発明において、「ＣＬＫ制御部６」が、「マスターデバイス」から送信される「ＳＣＬクロック」を「バッファ部４」に「転送」し又はその「転送」を停止することを具体的に特定していない点。

＜相違点４＞

本願発明１は、「前記クロック生成回路から前記データ処理回路への前記第１のシリアルクロック信号の転送を休止する休止条件が満たされたか否かを判定するための休止条件判定回路」を「更に備え」るのに対し、引用発明は、当該「休止条件判定回路」に対応する回路を具体的に特定していない点。

＜相違点５＞

本願発明１の「休止条件」は、

「　前記マスタデバイスから送信されるコマンドに誤りがあること、

前記マスタデバイスから送信されるコマンドが未定義であること、又は、

前記マスタデバイスからの要求処理の終了を指示する信号を受信せずに、前記マスタデバイスからの後続要求処理の開始を指示する信号を受信すること、

の何れかである」のに対し、

引用発明の「スリープ状態Ｆに遷移する」ための条件として、上記の各条件を含むことを具体的に特定していない点。

（３）相違点についての判断

事案に鑑みて、「休止条件」に関する上記相違点４及び５について先に検討する。

まず、相違点４に関して、引用発明の「データ転送装置」において、「スレーブアドレス生成部３２」とは別に、クロックの供給を停止する「スリープ状態Ｆに遷移する」ための条件を判定する回路を設けるべき合理的な理由が存在せず、また、相違点４に係る本願発明１の構成は、引用文献２又は３にも記載されておらず、本願出願時の技術常識であったともいえない。

よって、相違点４に係る本願発明１の構成は、当業者といえども容易に想到することはできない。

次に、相違点５に関して、まず、引用発明の「スリープ状態Ｆに遷移する」ための条件として、「前記マスタデバイスからの要求処理の終了を指示する信号を受信せずに、前記マスタデバイスからの後続要求処理の開始を指示する信号を受信すること」との条件を付加すべき合理的な理由が存在せず、また、当該条件を判定する回路は、引用文献２又は３にも記載されておらず、本願出願時の技術常識であったともいえない。

また、引用発明は「８ビット目の要求判別ビットを参照し、求められている処理がＷｒｉｔｅであるかＲｅａｄであるかを判定」するものであるから、本願発明１の「コマンド」に対応するものは、引用発明においては「Ｗｒｉｔｅ要求」と「Ｒｅａｄ要求」の２つしか想定しておらず、これらの要求を識別する「要求判別ビット」は１ビットであるため、「コマンド」に関するエラーを検出すること自体、想定されていない。

よって、仮に、「コマンド」に関するエラーを検出することが本願出願時における周知技術であったとしても、引用発明において、「前記マスタデバイスから送信されるコマンドに誤りがあること」又は「前記マスタデバイスから送信されるコマンドが未定義であること」を「スリープ状態Ｆに遷移する」ための条件として付加することの動機付けを見いだすことはできない。

よって、相違点５に係る本願発明１の構成は、当業者といえども容易に想到することはできない。

したがって、上記相違点１ないし相違点３について判断するまでもなく、本願発明１は、当業者であっても引用文献１ないし３に記載された発明に基いて容易に発明をすることができたものであるとはいえない。

２　本願発明２について

本願発明２は、本願発明１の構成をすべて備えるものであるから、本願発明１と同じ理由により、当業者であっても、引用文献１ないし３に記載された発明に基いて容易に発明をすることができたものであるとはいえない。

第６　原査定について

審判請求時の補正により、本願発明１及び２は、上記相違点４及び５に係る本願発明１の構成を有するものとなっており、当業者であっても、拒絶査定において引用された引用文献１ないし３に記載された発明に基いて、容易に発明をすることができたものとはいえない。

したがって、原査定の理由１を維持することはできない。

第７　むすび

以上のとおり、原査定の理由によっては、本願を拒絶することはできない。

また、他に本願を拒絶すべき理由を発見しない。

よって、結論のとおり審決する。