2020-010043

特願２０１６－５４６０２４「切替え可能なアンテナアレイ」拒絶査定不服審判事件〔平成２７年　７月２３日国際公開，ＷＯ２０１５／１０８６４４，平成２９年　４月　６日国内公表，特表２０１７－５１０１３０〕について，次のとおり審決する。

【結　論】 本件審判の請求は，成り立たない。

【理　由】 １．手続の経緯 本願は，２０１４年（平成２６年）１２月１５日（パリ条約による優先権主張外国庁受理２０１４年１月１７日　米国，２０１４年１２月１２日　米国）を国際出願日とする出願であって，平成２９年１１月２８日に手続補正がなされ，平成３０年１１月２９日付けで拒絶理由が通知され，平成３１年３月４日に手続補正がなされ，令和元年８月７日付けで拒絶理由が通知され，令和元年１２月１６日に手続補正がなされ，令和２年４月２４日付けで拒絶査定がされ，令和２年７月１７日に拒絶査定不服審判が請求され，同時に手続補正がなされたものである。 ２．本願発明 本願の請求項１に係る発明（以下，「本願発明」という。）は，令和２年７月１７日の手続補正書の特許請求の範囲の請求項１に記載された事項により特定される，以下のとおりのものと認める。 「インピーダンス回路と， 前記インピーダンス回路に結合される複数のインダクタであって，前記複数のインダクタの各々が，複数のスイッチのうちの対応するスイッチに並列に結合される，複数のインダクタと を含み， 前記複数のインダクタの各々の前記対応するスイッチの入力部が，前記インピーダンス回路の出力部である共通ノードに結合され， 前記インピーダンス回路は，整合ネットワークを備える，装置。」 ３．原査定の拒絶の理由 原査定の拒絶の理由は，この出願の請求項１に係る発明は，本願の優先権主張の日（以下，「優先日」という。）前に日本国内又は外国において，頒布された又は電気通信回線を通じて公衆に利用可能となった下記の引用文献１に記載された発明に基づいて，その優先日前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない，というものである。 引用文献１．特開２００３－３３８７７３号公報 ４．引用例 （１）引用例１ 原査定の拒絶の理由に引用された，本願の優先日前である平成１５年１１月２８日に公開された特開２００３－３３８７７３号公報（以下，「引用例１」という。下線は当審が付与。）には，次の事項が記載されている。 「【請求項１】　第１・第２・第３の３つの入出力端子と，第１の入出力端子を介する第１の信号経路と第２の入出力端子を介する第２の信号経路との接続点とを備え，スイッチ素子を含む第１の回路を第１の信号経路に直列接続し，スイッチ素子を含む第２の回路を第２の信号経路に直列接続し，前記接続点を第３の入出力端子に接続したＳＰＤＴ形式の高周波スイッチ回路において，第１・第２の回路のそれぞれは，スイッチ素子とインダクタとの並列回路を含み， 第１・第２の入出力端子と第１・第２の回路の入出力部との間に生じるワイヤやストリップライン等によるインピーダンス成分と，第３の入出力端子と前記接続点との間に生じるワイヤやストリップライン等によるインピーダンス成分とに応じて，入出力ＶＳＷＲが小さくなるように，キャパシタンス成分を含むインピーダンス素子を前記接続点と接地との間に接続したことを特徴とする高周波スイッチ回路。」 「【００１５】 【発明の実施の形態】第１の実施形態に係る高周波スイッチ回路の構成を図１～図４を参照して説明する。図１は高周波スイッチ回路の回路図である。ここで，１１は第１の入出力端子，１２は第２の入出力端子，１３は第３の入出力端子，１４は接続点である。図１１に示した例と同様に，スイッチ素子２１とインダクタ３１との並列回路によって第１の回路を構成し，スイッチ素子２２とインダクタ３２との並列回路によって第２の回路を構成している。これらの第１の回路１を第１の入出力端子１１と接続点１４との間の第１の信号経路に直列接続し，第２の回路２を第２の入出力端子１２と接続点１４との間の第２の信号経路に直列接続している。 【００１６】図２はスイッチ素子２１とその周囲の具体的な回路について示している。このようにスイッチ素子２１はＦＥＴからなり，そのドレイン－ソース間にインダクタ３１を接続している。またゲートに，抵抗Ｒを介してゲート信号を印加するようにしている。したがってＦＥＴがオンの時には，そのドレイン－ソース間は低インピーダンスの抵抗素子と等価となり，オフ時にはドレイン－ソース間がキャパシタンス素子と等価となる。スイッチ素子２２についても同様である。 【００１７】図１に戻って，４１は，第１の回路１と第１の入出力端子１１との間に生じるインピーダンス成分である。４２は，第２の回路２と第２の入出力端子１２との間に生じるインピーダンス成分である。これらのインピーダンス成分４１，４２は，第１・第２の入出力端子１１，１２と第１・第２の回路１，２との入出力部との間に介在するワイヤーやストリップライン等によるインピーダンス成分である。４３は第３の入出力端子１３と接続点１４との間に生じるインピーダンス成分である。これは第３の入出力端子１４と接続点１４との間の経路になるワイヤーやストリップライン等のインピーダンス成分である。これらのインピーダンス成分４１，４２，４３はそれぞれ主としてインダクタンス成分からなる。 【００１８】７４は接続点１４と接地との間に接続したインピーダンス素子である。５４はそのキャパシタンス成分，６４はそのインダクタンス成分である。実際には，接続点１４と接地との間にキャパシタ（キャパシタンス素子）を接続する。インダクタンス成分６４は，その接続のためのワイヤーやストリップラインのインダクタンス成分に相当する。 【００１９】図１に示した高周波スイッチ回路の動作は次のとおりである。まず，第１の入出力端子１１から第３の入出力端子１３へ信号を通過させる場合について説明する。このとき，スイッチ素子２１は単なる抵抗素子，スイッチ素子２２は単なる容量素子と等価になる。第１の入出力端子１１と第２の入出力端子１２との間，第２の入出力端子１２と第３の入出力端子１３との間は，それぞれアイソレーションを確保する必要がある。そこで，スイッチ素子２２に並列にインダクタ３２を接続し，スイッチ素子２２のオフ時の容量成分と，インダクタ３２のインダクタンス成分とにより並列共振回路を構成する。この並列共振回路の共振周波数が，第１の入出力端子１１から入力される信号周波数に等しくなるように，インダクタ３２のインダクタンスを定めておく。このことにより，第２の入出力端子１２への信号の漏れが抑えられる。 【００２０】第２の入出力端子１２から第３の入出力端子１３へ信号を通過させる場合も，同様にして，スイッチ素子２１のオフ時の容量成分とインダクタ３１のインダクタンス成分とにより並列共振回路を構成する。この並列共振回路の共振周波数が，第２の入出力端子１２から入力される信号周波数に等しくなるように，インダクタ３１のインダクタンスを定めておく。このことにより，第１の入出力端子１１への信号の漏れが抑えられる。 【００２１】但し，入力周波数が高くなる程，インピーダンス成分４１，４２，４３のインダクタンス成分による影響が大きくなるため，入出力ＶＳＷＲが劣化し，効率良く信号が入出力されない。その結果，挿入損失が劣化することになる。そこで，この例では，接続点１４と接地との間にインピーダンス素子７４を接続することによりその問題を解消する。」 「【図１】 」 上記によれば，引用例１には， 「第１・第２・第３の３つの入出力端子と，第１の入出力端子を介する第１の信号経路と第２の入出力端子を介する第２の信号経路との接続点とを備え，スイッチ素子を含む第１の回路を第１の信号経路に直列接続し，スイッチ素子を含む第２の回路を第２の信号経路に直列接続し，前記接続点を第３の入出力端子に接続したＳＰＤＴ形式の高周波スイッチ回路において， 入出力ＶＳＷＲが小さくなるように，キャパシタンス成分を含むインピーダンス素子を前記接続点と接地との間に接続し， スイッチ素子２１とインダクタ３１との並列回路によって第１の回路を構成し，スイッチ素子２２とインダクタ３２との並列回路によって第２の回路を構成し，これらの第１の回路１を第１の入出力端子１１と接続点１４との間の第１の信号経路に直列接続し，第２の回路２を第２の入出力端子１２と接続点１４との間の第２の信号経路に直列接続し， スイッチ素子２１とその周囲の具体的な回路は，スイッチ素子２１はＦＥＴからなり，そのドレイン－ソース間にインダクタ３１を接続しており， 第３の入出力端子１３と接続点１４との間に生じるインピーダンス成分４３は，第３の入出力端子１４と接続点１４との間の経路になるワイヤーやストリップライン等のインピーダンス成分であり， 接続点１４と接地との間に接続したインピーダンス素子７４は，そのキャパシタンス成分５４とそのインダクタンス成分６４とからなり，実際には，接続点１４と接地との間にキャパシタ（キャパシタンス素子）を接続し，インダクタンス成分６４は，その接続のためのワイヤーやストリップラインのインダクタンス成分に相当し， 入力周波数が高くなる程，インピーダンス成分４１，４２，４３のインダクタンス成分による影響が大きくなるため，入出力ＶＳＷＲが劣化し，効率良く信号が入出力されず，挿入損失が劣化することになるため，接続点１４と接地との間にインピーダンス素子７４を接続することによりその問題を解消し， 第１の入出力端子１１から第３の入出力端子１３へ信号を通過させる，又は，第２の入出力端子１２から第３の入出力端子１３へ信号を通過させる， ＳＰＤＴ形式の高周波スイッチ回路。」 が記載されている。（以下，「引用発明」という。） （２）引用例２及び引用例３ 本願の優先日前である２００９年２月１９日に公開された国際公開第２００９／０２２６５４号（以下，「引用例２」という。下線は当審が付与。）には，次の事項が記載されている。 「[0003]　図１は，ＦＥＴを用いた背景技術のスイッチ回路を示す図であり，ＳＰＤＴ（単極双投：single pole double through）型のスイッチ回路の構成を示す回路図である。」 「[0014]　図１に示したスイッチ回路では，第１のスイッチ部２１が備える制御端子１１及び第２のスイッチ部２２が備える制御端子１２にハイレベルまたはロウレベルの制御信号を入力することで，第１のスイッチ部２１及び第２のスイッチ部２２のオン・オフを制御する。このとき，制御端子１１及び制御端子１２にハイレベルとロウレベルの２値の制御信号を相補入力すれば，第１の高周波端子１から入力された高周波信号を第２の高周波端子２または第３の高周波端子３から出力させることが可能であり，第２の高周波端子２と第３の高周波端子３から入力された高周波信号のいずれか一方を第１の高周波端子１から出力させることが可能である。」 本願の優先日前である２００７年１１月２９日に公開された国際公開第２００７／１３６０５０号（以下，「引用例３」という。下線は当審が付与。）には，次の事項が記載されている。 「[0004]　図１はＦＥＴを用いた高周波スイッチ回路の例であり，ＳＰＤＴ（単極双投：single pol e double through）型の高周波スイッチ回路の構成を示す回路図である。なお，図２は特開平８－１３９０１４号公報の図１で開示された回路である。 [0005]　図１に示す高周波スイッチ回路は，高周波信号を通過または遮断する第１のスイッチ部１２１及び第２のスイッチ部１２２を備えた構成である。 [0006]　第１のスイッチ部１２１は，直列に接続された複数のＦＥＴ（図１では４つ）を備え，その両端が２つの高周波端子１０１，１０２と接続されている。各ＦＥＴのゲート端子は抵抗素子を介して制御端子１１１と接続されている。同様に，第２のスイッチ部１２２は，直列に接続された複数のＦＥＴ（図１では４つ）を備え，その両端が２つの高周波端子１０１，１０３と接続されている。各ＦＥＴのゲート端子は抵抗素子を介して制御端子１１２と接続されている。なお，高周波端子１０１は第１のスイッチ部１２１及び第２のスイッチ部１２２で共有される。 [0007]　図１に示す高周波スイッチ回路では，第１のスイッチ部１２１が備える制御端子１１１及び第２のスイッチ部１２２が備える制御端子１１２にハイレベルまたはロウレベルの制御信号を入力することで，第１のスイッチ部１２１及び第２のスイッチ部１２２のオン・オフを制御する。このとき，制御端子１１１及び制御端子１１２にハイレベルとロウレベルの２値の制御信号を相補入力すれば，高周波端子１０１から入力された高周波信号を高周波端子１０２または高周波端子１０３から出力させたり，高周波端子１０２と高周波端子１０３から入力された高周波信号のいずれか一方を高周波端子１０１から出力させることが可能である。」 したがって，引用例２，３によれば， 「ＳＰＤＴ型の高周波スイッチ回路において，第１のスイッチ部と第２のスイッチ部のオン・オフを制御することで，第１の高周波端子から入力された高周波信号を第２または第３の高周波端子から出力させたり，第２と第３の高周波端子から入力された高周波信号のいずれか一方を第１の高周波端子から出力させることが可能である。」（以下，「周知技術１」という。） ことが周知であるといえる。 （３）引用例４及び引用例５ 本願の優先日前である平成４年１１月１８日に公開された実願平３－３０５８８号（実開平４－１２６４０３号）のマイクロフィルム（以下，「引用例４」という。下線は当審が付与。）には，次の事項が記載されている。 「【００２１】【考案の効果】　以上説明したように，本考案は，誘電体ロッド内に埋設される偏波面を回転する部材の一端に交叉偏波吸収部材を連続させて設け，該偏波面を回転する部材により偏波面が回転された直後に交叉偏波成分を抑圧するようにしたので，誘電体ロッドと導波管間の整合性の特性（ＶＳＷＲや特性インピーダンスの変化）が改善され，その分伝送ロスを低減させることができる。」 本願の優先日前である平成１２年７月１８日に公開された特開２０００－２０１０１５号公報（以下，「引用例５」という。下線は当審が付与。）には，次の事項が記載されている。 「【0006】しかしながら，この同軸共振型スロットアンテナは，スロット503を形成した絶縁基板501aと帯状導体層504を形成した絶縁基板501bを貼り合わせた構造であるので，貼り合わせの際に生じるスロット503と帯状導体層504との相対的な位置ずれにより，電磁気的な結合度が変化し易く，共振周波数やインピーダンス整合状態を表すVSWR（電圧定在波比）が大きくばらつくという問題がある。VSWRのばらつきを低減するためには，絶縁基板501a，501bやスロット部503，帯状導体層504を精度よく形成するとともに，絶縁基板501a，501bの貼り合わせを高精度に行わなければならず，製造工程が複雑化するという問題がある。」 したがって，引用例４，５によれば， 「ＶＳＷＲはインピーダンス整合状態を表すもの」（以下，「周知技術２」という。） であることが周知であるといえる。 ５．本願発明と引用発明の対比 引用発明の「接続点１４」は，本願発明の「共通ノード」に相当する。 引用発明の「インピーダンス素子７４」は「接続点１４と接地との間に接続」され，「インピーダンス成分４３」は「第３の入出力端子１３と接続点１４との間」に生じるものであるから，引用発明の「インピーダンス素子７４」と「インピーダンス成分４３」は，全体として「インピーダンス回路」といえる。 そして，「入出力ＶＳＷＲが小さくなるように，キャパシタンス成分を含むインピーダンス素子を前記接続点と接地との間に接続」，すなわち「入出力ＶＳＷＲが劣化し，効率良く信号が入出力されず，挿入損失が劣化することになる」問題を解消するため，「接続点１４と接地との間にインピーダンス素子７４を接続する」のであって，ＶＳＷＲがインピーダンス整合状態を表すものであることは，上記周知技術２として言及したように周知であることを考慮すれば，「インピーダンス素子７４」は，インピーダンス整合の劣化を解消する素子であるから，「インピーダンス素子７４」と「インピーダンス成分４３」は，第３の入出力端子と接続点１４に接続されている「整合ネットワークを備える」といえる。 引用発明の「第１の回路」はスイッチ素子２１とインダクタ３１との並列回路であって具体的には，「インダクタ３１」は，スイッチ素子２１であるＦＥＴのドレインーソース間に接続されており，「第２の回路」もスイッチ素子２２とインダクタ３２との並列回路であるから，「複数のインダクタの各々が，複数のスイッチに並列に結合され」ているといえる。 スイッチ素子２１とインダクタ３１との並列回路によって第１の回路１を構成し，スイッチ素子２２とインダクタ３２との並列回路によって第２の回路２を構成して接続点１４に接続されていて，接続点１４には，「インピーダンス素子７４」と「インピーダンス成分４３」で構成される「整合ネットワーク」が接続されているから，「インダクタ３１」と「インダクタ３２」は，「前記インピーダンス回路に結合され」ていて，「前記複数のインダクタの各々が，複数のスイッチのうちの対応するスイッチに並列に結合され」ていて，「前記複数のインダクタの各々の前記対応するスイッチが，共通ノードに結合され」ている，といえる。 したがって，本願発明と引用発明は， 「インピーダンス回路と， 前記インピーダンス回路に結合される複数のインダクタであって，前記複数のインダクタの各々が，複数のスイッチのうちの対応するスイッチに並列に結合される，複数のインダクタと を含み， 前記複数のインダクタの各々の前記対応するスイッチが，共通ノードに結合され， 前記インピーダンス回路は，整合ネットワークを備える，装置。」 で一致し，下記の点で相違する。 （相違点） 前記複数のインダクタの各々の前記対応するスイッチと共通ノードとの結合に関し，本願発明は「前記複数のインダクタの各々の前記対応するスイッチの入力部が，前記インピーダンス回路の出力部である共通ノードに結合」しているのに対し，引用発明は，前記複数のインダクタの各々の前記対応するスイッチが，共通ノードに結合されているが，第１の入出力端子１１から第３の入出力端子１３へ信号を通過させる場合と，第２の入出力端子１２から第３の入出力端子１３へ信号を通過させる場合，すなわち，「前記複数のインダクタの各々の前記対応するスイッチの出力部が，インピーダンス回路の入力部である共通ノードに結合されている」場合が説明されているだけである点。（つまり，本願発明は，前記インピーダンス回路から前記複数のインダクタへの信号であるのに対し，引用発明は，第１の回路１又は第２回路から「インピーダンス素子７４とインピーダンス成分４３」で構成される「整合ネットワーク」への信号であって，信号の向きが本願発明と引用発明とでは異なっている点。） ６．当審の判断 上記相違点について検討する。 引用発明は，「第１の入出力端子」，「第２の入出力端子」，「第３の入出力端子」と記載されており，いずれの端子も「入出力」を行う端子であるから，各端子が，信号を入力すること，信号を出力すること，のどちらにも用いられることが可能であることは明らかである。 つまり，引用発明が，第１の入出力端子１１から第３の入出力端子１３へ信号を通過させる場合と，第２の入出力端子１２から第３の入出力端子１３へ信号を通過させる場合，つまり第１の端子１１と第２の端子１２は入力の場合だけが記載され，第３の端子１３は出力の場合だけが記載されていても，第３の端子１３から入力され，第１の端子１１や第２の端子１２から出力することが可能であることは明らかである。 加えて，ＳＰＤＴ型の高周波スイッチにおいて，第１のスイッチ部と第２のスイッチ部のオン・オフを制御することで，第１の高周波端子から入力された高周波信号を第２または第３の高周波端子から出力させたり，第２と第３の高周波端子から入力された高周波信号のいずれか一方を第１の高周波端子から出力させることが可能であることは，上記周知技術１として言及したように周知であるから，引用発明においても，第３の入出力端子１３から第１の入出力端子１１へ信号を通過させることや第３の入出力端子１３から第２の入出力端子１２へ信号を通過させることが可能であることは，周知技術１からも明らかである。 そして，引用発明において第３の入出力端子１３から第１の入出力端子１１や第２の入出力端子１２へ信号を通過させる場合とは，「前記複数のインダクタの各々の前記対応するスイッチの入力部がインピーダンス素子７４とインピーダンス成分４３で構成されるインピーダンス回路の出力部である共通ノードに結合されている」ことである。 また，本願発明のように構成したことによる効果も引用発明及び周知技術から予測できる範囲のものである。 したがって，本願発明は，引用発明に基づいて容易に発明をすることができたものである。 ７．むすび 以上のとおり，本願発明は，引用発明に基づいて，当業者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない。 したがって，本願は他の請求項に係る発明について検討するまでもなく，拒絶すべきものである。 よって，結論のとおり審決する。