2016-013665

特願２０１３－５４７５７８「高度なパターン形成に必要な小型フィーチャのパターン形成プロセス」拒絶査定不服審判事件〔平成２４年　７月　５日国際公開，ＷＯ２０１２／０９２１３９，平成２６年　３月２７日国内公表，特表２０１４－５０７７９５〕について，次のとおり審決する。

【結　論】 本件審判の請求は，成り立たない。

【理　由】 １　手続の経緯 本願は，２０１１年１２月２２日（パリ条約による優先権主張外国庁受理２０１０年１２月２７日，アメリカ合衆国）を国際出願日とする出願であって，平成２７年８月１９日付けの拒絶理由の通知に対して，同年１１月２５日に意見書と手続補正書が提出され，平成２８年４月２８日付けで拒絶査定され，同年９月１２日に拒絶査定不服審判が請求されると共に誤訳訂正書と手続補正書が提出された。 ２　補正の適否 平成２８年９月１２日に提出された手続補正書による補正は，誤記及び明りょうでない記載を含む特許請求の範囲についてする補正であって，上記補正の前後で，特許請求の範囲の各請求項の記載により特定される事項に実質的な変更があるとは認められないから，上記補正は，誤記の訂正及び明りょうでない記載の釈明を目的とするものと認める。 そして，上記補正は，本願の願書に最初に添付した明細書，特許請求の範囲又は図面のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入するものではなく，しかも，発明の特別な技術的特徴を変更するものではないと認められる。 したがって，上記補正は，特許法第１７条の２第３項，第４項，及び，第５項に規定する要件を満たす。 ３　本願発明 上記２のとおり，審判請求時の補正は適法なものであるから，本願の請求項１に係る発明（以下「本願発明１」という。）は，平成２８年９月１２日に提出された手続補正書により補正された特許請求の範囲の請求項１に記載されている事項により特定される次のとおりのものと認める。 「【請求項１】 表面を有する基板，前記基板の表面に隣接したアンダーカット可能な層，および前記アンダーカット可能な層に隣接したイメージング層を有するウェハスタック，または前記基板，前記基板の表面に隣接した中間層，前記中間層に隣接した前記アンダーカット可能な層，および前記イメージング層を有するウェハスタックを用意し， パターンを生じるように前記イメージング層をパターン形成し， 前記パターンを前記アンダーカット可能な層に転写し，その転写は，前記基板の表面上または前記基板の表面上にある中間層の上に第１の複数のＴ字状構造体を生じ， 選択的エッチング可能な組成物を第１のセットのアンダーカットエリアに充填し， 前記基板の表面または前記中間層の上にそれぞれ１ｎｍから１００ｎｍまでの幅を有する第１の複数の，アンダーカットによる形成フィーチャを生じるように，前記複数のＴ字状構造体を取り除くマイクロエレクトロニクス構造体の形成方法であって， 前記複数のＴ字状構造体は，それぞれ， 前記基板の表面に対して略垂直な対向する複数の垂直側壁によって接合された上側部分および下側部分を有する直立したレッグであって，前記下側部分は，前記基板の表面または前記中間層に接触するレッグと， 前記上側部分に隣接し，前記複数の垂直側壁に対して略垂直である略水平なセクションであって，前記略水平なセクションは，対向する複数の端部壁によって接合された上側表面および下側表面を有し，前記複数の垂直側壁のそれぞれおよび前記下側表面は，協同で前記第１のセットのアンダーカットエリアを定義する略水平なセクションと，を有するマイクロエレクトロニクス構造体の形成方法。」 ４　引用例の記載と引用発明 （１）原査定の拒絶理由で引用した，本願の優先権主張の日前に日本国内において頒布された刊行物である特開昭６４－３６６３号公報（以下「引用例１」という。）には，「微細パターンの形成方法」（発明の名称）に関して，第１図ないし第３図と共に以下の記載がある。（下線は当審において付した。以下同じ。） （１ａ）「２．特許請求の範囲 １．基体上に被エッチング層，レジストパターンを順次形成する工程と，このレジストパターンをマスクにして前記被エッチング層のエッチングを行ない，前記レジストパターンの幅より狭い被エッチング層パターンを形成する工程と，ＳｉＯ２膜を形成する工程と，前記レジストパターンをマスクににしてＳｉＯ２膜の一部をエッチングし，前記側壁にＳｉＯ２膜を残存させる工程と，前記レジストパターン及び前記被エッチング層パターンを除去する工程とを具備したことを特徴とする微細パターンの形成方法。 ２．前記ＳｉＯ２膜をＬＰＤ（Ｌｉｑｕｉｄ　Ｐｈａｓｅ　Ｄｅｐｅｓｉｔｏｎ）法により形成することを特徴とする特許請求の範囲第１項記載の微細パターンの形成方法。 ３．発明の詳細な説明 〔発明の目的〕 （産業上の利用分野） 本発明は，微細パターンの形成方法に関する。 （従来の技術） 光を回折させそのスペクトル成分を分析するために，通常，回折格子が用いられている。近年では超ＬＳＩ製造における露光技術を用いることにより微細化した回折格子を製造することが容易となってきている。 ここで従来の回折格子の製造方法について第３図を用いて説明する。 例えば透光性のガラス基板３１にＳｉＯ２膜３２を堆積させ，さらにこの上にレジストを形成したあと，このパターニングを行ない等間隔に配列されたレジストパターン３３を形成する（第３図（Ａ）参照）。 このレジストパターン３３をマスクにして，ドライエッチングを行い，ＳｉＯ２膜３２の一部を除去したあと，レジストパターン３３を剥離する（第３図（Ｂ）参照）。 このようにしてガラス基板１上に等間隔にＳｉＯ２膜３２ａのパターンが形成された透光型の回折格子を製造していた。 （発明が解決しようとする問題点） しかしながら，従来の製造方法により精度良く形成できるレジストパターンの最小寸法には限度がある。例えば現在光露光で精度良く形成できるパターン幅が１μｍとする。その場合，露光条件を変えて０．５μｍのレジストパターンを形成すると第３図（ｃ）に示すように，光の回折などによりレジストパターン３３ａはその底部に比べて上部のパターン幅が小さくなってしまう。このため，このレジストパターン３３ａをマスクにしてエッチングを行なうと，この途中でレジストパターン３３ａの一部分若しくは全部が除去されてしまう。そしてこの下のＳｉＯ２膜３２のパターンが形成されないといったことが生じる。 〔発明の構成〕 （問題点を解決するための手段） 本発明においては，基体上に被エッチング層，レジストパターンを順次形成する工程と，このレジストパターンをマスクにして前記被エッチング層のエッチングを行ない，前記レジストパターンの幅より狭い被エッチング層パターンを形成する工程と，ＳｉＯ２膜を形成する工程と，前記レジストパターンをマスクにしてＳｉＯ２膜の一部をエッチングし，前記側壁にＳｉＯ２膜を残存させる工程と，前記レジストパターン及び前記被エッチング層パターンを除去する工程とを具備したことを特徴とする微細パターンの形成方法を提供する。 （作用） レジストパターンをマスクにしたエッチングにより，このレジストパターン幅より狭く形成された被エッチング層の側壁にＳｉＯ２膜を形成することで，レジストパターン幅の１／２未満の幅をもつＳｉＯ２膜パターンを形成することができる。 （実施例） 以下本発明による回折格子の製造方法の一実施例について第１図を用いて説明する。 例えば基体としてＳｉ基板１１にＣＶＤ法により多結晶シリコン１２を堆積し，さらにこの上にレジストを形成した後，光露光を行ないこれをパターニングし，レジストパターン１３を形成する。この際，平行に配列されたレジストパターン１３のピッチをｂ，レジストパターンの幅をａとする。 このレジストパターン１３をマスクにして多結晶シリコンのエッチングを行なう。この場合，通常よりも若干圧力を上げて等方性成分を加味した異方性エッチングにより，レジストパターン１３下の多結晶シリコンまでオーバーエッチングし，多結晶シリコンパターン１２ａを形成する。この際レジストパターン１３の端部から多結晶シリコンパターン１２ａまでの幅をＣとする。（第１図（Ｂ）参照）。 ここまでの製造工程において，以下に示す（１）式を満足するようａ，ｂ，ｃをあらかじめ設定しておく。 ｂ＝２（ａ－ｃ）・・・（１）（ただしａ－２ｃ＞０，ａ＜ｂ＜２ａ） 次にＬＰＤ（Ｌｉｑｕｉｄ　Ｐｈａｓｅ　Ｄｅｐｏｓｉｔｉｏｎ）法により全面にＳｉＯ２膜１４を堆積させる。このＬＰＤ法は以下の（２）式に示すようにＨ２ＳｉＦ６（ケイフッ酸）とＨ２Ｏとの反応により，ＳｉＯ２を析出させる方法である。 Ｈ２ＳｉＦ６＋２Ｈ２Ｏ→ＳｉＯ２＋６ＨＦ　・・・（２） カバレッジが優れているＬＰＤ法により，レジストパターン１３，Ｓｉ基板１１上に均一に，かつ多結晶シリコン１２がアンダーカットされた部分に極めて良好にＳｉＯ２膜１４を堆積させる（第１図（ｃ）参照）。 レジストパターン１３をマスクにしてＳｉ基板１１が露出するまでＲＩＥを行ない，ＳｉＯ２膜１４を除去し，ＳｉＯ２膜パターン１４ａを多結晶シリコンパターン１２ａの側壁に形成する（第１図（Ｄ）参照）。 レジストパターン１３を酸素プラズマによりアッシングで除去し，更に多結晶シリコンパターン１２ａをＳｉＯ２膜パターン１４ａに比べ選択比の大きな条件を満足するエッチング，例えばＣＤＥ法により除去する。これにより，ＳｉＯ２膜パターン１４ａが等間隔に平行に配列された格子定数ｄ（＝ａ－ｃ）の回折格子が形成される（第１図（Ｅ）参照）。 本実施例によれば，ＬＰＤ法によりレジストパターン１３下の多結晶シリコンパターン１２ａの側壁に対になってＳｉＯ２膜パターン膜１４ａが形成される。これにより必然的にレジストパターン１３の幅の１／２未満のＳｉＯ２膜パターン１４ａを形成でき，微細な回折格子を形成することができる。 なお本実施例においては，Ｓｉ基板１１上にＳｉＯ２膜パターン１４ａが形成された構造としたが，これに限らずＳｉ基板１１の代わりにＧａＡｓ，ＩｎＰなどを用いても良い。又，反射型の回折格子を形成するためにＡｌ，Ａｇ等の金属を基体とする場合には，この金属が製造工程中のアッシングやエッチングによるダメージを受けないよう，この上に薄くＳｉＯ２膜を形成させ，さらにその上に多結晶シリコンを形成しても良い。 また，等間隔に平行に配列されたＳｉＯ２膜パターン１４ａとしたが，これに限らず様々な形状のパターンを形成しても良い。 また，第１図（Ｅ）においてＳｉ基板１１の面方位を（１００）とし，ＳｉＯ２膜パターン１４ａを（０１１）に平行になるように形成しておき，次にこのＳｉＯ２膜パターン１４ａをマスクにウェットエッチングすれば鋸状のＳｉ基板の回折格子を形成することができる。 次に本発明による半導体装置の配線パターンの製造方法の第２の実施例について第２図を用いて説明する。 例えばＣＶＤ－ＳｉＯ２膜などの絶縁膜２１上にＡｌ膜２２が形成された下地層に多結晶シリコン２３及びレジストを順次形成した後，光露光によりレジストをパターニングしレジストパターン２４を形成する（第２図（Ａ）参照）。 レジストパターン２４をマスクにし第１の実施例と同様な方法でエッチングを行ない多結晶シリコンパターン２３ａを形成する（第２図（Ｂ）参照）。 ＬＰＤ法により全面にＳｉＯ２膜２５を形成する（第２図（Ｃ）参照）。レジストパターン２４をマスクにしてＲＩＥを行ないＳｉＯ２膜２５の一部を除去し，多結晶シリコンパターン２３ａの側壁にＳｉＯ２膜パターン２５ａを残置する（第２図（Ｄ）参照）。 レジストパターン２４を酸素プラズマによるアッシングで除去したあと，多結晶シリコンパターン２３ａを除去する（第２図（Ｅ）参照）。 ＳｉＯ２膜パターン２５ａをマスクにしてＲＩＥによりＡｌ膜パターン２２ａを形成する（第２図（Ｆ）参照）。 ＳｉＯ２膜パターン２５ａを除去することにより絶縁膜２１上に等間隔に配列されたＡｌ膜パターン２２ａが形成される。 また，このＡｌ膜パターン２２ａはそれぞれ対となって形成されるので，これをチップ上の端子間をつなぐ配線とすれば，対のＡｌ膜パターン２２ａのうちの一方が何らかの原因で断線しても，もう一方を配線として利用することができる。 なお，第１及び第２の実施例において光露光によりレジストパターンを形成したが，これに限らず，電子ビーム露光，その他の露光技術を用いても良い。 また，レジストパターンをマスクにしてその下の多結晶シリコンをエッチングしたが，この多結晶シリコンに限らず制御性良くアンダーカットできる材料であれば良い。 〔発明の効果〕 以上詳述したように本発明においては，微細パターンを形成することができる。」 （１ｂ）第１図は，引用例１に記載された発明による第１の実施例である回折格子の製造工程を示す断面図であって，上記（１ａ）の記載を参酌すれば，同図から，以下の構造を見て取ることができる。 ・レジストパターン１３をマスクにした多結晶シリコン１２のエッチングによって，Ｓｉ基板１１の上に，多結晶シリコンパターン１２ａを脚状部，レジストパターン１３を傘状部とする，複数のＴ字状構造体が形成されていること。 ・前記複数のＴ字状構造体は，それぞれ， 前記Ｓｉ基板１１の表面に対して略垂直な対向する複数の垂直側壁によって接合された上側部分および下側部分を有する直立した脚状部である多結晶シリコンパターン１２ａであって，前記下側部分は，前記Ｓｉ基板１１の表面に接触する脚状部である多結晶シリコンパターン１２ａと， 前記上側部分に隣接し，前記複数の垂直側壁に対して略垂直である略水平な傘部であるレジストパターン１３であって，前記略水平な傘部であるレジストパターン１３は，対向する複数の端部壁によって接合された上側表面および下側表面を有し，前記複数の垂直側壁のそれぞれおよび前記下側表面は，協同で一組のアンダーカットエリアを定義する略水平な傘部であるレジストパターン１３と，を有すること。 （１ｃ）第２図は，引用例１に記載された発明による第２の実施例であるＡｌパターンの製造工程を示す断面図であって，上記（１ａ）の記載を参酌すれば，同図から，以下の構造を見て取ることができる。 ・レジストパターン２４をマスクにした多結晶シリコン２３のエッチングによって，絶縁膜２１の表面上にあるＡｌ膜２２の上に，多結晶シリコンパターン２３ａを脚状部，レジストパターン２４を傘状部とする，複数のＴ字状構造体が形成されていること。 ・前記複数のＴ字状構造体は，それぞれ， 前記絶縁膜２１の表面に対して略垂直な対向する複数の垂直側壁によって接合された上側部分および下側部分を有する直立した脚状部である多結晶シリコンパターン２３ａであって，前記下側部分は，前記Ａｌ膜２２の表面に接触する脚状部である多結晶シリコンパターン２３ａと， 前記上側部分に隣接し，前記複数の垂直側壁に対して略垂直である略水平な傘部であるレジストパターン２４であって，前記略水平な傘部であるレジストパターン２４は，対向する複数の端部壁によって接合された上側表面および下側表面を有し，前記複数の垂直側壁のそれぞれおよび前記下側表面は，協同で一組のアンダーカットエリアを定義する略水平な傘部であるレジストパターン２４と，を有すること。 ・引用発明 上記記載に照らして，引用例１には，第２の実施例，及び，第１の実施例に基づく以下の発明（以下「引用発明１」及び「引用発明２」という。）が開示されていると認められる。 ・引用発明１（第２の実施例） 「ＣＶＤ－ＳｉＯ２膜などの絶縁膜上にＡｌ膜が形成された下地層に多結晶シリコン及びレジストを順次形成した後，光露光によりレジストをパターニングしレジストパターンを形成する工程と， レジストパターンをマスクにしてエッチングを行ない多結晶シリコンパターンを形成する工程であって， 通常よりも若干圧力を上げて等方性成分を加味した異方性エッチングにより，レジストパターン下の多結晶シリコンまでオーバーエッチングし，多結晶シリコンパターンを形成し，この際レジストパターンの端部から多結晶シリコンパターンまでの幅をＣとする工程と， ＬＰＤ法により全面にＳｉＯ２膜を形成する工程と， レジストパターンをマスクにしてＲＩＥを行ないＳｉＯ２膜の一部を除去し，多結晶シリコンパターンの側壁にＳｉＯ２膜パターンを残置する工程と， レジストパターンを酸素プラズマによるアッシングで除去したあと，多結晶シリコンパターンを除去する工程と， ＳｉＯ２膜パターンをマスクにしてＲＩＥによりＡｌ膜パターンを形成する工程と， ＳｉＯ２膜パターンを除去することにより絶縁膜上に等間隔に配列されたＡｌ膜パターンが形成される工程とを含む半導体装置の配線パターンの製造方法であって， レジストパターンをマスクにした多結晶シリコンのエッチングによって，絶縁膜の表面上にあるＡｌ膜の上に，多結晶シリコンパターンを脚状部，レジストパターンを傘状部とする，複数のＴ字状構造体を形成し， 前記複数のＴ字状構造体は，それぞれ， 前記絶縁膜の表面に対して略垂直な対向する複数の垂直側壁によって接合された上側部分および下側部分を有する直立した脚状部である多結晶シリコンパターンであって，前記下側部分は，前記Ａｌ膜の表面に接触する脚状部である多結晶シリコンパターンと， 前記上側部分に隣接し，前記複数の垂直側壁に対して略垂直である略水平な傘部であるレジストパターンであって，前記略水平な傘部であるレジストパターンは，対向する複数の端部壁によって接合された上側表面および下側表面を有し，前記複数の垂直側壁のそれぞれおよび前記下側表面は，協同で一組のアンダーカットエリアを定義する略水平な傘部であるレジストパターンとを有し， 前記Ａｌ膜パターンはそれぞれ対となって形成されるので，これをチップ上の端子間をつなぐ配線とすれば，対のＡｌ膜パターンのうちの一方が何らかの原因で断線しても，もう一方を配線として利用することができる， 半導体装置の配線パターンの製造方法。」 ・引用発明２（第１の実施例） 「Ｓｉ基板にＣＶＤ法により多結晶シリコンを堆積し，さらにこの上にレジストを形成する工程と， 光露光を行ないレジストをパターニングし，レジストパターンを形成する工程と， レジストパターンをマスクにして多結晶シリコンのエッチングを行なう工程であって， 通常よりも若干圧力を上げて等方性成分を加味した異方性エッチングにより，レジストパターン下の多結晶シリコンまでオーバーエッチングし，多結晶シリコンパターンを形成し，この際レジストパターンの端部から多結晶シリコンパターンまでの幅をＣとする工程と， ＬＰＤ（Ｌｉｑｕｉｄ　Ｐｈａｓｅ　Ｄｅｐｏｓｉｔｉｏｎ）法により全面にＳｉＯ２膜を堆積させる工程であって， カバレッジが優れているＬＰＤ法により，レジストパターン，Ｓｉ基板上に均一に，かつ多結晶シリコンがアンダーカットされた部分に極めて良好にＳｉＯ２膜を堆積させる工程と， レジストパターンをマスクにしてＳｉ基板が露出するまでＲＩＥを行ない，ＳｉＯ２膜を除去し，ＳｉＯ２膜パターンを多結晶シリコンパターンの側壁に形成する工程と， レジストパターンを酸素プラズマによりアッシングで除去し，更に多結晶シリコンパターンをＳｉＯ２膜パターンに比べ選択比の大きな条件を満足するエッチング，例えばＣＤＥ法により除去する工程と， を含む，レジストパターンの幅の１／２未満のＳｉＯ２膜パターンを形成して微細な回折格子を製造する方法であって， レジストパターンをマスクにした多結晶シリコンのエッチングによって，Ｓｉ基板の上に，多結晶シリコンパターンを脚状部，レジストパターンを傘状部とする，複数のＴ字状構造体を形成し， 前記複数のＴ字状構造体は，それぞれ， 前記Ｓｉ基板の表面に対して略垂直な対向する複数の垂直側壁によって接合された上側部分および下側部分を有する直立した脚状部である多結晶シリコンパターンであって，前記下側部分は，前記Ｓｉ基板の表面に接触する脚状部である多結晶シリコンパターンと， 前記上側部分に隣接し，前記複数の垂直側壁に対して略垂直である略水平な傘部であるレジストパターンであって，前記略水平な傘部であるレジストパターンは，対向する複数の端部壁によって接合された上側表面および下側表面を有し，前記複数の垂直側壁のそれぞれおよび前記下側表面は，協同で一組のアンダーカットエリアを定義する略水平な傘部であるレジストパターンとを有し， ＳｉＯ２膜パターンは，様々な形状のパターンを形成しても良い， 微細な回折格子を製造する方法。」 ５　当審の判断 ５－１　引用発明１に基づく進歩性の判断 （１）対比 本願発明１と引用発明１とを対比する。 ア　引用発明１の「絶縁膜」，「Ａｌ膜」，「多結晶シリコン」，「レジスト」，「レジストパターン」，「ＳｉＯ２膜」，「脚状部である多結晶シリコンパターン」及び「略水平な傘部であるレジストパターン」は，それぞれ本願発明１の「表面を有する基板」，「基板の表面に隣接した中間層」，「中間層に隣接した前記アンダーカット可能な層」，「イメージング層」，「パターン」，「選択的エッチング可能な組成物」，「レッグ」及び「略水平なセクション」に相当する。 イ　引用発明１の，レジストパターンをマスクにしてＲＩＥを行ないＳｉＯ２膜の一部を除去する工程によって，多結晶シリコンパターンの側壁に残置された「ＳｉＯ２膜パターン」は，本願発明１の「アンダーカットによる形成フィーチャ」に相当する。 ウ　引用発明１の「半導体装置の配線パターン」は，本願発明１の「マイクロエレクトロニクス構造体」に相当する。 エ　そうすると，本願発明１と引用発明１の一致点及び相違点は次のとおりである。 ＜一致点＞ 「表面を有する基板，前記基板の表面に隣接したアンダーカット可能な層，および前記アンダーカット可能な層に隣接したイメージング層を有するウェハスタック，または前記基板，前記基板の表面に隣接した中間層，前記中間層に隣接した前記アンダーカット可能な層，および前記イメージング層を有するウェハスタックを用意し， パターンを生じるように前記イメージング層をパターン形成し， 前記パターンを前記アンダーカット可能な層に転写し，その転写は，前記基板の表面上または前記基板の表面上にある中間層の上に第１の複数のＴ字状構造体を生じ， 選択的エッチング可能な組成物を第１のセットのアンダーカットエリアに充填し， 前記基板の表面または前記中間層の上にそれぞれ所定の幅を有する第１の複数の，アンダーカットによる形成フィーチャを生じるように，前記複数のＴ字状構造体を取り除くマイクロエレクトロニクス構造体の形成方法であって， 前記複数のＴ字状構造体は，それぞれ， 前記基板の表面に対して略垂直な対向する複数の垂直側壁によって接合された上側部分および下側部分を有する直立したレッグであって，前記下側部分は，前記基板の表面または前記中間層に接触するレッグと， 前記上側部分に隣接し，前記複数の垂直側壁に対して略垂直である略水平なセクションであって，前記略水平なセクションは，対向する複数の端部壁によって接合された上側表面および下側表面を有し，前記複数の垂直側壁のそれぞれおよび前記下側表面は，協同で前記第１のセットのアンダーカットエリアを定義する略水平なセクションと，を有するマイクロエレクトロニクス構造体の形成方法。」 ＜相違点＞ ・相違点１：一致点に係る構成の「前記基板の表面または前記中間層の上にそれぞれ所定の幅を有する第１の複数の，アンダーカットによる形成フィーチャを生じるように，前記複数のＴ字状構造体を取り除く」において，本願発明１では，「１ｎｍから１００ｎｍまでの幅を有する」アンダーカットによる形成フィーチャを生じるものと特定されているのに対して，引用発明１では，そのような特定がされていない点。 （２）判断 ・相違点１について ア　請求項に係る発明の進歩性（特許法第２９条第２項）の判断は，先行技術に基づいて，当業者が請求項に係る発明を容易に想到できたかについて検討することにより行う。 そして，前記「当業者」とは，請求項に係る発明の属する技術分野の出願時（優先権が主張されている場合にはその優先権主張の時）の技術常識を有している者として想定される。 イ　一方，以下の周知例１，２の記載から，本願の優先権の主張の日前において，マイクロエレクトロニクス構造体の一種と解される半導体装置の形成方法において，「１ｎｍから１００ｎｍまでの幅」の範囲に含まれる幅を有する構造体を形成することが行われていたことが認められる。 すなわち，本願の優先権の主張の日前において，半導体装置の微細化の程度として，「１ｎｍから１００ｎｍまでの幅」の範囲に含まれる程度の大きさが採用される場合があることは技術常識であったといえる。 ウ　そして，上記技術常識を有する当業者が，引用例１に接した場合，引用発明１を，「１ｎｍから１００ｎｍまでの幅」の範囲に含まれる幅を有するマイクロエレクトロニクス構造体を形成する際に用いること，すなわち，引用発明１において，相違点１について本願発明１の構成を採用することは，容易になし得たことであり，その効果も当業者が予測する範囲内のものである。 ・周知例１：特開２００９－２７８５号公報（本願の優先権主張の日前に日本国内において頒布された刊行物） （周１ａ）「【背景技術】 【０００２】 近年，半導体装置の寸法の微細化が進み，精度に関しては０．１μｍ以下のゲート電極を１０％以下の寸法精度で加工しなければならないほど厳しくなっている。」 ・周知例２：特開２０１０－１５２０２９号公報（本願の優先権主張の日前に日本国内において頒布された刊行物） （周２ａ）「【背景技術】 【０００２】 半導体装置の製造技術の進歩，特に微細加工技術の分野の進歩はめざましくDRAM製品ではライン幅50nm前後のデバイスが量産されつつある。」 エ　審判請求人は，審判請求の理由において，以下のように主張する。 「半導体製造業者にとって，微細加工技術の世代を意味するテクノロジノードの概念，および世代の移行をもたらすムーアの法則は公知である。資料２のグラフは，資料１の２０１２年７月１６日付けの記事に掲載された「ムーアの法則の絶え間ない革新実現要因の継続」というタイトルのグラフの翻訳を示すものである。資料２のグラフによれば，引用文献１が出願された１９８７年の最先端は，８００ｎｍノードであり，その技術では，本願第１発明に記載の「１ｎｍから１００ｎｍまでの幅を有する第１の複数の，アンダーカットによる形成フィーチャ」を形成することができなかったことを示している。引用文献１には，ムーアの法則が示すサイズ，即ち８００ｎｍよりも小さいフィーチャを形成することができることは開示されていないし，示唆されてもいない。」 オ　一方，引用例１には，以下の記載がある。 ・「（発明が解決しようとする問題点） しかしながら，従来の製造方法により精度良く形成できるレジストパターンの最小寸法には限度がある。例えば現在光露光で精度良く形成できるパターン幅が１μｍとする。」 ・「（作用） レジストパターンをマスクにしたエッチングにより，このレジストパターン幅より狭く形成された被エッチング層の側壁にＳｉＯ２膜を形成することで，レジストパターン幅の１／２未満の幅をもつＳｉＯ２膜パターンを形成することができる。」 そうすると，当業者は，上記記載から，少なくとも，光露光で精度良く形成できるパターン幅である１μｍ（１０００ｎｍ）の１／２未満の幅，すなわち，５００ｎｍ未満の幅をもつＳｉＯ２膜パターンを形成することができることを理解するといえる。 したがって，「引用文献１には，ムーアの法則が示すサイズ，即ち８００ｎｍよりも小さいフィーチャを形成することができることは開示されていないし，示唆されてもいない。」とする審判請求人の主張は採用することはできない。 カ　審判請求人は，さらに，「資料２のグラフは，１８０ｎｍノードにおいてアルミ配線から銅配線に移行したことを示している。これに対して，本願第１発明に記載のサイズのフィーチャを形成するのに必要な技術は，引用文献１の出願日及び公開日より後の２００３年１月１３日付けの資料４の記事に記載された９０ｎｍノードの技術である。資料４の記事は，東芝が，９０ｎｍ（０．０９ミクロン）製品のサンプル出荷を始めており，２００３年の第２四半期までに量産を始める予定であることを報じたものである。９０ｎｍノードの技術は，上記８００ｎｍノードの技術から１０年以上の研究開発を要したほど，上記８００ｎｍノードの技術とは全く異なるものであり，当業者が適宜なし得る数値範囲の最適化又は好適化ではない。」とも主張する。 キ　しかしながら，上記アのとおり，請求項に係る発明の進歩性（特許法第２９条第２項）の判断において，当業者とは，請求項に係る発明の属する技術分野の出願時（優先権が主張されている場合にはその優先権主張の時）の技術常識を有している者として想定される。 そして，審判請求人が資料４の記事として提示するように，９０ｎｍノードの技術が，本願の優先権の主張の日前である２００３年の第２四半期までに量産を始められる程度に周知の技術であることが技術常識である場合，当該技術常識を備えた当業者であれば，引用例１に記載された発明を，９０ｎｍノードの構造体の製造に適用することは容易に想到し得たことといえる。また，このような適用を妨げる格別の事情を見いだすこともできない。したがって，審判請求人の前記主張は採用することはできない。 （３）判断についてのまとめ 以上のとおりであるから，引用発明１において，上記相違点１に係る本願発明１の構成を採用することは，当業者であれば容易になし得たことである。 したがって，本願発明１は，引用例１に記載された発明に基づいて，当業者が容易に発明をすることができたものである。 よって，本願発明１は，特許法第２９条第２項の規定により特許を受けることができない。 ５－２　引用発明２に基づく進歩性の判断 （１）対比 本願発明１と引用発明２とを対比する。 ア　引用発明２の「Ｓｉ基板」，「多結晶シリコン」，「レジスト」，「レジストパターン」，「ＳｉＯ２膜」，「脚状部である多結晶シリコンパターン」及び「略水平な傘部であるレジストパターン」は，それぞれ本願発明１の「表面を有する基板」，「アンダーカット可能な層」，「イメージング層」，「パターン」，「選択的エッチング可能な組成物」，「レッグ」及び「略水平なセクション」に相当する。 イ　引用発明２の，レジストパターンをマスクにしてＲＩＥを行ないＳｉＯ２膜の一部を除去する工程によって，多結晶シリコンパターンの側壁に形成される「ＳｉＯ２膜パターン」は，本願発明１の「アンダーカットによる形成フィーチャ」に相当する。 ウ　引用発明２の「微細な回折格子」と，本願発明１の「マイクロエレクトロニクス構造体」とは，微細な構造体である点で一致する。 エ　そうすると，本願発明１と引用発明２の一致点及び相違点は次のとおりである。 ＜一致点＞ 「表面を有する基板，前記基板の表面に隣接したアンダーカット可能な層，および前記アンダーカット可能な層に隣接したイメージング層を有するウェハスタック，または前記基板，前記基板の表面に隣接した中間層，前記中間層に隣接した前記アンダーカット可能な層，および前記イメージング層を有するウェハスタックを用意し， パターンを生じるように前記イメージング層をパターン形成し， 前記パターンを前記アンダーカット可能な層に転写し，その転写は，前記基板の表面上または前記基板の表面上にある中間層の上に第１の複数のＴ字状構造体を生じ， 選択的エッチング可能な組成物を第１のセットのアンダーカットエリアに充填し， 前記基板の表面または前記中間層の上にそれぞれ所定の幅を有する第１の複数の，アンダーカットによる形成フィーチャを生じるように，前記複数のＴ字状構造体を取り除く微細な構造体の形成方法であって， 前記複数のＴ字状構造体は，それぞれ， 前記基板の表面に対して略垂直な対向する複数の垂直側壁によって接合された上側部分および下側部分を有する直立したレッグであって，前記下側部分は，前記基板の表面または前記中間層に接触するレッグと， 前記上側部分に隣接し，前記複数の垂直側壁に対して略垂直である略水平なセクションであって，前記略水平なセクションは，対向する複数の端部壁によって接合された上側表面および下側表面を有し，前記複数の垂直側壁のそれぞれおよび前記下側表面は，協同で前記第１のセットのアンダーカットエリアを定義する略水平なセクションと，を有する微細な構造体の形成方法。」 ＜相違点＞ ・相違点２：本願発明１が，マイクロエレクトロニクス構造体の形成方法であるのに対して，引用発明２が，微細な回折格子を製造する方法である点。 ・相違点３：一致点に係る構成の「前記基板の表面または前記中間層の上にそれぞれ所定の幅を有する第１の複数の，アンダーカットによる形成フィーチャを生じるように，前記複数のＴ字状構造体を取り除く」において，本願発明１では，「１ｎｍから１００ｎｍまでの幅を有する」アンダーカットによる形成フィーチャを生じるものと特定されているのに対して，引用発明２では，そのような特定がされていない点。 （２）判断 ・相違点２について ア　上記２（１）の記載から，引用発明２は，引用例１の特許請求の範囲に記載された発明の実施例であると解されるところ，引用例１の特許請求の範囲に記載された発明は，「微細パターンの形成方法」に係る発明であって，微細パターンの用途を限定するものではない。 さらに，引用例１の第２の実施例が，半導体装置の配線パターンの製造方法であることから，引用例１には，引用例１の特許請求の範囲に記載された発明を，マイクロエレクトロニクス構造体の形成方法に適用することが示唆されているものと認められる。 そして，マイクロエレクトロニクス構造体の形成において，微細な線幅の構造体を作製することが求められていることは当業者において周知であるから，引用例１に接した当業者において，レジストパターンの幅の１／２未満のＳｉＯ２膜パターンを形成して微細な回折格子を製造する方法に係る引用発明２を，微細な回折格子ではなく，マイクロエレクトロニクス構造体の形成方法に適用することは容易に想到し得たことと認められる。 すなわち，引用発明２において，上記相違点２について本願発明１の構成を採用することは，容易になし得たことである。また，その効果も当業者が予測する範囲内のものである。 ・相違点３について 上記５－１（２）の「相違点１について」と同様の理由によって，引用発明２において，相違点３について本願発明１の構成を採用することは，容易になし得たことである。また，その効果も当業者が予測する範囲内のものである。 （３）判断についてのまとめ 以上のとおりであるから，引用発明２において，上記相違点２，３に係る本願発明１の構成を採用することは，当業者であれば容易になし得たことである。 したがって，本願発明１は，引用例１に記載された発明に基づいて，当業者が容易に発明をすることができたものである。 よって，本願発明１は，特許法第２９条第２項の規定により特許を受けることができない。 ６　むすび 以上のとおりであるから，他の請求項について検討するまでもなく，本願は拒絶をすべきものである。 よって，結論のとおり審決する。